JP2011090460A

JP2011090460A - データ記憶装置およびデータ記憶装置における制御方法

Info

Publication number: JP2011090460A
Application number: JP2009242660A
Authority: JP
Inventors: Takehiko Kurashige; 剛彦蔵重
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-10-21
Filing date: 2009-10-21
Publication date: 2011-05-06
Also published as: US20110093651A1

Abstract

【課題】レスポンス性能を向上させると共に、記憶領域を効率的に使用すべく割り当て制御することを実現するデータ記憶装置を提供する。
【解決手段】ハイブリッドＨＤＤ１は、電源オン時、ホスト装置から転送されたライトデータやホスト装置へ転送するリードデータが一時的に記憶される揮発性半導体メモリ１３の他、電源オフ中もデータを記憶し続けることのできる不揮発性半導体メモリ１４および記憶部１６を備えている。そして、制御部１１は、不揮発性半導体メモリ１４の一部を、実データの記憶領域として使用すべく論理アドレス空間に割り当て、当該不揮発性半導体メモリ１４のその他の一部を記憶部１６の不揮発性キャッシュ領域として使用する。
【選択図】図１

Description

この発明は、例えば不揮発性半導体メモリを内蔵するハイブリッドＨＤＤ（hard disk drive）等に好適な記憶領域の割り当て制御技術に関する。

近年、ノートブックタイプやデスクトップタイプ等、様々な種類のパーソナルコンピュータが広く利用されている。この種のパーソナルコンピュータは、起動ディスクとする外部記憶装置としてＨＤＤを搭載することが一般的である。

そして、このＨＤＤのレスポンス性能を向上させるために、不揮発性半導体メモリを内蔵したいわゆるハイブリッドＨＤＤも開発されている（例えば特許文献１等参照）。

特開平６−３１４１７７号公報

ところで、現在のハイブリッドＨＤＤは、（１）上記特許文献１のように、不揮発性半導体メモリを（頻繁にアクセスされると予測される）論理アドレス空間の一部分に割り当てて実データの記憶領域として利用するもの、（２）不揮発性半導体メモリをＨＤＤのための不揮発性キャッシュ領域として利用するもの、の２種類に大別されている。

しかしながら、（１）のタイプのハイブリッドＨＤＤでは、（特に、電源オン直後における）ＨＤＤが割り当てられた論理アドレス空間に対するアクセスについてはレスポンス性能を向上できず、（２）のタイプのハイブリッドＨＤＤでは、近年の（従来よりも低コストでの）不揮発性半導体メモリの大容量化をハイブリッドＨＤＤの大容量化に帰着させることができない。

この発明は、この発明はこのような事情を考慮してなされたものであり、レスポンス性能を向上させると共に、記憶領域を効率的に使用すべく割り当て制御することを実現するデータ記憶装置およびデータ記憶装置における制御方法を提供することを目的とする。

前述した課題を解決するために、この発明のデータ記憶装置は、不揮発性の第１の記憶手段と、不揮発性の第２の記憶手段と、前記第１の記憶手段および前記第２の記憶手段に対するデータの書き込みおよびデータの読み出しを制御する制御手段と、を具備し、前記制御手段は、前記第１の記憶手段の記憶領域の一部を論理アドレス空間に割り当てると共に、前記第２の記憶手段の記憶領域の一部またはすべてを前記論理アドレス空間に割り当てて、前記論理アドレス空間への割り当てが行われた前記第１の記憶手段の記憶領域の一部を実データの記憶領域として使用し、前記論理アドレス空間への割り当てが行われていない前記第１の記憶手段の記憶領域の他の部分の一部またはすべてを前記第２の記憶手段のための不揮発性キャッシュ領域として使用すべく、前記論理アドレス空間に対する前記第１の記憶手段および前記第２の記憶手段の記憶領域の割り当てを制御する割り当て制御手段を有することを特徴とする。

この発明によれば、レスポンス性能を向上させると共に、記憶領域を効率的に使用すべく割り当て制御することを実現する。

本発明の一実施形態に係るデータ記憶装置の構成の一例を示す図。同実施形態のデータ記憶装置のアドレスマップの一例を示す図。本発明のデータ記憶装置の構成の一変形例を示す図。

以下、図面を参照して、この発明の一実施形態を説明する。

図１は、本発明の一実施形態に係るデータ記憶装置（ハイブリッドＨＤＤ１）の構成の一例を示す図である。

図１に示すように、このハイブリッドＨＤＤ１は、制御部１１、ＡＴＡＣ（AT attachment controller）１２、揮発性半導体メモリ１３、不揮発性半導体メモリ１４、ＨＤＣ（Hard Disk Controller）１５および記憶部１６等を有している。

制御部１１は、本ハイブリッドＨＤＤ１内の動作を制御するためのマイクロプロセッサである。制御部１１は、後述する割り当て制御モジュール１１１およびウェアレベリング制御モジュール１１２を有している。ＡＴＡＣ１２は、本ハイブリッドＨＤＤ１に対してデータの書き込みやデータの読み出しを行うホスト装置との間をＡＴＡＩ／Ｆ（AT attachment interface）で接続するコントローラである。

また、揮発性半導体メモリ１３は、例えばＤＲＡＭ（dynamic RAM:random access memory）であり、本ハイブリッドＨＤＤ１が電源オン状態にある間、ホスト装置から転送されたライトデータやホスト装置へ転送するリードデータが一時的に記憶される。

一方、不揮発性半導体メモリ１４は、本ハイブリッドＨＤＤ１が電源オフ状態にある間もデータを記憶し続けることのできる例えばＮＡＮＤフラッシュメモリであり、また、記憶部１６も、本ハイブリッドＨＤＤ１が電源オフ状態にある間もデータを記憶し続けることのできる例えば磁気ヘッドや磁気ディスク等からなるＨＤである。ＨＤＣ１５は、この記憶部１６の磁気ヘッドや磁気ディスク等を駆動制御するコントローラである。

そして、本ハイブリッドＨＤＤ１は、ホスト装置に認識させる本ハイブリッドＨＤＤ１の論理アドレス空間に対する不揮発性半導体メモリ１４および記憶部１６の割り当てを制御することにより、レスポンス性能を向上させつつ、記憶領域を効率的に使用することを実現したものであり、以下、この点について詳述する。

図２は、本ハイブリッドＨＤＤ１のアドレスマップの一例を示す図。

本実施形態においては、不揮発性半導体メモリ１４が３２ＧＢ（バイト）の記憶容量を備え、記憶部１６が１２０ＧＢの記憶容量を備えるものと想定する。そして、本実施形態のハイブリッドＨＤＤ１は、ホスト装置に対して、（記憶部１６の１２０ＧＢよりも大きく、不揮発性半導体メモリ１４＋記憶部１６の１５２ＧＢよりも小さい）１４６ＧＢの記憶容量を提供する。つまり、ホスト装置には、本ハイブリッドＨＤＤ１を１４６ＧＢの記憶容量を持つ記憶装置に見せる。よって、ホスト装置は、0000_0000h番地から1100_4E6Fh番地までの１４６ＧＢの論理アドレス（ＬＢＡ：logical block address ）空間に対してデータの書き込みやデータの読み出しを実行する。本ハイブリッドＨＤＤ１は、ホスト装置から指定された論理アドレスを物理アドレスに変換して、不揮発性半導体メモリ１４または記憶部１６に対するアクセスを実行する。

そのために、制御部１１の割り当て制御モジュール１１１は、例えば、不揮発性半導体メモリ１４が備える３２ＧＢの記憶容量のうち、２６ＧＢを、論理アドレス空間の前半部分（先頭アドレスから２６ＧＢ分）の0000_0000h〜0306_DC41hに割り当て、これに後続する論理アドレス空間の後半部分の0306_DC42h〜1100_4E6Fhに、記憶部１６の１２０ＧＢを割り当てる。

また、制御部１１の割り当て制御モジュール１１１は、不揮発性半導体メモリ１４が備える３２ＧＢの記憶容量のうちの論理アドレス空間に割り当てられない残りの６ＧＢについて、例えば、その中の４ＧＢを、記憶部１６の不揮発性キャッシュ（ＮＶＣ：nonvolatile cache）として使用すべく管理し、２ＧＢを、例えば論理アドレスと物理アドレスとを対応づけるクラスタテーブル等の各種管理データを格納するための管理データ格納部として使用すべく管理する。

つまり、本ハイブリッドＨＤＤ１では、不揮発性半導体メモリ１４の一部をＳＳＤ（solid state drive）として、また、その他の一部を記憶部１６の不揮発性キャッシュとして使用する。なお、不揮発性半導体メモリ１４を記憶部１６の不揮発性キャッシュとして使用する際に適用するキャッシュ方式については、ここでは特に規定しない。

これにより、本ハイブリッドＨＤＤ１は、（１）（特に、電源オン直後における）記憶部１６が割り当てられた論理アドレス空間に対するアクセスのレスポンス性能を向上させること、および、（２）不揮発性半導体メモリ１４の大容量化をハイブリッドＨＤＤ１の大容量化に帰着させること、を同時に実現する。

ところで、図２では、分かり易くするために、不揮発性半導体メモリ１４の３２ＧＢについて、先頭から２６ＧＢ分をＳＳＤとして使用し、後続する４ＧＢ分をＮＶＣとして使用し、さらに後続する２ＧＢ分を管理データ格納部として使用するがごとくに表現されているが、実際には、制御部１１の割り当て制御モジュール１１１は、不揮発性半導体メモリ１４内の各領域について、上記３つの用途のいずれかに動的に割り当て制御し、その割り当て結果を管理データとして管理データ格納部にて管理する。

また、図２では、論理アドレス空間の前半部分に不揮発性半導体メモリ１４の一部を割り当て、これに後続する後半部分に記憶部１６を割り当てる例を示したが、前述した管理データによってＳＳＤとして使用されることが示される不揮発性半導体メモリ１４の２６ＧＢと、記憶部１６の１２０ＧＢとを、論理アドレス空間内に何らの制限も設けずに混在させて割り当て制御することも可能である。例えばオペレーティングシステム（ＯＳ）によって動作が制御されるパーソナルコンピュータ（ＰＣ）等の起動ディスクとして本ハイブリッドＨＤＤ１が搭載される場合、起動時にＯＳが実行するデータ読み出しは、論理アドレス空間の先頭から所定の記憶容量分の部分に局所化される傾向にあるので、例えば当該論理アドレス空間の先頭から所定の記憶容量分については、割り当て制御モジュール１１１は、不揮発性半導体メモリ１４を割り当てるように制御することが好ましい。

また、ここでは、不揮発性半導体メモリ１４の３２ＧＢについて、２６ＧＢ分をＳＳＤとして、４ＧＢ分をＮＶＣとして、２ＧＢ分を管理データ格納部として使用する例を示したが、制御部１１の割り当て制御モジュール１１１は、例えば、ＡＴＡで規定されるＨＰＡ（host protected area feature set）等のコマンドがＡＴＡＣ１２によって受信された場合に、当該コマンドに基づき、不揮発性半導体メモリ１４の３２ＧＢの割り当てを設定する機能を備える。つまり、ホスト装置から、本ハイブリッドＨＤＤ１におけるＳＳＤの容量やＮＶＣの容量を任意に指定することができる。

一方、ウェアレベリング制御モジュール１１２は、不揮発性半導体メモリ１４内の記憶領域の消去回数が平準化するように、当該不揮発性半導体メモリ１４についてウェアレベリング処理を実行する。この時、ウェアレベリング制御モジュール１１２は、上記３つの用途別に各記憶領域の消去回数を平準化させるのではなく、不揮発性半導体メモリ１４全体を対象として、ウェアレベリング処理を実行する。

より具体的には、例えば、ＮＡＮＤフラッシュメモリに記憶されたデータの更新は、更新前データの無効化および更新後データの新規書き込みによって実施されるので、無効化データの占める割合の大きくなった２つのブロック内の有効データを１つのブロックに再配置するいわゆるコンパクションが適宜に実施される。そこで、このコンパクションによって空きブロックとなったブロックを、上記３つの用途のいずれとして使用されていたかに関係なく、上記３つの用途のいずれかとして新たに空きブロックが必要となった際に使用するための待ち行列の最後に位置づけることによって、不揮発性半導体メモリ１４全体を対象としたウェアレベリング処理を実行する。

なお、本ハイブリッドＨＤＤ１における、制御部１１のウェアレベリング制御モジュール１１２によるウェアレベリング処理は、不揮発性半導体メモリ１４全体を対象とすることがポイントなのであって、そのウェアレベリング処理の方法については、前述した方法の他、いずれの方法も適用可能である。

また、図３は、本発明のデータ記憶装置の構成の一変形例を示す図である。

図１に示したように、前述したハイブリッドＨＤＤ１では、当該ハイブリッドＨＤＤ１に搭載された不揮発性半導体メモリ１４を、制御部１１の割り当て制御によって、その一部をＳＳＤとして使用し、その他の一部を記憶部１６の不揮発性キャッシュとして使用した。また、不揮発性半導体メモリ１４のウェアレベリング処理も、当該制御部１１によって制御されていた。

これに対して、図３に示した一変形例に係るハイブリッドＨＤＤ１は、コントローラ２２１を備えるＨＤＤ２２と、コントローラ２３１を備えるＳＳＤ２３との独立した２種類の記憶装置を搭載すると共に、これらＨＤＤ２２およびＳＳＤ２３に対してはホスト装置として動作する、当該ハイブリッドＨＤＤ１全体の動作を制御するコントローラ２１を搭載することによって構成される。そして、コントローラ２１は、ＨＤＤ２２とＳＳＤ２３の一部とを論理アドレス空間に割り当てると共に、ＳＳＤ２３のその他の一部をＨＤＤ２２の不揮発性キャッシュとして使用すべく制御を行う。ＳＳＤ２３は、自身の記憶領域それぞれの用途を意識することがなく、よって、ＳＳＤ２３のコントローラ２３１によるウェアレベリング処理は、当該ＳＳＤ２３全体を対象として実行される。

この図３に示す構成によっても、ＳＳＤ２３の一部を実データの記憶領域として、その他の一部をＨＤＤ２２の不揮発性キャッシュ領域として使用することにより、（１）（特に、電源オン直後における）ＨＤＤ２２が割り当てられた論理アドレス空間に対するアクセスのレスポンス性能を向上させること、および、（２）ＳＳＤ２３の大容量化をハイブリッドＨＤＤ１の大容量化に帰着させること、を同時に実現する。

このように、本ハイブリッドＨＤＤ１によれば、レスポンス性能を向上させると共に、記憶領域を効率的に使用すべく割り当て制御することが実現される。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。

１…ハイブリッドＨＤＤ（hard disk drive）、１１…制御部、１２…ＡＴＡＣ（AT attachment controller）、１３…揮発性半導体メモリ、１４…不揮発性半導体メモリ、１５…ＨＤＣ（Hard Disk Controller）、１６…記憶部、１１１…割り当て制御モジュール、１１２…ウェアレベリング制御モジュール、２１…コントローラ、２２…ＨＤＤ、２３…ＳＳＤ（solid state drive）。

実施形態によれば、データ記憶装置は、第１の不揮発性の記憶手段と、第２の不揮発性の記憶手段と、前記第１の不揮発性の記憶手段および前記第２の不揮発性の記憶手段に対するデータの書き込みおよびデータの読み出しを制御する制御手段とを具備する。前記制御手段は、前記第１の不揮発性の記憶手段および前記第２の不揮発性の記憶手段の記憶領域の論理アドレス空間への割り当てを制御する割り当て制御手段を有する。当該割り当て制御手段は、前記第１の不揮発性の記憶手段の記憶領域の一部を論理アドレス空間に割り当てると共に、前記第２の不揮発性の記憶手段の記憶領域の一部またはすべてを前記論理アドレス空間に割り当てて、前記論理アドレス空間への割り当てが行われた前記第１の不揮発性の記憶手段の記憶領域の一部を実データの記憶領域として使用し、前記論理アドレス空間への割り当てが行われていない前記第１の不揮発性の記憶手段の記憶領域の残った部分の少なくとも一部を前記第２の不揮発性の記憶手段のための不揮発性キャッシュ領域として使用する。

実施形態によれば、データ記憶装置は、第１の不揮発性の記憶手段と、第２の不揮発性の記憶手段と、前記第１の不揮発性の記憶手段および前記第２の不揮発性の記憶手段に対するデータの書き込みおよびデータの読み出しを制御する制御手段と、を具備し、前記制御手段は、前記第１の不揮発性の記憶手段および前記第２の不揮発性の記憶手段の記憶領域の論理アドレス空間への割り当てを制御する割り当て制御手段を有し、当該割り当て制御手段は、前記第１の不揮発性の記憶手段の記憶領域の一部を論理アドレス空間に割り当てて、ホスト装置からデータの書き込みおよびデータの読み出しが行われるデータの記憶領域として使用し、前記第１の不揮発性の記憶手段の記憶領域の残った部分の少なくとも一部を前記第２の不揮発性の記憶手段のための不揮発性キャッシュ領域として使用する。

Claims

不揮発性の第１の記憶手段と、
不揮発性の第２の記憶手段と、
前記第１の記憶手段および前記第２の記憶手段に対するデータの書き込みおよびデータの読み出しを制御する制御手段と、
を具備し、
前記制御手段は、前記第１の記憶手段の記憶領域の一部を論理アドレス空間に割り当てると共に、前記第２の記憶手段の記憶領域の一部またはすべてを前記論理アドレス空間に割り当てて、前記論理アドレス空間への割り当てが行われた前記第１の記憶手段の記憶領域の一部を実データの記憶領域として使用し、前記論理アドレス空間への割り当てが行われていない前記第１の記憶手段の記憶領域の他の部分の一部またはすべてを前記第２の記憶手段のための不揮発性キャッシュ領域として使用すべく、前記論理アドレス空間に対する前記第１の記憶手段および前記第２の記憶手段の記憶領域の割り当てを制御する割り当て制御手段を有することを特徴とするデータ記憶装置。
前記第１の記憶手段は、不揮発性半導体メモリを記憶領域として備えてなり、
前記第２の記憶手段は、磁気ディスクを記憶領域として備えてなる、
ことを特徴とする請求項１記載のデータ記憶装置。
前記制御手段は、前記不揮発性半導体メモリの記憶領域全体を対象として、消去回数を平準化するためのウェアレベリング処理を実行するウェアレベリング制御手段手段をさらに有することを特徴とする請求項２記載のデータ記憶装置。
前記割り当て制御手段は、前記論理アドレス空間の先頭アドレスから前記第１の記憶手段の記憶領域の一部が割り当てられ、当該第１の記憶手段の記憶領域の一部を割り当てた後の次アドレスから前記第２の記憶手段の記憶領域のすべてが割り当てられるように、前記前記論理アドレス空間に対する前記第１の記憶手段および前記第２の記憶手段の記憶領域の割り当てを制御することを特徴とする請求項１記載のデータ記憶装置。
前記割り当て制御手段は、前記論理アドレス空間の先頭アドレスから所定のアドレスまでは前記第１の記憶手段の記憶領域の一部が割り当てられるように、前記前記論理アドレス空間に対する前記第１の記憶手段および前記第２の記憶手段の記憶領域の割り当てを制御することを特徴とする請求項１記載のデータ記憶装置。
前記割り当て制御手段は、外部入力されるコマンドに基づき、前記論理アドレス空間に割り当てる前記第１の記憶手段の記憶領域の容量を設定する設定手段を含むことを特徴とする請求項１記載のデータ記憶装置。
前記割り当て制御手段は、前記論理アドレス空間への割り当てが行われていない前記第１の記憶手段の記憶領域の他の部分の一部を前記第２の記憶手段のための不揮発性キャッシュ領域として割り当て、その他の部分を管理データを格納するための管理データ格納領域として割り当てることを特徴とする請求項１記載のデータ記憶装置。
前記割り当て制御手段は、外部入力されるコマンドに基づき、前記論理アドレス空間への割り当てが行われていない前記第１の記憶手段の記憶領域の他の部分について、前記第２の記憶手段のための不揮発性キャッシュ領域および前記管理データを格納するための管理データ格納領域のそれぞれに割り当てる容量を設定する設定手段を含むことを特徴とする請求項７記載のデータ記憶装置。
不揮発性の第１の記憶手段および不揮発性の第２の記憶手段を具備するデータ記憶装置における制御方法であって、
前記第１の記憶手段の記憶領域の一部を論理アドレス空間に割り当てると共に、前記第２の記憶手段の記憶領域の一部またはすべてを前記論理アドレス空間に割り当てて、前記論理アドレス空間への割り当てが行われた前記第１の記憶手段の記憶領域の一部を実データの記憶領域として使用し、前記論理アドレス空間への割り当てが行われていない前記第１の記憶手段の記憶領域の他の部分の一部またはすべてを前記第２の記憶手段のための不揮発性キャッシュ領域として使用すべく、前記論理アドレス空間に対する前記第１の記憶手段および前記第２の記憶手段の記憶領域の割り当てを制御する、
ことを特徴とするデータ記憶装置における制御方法。
前記第１の記憶手段は、不揮発性半導体メモリを記憶領域として備え、前記第２の記憶手段は、磁気ディスクを記憶領域として備えてなり、
さらに、前記不揮発性半導体メモリの記憶領域全体を対象として、消去回数を平準化するためのウェアレベリング処理を実行する、
ことを特徴とする請求項９記載のデータ記憶装置における制御方法。