TWI673611B

TWI673611B - 資訊處理裝置、及資訊處理方法

Info

Publication number: TWI673611B
Application number: TW106122258A
Authority: TW
Inventors: 菅野裕揮
Original assignee: 日商艾庫塞爾股份有限公司
Priority date: 2016-09-06
Filing date: 2017-07-03
Publication date: 2019-10-01
Also published as: TW201812595A; JP2018041215A; JP6402432B2

Abstract

避免在讀取資料的要求來源所關連之各資料種別的資料之中，只有特定之資料佔用暫時記憶部。

資料處理處理器(10)，係由介面控制部(26)，將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定。輔助記憶裝置(40)的記憶體控制器(46)，係進行控制，基於來自資料處理處理器(10)的讀取指令中所含之快取控制之要否資訊及快取ID，來選擇將從輔助記憶裝置(40)所讀出之資料予以暫時記憶的暫時記憶部(44)的暫時記憶領域。

Description

資訊處理裝置、及資訊處理方法

本發明係有關於，適合於處理存活時間及資料大小為不同的複數種類之資料的資訊處理裝置及資訊處理方法。

柏青哥機或柏青嫂機等之遊樂機中，係藉由靜止畫或動畫之影像、來自揚聲器的聲音、LED所致之發光等，而對遊樂中的遊樂者，提供多彩的演出，而被緻密地構成，以使其感受到高昂的遊樂感。

遊樂中的這些影像、聲音、光線的輸出，係將這些之輸出所需的資料預先儲存在遊樂機內，在遊樂之際，隨著遊樂的進行，將這些資料予以讀出，藉由所定之資料轉換而成為影像、聲音、光線而輸出。更詳言之，這些影像資料、聲音資料、及發光資料，係在遊樂機製造時，就被壓縮編碼而寫入讀出專用記憶體，在遊樂之際，將這些資料做專用處理的處理器，係隨時從該讀出專用記憶體加以讀出並解碼，隨應於資料而輸出至液晶顯示器、揚聲器、LED(Light Emitting Diode)等。

順便一提，上記的專用的資料處理處理器，從讀出專用記憶體讀出所望的資料之際，為了特別因應遊樂機上對液晶顯示器等之多彩且變化劇烈的輸出要求，而被要求可高速地讀出。因此，來自該讀出專用記憶體的資料之讀出時，也經常採用快取的技術。具體而言，於讀出專用記憶體中，除了儲存影像資料、聲音資料、及發光資料的主要記憶體(典型而言係為快閃記憶體)以外，還具備作為快取(讀取快取)而發揮機能的記憶體(例如DRAM(Dynamic Random Access Memory))，實現快取機能。

專利文獻1中，係為在HDD(8)的前段具有快取記憶體(6)的構成，HDD(8)中所記錄的資料也有映像訊號與聲音訊號的2種類之訊號，但該當文獻所記載的技術目的，係即使一整個(1檔案)的大小是超過HDD(8)之容量的如此大小的映像、聲音訊號，仍可跨越複數個HDD(8)而順利地記錄，為了達成該目的所需的構成，係將1檔案的映像、聲音訊號，在該映像、聲音訊號的切換地點分割成複數，構成可在該各所進行分割的檔案。

又，專利文獻2中係揭露，容量不同的2個快取記憶體所致之階層化的技術，和把命令與資料(運算元)分開快取的技術做組合的技術的更進一步應用，其具體構成，係在運算元存取時及分岐命令的分岐先命令存取時，存取比較的小容量的第1快取記憶體，不在時則存取大容量的第2快取記憶體。

又，專利文獻3中係揭露，以複數處理器進行處理的處理中，各處理器有時候沒有自己負責處理的程序時，就有效率地切換成低電力模式的設計，作為其前提，各處理器中係1對1地具備快取記憶體(圖1、圖5)。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2003-115168公報

[專利文獻2]日本特開昭64-18843號公報

[專利文獻3]日本特表2005-531860公報

然而，像是上述的影像資料、聲音資料、及發光資料般地處理多種資料的情況下，隨應於這些資料種別而存活時間(資料可被利用的時間長度)或資料大小(通訊資料量單位)經常會不同，此情況下，基本上，資料大小較大之種別的資料會偏袒而佔用快取記憶體，有時候會導致無法在所望的時序上處理必要之資料。

尤其是，在柏青哥機等之遊樂機中，聲音資料及發光資料相較於影像資料是比較不能夠容許處理的延遲，即便如此，由於只有資料大小較大的影像資料會佔用快取記憶體，因此聲音或光線的輸出會延遲超出容許量，存在如此問題。這是因為，影像資料的資料量大於聲音資料或發光資料，因此在快取記憶體中的佔有率會較高，聲音資料或發光資料的資料不容易被快取記憶體所快取，而發生處理延遲。

本發明係有鑑於上述而研發，其目的為，避免在讀取資料之要求來源所關連的各種資料之中，只有特定之資料佔用暫時記憶部。

為了解決上記課題，請求項1所記載之發明，係一種資訊處理裝置，係具備輔助記憶裝置和資料處理處理器；前記輔助記憶裝置係具備：記憶部，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部，係將從前記記憶部所讀出之資料，暫時記憶在暫時記憶領域；和控制部，係控制前記記憶部及前記暫時記憶部；前記資料處理處理器，係基於來自上位CPU的要求，而從前記輔助記憶裝置讀出複數種類之資料，並將資料輸出至所定之處理部；其特徵為，前記資料處理處理器係具備：介面控制部，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；前記輔助記憶裝置的控制部，係進行控制，基於來自前記資料處理處理器的讀取指令中所含之前記快取控制之要否資訊及快取ID，來選擇將從前記輔助記憶裝置所讀出之資料予以暫時記憶的暫時記憶部的暫時記憶領域。

若依據本發明，則可避免在讀取資料之要求來源所關連的各種資料之中，只有特定之資料佔用暫時記憶部。

1‧‧‧資訊處理裝置

2‧‧‧上位CPU

10‧‧‧資料處理處理器

12‧‧‧CPU

14‧‧‧影像處理部

16‧‧‧顯示輸出部

18‧‧‧音響處理部

20‧‧‧音響輸出部

22‧‧‧發光處理部

24‧‧‧發光輸出部

26‧‧‧介面控制部

26a‧‧‧要求資料量判定部

26b‧‧‧扇區計數設定部

26c‧‧‧要求來源/快取要否判定部

26d‧‧‧快取ID設定部(CCHID設定部)

26e‧‧‧修正讀取指令生成部

26f‧‧‧修正讀取指令輸出部

28‧‧‧匯流排

30‧‧‧顯示器

32‧‧‧揚聲器

34‧‧‧LED

40‧‧‧輔助記憶裝置

42‧‧‧記憶部

44‧‧‧暫時記憶部

46‧‧‧記憶體控制器

48‧‧‧匯流排

50‧‧‧全體控制部

52‧‧‧序列控制部

54‧‧‧ECC控制部

56‧‧‧主機I/F控制部

58‧‧‧記憶體I/F控制部

60‧‧‧領域控制部

60a‧‧‧暫時記憶部領域設定部

60b‧‧‧快取控制部

60c‧‧‧暫時記憶部寫入控制部

60d‧‧‧快取ID設定部判定部

60e‧‧‧快取要否判定部

[圖1]本發明的一實施形態所述的資訊處理裝置的構成的說明用機能區塊圖。

[圖2]本發明的一實施形態所述的資料處理處理器中所被設置的介面控制部的構成的說明用機能區塊圖。

[圖3](a)係一般的SATA規格的讀取指令封包的構成的圖示，(b)係本發明所述之介面控制部所生成的改良過的SATA規格的讀取指令封包的構成的圖示，(c)係改良過的SATA規格的讀取指令封包中的CCHID的定義的圖示。

[圖4]本發明的一實施形態所述的輔助記憶裝置中所被設置的領域控制部的構成的說明用機能區塊圖。

[圖5]本發明的一實施形態所述的資料處理處理器中所被設置的介面控制部的動作之說明用流程圖。

[圖6]本發明的一實施形態所述的輔助記憶裝置中所被設置的領域控制部的動作之說明用流程圖。

以下，藉由圖式所示的實施形態來詳細說明本發明。

本發明係為了避免在讀取資料之要求來源所關連的各種資料之中，只有特定之資料佔用暫時記憶部，而具有以下構成。

亦即，本發明的資訊處理裝置，係具備輔助記憶裝置和資料處理處理器；其中，輔助記憶裝置係具備：記憶部，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部，係將從記憶部所讀出之資料，暫時記憶在暫時記憶領域；和控制部，係控制記憶部及暫時記憶部；資料處理處理器係基於來自上位CPU的要求，而從輔助記憶裝置讀出複數種類之資料，並將資料輸出至所定之處理部，其特徵為，資料處理處理器係具備：介面控制部，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；輔助記憶裝置的控制部，係進行控制，基於來自資料處理處理器的讀取指令中所含之快取控制之要否資訊及快取ID，來選擇將從輔助記憶裝置所讀出之資料予以暫時記憶的暫時記憶部的暫時記憶領域。

藉由具備以上的構成，可避免在讀取資料之要求來源所關連的各種資料之中，只有特定之資料佔用暫時記憶部。

關於上記本發明的特徵，以下使用圖式來詳細說明。

<資訊處理裝置>

參照圖1，說明本發明的一實施形態所述的資訊處理裝置的構成。圖1係本發明的一實施形態所述的資訊處理裝置的構成的說明用機能區塊圖。

資訊處理裝置1係具備資料處理處理器10、輔助記憶裝置40。

圖1所示的上位CPU2，係相對於構成遊樂機等之資訊處理裝置1而被配置在上位的CPU。

資料處理處理器10係為處理影像、聲音、發光等之資料的處理器，具備：CPU12、影像處理部14、顯示輸出部16、音響處理部18、音響輸出部20、發光處理部22、發光輸出部24、介面控制部26、匯流排28。

CPU12係控制資料處理處理器的全體。

影像處理部14，係用來處理應顯示之影像，將輔助記憶裝置40中所被儲存之資料加以取得並解碼，藉由描繪成影像以生成影像資料。

顯示輸出部16，係將影像處理部14所生成的影像資料，輸出至顯示器30等之顯示部。顯示器30，係為LCD等之顯示裝置。

音響處理部18，係用來處理應輸出之聲音訊號，將輔助記憶裝置40中所被儲存之資料加以取得並解碼，生成音響資料。

音響輸出部20，係基於已被生成之音響資料，向揚聲器32等輸出聲音訊號。

發光處理部22，係基於演出，將輔助記憶裝置40中所被儲存之資料予以解碼，生成用來驅動LED34等之發光體所需的資料。

發光輸出部24，係基於發光處理部所生成的資料，驅動LED等之發光體。

LED(light emitting diode)34，係在朝順方向施加電壓之際會發光的半導體元件，係為發光體之一例。

介面控制部26，係用來控制與輔助記憶裝置40之間的介面，判別影像處理部14、音響處理部18、發光處理部22、其他(CPU)之任1者所要求的讀取請求是從哪個處理部或CPU所進行，隨應於判別結果而將讀取請求也就是讀取指令中所要包含的扇區計數值(Sector Count)及快取ID，加以設定。

輔助記憶裝置40係具備：記憶部(快閃記憶體)42、暫時記憶部(DRAM)44、記憶體控制器46、匯流排48。

輔助記憶裝置40，係為含有所謂的NAND快閃記憶體的SSD(Solid State Drive)。只不過，通常的SSD係把暫時記憶部44當作寫入用的快取記憶體來使用，但是於本發明中所使用的SSD係變更SSD的韌體，將暫時記憶部44當作讀出用的快取記憶體來利用。此外，亦可不將被利用於寫入用的DRAM變更成讀出用，而是另外準備作為讀出用的DRAM。

記憶部42，係由例如NAND快閃記憶體陣列所成之記憶部。

暫時記憶部44，係由例如DDR DRAM所成之暫時記憶部，係將讀出資料進行快取。

記憶體控制器46係具備：全體控制部50、序列控制部52、ECC(Error Check and Correct)控制部54、主機I/F控制部56、記憶體I/F控制部58、領域控制部60，控制輔助記憶裝置40。

全體控制部50，係內建有RAM、ROM等(圖示省略)，控制記憶體控制器46全體。

序列控制部52，係基於從記憶體控制器46給予至記憶部42的內部指令訊號，來控制記憶部42的動作。

ECC控制部54，係基於被附加至讀出資料的錯誤收集碼，偵測已讀出之資料中所含之錯誤，且在偵測到錯誤的情況下，訂正該當資料的錯誤。

主機I/F控制部56，係控制與主機(資料處理處理器)之間的介面。

記憶體I/F控制部58，係控制與記憶部42也就是NAND陣列或暫時記憶部44也就是DRAM等的介面。

領域控制部60，係基於從資料處理處理器10所被指定的快取ID，將從記憶部42所讀出之資料，儲存至暫時記憶部44的已被指定之暫時記憶領域。

此外，記憶體控制器46的各構成，係藉由記憶體控制器46的微處理器所實現。

又，匯流排28與匯流排48的連接，係可利用序列式高速通訊匯流排、或PCIe(PCI Express)等，各匯流排28、48係為了簡化說明因此不區分資料匯流排及暫存器匯流排而記載。

<介面控制部>

參照圖2，說明圖1所示的介面控制部的機能區塊的構成。圖2，係本發明的一實施形態所述的資料處理處理器中所被設置的介面控制部的構成的說明用機能區塊圖。

介面控制部26係具備：要求資料量判定部26a、扇區計數設定部26b、資料要求來源/快取要否判定部26c、快取ID設定部26d、修正讀取指令生成部26e、修正讀取指令輸出部26f。

要求資料量判定部26a係將從資料處理處理器10中所被設置的影像處理部14、音響處理部18、發光處理部22、CPU12之任1者所輸出的讀取請求，從匯流排予以收取之際，判定應該從記憶部42讀出多少扇區份的資料才行。

扇區計數設定部26b，係隨應於要求資料量判定部26a所判定之扇區數，來設定扇區計數值。

例如，若依據SATA的規格，最少的資料讀出單位係為512位元組，已被讀取指令所要求的讀出資料量係為512位元組以下，且可收容在單一扇區內的情況下，則要求資料量判定部係判定為扇區數1，於扇區計數設定部26b中設定扇區計數值1。

又，即使已被讀取指令所要求的讀出資料量為512位元組以下，若該已被要求之資料是跨越複數扇區而被儲存的情況下，則要求資料量判定部係判定為扇區數2，於扇區計數設定部26b中設定扇區計數值2。

同樣地，已被讀取指令所要求的讀出資料量係為例如900位元組的情況下，若該已被要求之資料是被收容在2個扇區內，則要求資料量判定部係判定為扇區數2，於扇區計數設定部26b中設定扇區計數值2，但若是跨越3個扇區而被儲存的情況下，則要求資料量判定部係判定為扇區數3，於扇區計數設定部26b中設定扇區計數值3。

要求來源/快取要否判定部26c，係將從資料處理處理器10中所被設置的影像處理部14、音響處理部18、發光處理部22、CPU12之任1者所輸出的讀取請求，從匯流排予以收取之際，根據讀取請求中所含之資訊來判定這是來自哪個處理部之請求以及是否要求了快取控制。

快取ID設定部26d係基於要求來源/快取要否判定部26c的判定結果，在讀取指令中設定快取ID(領域設定資訊)。例如，若為需要快取控制的情況，則如表1所示，將讀取請求的要求來源與快取ID建立對應，指定用來儲存隨應於讀取請求的要求來源而讀出之資料的快取ID。

修正讀取指令生成部26e，係將扇區計數設定部26b所設定的扇區計數值與快取ID設定部26d所設定的快取ID，包含至讀取指令中，生成已修正的修正讀取指令。

修正讀取指令輸出部26f，係將從資料處理處理器10的影像處理部14、音響處理部18、發光處理部22、CPU12所發行的讀取請求與修正讀取指令生成部26d所決定的扇區計數值及快取ID，生成作為SATA規格的指令封包(FIS：Frame Information Structure)，當作讀取指令而往輔助記憶裝置40輸出。

圖3(a)係一般的SATA規格的讀取指令封包的構成的圖示，圖3(b)係本發明所述之介面控制部26所生成的改良過的SATA規格的讀取指令封包的構成的圖示，圖3(c)係改良過的SATA規格的讀取指令封包中的CCHID(Cashe ID：快取ID)的定義的圖示。

本發明所述之介面控制部26的修正讀取指令生成部26e中，取代圖3(a)所示的先前的一般的指令封包，改為如圖3(b)所示將Count的13位元~11位元定義作為表示快取ID的暫存器，並且，在該當暫存器中儲存快取ID或無快取控制的資料，並且，將所請求之資料所相應的扇區計數，設定至指令封包的特性(Features)所被分配的暫存器。又，從影像處理部14、音響處理部18、發光處理部22、CPU12所發行的讀取請求係被儲存至指令封包的LBA所被分配的暫存器。

<領域控制部>

參照圖4，說明圖1所示的領域控制部的機能區塊的構成。圖4係本發明的一實施形態所述的輔助記憶裝置中所被設置的領域控制部的構成的說明用機能區塊圖。

領域控制部60係具備：暫時記憶部領域設定部60a、快取控制部60b、暫時記憶部寫入控制部60c。

暫時記憶部領域設定部60a，係設定對暫時記憶部44將讀出資料予以寫入之際的暫時記憶領域，例如，將暫時記憶部44分成4個暫時記憶領域的情況下，則設定快取ID0~3及各快取ID的領域，對暫時記憶部寫入控制部60c供給設定值。領域設定係可任意進行，例如，如表2所示般地對應於快取ID而設定DRAM的領域(容量)。此外，表2係暫時記憶部44的容量為2GB，快取的暫時記憶領域有4個時之一例，如圖3(b)及圖3(c)所示，作為CCHID而分配3位元，則快取ID係可設定8種類，又可隨著暫時記憶部44的容量而將設定領域做任意設定。

快取控制部60b，係含有快取ID判定部60d、快取要否判定部60e，快取ID判定部60d及快取要否判定部60e係根據從資料處理處理器10所收到的讀取請求指令中所含之CCHID的暫存器值來判定快取ID或快取要否，將快取資訊(快取要否及快取ID)輸出至暫時記憶部寫入控制部60c。

暫時記憶部寫入控制部60c，係基於由快取控制部60b所供給的快取資訊，將來自記憶部42的讀出資料寫入至暫時記憶部44的所定之快取ID所對應之暫時記憶領域。

此外，領域控制部60，係藉由記憶體控制器46中所含之微處理器而實現，與全體控制部50或序列控制部52協同運作，根據從資料處理處理器10所收到的指令封包中所含之LBA的暫存器值，記憶體控制器46係從記憶部42的已被指定之位址讀出資料，同時，基於上記快取資訊而將讀出資料寫入至暫時記憶部44的已被指定之快取ID所對應之暫時記憶領域，或是不快取就將讀出資料輸出至資料處理處理器10等等。

<介面控制部的動作流程>

參照圖5，說明圖2所示的介面控制部的動作流程。圖5係本發明的一實施形態所述的資料處理處理器中所被設置的介面控制部的動作之說明用流程圖。

在步驟S5中，要求資料量判定部26a及要求來源/快取要否判定部26c，係判定是否從影像處理部14或音響處理部18等收到含有讀取請求的指令(讀取指令)。在收到讀取指令的情況下，前進至步驟S10及S15。

在步驟S10中，要求資料量判定部26a，係基於已被要求之讀出資料量，判定應該從記憶部42讀出多少扇區份的資料才行，於扇區計數設定部26b中設定扇區計數值。

例如，若依據SATA的規格，最少的資料讀出單位係為512位元組，已被讀取指令所要求的讀出資料量係為512位元組以下，且可收容在單一扇區內的情況下，則要求資料量判定部26a係判定為扇區數1，於扇區計數設定部26b中設定扇區計數值1。

又，即使已被讀取指令所要求的讀出資料量為512位元組以下，若該已被要求之資料是跨越複數扇區而被儲存的情況下，則要求資料量判定部26a係判定為扇區數2，於扇區計數設定部26b中設定扇區計數值2。

同樣地，已被讀取指令所要求的讀出資料量係為例如900位元組的情況下，若該已被要求之資料是被收容在2 個扇區內，則要求資料量判定部26a係判定為扇區數2，於扇區計數設定部26b中設定扇區計數值2，但若是跨越3個扇區而被儲存的情況下，則要求資料量判定部26a係判定為扇區數3，於扇區計數設定部26b中設定扇區計數值3。

要求來源/快取要否判定部26係於步驟S15中判斷快取控制是否為必要，若為快取控制並非要求的讀取請求(步驟S15中NO)，則設定“無快取控制”的暫存器值(步驟S20)。

例如，要求來源/快取要否判定部26，係為不被要求快取控制的讀取請求的情況下，則將111d設定作為無快取控制的暫存器值。

另一方面，若是快取控制有被要求的讀取請求的情況(步驟S15中YES)，則要求來源/快取要否判定部26係於步驟S30中判定讀取請求要求來源。

此處，要求來源/快取要否判定部26c，係將從資料處理處理器10中所被設置的影像處理部14、音響處理部18、發光處理部22、CPU12之任1者所被輸出的讀取請求，從匯流排予以收取之際，判定是哪個處理部送來的請求。

隨應於讀取請求的要求來源，快取ID設定部26d係分配已被預先指定之快取ID(步驟S41~步驟S44)，向修正讀取指令生成部26e輸出暫存器值。

此外，在本實施形態中係以表1所示的讀取請求的要求來源與快取ID之關係來記載流程。

亦即，在影像處理部14要求了讀取請求的情況下(步驟S41)，快取ID設定部26d係將快取ID=1的暫存器值輸出至修正讀取指令生成部26e。

又，在音響處理部18要求了讀取請求的情況下(步驟S42)，快取ID設定部26d係將快取ID=2的暫存器值輸出至修正讀取指令生成部26e。

再者，在發光處理部22要求了讀取請求的情況下(步驟S43)，快取ID設定部26d係將快取ID=3的暫存器值輸出至修正讀取指令生成部26e。

又，在CPU12要求了讀取請求的情況下(步驟S44)，快取ID設定部26d係將快取ID=0的暫存器值輸出至修正讀取指令生成部26e。

其後，修正讀取指令生成部26e係在“無快取控制”的情況則將表示“無快取控制”的資料設定至指令封包的CCHID的暫存器值，同時，將讀出資料量所相應之扇區計數值設定至特性的暫存器，然後將含有要讀出之資料之位址的LBA設定至暫存器值，生成作為修正讀取指令的指令封包(步驟S50)。

又，在“有快取控制”的情況下，則將讀取請求的要求來源所相應之快取ID設定至CCHID的暫存器值，同時，將讀出資料量所相應之扇區計數值及含有要讀出之資料之位址的LBA設定至暫存器值，生成作為修正讀取指令的指令封包(步驟S50)。

在修正讀取指令的指令封包生成後，修正讀取指令輸出部26f係將修正讀取指令予以輸出(步驟S60)。

<領域控制部的動作流程>

參照圖6，說明領域控制部的動作流程。圖6係本發明的一實施形態所述的輔助記憶裝置40中所被設置的領域控制部60的動作之說明用流程圖。

在步驟S105中，領域控制部60，係判斷是否從介面控制部26收到讀取指令，若有收到讀取指令則前進至步驟S110。

於快取控制部60b中，確認所收到的讀取指令也就是指令封包的作為CCHID而被定義的暫存器值(步驟S110)。

此時，快取控制部60b中所含之快取ID判定部60d中，作為CCHID的暫存器值，可確認為000d、001d、010d、011d、111d之任1者。

快取控制部60b，係判定快取控制之要否及快取ID(步驟S115)。

例如，CCHID的暫存器值為000d、001d、010d、011d之任1者的情況下係表示“有快取控制”，為111d的情況下係表示“無快取控制”。

於快取控制部60b的快取要否判定部60e中判斷為“無快取控制”的情況下(步驟S115中NO)，將基於指令封包中所含之LBA而被請求的資料，從記憶部42讀出 (步驟S120)，將讀出資料輸出至資料處理處理器10(步驟S125)。

另一方面，於步驟S115中快取控制部60b的快取要否判定部60e判斷為“有快取控制”的情況下(步驟S115中YES)，則辨識CCHID的暫存器值所對應之快取ID(步驟S130)。

此時，在快取要否判定部60e中，若CCHID的暫存器值為000d、001d、010d、011d的其中任1者的情況下，則快取ID分別為0、1、2、3。

快取要否判定部60e，係向暫時記憶部寫入控制部60c輸出快取資訊(快取要否及快取ID)。

其後，輔助記憶裝置的記憶體控制器46係確認，快取控制部60b所辨識出來的快取ID所相當的暫時記憶部44的暫時記憶領域中是否有資料(步驟S135)。

例如，快取ID判定部60d，係在快取ID為0時，則從暫時記憶部44的位址為00h~FFFFFFFh的暫時記憶領域讀出資料，判定是否有資料。

若暫時記憶部44的已被指定之快取ID所對應之暫時記憶領域中有資料(步驟S135中YES)，則從暫時記憶部44讀出資料(步驟S140)，將讀出資料輸出至資料處理處理器10(步驟S125)。

另一方面，若快取控制部60b所辨識出來的快取ID所相當之暫時記憶部44的領域中沒有資料(步驟S135中NO)，則基於指令封包中所含之LBA而被請求之資料從記憶部42讀出(步驟S145)，對已被指定之快取ID所相當之暫時記憶部44的暫時記憶領域將讀出資料予以寫入(步驟S150)，向資料處理處理器10輸出(傳輸)讀出資料(步驟S125)。

此外，在上述的步驟S125中，雖然構成為，從暫時記憶部44的暫時記憶領域向資料處理處理器10輸出(傳輸)讀出資料，但亦可構成為，由資料處理處理器10從暫時記憶部44的暫時記憶領域將資料予以讀出。

此外，往暫時記憶部44(快取)的暫時記憶領域的資料寫入，係只要已被分配之暫時記憶領域有空間，就儲存至空閒的暫時記憶領域，若無空間則將最舊的資料予以丟棄，在該處進行快取(LRU演算法(Least Recently Used))。又，亦可使用LFU(Least Frequently Used)演算法來進行快取。

若依據本實施形態，則資料處理處理器10係為，介面控制部26係判定進行讀出要求的各處理部的要求來源，生成隨應於處理部而設定暫時記憶部44的暫時記憶領域的快取ID。另一方面，輔助記憶裝置40的記憶體控制器46(控制部)，係進行控制，基於來自資料處理處理器10的讀取指令中所含之快取資訊，辨識快取控制之有無及快取ID，若要進行快取控制則選擇讀出資料的暫時儲存場所也就是暫時記憶領域的所定之暫時記憶領域，因此可避免在讀取資料的要求來源所關連的各種資料(影像資料、聲音資料、發光資料、其他資料)之中，只有特定之資料會佔有暫時記憶部44。

<本發明的實施態樣例的構成、作用、效果> <第1態樣>

本態樣的資訊處理裝置1，係具備輔助記憶裝置40和資料處理處理器10；其中，輔助記憶裝置40係具備：記憶部42，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部44，係將從記憶部42所讀出之資料，暫時記憶在暫時記憶領域；和記憶體控制器46，係控制記憶部42及暫時記憶部44；資料處理處理器10係基於來自上位CPU2的要求，而從輔助記憶裝置40讀出複數種類之資料，並將資料輸出至所定之處理部，資訊處理裝置1的特徵為，資料處理處理器10係具備：介面控制部26，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；輔助記憶裝置40的記憶體控制器46，係進行控制，基於來自資料處理處理器10的讀取指令中所含之快取控制之要否資訊及快取ID，來選擇將從輔助記憶裝置40所讀出之資料予以暫時記憶的暫時記憶部44的暫時記憶領域。

若依據本態樣，則資料處理處理器10，係由介面控制部26，將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定。輔助記憶裝置40的記憶體控制器46，係進行控制，基於來自資料處理處理器10的讀取指令中所含之快取控制之要否資訊及快取ID，而選擇將從輔助記憶裝置40所讀出之資料予以暫時記憶之暫時記憶部44的暫時記憶領域，因此，在讀取資料的要求來源所關連之各種資料(影像資料、聲音資料、發光資料、其他資料)之中，可避免僅特定之資料佔用暫時記憶部。

<第2態樣>

本態樣的介面控制部26，係具備：要求來源/快取要否判定部26c，係判定是從進行讀出要求之複數處理部之其中何者所送來的要求，並且判定該當要求是否需要快取控制。

若依據本態樣，則要求來源/快取要否判定部26c係判定是從進行讀出要求之複數處理部之其中何者所送來的要求，因此，可判定讀取資料的要求來源，判定該當要求是否需要快取控制，因此在該當要求係為需要快取控制的情況下，避免只有特定之資料佔用暫時記憶部。

<第3態樣>

本態樣的處理部，係為影像處理部14、音響處理部18、發光處理部22、及CPU12，為其特徵。

若依據本態樣，則即使讀取資料的要求來源是影像處理部14、音響處理部18、發光處理部22、及CPU12，仍可避免要求來源所關連之各種資料(影像資料、聲音資料、發光資料、其他資料)之中，只有特定之資料佔用暫時記憶部。

<第4態樣>

本態樣的輔助記憶裝置40的記憶體控制器46，係將影像資料與其他資料加以區分將2個以上之暫時記憶領域，設在暫時記憶部44中，為其特徵。

若依據本態樣，則容易佔有快取記憶體的影像資料和其以外的聲音資料、發光資料的進行快取的暫時記憶領域是被分開利用，因此，處理延遲的容許量較少的聲音資料或發光資料的讀出時也可使用快取來進行之，可是切進行聲音或光線的輸出。

<第5態樣>

本態樣的資訊處理方法，係為資訊處理裝置1所做的資訊處理方法，資訊處理裝置1係具備輔助記憶裝置40和資料處理處理器10；輔助記憶裝置40係具備：記憶部42，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部44，係將從記憶部42所讀出之資料，暫時記憶在暫時記憶領域；和記憶體控制器46，係控制記憶部42及暫時記憶部44；資料處理處理器10係基於來自上位CPU2的要求，而從輔助記憶裝置40讀出複數種類之資料，並將資料輸出至所定之處理部，其特徵為，資料處理處理器10係進行：介面控制步驟，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；輔助記憶裝置40的記憶體控制器46係執行控制步驟，基於來自資料處理處理器10的讀取指令中所含之快取控制之要否資訊及快取ID，來選擇將從輔助記憶裝置40所讀出之資料予以暫時記憶的暫時記憶部44的暫時記憶領域。

若依據本態樣，則資料處理處理器10，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定。輔助記憶裝置40的記憶體控制器46，係進行控制，基於來自資料處理處理器10的讀取指令中所含之快取控制之要否資訊及快取ID，而選擇將從輔助記憶裝置40所讀出之資料予以暫時記憶之暫時記憶部44的暫時記憶領域，因此，在讀取資料的要求來源所關連之各種資料(影像資料、聲音資料、發光資料、其他資料)之中，可避免僅特定之資料佔用暫時記憶部。

Claims

一種資訊處理裝置，係具備輔助記憶裝置和資料處理處理器；前記輔助記憶裝置係具備：記憶部，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部，係將從前記記憶部所讀出之資料，暫時記憶在暫時記憶領域；和控制部，係控制前記記憶部及前記暫時記憶部；前記資料處理處理器，係具有複數處理部，並基於來自上位CPU的要求，而從前記輔助記憶裝置讀出複數種類之資料，並將前記資料輸出至對應於前記資料之種別的所定之處理部；其中，該資訊處理裝置的特徵為，前記資料處理處理器係具備：介面控制部，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；前記輔助記憶裝置的控制部，係進行控制，基於來自前記資料處理處理器的讀取指令中所含之前記快取控制之要否資訊及快取ID，來選擇將從前記輔助記憶裝置所讀出之資料予以暫時記憶的暫時記憶部的暫時記憶領域。
如請求項1所記載之資訊處理裝置，其中，前記介面控制部係具備：要求來源/快取要否判定部，係判定是從前記進行讀出要求之複數處理部之其中何者所送來的要求，並且判定該當要求是否需要快取控制。
如請求項1所記載之資訊處理裝置，其中，前記處理部係為影像處理部、音響處理部、發光處理部、及CPU。
如請求項1至3之任一項所記載之資訊處理裝置，其中，前記輔助記憶裝置的控制部，係將影像資料與其他資料區分開來而在前記暫時記憶部中設置2個以上之暫時記憶領域。
一種資訊處理方法，係為資訊處理裝置所做的資訊處理方法，該資訊處理裝置係具備輔助記憶裝置和資料處理處理器；前記輔助記憶裝置係具備：記憶部，係將複數資料種別所對應之複數種類之資料，加以記憶；和暫時記憶部，係將從前記記憶部所讀出之資料，暫時記憶在暫時記憶領域；和控制部，係控制前記記憶部及前記暫時記憶部；前記資料處理處理器，係具有複數處理部，並基於來自上位CPU的要求，而從前記輔助記憶裝置讀出複數種類之資料，並將前記資料輸出至對應於前記資料之種別的所定之處理部；其中，該資訊處理方法的特徵為，前記資料處理處理器係執行：介面控制步驟，係將讀出資料所涉及之快取控制之要否資訊及進行讀出要求的處理部所相應之快取ID，加以設定；前記輔助記憶裝置的控制部係執行控制步驟，基於來自前記資料處理處理器的讀取指令中所含之前記快取控制之要否資訊及快取ID，來選擇將從前記輔助記憶裝置所讀出之資料予以暫時記憶的暫時記憶部的暫時記憶領域。