TWI707271B - 資訊處理裝置、及資訊處理方法 - Google Patents

資訊處理裝置、及資訊處理方法 Download PDF

Info

Publication number
TWI707271B
TWI707271B TW105132573A TW105132573A TWI707271B TW I707271 B TWI707271 B TW I707271B TW 105132573 A TW105132573 A TW 105132573A TW 105132573 A TW105132573 A TW 105132573A TW I707271 B TWI707271 B TW I707271B
Authority
TW
Taiwan
Prior art keywords
data
unit
aforementioned
memory
data type
Prior art date
Application number
TW105132573A
Other languages
English (en)
Other versions
TW201730745A (zh
Inventor
小畑敦志
松本建太
Original Assignee
日商艾庫塞爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾庫塞爾股份有限公司 filed Critical 日商艾庫塞爾股份有限公司
Publication of TW201730745A publication Critical patent/TW201730745A/zh
Application granted granted Critical
Publication of TWI707271B publication Critical patent/TWI707271B/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部的情形。

資料處理處理器(10)係介面控制部(26)按照進行讀出要求的資料類別來設定資料類別資訊。輔助記憶裝置(40)的記憶體控制器(46)係以判定根據來自資料處理處理器(10)的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制。

Description

資訊處理裝置、及資訊處理方法
本發明係關於適於處理生命週期及資料尺寸不同的複數種類的資料的資訊處理裝置及資訊處理方法。
在小鋼珠柏青哥遊戲機或柏青嫂吃角子老虎機(pachislot machine)等遊藝機中,係周密地構成為:利用靜止圖像或動態圖像的畫像、來自揚聲器的聲音、藉由LED所致之發光等,對遊藝中的遊藝者提供豐富多彩的演出,藉此可體驗較高的遊樂感。
遊藝中的該等畫像、聲音、光的輸出係預先在遊藝機內儲存供該等輸出之用的資料,在遊藝時,按照遊藝的進行,讀出該等資料,藉由預定的資料轉換,輸出為畫像、光、聲音來進行。更詳言之,該等畫像資料、聲音資料、及發光資料係在製造遊藝機時,壓縮編碼而寫入至讀出專用記憶體,遊藝時,專用處理該等資料的處理器隨時由該讀出專用記憶體讀出而進行解碼,按照資料而輸出至液晶顯示器、揚聲器、LED(Light Emitting Diode, 發光二極體)等。
但是,上述專用的資料處理處理器在由讀出專用記憶體讀出所希望的資料時,尤其若為遊藝機,被要求高速讀出,俾以因應對液晶顯示器等多彩而變化激烈的輸出要求。因此,在由該讀出專用記憶體讀出資料中,亦大多採用快取(cache)的技術。具體而言,在讀出專用記憶體中,除了儲存畫像資料、聲音資料、及發光資料的主要記憶體(典型而言為快閃記憶體)之外,具備有作為快取(read cache)而發揮功能的記憶體(例如DRAM(Dynamic Random Access Memory,動態存取記憶體)),實現快取功能。
在專利文獻1中係一種在HDD(8)的前段有快取記憶體(6)的構成,記錄在HDD(8)的資料亦為影像訊號與聲音訊號的2種類訊號,但是該文獻所記載之技術目的係即使為總括(1檔案)的尺寸為超過HDD(8)的容量般的尺寸的影像‧聲音訊號,亦可遍及複數HDD(8)順利地記錄,用以達成該目的的構成係將1檔案的影像‧聲音訊號,在該影像‧聲音訊號的切換部位分割成複數,構成為可在該部位進行分割的檔案。
此外,在專利文獻2中係揭示藉由容量不同的2個快取記憶體所致之階層化的技術、及以命令與資料(運算元)區分快取的技術加以組合的技術的更進一步的應用,其具體構成係在運算元存取時及分支命令的分支目的端命令存取時,存取相對較小容量的第1快取記憶體,且不在 時,在大容量的第2快取記憶體進行存取者。
此外,在專利文獻3中係揭示在以複數處理器進行處理的處理中,若各處理器有時沒有本身負責處理的行程(process)時,設法有效率地切換成低電力模式,以其前提而言,在各處理器以1對1備有快取記憶體(圖1、圖5)者。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2003-115168公報
[專利文獻2]日本特開昭64-18843號公報
[專利文獻3]日本特表2005-531860公報
但是,若如上述之畫像資料、聲音資料、及發光資料般處理多種資料時,大多生命週期(資料被利用的時間長)或資料尺寸(通訊資料量單位)依該等資料類別而異,此時,基本上資料尺寸大而生命週期長的類別的資料偏向佔有快取記憶體,有陷於無法以所希望的時序處理所需資料的狀況的情形。
尤其,在小鋼珠遊戲機等遊藝機中,無關於聲音資料及發光資料比畫像資料較未被容許處理延遲,僅有資料尺寸大的畫像資料佔有快取記憶體,因此有聲音或光的輸出 超出容許量而延遲的問題。此係由於畫像資料比聲音資料或發光資料為資料量較大,因此快取記憶體中的佔有率較高,聲音資料或發光資料的資料難以被快取在快取記憶體,而產生處理延遲之故。
本發明係鑑於上述情形而完成者,其目的在回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部的情形。
為解決上述課題,請求項1所記載之發明係一種資訊處理裝置,其係具備有:輔助記憶裝置、及資料處理處理器的資訊處理裝置,該輔助記憶裝置係具備有:記憶部,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部,其係將由前述記憶部所讀出的資料,暫時性記憶在按照前述資料類別的暫時記憶區域;及控制部,其係控制前述記憶部、及前述暫時記憶部,該資料處理處理器係根據來自上位CPU的要求,由前述輔助記憶裝置讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理裝置之特徵為:前述資料處理處理器係具備有:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制部,前述輔助記憶裝置的控制部係以判定根據來自前述資料處理處理器的讀取指令所包含的前述資料類別資訊所被要求的資料類別,且按照資料類別來選擇前述暫時記憶區域的方式進行控制。
藉由本發明,由於按照資料類別來選擇暫時記憶部的暫時記憶區域,因此可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部的情形。
1‧‧‧資訊處理裝置
2‧‧‧上位CPU
10‧‧‧資料處理處理器
12‧‧‧CPU
14‧‧‧畫像處理部
16‧‧‧顯示輸出部
18‧‧‧聲音處理部
20‧‧‧聲音輸出部
22‧‧‧發光處理部
24‧‧‧發光輸出部
26‧‧‧介面控制部
26a‧‧‧要求資料位址判定部
26b‧‧‧讀取指令扇區計數設定部
26c‧‧‧修正讀取指令生成部
26d‧‧‧修正讀取指令輸出部
28‧‧‧匯流排
30‧‧‧顯示器
32‧‧‧揚聲器
34‧‧‧LED
40‧‧‧輔助記憶裝置
42‧‧‧記憶部
44‧‧‧暫時記憶部
46‧‧‧記憶體控制器
48‧‧‧匯流排
50‧‧‧全體控制部
52‧‧‧順序控制部
54‧‧‧ECC(Error Check and Correct,錯誤檢查與校正)控制部
56‧‧‧主機I/F控制部
58‧‧‧記憶體I/F控制部
60‧‧‧區域控制部
60a‧‧‧暫時記憶部區域設定部
60b‧‧‧扇區計數判定部
60c‧‧‧暫時記憶部寫入控制部
圖1係用以說明本發明之實施形態之資訊處理裝置的構成的功能區塊圖。
圖2係用以說明本發明之實施形態之設在資料處理處理器的介面控制部的構成的功能區塊圖。
圖3係顯示本發明之實施形態之讀取指令封包的構成的圖。
圖4係用以說明本發明之實施形態之設在輔助記憶裝置的區域控制部的構成的功能區塊圖。
圖5係用以針對本發明之實施形態之設在資料處理處理器的介面控制部的動作進行說明的流程圖。
圖6係用以針對本發明之實施形態之設在輔助記憶裝置的區域控制部的動作進行說明的流程圖。
圖7係用以說明本發明之實施形態之資訊處理裝置的資料處理處理器與輔助記憶裝置之間的資料流及暫時記憶部的複數暫時記憶區域的圖。
以下藉由圖示之實施形態,詳加說明本發明。
本發明係具有以下構成,俾以回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部的情形。
亦即,本發明之資訊處理裝置係具備有:輔助記憶裝置、及資料處理處理器的資訊處理裝置,該輔助記憶裝置係具備有:記憶部,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部,其係將由記憶部所讀出的資料,暫時性記憶在按照資料類別的暫時記憶區域;及控制部,其係控制記憶部、及暫時記憶部,該資料處理處理器係根據來自上位CPU的要求,由輔助記憶裝置讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理裝置之特徵為:資料處理處理器係具備有:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制部,輔助記憶裝置的控制部係以判定根據來自資料處理處理器的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制。
藉由具備以上構成,由於按照資料類別來選擇暫時記憶部的暫時記憶區域,因此可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部的情形。
關於上述之本發明之特徵,以下使用圖示,詳細說明。
<資訊處理裝置>
參照圖1,說明本發明之實施形態之資訊處理裝置的構成。圖1係用以說明本發明之實施形態之資訊處理裝置的構成的功能區塊圖。
資訊處理裝置1係具備有:資料處理處理器10、輔助記憶裝置40。
圖1所示之上位CPU2係相對構成遊藝機等的資訊處理裝置1被配置在上位的CPU。
資料處理處理器10係處理畫像、聲音、發光等資料的處理器,具備有:CPU12、畫像處理部14、顯示輸出部16、聲音處理部18、聲音輸出部20、發光處理部22、發光輸出部24、介面控制部26、匯流排28。
CPU12係控制資料處理處理器的全體。
畫像處理部14係處理應顯示的畫像者,取得被儲存在輔助記憶裝置40的資料而進行解碼,形成為畫像進行描繪,藉此生成畫像資料。
顯示輸出部16係將畫像處理部14所生成的畫像資料輸出至顯示器30等顯示部。顯示器30係LCD等顯示元件。
聲音處理部18係處理應輸出的聲音訊號者,取得被儲存在輔助記憶裝置40的資料進行解碼,且生成聲音資料。
聲音輸出部20係根據所生成的聲音資料,對揚聲器 32等輸出聲音訊號。
發光處理部22係根據演出,將被儲存在輔助記憶裝置40的資料進行解碼,生成用以驅動LED34等發光體的資料。
發光輸出部24係根據發光處理部所生成的資料,驅動LED等發光體。
LED(light emitting diode,發光二極體)34係當以順方向施加電壓時發光的半導體元件,為發光體之一例。
介面控制部26係控制與輔助記憶裝置40之間的介面者,在本實施形態中,係根據讀取請求所包含的資料位址,來判別畫像處理部14、聲音處理部18、發光處理部22、其他(CPU)任一者所要求的讀取請求是由哪個處理部或CPU所進行者,按照判別結果,來設定作為讀取請求的讀取指令所包含的扇區計數值(Sector Count)。
輔助記憶裝置40係具備有:記憶部(快閃記憶體)42、暫時記憶部(DRAM)44、記憶體控制器46、匯流排48。
輔助記憶裝置40係包含所謂NAND快閃記憶體的SSD(Solid State Drive,固體狀態驅動機)。但是,在一般的SSD中,係使用暫時記憶部44作為寫入用的快取記憶體,惟在本發明中所使用的SSD係變更SSD的韌體,且利用暫時記憶部44作為讀出用的快取記憶體。其中,亦可未將被利用在寫入用的DRAM變更為讀出用,而另外準備DRAM作為讀出用。
記憶部42係例如由NAND快閃記憶體陣列而成的記憶部。
暫時記憶部44係例如由DDR DRAM所成之暫時記憶部,將讀出資料進行快取。
記憶體控制器46係具備有:全體控制部50、順序控制部52、ECC(Error Check and Correct,錯誤檢查與校正)控制部54、主機I/F控制部56、記憶體I/F控制部58、區域控制部60,且控制輔助記憶裝置40。
全體控制部50係內置RAM、ROM等(省略圖示),控制記憶體控制器46全體。
順序控制部52係根據由記憶體控制器46被供予至記憶部42的內部指令訊號,控制記憶部42的動作。
ECC控制部54係根據讀出資料所附加的錯誤修正碼,檢測所讀出的資料所包含的錯誤,而且若檢測出錯誤時,即訂正該資料的錯誤。
主機I/F控制部56係控制與主機(資料處理處理器)之間的介面。
記憶體I/F控制部58係控制與作為記憶部42的NAND陣列、或作為暫時記憶部44的DRAM等的介面。
區域控制部60係按照使用暫時記憶部44進行快取的資料類別(畫像、聲音、發光、其他),控制儲存該暫時記憶部44中的資料的暫時記憶區域。
其中,記憶體控制器46的各構成係藉由記憶體控制器46的微處理器來實現。
此外,匯流排28與匯流排48的連接係可利用串列高速通訊匯流排或、PCIe(PCI Express標準)等,各匯流排28、48係為使說明較為簡單,未區別資料匯流排及暫存器匯流排來記載。
<介面控制部>
參照圖2,說明圖1所示之介面控制部的功能區塊的構成。圖2係用以說明本發明之本實施形態之設在資料處理處理器的介面控制部的構成的功能區塊圖。
介面控制部26係具備有:要求資料位址判定部26a、讀取指令扇區計數設定部26b、修正讀取指令生成部26c、修正讀取指令輸出部26d。
要求資料位址判定部26a係輸入由被設在資料處理處理器10的畫像處理部14、聲音處理部18、發光處理部22、CPU12的任一者被輸出的讀取指令,由藉由讀取指令被要求的資料的位址,判定為來自哪個處理部(或CPU)的請求。
例如,如圖7所示,若資料處理處理器10側的位址空間之中,將0十億位元組(以下稱為GB(giga bytes))~8GB分配為其他資料、8GB~16GB分配為聲音‧發光資料、16GB~24GB分配為畫像資料時,若被請求的資料的位址為16GB~24GB的區域者,則判定為畫像資料的讀出請求。
亦即,在資料處理處理器10中,若以35位元表現讀 取指令,且資料處理處理器10指定其他資料的位址時,係將最上位的2位元設為“00”,以剩餘33位元指定快閃記憶體的實際位址空間亦即8GB份的位址。此外,若資料處理處理器10指定聲音‧發光資料時,係將最上位的2位元設為“01”,藉此資料處理處理器的位址空間係成為8GB~16GB,以剩餘33位元指定快閃記憶體的實際位址空間亦即8GB份的位址。此外,若資料處理處理器10指定畫像資料時,係將最上位的2位元設為“10”,藉此資料處理處理器的位址空間係成為16GB~24GB,以剩餘33位元指定快閃記憶體的實際位址空間亦即8GB份的位址。如上所示以上位2位元指定資料類別,介面控制部26係可以除了上位2位元之外的剩餘33位元指定快閃記憶體的實際位址,且進行資料讀出。
讀取指令扇區計數設定部26b係按照在要求資料位址判定部26a所判定出的資料類別(畫像資料、聲音/發光資料、其他資料),在暫存器設定讀取指令所包含的扇區計數值。其中,在本實施形態中,以一例而言,畫像資料係設定為各16千位元組(以下稱為KB)的讀出,聲音‧發光資料係設定為各512位元組的讀出,其他資料係設定為各1KB的讀出,因此讀取指令扇區計數設定部26b係分別將扇區計數值在暫存器設定為16、1、2。
修正讀取指令生成部26c係在讀取指令包含設定在讀取指令扇區計數設定部26b的暫存器的扇區計數值,且生 成經修正的修正讀取指令。
修正讀取指令輸出部26d係刪除由資料處理處理器10的畫像處理部14、聲音處理部18、發光處理部22、CPU12被發行的35位元的讀取請求的上位2位元,將剩餘的請求資料作為快閃記憶體的實際位址亦即LBA(Logical Block Addressing,邏輯區塊定址),設定在圖3所示之SATA規格的指令封包(FIS:Frame Information Structure,訊框資訊結構)的LBA,此外將在修正讀取指令生成部26c所決定出的扇區計數設定在被分配為指令封包之特性(Features)的暫存器,作為新的讀取指令而輸出至輔助記憶裝置40。
其中,在作為串列高速通訊匯流排之一規格的SATA(Serial ATA)的規格中,除了作為指令封包而設定讀出的資料量單位的扇區計數或LBA以外亦存在進行設定的項目,並且進行用以按照快閃記憶體的讀出單位來指定快閃記憶體的實際位址的下位位元的捨去處理等,但是省略該等之詳細說明。
<區域控制部>
參照圖4,說明圖1所示之區域控制部的功能區塊的構成。圖4係用以說明本發明之實施形態之設在輔助記憶裝置的區域控制部的構成的功能區塊圖。
區域控制部60係具備有:暫時記憶部區域設定部60a、扇區計數判定部60b、暫時記憶部寫入控制部60c。
暫時記憶部區域設定部60a係按照在暫時記憶部44進行快取的資料類別(畫像、聲音、發光、其他),在暫存器設定進行快取的DRAM的區域。區域設定係可任意進行,例如,若DRAM的容量為2GB,將1GB分配為畫像資料用、512MB分配為聲音‧發光資料用、512MB分配為其他資料用等,藉此對畫像資料係確保較大的快取,且對聲音‧發光資料,可確保相對畫像資料的暫時記憶區域(快取區域)為相對小的快取。其中,聲音‧發光資料係共用一個區域來使用,但是亦可在各自的資料分配區域,亦可聲音‧發光資料及其他資料共用一個區域,且被分配在與畫像資料所利用的區域為不同的區域。
扇區計數判定部60b係藉由判定讀取指令所包含的扇區計數值,判定藉由讀取指令所求出的資料類別(畫像資料、聲音‧發光資料、其他資料)。
暫時記憶部寫入控制部60c係按照藉由扇區計數判定部60b被判別出的資料類別,將由記憶部42讀出的資料快取(寫入)在被設定在暫時記憶部區域設定部60a的暫存器的暫時記憶部44的暫時記憶區域。
其中,區域控制部60係藉由記憶體控制器46所包含的微處理器來實現者,與全體控制部50或順序控制部52協同作動,按照由資料處理處理器10所受理到的讀取指令,由記憶部42讀出資料,而且將讀出的資料作為快取而儲存在暫時記憶部44。
<介面控制部的動作流程>
參照圖5,說明圖2所示之介面控制部的動作流程。圖5係用以說明本發明之實施形態之設在資料處理處理器的介面控制部的動作的流程圖。
在步驟S5中,要求資料位址判定部26a係判定是否受理到來自畫像處理部14或聲音處理部18等的讀取指令。若受理到讀取指令,即進至步驟S10。
在步驟S10中,要求資料位址判定部26a係輸入由被設在資料處理處理器10的畫像處理部14、聲音處理部18、發光處理部22、CPU12被輸出的讀取指令,且由藉由讀取指令被要求的資料的位址,判定為來自哪個處理部(或CPU)的請求。
在此,詳加說明資料處理處理器10可存取的位址空間。其中,以下說明的位址意指表1所示之「被要求的資料的位址」。
(1)0GB~8GB的位址若以35位元的二進法呈現,成為000 0000 0000 0000 0000 0000 0000 0000 0000~001 1111 1111 1111 1111 1111 1111 1111 1111。
(2)8GB~16GB的位址若以二進法呈現,成為010 0000 0000 0000 0000 0000 0000 0000 0000~011 1111 1111 1111 1111 1111 1111 1111 1111。
(3)16GB~24GB的位址若以二進法呈現,成為100 0000 0000 0000 0000 0000 0000 0000 0000~101 1111 1111 1111 1111 1111 1111 1111 1111。
若觀看所被指定的位址的第34位元及第35位元,(1)0GB~8GB係成為00、(2)8GB~16GB成為01、(3)16GB~24GB成為10,藉由判別在哪個位數出現“1”,即可判定為指定出哪個位址空間者。
亦即,被設在資料處理處理器10的介面控制部26的要求資料位址判定部26a進行判定:若上位2位元的第1位元為“1”即判定為(3),若上位2位元的第1位元為“0”且第2位元為“1”,則判定為(2),若上位2位元的第1位元及第2位元為“0”,則判定為(1)。接著,要求資料位址判定部26a係與表1所示之轉換表格進行對照,求出對應所被要求的資料的位址的資料類別、與對應資料類別的扇區計數值。
表1係表示對應所被要求的資料的位址的資料類別、對應資料類別的扇區計數值的表,形成為轉換表格而被記憶在介面控制部26。
Figure 105132573-A0202-12-0015-8
若要求資料的位址指定畫像資料,進至步驟 S15,讀取指令扇區計數設定部26b係將在要求資料位址判定部26a所判定出的資料類別(畫像資料)作為鍵值(key)而與表1所示之轉換表格進行對照,對應該資料類別而求出讀取指令所包含的扇區計數值,且例如在暫存器設定16。
若要求資料的位址指定聲音‧發光資料,進至步驟S20,讀取指令扇區計數設定部26b係將在要求資料位址判定部26a所判定出的資料類別(聲音‧發光資料)作為鍵值而與表1所示之轉換表格進行對照,對應該資料類別而求出讀取指令所包含的扇區計數值,且例如在暫存器設定1。
若要求資料的位址指定其他資料,進至步驟S25,讀取指令扇區計數設定部26b係將在要求資料位址判定部26a所判定出的資料類別(其他資料)作為鍵值而與表1所示之轉換表格進行對照,對應該資料類別而求出讀取指令所包含的扇區計數值,且例如在暫存器設定2。
在步驟S30中,修正讀取指令生成部26c係將在讀取指令扇區計數設定部26b所設定的扇區計數值,設定在SATA規格的指令封包(FIS:Frame Information Structure,訊框資訊結構)的特性(Features)所被分配的暫存器,並且將請求資料設定在作為快閃記憶體之實際位址的LBA(Logical Block Addressing,邏輯區塊定址),且生成修正讀取指令。
在步驟S35中,修正讀取指令輸出部26d係將在修正 讀取指令生成部26c所生成的修正讀取指令作為新的讀取指令而輸出至輔助記憶裝置40。
<區域控制部的動作流程>
參照圖6,說明區域控制部的動作流程。圖6係用以說明本發明之實施形態之設在輔助記憶裝置的區域控制部的動作的流程圖。
在步驟S55中,暫時記憶部區域設定部60a係判斷是否由介面控制部26已受理到讀取請求。暫時記憶部區域設定部60a係若由介面控制部26受理到讀取請求,即進至步驟S60。
在步驟S60中,扇區計數判定部60b係藉由讀取指令所包含的扇區計數值,判定資料類別(畫像資料、聲音‧發光資料、其他資料),來辨識資料類別。亦即,扇區計數判定部60b係將讀取指令所包含的扇區計數值作為鍵值而與表2所示之轉換表格進行對照,求出對應扇區計數值的資料類別。
表2係表示對應扇區計數值的資料類別、與對應資料類別的暫時記憶區域(位址空間)的表,形成為轉換表格而被記憶在區域控制部60。
Figure 105132573-A0202-12-0018-9
在步驟S65中,暫時記憶部寫入控制部60c係將所求出的資料類別作為鍵值而與表2所示之轉換表格進行對照,求出對應該資料類別的暫時記憶區域,判定在資料類別所被分配的暫時記憶部44(快取)的暫時記憶區域是否有資料。
若在資料類別所被分配的暫時記憶部44(快取)的暫時記憶區域有資料(S65、Yes),係進至步驟S70,暫時記憶部寫入控制部60c係由資料類別所被分配的暫時記憶部44(快取)的暫時記憶區域讀出資料。同時,在步驟S75中,暫時記憶部寫入控制部60c係對資料處理處理器10輸出資料。
另一方面,若在資料類別所被分配的暫時記憶部44(快取)的暫時記憶區域沒有資料(S65、No),係進至步驟S80,暫時記憶部寫入控制部60c係由記憶部42讀出資料。接著,在步驟S85中,暫時記憶部寫入控制部60c係按照藉由扇區計數判定部60b被判別出的資料類別,將由記憶部42所讀出的資料快取(寫入)在被設定在暫時記憶部區域設定部60a的暫存器的暫時記憶部 44(DRAM)的區域。
此時,在步驟S80中,暫時記憶部寫入控制部60c係由記憶部42讀出資料。同時,在步驟S75中,暫時記憶部寫入控制部60c係對資料處理處理器10輸出資料。
其中,暫時記憶部寫入控制部60c係可使用當對暫時記憶部44(快取)的暫時記憶區域進行資料寫入時,若在所被分配的暫時記憶區域有空白,儲存在空白的暫時記憶區域,若沒有空白,則廢棄最舊的資料,且快取在此的(LRU演算法(Least Recently Used,最近最少使用替換演算法))。此外,暫時記憶部寫入控制部60c亦可使用LFU(Least Frequently Used,最不常用演算法)演算法,將資料進行快取。
<暫時記憶區域>
參照圖7,說明暫時記憶部44的暫時記憶區域。
在圖7所示之例中,在暫時記憶部44係確保有:畫像資料用區域、聲音及發光資料用區域、及其他資料用區域等3個。如該圖所示,較佳為均等等分為快閃記憶體的實際位址空間,作為暫時記憶部的位址空間。其中,區域的分法係若可辨識非取決於暫時記憶部44所使用的DDR DRAM的物理上構成,而以邏輯上區分即可。此外,位址空間的各資料區域係確保與記憶部42的實際位址為同一量,但是實際上,作為暫時記憶部44(快取)加以利用的區域係藉由輔助記憶裝置40予以限制。
但是,在高速資料通訊中,使用預先決定的資料量單位亦即扇區計數值,分為複數次(複數請求)來進行資料的讀出。而且,該扇區計數值依資料類別而異。例如,關於相對較大容量的畫像資料,與聲音資料或發光資料相比較,將扇區計數值設定為較大。
例如,在作為串列高速通訊匯流排之一例的SATA I/F中,由於扇區計數值被定義,因此一次讀出的資料量受到限制。最少讀出資料量為512位元組,最大讀出資料量為32百萬位元組(以下稱為MB)。其中,關於寫入資料量亦同。
在此,說明畫像資料與聲音‧發光資料的資料量單位不同的技術上的理由。
首先,畫像資料與聲音資料或發光資料相比較為容量較大,因此一般而言,平均單位時間被請求的資料量亦比聲音‧發光資料為更大。因此,若讀出畫像資料,藉由加大讀出資料量單位,減低由作為主機裝置的資料處理處理器10對作為輔助記憶裝置40之一例的SATA SSD的存取次數,達成資料處理處理器10中的處理高速化。
另一方面,聲音或發光資料與畫像資料相比為資料尺寸較小,因此若以與畫像資料的讀出單位為相同的單位進行讀出,有連不必要的資料亦讀出的可能性,不必要的資料讀出所耗費的處理時間即成為浪費。因此,藉由將讀出單位設定為較小,達成資料處理處理器10中的處理高速化。
其中,若為SATA I/F,如上所述,讀出資料量單位係可設定至512位元組~32MB,但是按照進行處理的資料的類別,以各處理部(畫像處理部、聲音處理部、發光處理部等)可最適進行處理的方式被設定讀出時的資料量單位。因此,若必須處理所被設定之讀出時的資料量單位以上的資料量時,分為複數次被發行讀取指令。
藉由本實施形態,資料處理處理器10係按照進行讀出的資料類別,設定介面控制部26的位址空間,在介面控制部26係藉由所被要求的位址空間,判定資料類別,且設定讀取指令所包含的扇區計數,將包含該扇區計數的讀取指令輸出至輔助記憶裝置。另一方面,在受理到讀取指令的輔助記憶裝置40的記憶體控制器46,係以判定根據讀取指令所包含的扇區計數值所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制,因此可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
<本發明之實施態樣例的構成、作用、效果> <第1態樣>
本態樣之資訊處理裝置1係具備有:輔助記憶裝置40、及資料處理處理器10的資訊處理裝置1,該輔助記憶裝置40係具備有:記憶部42,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部44,其係將由記憶部42所讀出的資料,暫時性記憶在按照資料類別的暫 時記憶區域;及記憶體控制器46(控制部),其係控制記憶部42、及暫時記憶部44,該資料處理處理器10係根據來自上位CPU2的要求,由輔助記憶裝置40讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理裝置1之特徵為:資料處理處理器10係具備有:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制部26,輔助記憶裝置40的記憶體控制器46係以判定根據來自資料處理處理器10的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制。
藉由本態樣,資料處理處理器10係介面控制部26按照進行讀出要求的資料類別,設定資料類別資訊。輔助記憶裝置40的記憶體控制器46係以判定根據來自資料處理處理器10的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制,因此可按照資料類別來選擇暫時記憶部44的暫時記憶區域,且可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
<第2態樣>
本態樣之資料處理處理器10係按照資料類別,指定介面控制部26的位址空間的位址,介面控制部26係根據所被指定出的位址空間,判定資料類別,且生成包含資料類別資訊的讀取指令,為其特徵。
藉由本態樣,資料處理處理器10係按照資料類別來指定介面控制部26的位址空間的位址,接著,介面控制部26係根據所被指定出的位址空間,判定資料類別,且生成包含資料類別資訊的讀取指令,因此可按照資料類別來選擇暫時記憶部44的暫時記憶區域,且可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
<第3態樣>
本態樣之資料類別資訊係讀取指令所包含的通訊資料量單位,為其特徵。
藉由本態樣,資料類別資訊由於為讀取指令所包含的通訊資料量單位,因此可按照通訊資料量單位來選擇暫時記憶部44的暫時記憶區域,可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
<第4態樣>
本態樣之資料類別資訊係讀取指令所包含的扇區計數值,為其特徵。
藉由本態樣,資料類別資訊由於為讀取指令所包含的扇區計數值,因此可按照扇區計數值來選擇暫時記憶部44的暫時記憶區域,可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
<第5態樣>
本態樣之資訊處理裝置1係7設為畫像資料、聲音資料、及發光資料作為資料類別。
藉由本態樣,可判別容易佔有快取記憶體的畫像資料及除此之外,在處理延遲的容許量少的聲音資料或發光資料的讀出,亦可使用快取來進行,可適當進行聲音或光的輸出。
<第6態樣>
本態樣之資訊處理裝置1係以畫像資料及其他資料進行區分而設置2以上的暫時記憶區域。
藉由本態樣,區分容易佔有快取記憶體的畫像資料、及除此之外的聲音資料、發光資料進行快取的區域來加以利用,因此在處理延遲的容許量較少的聲音資料或發光資料的讀出,亦可使用快取來進行,可適當進行聲音或光的輸出。
<第7態樣>
本態樣之資訊處理方法係藉由資訊處理裝置1所為之資訊處理方法,該資訊處理裝置1係具備有:輔助記憶裝置40、及資料處理處理器10,該輔助記憶裝置40係具備有:記憶部42,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部44,其係將由記憶部42所讀出的資料,暫時性記憶在按照資料類別的暫時記憶區域;及記 憶體控制器46(控制部),其係控制記憶部42、及暫時記憶部44,該資料處理處理器10係根據來自上位CPU的要求,由輔助記憶裝置40讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理方法之特徵為:資料處理處理器10係執行:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制步驟,輔助記憶裝置40的記憶體控制器46(控制部)係執行:以判定根據來自資料處理處理器10的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制的步驟。
藉由本態樣,資料處理處理器10係執行:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制步驟,另一方面,輔助記憶裝置40的記憶體控制器46(控制部)係執行:以判定根據來自資料處理處理器10的讀取指令所包含的資料類別資訊所被要求的資料類別,且按照資料類別來選擇暫時記憶區域的方式進行控制的步驟,因此可回避複數資料類別的資料之中僅有特定的資料佔有暫時記憶部44的情形。
1‧‧‧資訊處理裝置
2‧‧‧上位CPU
10‧‧‧資料處理處理器
12‧‧‧CPU
14‧‧‧畫像處理部
16‧‧‧顯示輸出部
18‧‧‧聲音處理部
20‧‧‧聲音輸出部
22‧‧‧發光處理部
24‧‧‧發光輸出部
26‧‧‧介面控制部
28‧‧‧匯流排
30‧‧‧顯示器
32‧‧‧揚聲器
34‧‧‧LED
40‧‧‧輔助記憶裝置
42‧‧‧記憶部
44‧‧‧暫時記憶部
46‧‧‧記憶體控制器
48‧‧‧匯流排
50‧‧‧全體控制部
52‧‧‧順序控制部
54‧‧‧ECC(Error Check and Correct,錯誤檢查與校正)控制部
56‧‧‧主機I/F控制部
58‧‧‧記憶體I/F控制部
60‧‧‧區域控制部

Claims (6)

  1. 一種資訊處理裝置,其係具備有:輔助記憶裝置、及資料處理處理器的資訊處理裝置,該輔助記憶裝置係具備有:記憶部,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部,其係將由前述記憶部所讀出的資料,暫時性記憶在按照前述資料類別的暫時記憶區域;及控制部,其係控制前述記憶部、及前述暫時記憶部,該資料處理處理器係根據來自上位CPU的要求,由前述輔助記憶裝置讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理裝置之特徵為:前述資料處理處理器係具備有:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制部,前述資料處理處理器係按照前述資料類別,指定前述介面控制部的位址空間的位址,前述介面控制部係根據被指定出的位址空間,判定資料類別,且生成包含資料類別資訊的讀取指令,前述輔助記憶裝置的控制部係以判定根據來自前述資料處理處理器的讀取指令所包含的前述資料類別資訊所被要求的資料類別,且按照資料類別來選擇前述暫時記憶區域的方式進行控制。
  2. 如申請專利範圍第1項之資訊處理裝置,其中,前 述資料類別資訊係前述讀取指令所包含的通訊資料量單位。
  3. 如申請專利範圍第1項之資訊處理裝置,其中,前述資料類別資訊係前述讀取指令所包含的扇區計數值。
  4. 如申請專利範圍第1項之資訊處理裝置,其中,前述資料類別係畫像資料、聲音資料、及發光資料。
  5. 如申請專利範圍第4項之資訊處理裝置,其中,以前述畫像資料及其他資料進行區分而設置2個以上的暫時記憶區域。
  6. 一種資訊處理方法,其係藉由資訊處理裝置所為之資訊處理方法,該資訊處理裝置係具備有:輔助記憶裝置、及資料處理處理器,該輔助記憶裝置係具備有:記憶部,其係記憶複數資料類別所對應的複數種類的資料;暫時記憶部,其係將由前述記憶部所讀出的資料,暫時性記憶在按照前述資料類別的暫時記憶區域;及控制部,其係控制前述記憶部、及前述暫時記憶部,該資料處理處理器係根據來自上位CPU的要求,由前述輔助記憶裝置讀出複數種類的資料,且按照資料類別,對預定的處理部輸出資料,該資訊處理方法之特徵為:前述資料處理處理器係執行:按照進行讀出要求的資料類別,來設定資料類別資訊的介面控制步驟, 前述資料處理處理器係執行:按照前述資料類別,指定前述介面控制步驟的位址空間的位址,前述介面控制步驟係根據被指定出的位址空間,判定資料類別,且生成包含資料類別資訊的讀取指令的步驟,前述輔助記憶裝置的控制部係執行:以判定根據來自前述資料處理處理器的讀取指令所包含的前述資料類別資訊所被要求的資料類別,且按照資料類別來選擇前述暫時記憶區域的方式進行控制的步驟。
TW105132573A 2015-10-13 2016-10-07 資訊處理裝置、及資訊處理方法 TWI707271B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015202472 2015-10-13
JP2015-202472 2015-10-13
JP2016173829A JP6424330B2 (ja) 2015-10-13 2016-09-06 情報処理装置、及び情報処理方法
JP2016-173829 2016-09-06

Publications (2)

Publication Number Publication Date
TW201730745A TW201730745A (zh) 2017-09-01
TWI707271B true TWI707271B (zh) 2020-10-11

Family

ID=58550314

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105132573A TWI707271B (zh) 2015-10-13 2016-10-07 資訊處理裝置、及資訊處理方法

Country Status (3)

Country Link
JP (1) JP6424330B2 (zh)
CN (1) CN106649138B (zh)
TW (1) TWI707271B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6668445B1 (ja) * 2018-11-22 2020-03-18 株式会社東芝 情報処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212855A1 (en) * 2002-05-10 2003-11-13 Hitachi, Ltd. Disk drive system and method for controlling a cache memory
US20040078518A1 (en) * 2002-10-17 2004-04-22 Nec Corporation Disk array device managing cache memory by dividing cache memory into a plurality of cache segments
CN1690985A (zh) * 2004-04-20 2005-11-02 日立环球储存科技荷兰有限公司 用于高速缓存的磁盘装置和控制方法
TW200705396A (en) * 2005-04-12 2007-02-01 Toshiba Kk Information storage medium, information recording apparatus, and information playback apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115168A (ja) * 2001-10-03 2003-04-18 Teac Corp 映像・音声信号の記録方法および記録装置
JP3818505B2 (ja) * 2002-04-15 2006-09-06 ソニー株式会社 情報処理装置および方法、並びにプログラム
WO2005045680A1 (ja) * 2003-11-07 2005-05-19 Matsushita Electric Industrial Co., Ltd. 情報記録媒体及びその制御方法
KR101087906B1 (ko) * 2003-11-18 2011-11-30 파나소닉 주식회사 파일기록장치
US7558920B2 (en) * 2004-06-30 2009-07-07 Intel Corporation Apparatus and method for partitioning a shared cache of a chip multi-processor
JP2006323739A (ja) * 2005-05-20 2006-11-30 Renesas Technology Corp メモリモジュール、メモリシステム、及び情報機器
KR101431205B1 (ko) * 2007-07-13 2014-08-18 삼성전자주식회사 캐시 메모리 장치 및 캐시 메모리 장치의 데이터 처리 방법
TW201015579A (en) * 2008-09-18 2010-04-16 Panasonic Corp Buffer memory device, memory system, and data readout method
CN103019962B (zh) * 2012-12-21 2016-03-30 华为技术有限公司 数据缓存处理方法、装置以及系统
CN103268201B (zh) * 2013-04-19 2016-02-17 北京经纬恒润科技有限公司 一种数据存储方法、存储装置及读取方法
US9251081B2 (en) * 2013-08-01 2016-02-02 Advanced Micro Devices, Inc. Management of caches
CN103488581B (zh) * 2013-09-04 2016-01-13 用友网络科技股份有限公司 数据缓存系统和数据缓存方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030212855A1 (en) * 2002-05-10 2003-11-13 Hitachi, Ltd. Disk drive system and method for controlling a cache memory
US20040078518A1 (en) * 2002-10-17 2004-04-22 Nec Corporation Disk array device managing cache memory by dividing cache memory into a plurality of cache segments
CN1690985A (zh) * 2004-04-20 2005-11-02 日立环球储存科技荷兰有限公司 用于高速缓存的磁盘装置和控制方法
TW200705396A (en) * 2005-04-12 2007-02-01 Toshiba Kk Information storage medium, information recording apparatus, and information playback apparatus

Also Published As

Publication number Publication date
JP6424330B2 (ja) 2018-11-21
CN106649138B (zh) 2022-04-15
CN106649138A (zh) 2017-05-10
JP2017076375A (ja) 2017-04-20
TW201730745A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
KR102510384B1 (ko) 압축된 데이터 백그라운드를 캐싱하는 장치, 시스템 및 방법
US20110231598A1 (en) Memory system and controller
US8990505B1 (en) Cache memory bank selection
US8266385B2 (en) Technique and apparatus for identifying cache segments for caching data to be written to main memory
JP5374075B2 (ja) ディスク装置及びその制御方法
US10162554B2 (en) System and method for controlling a programmable deduplication ratio for a memory system
TWI698749B (zh) 資料儲存裝置與資料處理方法
JP5492156B2 (ja) 情報処理装置およびキャッシュ方法
US20140181372A1 (en) Data reading method, memory controller, and memory storage device
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
TW201504809A (zh) 針對瀏覽應用程式最佳化之快取分配方法
TWI707271B (zh) 資訊處理裝置、及資訊處理方法
KR101689094B1 (ko) 스티키 제거 엔진을 구비한 시스템 캐시
US20110138110A1 (en) Method and control unit for performing storage management upon storage apparatus and related storage apparatus
US9312011B1 (en) Data writing method, memory storage device and memory control circuit unit
WO2016043158A1 (ja) メモリ制御回路および記憶装置
JP2009122826A (ja) 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム
US10121555B2 (en) Wear-limiting non-volatile memory
US10802712B2 (en) Information processing apparatus and method of processing information
TWI673611B (zh) 資訊處理裝置、及資訊處理方法
US10649925B2 (en) Indirect data return from memory controller logic
JP2019048003A (ja) 補助記憶装置、及び遊技機
TWI453747B (zh) 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US20230409470A1 (en) Scratchpad cache for gaming and iot hosts
CN107807786B (zh) 存储装置及其资料映射方法