CN106649138A - 信息处理装置以及信息处理方法 - Google Patents

信息处理装置以及信息处理方法 Download PDF

Info

Publication number
CN106649138A
CN106649138A CN201610881982.9A CN201610881982A CN106649138A CN 106649138 A CN106649138 A CN 106649138A CN 201610881982 A CN201610881982 A CN 201610881982A CN 106649138 A CN106649138 A CN 106649138A
Authority
CN
China
Prior art keywords
data
data type
processor
information
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610881982.9A
Other languages
English (en)
Other versions
CN106649138B (zh
Inventor
小畑敦志
松本建太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Axell Corp
Original Assignee
Axell Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Axell Corp filed Critical Axell Corp
Publication of CN106649138A publication Critical patent/CN106649138A/zh
Application granted granted Critical
Publication of CN106649138B publication Critical patent/CN106649138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种信息处理装置和信息处理方法，根据本发明实施例的信息处理装置和信息处理方法避免在多个数据类型的数据中仅有特定的数据占据临时存储部。数据处理器10根据接口控制部26请求读出的数据类型设定数据类型信息。辅助存储装置40的存储控制器46控制为基于来自数据处理器10的读命令所包含的数据类型信息，判断被请求的数据类型，根据数据类型选择临时存储区域。

Description

信息处理装置以及信息处理方法
技术领域
本发明涉及一种信息处理装置以及信息处理方法，其适于处理寿命及数据大小不同的多种数据。
背景技术
在弹球盘游戏机(pachinko machine)和投币机(pachislot machine)等游戏机中，通过静止画面和动画图像、扬声器发出的声音、LED的发光等，对游戏过程中的游戏者提供多姿多彩的演出，从而使其体会到较高的游戏感觉，这是一种缜密地结构。
游戏过程中的这些图像、声音、光的输出是通过如下方式进行的：预先在游戏机内存储那些用于输出的数据，当游戏时，根据游戏的进行读出那些数据，通过预定的数据变换来作为图像、光、声音进行输出。更为详细地，那些图像数据、声音数据以及发光数据，在游戏机的制造时，预先进行压缩编码来写入只读存储器，当游戏时，专用进行处理的处理器随时从该只读存储器中读出那些数据并解码，根据数据输出给液晶显示器、扬声器、LED(Light Emitting Diode)等。
但是，对上述专用的数据处理器要求如下：在从只读存储器读出所期望的数据时，特别在游戏机中，应根据对于液晶显示器等的多姿多彩且变化剧烈的输出要求，高速地进行读出。因此，即使在来自该只读存储器的数据的读出时，也较多地采用缓存技术。具体地，在只读存储器中，除了主要存储图像数据、声音数据以及发光数据的存储器(典型的是闪存)，还具备作为缓存(read cache)发挥功能的存储器(例如动态随机存取存储器，DRAM(Dynamic Random Access Memory))，从而实现缓存功能。
在专利文献1中，虽然是HDD(8)的前段具有高速缓冲存储器(6)的结构，并且记录在HDD(8)中的数据也是影像信号和声音信号这两种信号，但该文献所记载的技术目的在于，即使是整体(1个文件)大小超越HDD(8)的容量那样的大小的影像·声音信号，也可以传送给多个HDD(8)而很好地进行记录。用于达成该目的的结构是：将1个文件的影像·声音信号在该影像·声音信号的切换位置处分割成多个，在它们的各个位置处构成能够分割的文件。
另外，在专利文献2中，公开了如下技术的进一步的应用：将容量不同的2个高速缓冲存储器的分层化技术、以及通过命令和数据(操作数)来划分缓存的技术进行组合。其具体的结构是：在操作者访问时、以及分支命令的分支目标命令访问时，访问较小容量的第一高速缓冲存储器，当不在时访问大容量的第二高速缓冲存储器。
另外，在专利文献3中，公开了在通过多个处理器进行处理的处理中，各处理器在有时没有自身所负责处理的程序的情况下有效地转换成低功率模式。作为它的前提，在各处理器中通过一对一来设置高速缓冲存储器(图1、图5)。
现有技术文献
专利文献：
专利文献1：日本特开2003-115168号公报
专利文献2：日本特开昭64-18843号公报
专利文献3：日本特表2005-531860号公报
发明内容
本发明要解决的课题
但是，在如上述图像数据、声音数据以及发光数据那样处理多种数据的情况下，由于根据它们的数据类型，寿命(数据被利用的时间长度)和数据大小(通信数据量单位)不同的情况较多，在该情况下，基本上会陷入数据较大寿命较长类别的数据发生偏离，而占据高速缓冲存储器，使得无法通过所期望的时间来处理需要的数据的状况。
尤其是，在弹球盘游戏机等游戏机中，尽管声音数据以及发光数据与图像数据相比而不容许处理延迟，但是仅有数据较大的图像数据占据高速缓冲存储器，因此会有声音和光的输出超过容许量而发生延迟的问题。这是因为图像数据相比于声音数据和发光数据，数据量较大，因此在高速缓冲存储器中的占有率变高，声音数据和发光数据的数据难以在高速缓冲存储器中进行缓存，从而发生处理延迟。
本发明是鉴于上述问题而完成的，其目的在于避免在多个数据类型的数据中，仅有特定的数据占据临时存储器。
解决上述课题的手段
为解决上述课题，权利要求1所记载的发明是一种信息处理装置，其特征在于，具备辅助存储装置、以及数据处理器，
所述辅助存储装置，具有：
存储与多个数据类型对应的多种数据的存储部、
将从所述存储部读出的数据临时存入与所述数据类型对应的临时存储区域的临时存储部、和
控制所述存储部和所述临时存储部的控制部；
所述数据处理器，基于来自上位CPU的请求，从所述辅助存储装置读出多种数据，根据数据类型向预定的处理部输出数据，
所述数据处理器具备接口控制部，所述的接口控制部根据需要读出的数据类型来设定数据类型信息，
所述辅助存储装置的控制部，其控制为基于来自所述数据处理器的读命令所包含的所述数据类型信息，判断所需要的数据类型，根据数据类型选择所述临时存储区域。
发明效果
根据本发明，由于对应数据类型来选择临时存储部的临时存储区域，因此可以避免在多个数据类型的数据中，仅有特定的数据占据临时存储部。
附图说明
图1是用于说明本发明的实施方式的信息处理装置的结构的功能框图。
图2是用于说明设置在本发明的实施方式的数据处理器中的接口控制部的结构的功能框图。
图3是表示本发明的实施方式的读命令包的结构的图。
图4是用于说明本发明的实施方式的设置在辅助存储装置中的区域控制部的结构的功能框图。
图5是用于对本发明的实施方式的设置在数据处理器中的接口控制部的动作进行说明的流程图。
图6是用于对本发明的实施方式的设置在辅助存储装置中的区域控制部的动作进行说明的流程图。
图7是用于对本发明的实施方式的信息处理装置的数据处理器和辅助存储装置之间的数据流以及临时存储部的多个临时存储区域进行说明的图。
符号说明
1……信息处理装置、 2……上位CPU、
10……数据处理器、 12……CPU、
14……图像处理部、 16……显示输出部、
18……声音处理部、 26……接口控制部、
26a……请求输出地址判断部、 26b……读命令扇区计数设定部、
26c……修正读命令生成部、 26d……修正读命令输出部、
40……辅助存储装置、 42……存储部、
44……临时存储部、 46……存储控制器、
60……区域控制部、 60a……临时存储部区域设定部、
60b……扇区计数判断部、 60c……临时存储部写入控制部
具体实施方式
以下，通过附图所示的实施方式详细说明本发明。
本发明为了避免在多个数据类型的数据中仅有特定的数据占据临时存储部而具有以下的结构。
即，本发明的信息处理装置，其特征在于，具备辅助存储装置、以及数据处理器，
所述辅助存储装置，其具有：
存储与多个数据类型对应的多种数据的存储部、
将从存储部读出的数据临时存入与数据类型对应的临时存储区域的临时存储部、以及
控制存储部和临时存储部的控制部；
所述数据处理器，其基于来自上位CPU的请求，从辅助存储装置读出多种数据，根据数据类型向预定的处理部输出数据，
所述数据处理器具备接口控制部，所述接口控制部根据请求读出的数据类型来设定数据类型信息，
辅助存储装置的控制部，其控制为基于来自数据处理器的读命令所包含的数据类型信息，判断所请求的数据类型，根据数据类型选择临时存储区域。
由于具有上述结构，根据数据类型选择临时存储部的临时存储区域，因此可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部。
下面，使用附图对上述的本发明的特征进行详细说明。
〈信息处理装置〉
参照图1，对本发明实施方式的信息处理装置的结构进行说明。图1是用于说明本发明的实施方式的信息处理装置的结构的功能框图。
信息处理装置1具备：数据处理器10、和辅助存储装置40。
图1所示的上位CPU2是相对于构成游戏机等的信息处理装置1而配置的CPU。
数据处理器10是处理图像、声音、发光等数据的处理器，具备CPU12、图像处理部14、显示输出部16、声音处理部18、声音输出部20、发光处理部22、发光输出部24、接口控制部26、总线28。
CPU12对数据处理器的整体进行控制。
图像处理部14，对要显示的图像进行处理，获取存储于辅助存储装置40中的数据，并解码，从而作为图像进行描绘，由此生成图像数据。
显示输出部16，将图像处理部14生成的图像数据输出到显示器30等的显示部。显示器30为LCD等显示器件。
声音处理部18，对要输出的声音信号进行处理，取得存储在辅助存储装置40中的数据来进行解码，从而生成声音数据。
声音输出部20，基于生成的声音数据向扬声器32等输出声音信号。
发光处理部22，基于制作对存储在辅助存储装置40中的数据进行解码，从而生成用于驱动LED34等发光体的数据。
发光输出部24，基于发光处理部22生成的数据，驱动LED等发光体。
LED(light emitting diode，发光二极管)34，是在正向施加电压时发光的半导体元件，是发光体的一个例子。
接口控制部26，对与辅助存储装置40之间的接口进行控制，因此，在本实施方式中，基于读请求所包含的数据地址，判别图像处理部14、声音处理部18、发光处理部22、其他(CPU)的任意一个所请求的读请求，由哪个处理部或者CPU执行，根据判别结果，对作为读请求的读命令所包含的扇区计数值(Sector Count)进行设定。
辅助存储装置40，具有存储部(闪存)42、临时存储部(DRAM)44、存储控制器46、总线48。
辅助存储装置40，是包含常说的NAND闪存的SSD(Solid State Drive，固态硬盘)。但是，在通常的SSD中临时存储部44用作写入用的闪存，而在本发明中使用的SSD，变更SSD的固件，将临时存储部44作为读出用的闪存进行利用。也可以不将写入用的DRAM变更成读出用而准备其他DRAM来用作读出用。
存储部42是例如由NAND闪存阵列构成的存储部。
临时存储部44是例如由DDR、DRAM构成的临时存储部，对读出数据进行闪存。
存储控制器46具备整体控制部50、顺序控制部52、ECC(Error Check andCorrect，错误检查和纠正)控制部54、主机I/F控制部56、存储器I/F控制部58、区域控制部60，对辅助存储装置40进行控制。
整体控制部50内置RAM、ROM等(省略图示)，对存储控制器46整体进行控制。
顺序控制部52基于由存储控制器46向存储部42施加的内部命令信号对存储部42的动作进行控制。
ECC控制部54基于附加在读出数据中的纠错码，对读出数据所包含的错误进行检测，并且在检测出错误的情况下对该数据的错误进行订正。
主机I/F控制部56对与主机(数据处理器)之间的接口进行控制。
存储器I/F控制部58对作为存储部42的NAND阵列和作为临时存储部44的DRAM等的接口进行控制。
区域控制部60根据使用临时存储部44来进行闪存的数据类型(图像、声音、发光、其他)，对存储该临时存储器44中的数据的临时存储区域进行控制。
存储控制器46的各个结构通过存储控制器46的微处理器实现。
另外，总线28与总线48的连接，可以利用串行高速通信总线和PCIe(PCI Express)等。各总线28、48，为了简化说明而不区分数据总线以及寄存器(Register)总线来进行记载。
〈接口控制部〉
参照图2，对图1所示的接口控制部的功能框图的结构进行说明。图2是用于说明设置在本发明的实施方式的数据处理器中的接口控制部的结构的功能框图。
接口控制部26具备：请求数据地址判断部26a、读命令扇区计数设定部26b、修正读命令生成部26c、修正读命令输出部26d。
请求数据地址判断部26a输入由设置在数据处理器10中的图像处理部14、声音处理部18、发光处理部22、CPU12的任意一个输出的读命令，从由读命令所请求的数据的地址判断是来自哪个处理部(或者CPU)的请求。
例如，如图7所示，在将数据处理器10一侧的地址空间中0千兆字节(以下，称为GB)～8GB作为其他数据，8GB～16GB作为声音·发光数据、16GB～24GB作为图像数据进行分配的情况下，若被请求的数据的地址是16GB～24GB的区域，则判断为图像数据的输出请求。
即，在数据处理器10中，读命令用35比特表示，数据处理器10指定其他数据的地址的情况下，将最高位的2比特设为“00”，用余下33比特指定作为闪存的实际地址空间的8GB部分的地址。另外，在数据处理器10指定声音·发光数据的情况下，通过将最高位的2比特设为“01”，数据处理器的地址空间变成8GB～16GB，用余下33比特指定作为闪存的实际地址空间的8GB部分的地址。进而，在数据处理器10指定图像数据的情况下，通过将最高位的2比特设为“10”，数据处理器的地址空间变成16GB～24GB，用余下33比特指定作为闪存的实际地址空间的8GB部分的地址。这样用高位2比特指定数据类型，接口控制部26可以去除高位2比特而用余下的33比特来指定闪存的实际地址，进行数据的读出。
读命令扇区计数设定部26b根据由请求数据地址判断部26a判断的数据类型(图像数据、声音·发光数据、其他数据)，在寄存器(Register)中设定读命令所包含的扇区计数值。在本实施方式中，作为一个例子，图像数据设定为16千字节(以下，称为KB)的读出，声音·发光数据设定为512字节的读出，其他数据设定为1KB的读出，因此读命令扇区计数设定部26b在寄存器(Register)中将扇区计数值分别设定为16、1、2。
修正读命令生成部26c，使在读命令扇区计数设定部26b的寄存器(Register)中设定的扇区计数值包含到读命令中，生成修正的修正读命令。
修正读命令输出部26d删除由数据处理器10的图像处理部14、声音处理部18、发光处理部22、CPU12发行的35比特的读请求的高位2比特，将余下的请求数据设成作为闪存的实际地址的LBA(Logical Block Address ing逻辑块寻址)，设定为如图3所示那样的SATA规格的命令包(FIS：Frame Information Structure帧信息结构)的LBA，进而，在被分配了命令包的功能(Features)的寄存器(Register)中设定由修正读命令生成部26c决定的扇区计数，作为新的读命令输出给辅助存储装置40。
在作为串行高速通信总线的一个规格的SATA(Serial ATA)的规格中，存在将读出的数据量单位设定成命令包的扇区计数和LBA以外也进行设定的项目，并且根据闪存的读出单位来执行用于指定闪存的实际地址的低位比特的舍弃处理等，但省略它们的详细说明。
〈区域控制部〉
参照图4，对图1所示的区域控制部的功能框的结构进行说明。图4是用于说明本发明的实施方式的设置在辅助存储装置中的区域控制部的结构的功能框图。
区域控制部60具备临时存储部区域设定部60a、扇区计数判断部60b、临时存储部写入控制部60c。
临时存储部区域设定部60a根据缓存在临时存储部44中的数据类型(图像、声音、发光、其他),在寄存器(Register)中设定要进行缓存的DRAM的区域。区域设定可以任意进行，例如，DRAM的容量为2GB的情况下，将1GB分配用于图像数据，将512MB分配用于声音·发光数据，将512MB分配用于其他数据等，由此可以对于图像数据确保较大的缓存，而对于声音·发光数据确保对于图像数据的临时存储区域(缓存区域)相对较小的缓存。声音·发光数据共用一个区域来进行使用，但也可以对各自的数据分配区域，也可以声音·发光数据以及其他数据共用一个区域，分配与图像数据利用的区域不同的区域。
扇区计数判断部60b通过判断读命令包含的扇区计数值，判断由读命令所求出的数据类型(图像数据、声音·发光数据、其他数据)。
临时存储部写入控制部60c根据由扇区计数判断部60b判别的数据类型，向被设定在临时存储部区域设定部60a的寄存器(Register)中的临时存储部44的临时存储区域中，缓存(写入)从存储部42读出的数据。
区域控制部60通过存储控制器46包含的微处理器来实现。整体控制部50和顺序控制部52配合，根据从数据处理器10接受的读命令，从存储部42读出数据，再将读出的数据作为缓存存储到临时存储部44。
〈接口控制部的动作流程〉
参照图5，对图2所示的接口控制部的动作流程进行说明。图5是用于对本发明的实施方式的设置在数据处理器中的接口控制部的动作，进行说明的流程图。
在步骤S5中，请求数据地址判断部26a判断是否接受来自图像处理部14和声音处理部18等的读命令。在接受了读命令的情况下，进入步骤S10。
在步骤S10中，请求数据地址判断部26a输入从设置在数据处理器10中的图像处理部14、声音处理部18、发光处理部22以及CPU12输出的读命令，从通过读命令请求的数据的地址来判断是来自哪个处理部(或者CPU)的请求。
在此，对数据处理器10能够访问的地址空间进行详细说明。以下说明的地址表示表1所示“请求数据的地址”。
(1)0GB～8GB的地址若用35比特的二进制表示，则变成000 0000 0000 0000 00000000 0000 0000 0000～001 1111 1111 1111 1111 1111 1111 1111 1111。
(2)8GB～16GB的地址若用二进制表示，则变成010 0000 0000 0000 0000 00000000 0000 0000～011 1111 1111 1111 1111 1111 1111 1111 1111。
(3)16GB～24GB的地址若用二进制表示，则变成100 0000 0000 0000 0000 00000000 0000 0000～101 1111 1111 1111 1111 1111 1111 1111 1111。
若发现被指定的地址的第34比特以及第35比特，则(1)0GB～8GB变成00，(2)8GB～16GB变成01，(3)16GB～24GB变成10，可以通过判别“1”处于哪个位数，来判别指定哪个地址空间。
即，设置在数据处理器10的接口控制部26中的请求数据地址判断部26a进行如下判断：若高位2比特的第1比特为“1”则为(3)，若高位2比特的第1比特为“0”并且第2比特为“1”则为(2)，若高位2比特的第1比特和第2比特为“0”则为(1)。并且，请求数据地址判断部26a对照表1所示的变换表，求出与被请求的数据的地址对应的数据类型以及与数据类型对应的扇区计数值。
表1是表示与被请求的数据的地址对应的数据类型以及与数据类型对应的扇区计数值的表，作为转换表存储在接口控制部26中。
表1
被请求的数据的地址 数据类型 扇区计数值
相当于16GB～24GB的地址 图像数据 16
相当于8GB～16GB的地址 声音·发光数据 1
相当于0GB～8GB的地址 其他数据 2
在请求数据的地址指定图像数据的情况下，进入步骤S15，读命令扇区计数设定部26b将通过请求数据地址判断部26a判断的数据类型(图像数据)作为密钥来对照表1所示的转换表，对应该数据类型求出读命令所包含的扇区计数值，例如在寄存器(Register)中设定16。
在请求数据的地址指定声音·发光数据的情况下，进入步骤S20，读命令扇区计数设定部26b将通过请求数据地址判断部26a判断的数据类型(声音·发光数据)作为密钥来对照表1所示的转换表，对应该数据类型求出读命令所包含的扇区计数值，例如在寄存器(Register)中设定1。
在请求数据的地址指定其他数据的情况下，进入步骤S25，读命令扇区计数设定部26b将通过请求数据地址判断部26a判断的数据类型(其他数据)作为密钥来对照表1所示的转换表，对应该数据类型求出读命令所包含的扇区计数值，例如在寄存器(Register)中设定2。
在步骤S30中，修正读命令生成部26c在被分配了SATA规格的命令包(FIS：FrameInformation Structure帧信息结构)的功能(Features)的寄存器(Register)中设定通过读命令扇区计数设定部26b确定的扇区计数值，并且将请求数据设定为作为闪存的实际地址的LBA(Logical Block Addressing逻辑块寻址)，生成修正读命令。
在步骤S35中，修正读命令输出部26d将通过修正读命令生成部26c生成的修正读命令作为新的读命令输出给辅助存储装置40。
〈区域控制部的动作流程〉
参照图6，对区域控制部的动作流程进行说明。图6是用于对本发明的实施方式的设置在辅助存储装置中的区域控制部的动作进行说明的流程图。
在步骤S55中，临时存储部区域设定部60a判断是否从接口控制部26接受读请求。临时存储部区域设定部60a在从接口控制部26接受了读请求的情况下进入步骤S60。
在步骤S60中，扇区计数判断部60b通过读命令所包含的扇区计数值判断数据类型(图像数据、声音·发光数据、其他数据)，来识别数据类型。即，扇区计数判断部60b将读命令所包含的扇区计数值作为密钥来对照表2所示的转换表，求出与扇区计数值对应的数据类型。
表2是表示与扇区计数值对应的数据类型以及与数据类型对应的临时存储区域(地址空间)的表，作为转换表存储在区域控制部60中。
表2
扇区计数值 数据类型 临时存储区域(地址空间)
16 图像数据 图像数据用区域
1 声音·发光数据 声音以及发光数据用区域
2 其他数据 其他数据用区域
在步骤S65中，临时存储部写入控制部60c将求出的数据类型作为密钥来对照表2所示的转换表，求出与该数据类型对应的临时存储区域，判断在被分配了数据类型的临时存储部44(缓存)的临时存储区域中是否有数据。
在被分配了数据类型的临时存储部44(缓存)的临时存储区域中有数据的情况下(S65、YES是)，进入步骤S70，临时存储部写入控制部60c从被分配了数据类型的临时存储部44(缓存)的临时存储区域读出数据。同时，在步骤S75中，临时存储部写入控制部60c向数据处理器10输出数据。
另一方面，在被分配了数据类型的临时存储部44(缓存)的临时存储区域中没有数据的情况下(S65、NO否)，进入步骤S80，临时存储部写入控制部60c从存储部42读出数据。接着，在步骤S85中，临时存储部写入控制部60c根据由扇区计数判断部60b判别的数据类型，在设定为临时存储部区域设定部60a的寄存器(Register)的临时存储部44(DRAM)的区域缓存(写入)从存储部42读出的数据。
此时，在步骤S80中，临时存储部写入控制部60c从存储部42读出数据。同时，在步骤S75中，临时存储部写入控制部60c向数据处理器10输出数据。
临时存储部写入控制部60c在向临时存储部44(缓存)的临时存储区域写入数据时，若在分配的临时存储区域中具有空间，则可以存入空着的临时存储区域，若没有空间则可以删除最老的数据，使用缓存在那里的(LRU运算法则(Least Recently Used))。另外，临时存储部写入控制部60c也可以使用LFU(Least Frequently Used)运算法则来缓存数据。
〈临时存储区域〉
参照图7，对临时存储部44的临时存储区域进行说明。
在图7所示的例子中，在临时存储部44中确保有图像数据用区域、声音和发光数据用区域以及其他数据用区域这三者。如图7所示那样，作为临时存储部的地址空间优选为与闪存的实际地址空间相等而为等分。区域的划分方法不依赖用于临时存储部44的DDR、DRAM的物理性结构，只要可以在理论上理解划分即可。另外，地址空间的各数据区域虽然确保与存储部42的实际地址同一个量，但实际上作为临时存储部44(缓存)利用的区域由辅助存储装置40进行限制。
但是，在高速数据通信中，使用作为预先决定的数据量单位的扇区计数值，分多次(多请求)进行数据的读出。并且，根据数据类型，该扇区计数值有所不同。例如，对于较大容量的图像数据，与声音数据和发光数据进行比较，将扇区计数值设定为较大。
例如，在作为串行高速通信总线的一个例子的SATA I/F中，由于定义了扇区计数值，因此一次读出的数据量受到限制。最少读出数据量为512字节，最大读出数据量为32兆字节(以下，称为MB)。对于写入数据量也是同样的。
在此，对图像数据量与声音·发光数据的数据量单位不同的技术性理由进行说明。
首先，图像数据与声音数据以及发光数据相比较容量较大，因此在单位时间内所请求的数据量一般也比声音·发光数据大。为此，在读出图像数据的情况下，通过增大读出数据量单位来减少从作为主机装置的数据处理器10向作为辅助存储装置40的一个例子的SATA SSD访问的次数，谋求数据处理器10中的处理高速化。
另一方面，声音以及发光数据与图像数据相比数据尺寸较小，因此当用与图像数据的读出单位相同的单位进行读出时，会存在还读出不要的数据的可能性，读出不要的数据所花费的时间成为浪费。为此，通过较小地设定读出单位来谋求数据处理器10中的处理高速化。
在SATA I/F的情况下，虽然如上述那样读出数据量单位可以设定为512字节～32MB，但为了能够根据要处理的数据的类别使各处理部(图像处理部、声音处理部以及发光处理部等)进行最合适的处理)，设定读出时的数据量单位。因此，在需要处理已经设定读出时的数据量单位以上的数据量的情况下，分多次来发行读命令。
根据本实施方式，数据处理器10根据读出的数据类型设定接口控制部26的地址空间，通过在接口控制部26中请求的地址空间来判断数据类型，设定读命令所包含的扇区计数，将包含该扇区计数的读命令输出给辅助存储装置。另一方面，在接受了读命令的辅助存储装置40的存储控制器46中，由于控制为根据读命令所包含的扇区计数值判断被请求的数据类型，根据数据类型选择临时存储区域，因此可以避免在多个数据类型的数据中，仅有特定的数据占据临时存储部44。
〈本发明的实施方式例的结构、作用以及效果〉
〈第1方式〉
本实施方式的信息处理装置1，其特征在于，具备：
辅助存储装置40，其具备存储与多个数据类型对应的多种数据的存储部42、将从存储部42读出的数据临时存入与数据类型对应的临时存储区域的临时存储部44、控制存储部42和临时存储部44的存储控制器46(控制部)；以及
数据处理器10，其基于来自上位CPU2的请求，从辅助存储装置40读出多种数据，根据数据类型向预定的处理部输出数据，
数据处理器10具备接口控制部26，所述的接口控制部26根据请求读出的数据类型来设定数据类型信息，
辅助存储装置40的存储控制器46，其控制为基于来自数据处理器10的读命令所包含的数据类型信息，判断所请求的数据类型，根据数据类型选择临时存储区域。
根据本实施方式，数据处理器10根据接口控制部26请求读出的数据类型设定数据类型信息。辅助存储装置40的存储控制器46，控制为基于来自数据处理器10的读命令所包含的数据类型信息，判断所请求的数据类型，根据数据类型选择临时存储区域，因此可以根据数据类型选择临时存储部44的临时存储区域，可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部44。
〈第2方式〉
本实施方式的数据处理器10，其特征在于：根据数据类型指定接口控制部26的地址空间的地址，接口控制部26根据被指定的地址空间，判断数据类型，生成包含数据类型信息的读命令。
根据本实施方式，数据处理器10根据数据类型指定接口控制部26的地址空间的地址，并且，接口控制部26根据被指定的地址空间，判断数据类型，生成包含数据类型信息的读命令，因此可以根据数据类型，选择临时存储部44的临时存储区域，可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部44。
〈第3方式〉
本实施方式的数据类型信息，其特征在于：是包含在读命令中的通信数据量单位。
根据本实施方式，数据类型信息是包含在读命令中的通信数据量单位，因此可以根据通信数据量单位，选择临时存储部44的临时存储区域，可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部44。
〈第4方式〉
本实施方式的数据类型信息，其特征在于：是包含在读命令中的扇区计数值。
根据本实施方式，数据类型信息是包含在读命令中的扇区计数值，因此可以根据扇区计数值，选择临时存储部44的临时存储区域，可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部44。
〈第5方式〉
本实施方式的信息处理装置1设图像数据、声音数据以及发光数据作为数据类型。
根据本实施方式，可以判别容易占有高速缓冲存储器的图像数据及其以外的数据，对于处理延迟的容许量较小的声音数据和发光数据的读出也可以使用缓存来进行，可以适当地进行声音和光的输出。
〈第6方式〉
本实施方式的信息处理装置1利用图像数据和其他数据进行区分，设置2个以上的临时存储区域。
根据本实施方式，划分容易占有高速缓冲存储器的图像数据及其以外的声音数据、发光数据进行缓存的区域来进行利用，因此对于处理延迟的容许量较小的声音数据和发光数据的读出也可以使用缓存来进行，可以适当地进行声音和光的输出。
〈第7方式〉
本实施方式的信息处理方法是信息处理装置1的信息处理方法，所述的信息处理装置1具备：
辅助存储装置40，其具备存储与多个数据类型对应的多种数据的存储部42、将从存储部42读出的数据临时存入与数据类型对应的临时存储区域的临时存储部44、控制存储部42和临时存储部44的存储控制器46(控制部)；以及
数据处理器10，其基于来自上位CPU的请求，从辅助存储装置40读出多种数据，根据数据类型向预定的处理部输出数据。所述的信息处理方法的特征在于：数据处理器10执行根据请求读出的数据类型来设定数据类型信息的接口控制步骤，辅助存储装置40的存储控制器46(控制部)执行控制为基于来自数据处理器10的读命令所包含的数据类型信息，判断请求的数据类型，根据数据类型选择临时存储区域的步骤。
根据本实施方式，数据处理器10执行根据请求读出的数据类型来设定数据类型信息的接口控制步骤，另一方面，辅助存储装置40的存储控制器46(控制部)执行控制为基于来自数据处理器10的读命令所包含的数据类型信息，判断所请求的数据类型，根据数据类型选择临时存储区域的步骤，因此可以避免在多个数据类型的数据中仅有特定的数据占据临时存储部44。

Claims (7)

1.一种信息处理装置，其特征在于，具备：辅助存储装置、和数据处理器，
所述辅助存储装置，其具有：
存储与多个数据类型对应的多种数据的存储部、
将从所述存储部读出的数据临时存入与所述数据类型对应的临时存储区域的临时存储部、和
控制所述存储部和所述临时存储部的控制部；
所述数据处理器，其基于来自上位CPU的请求，从所述辅助存储装置读出多种数据，根据数据类型向预定的处理部输出数据，
所述数据处理器具备接口控制部，所述的接口控制部根据请求读出的数据类型来设定数据类型信息，
所述辅助存储装置的控制部，其控制为基于来自所述数据处理器的读命令所包含的所述数据类型信息，判断所请求的数据类型，根据数据类型选择所述临时存储区域。
2.根据权利要求1所述的信息处理装置，其特征在于，
所述数据处理器，根据所述数据类型指定所述接口控制部的地址空间的地址，所述接口控制部基于被指定的数据空间判断数据类型，生成包含数据类型信号的读命令。
3.根据权利要求1或2所述的信息处理装置，其特征在于，
所述数据类型信息是包含在所述读命令中的通信数据量单位。
4.根据权利要求1或2所述的信息处理装置，其特征在于，
所述数据类型信息是包含在所述读命令中的扇区计数值。
5.根据权利要求1至4任一项所述的信息处理装置，其特征在于，
所述的数据类型为图像数据、声音数据以及发光数据。
6.根据权利要求1至5任一项所述的信息处理装置，其特征在于，
利用所述图像数据和其他数据进行区分，设置2个以上的临时存储区域。
7.一种信息处理装置的信息处理方法，所述的信息处理装置具备：辅助存储装置、和数据处理器，
所述辅助存储装置，其具有：
存储与多个数据类型对应的多种数据的存储部、
将从所述存储部读出的数据临时存入与所述数据类型对应的临时存储区域的临时存储部、
控制所述存储部以及所述临时存储部的控制部；
所述数据处理器，其基于来自上位CPU的请求，从所述辅助存储装置读出多种数据，根据数据类型向预定的处理部输出数据，
所述信息处理方法的特征在于，
所述数据处理器执行根据请求读出的数据类型来设定数据类型信息的接口控制步骤，
所述辅助存储装置的控制部执行控制为基于来自所述数据处理器的读命令所包含的所述数据类型信息，判断所请求的数据类型，根据数据类型选择所述临时存储区域的步骤。
CN201610881982.9A 2015-10-13 2016-10-09 信息处理装置以及信息处理方法 Active CN106649138B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015202472 2015-10-13
JP2015-202472 2015-10-13
JP2016-173829 2016-09-06
JP2016173829A JP6424330B2 (ja) 2015-10-13 2016-09-06 情報処理装置、及び情報処理方法

Publications (2)

Publication Number Publication Date
CN106649138A true CN106649138A (zh) 2017-05-10
CN106649138B CN106649138B (zh) 2022-04-15

Family

ID=58550314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610881982.9A Active CN106649138B (zh) 2015-10-13 2016-10-09 信息处理装置以及信息处理方法

Country Status (3)

Country Link
JP (1) JP6424330B2 (zh)
CN (1) CN106649138B (zh)
TW (1) TWI707271B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111670428A (zh) * 2018-11-22 2020-09-15 株式会社东芝 信息处理装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115168A (ja) * 2001-10-03 2003-04-18 Teac Corp 映像・音声信号の記録方法および記録装置
US20030212855A1 (en) * 2002-05-10 2003-11-13 Hitachi, Ltd. Disk drive system and method for controlling a cache memory
CN1516837A (zh) * 2002-04-15 2004-07-28 ���ṫ˾ 信息处理设备、方法、记录介质和程序
CN1728112A (zh) * 2004-06-30 2006-02-01 英特尔公司 用于对芯片多处理器的共享高速缓存器分区的设备和方法
CN1866223A (zh) * 2005-05-20 2006-11-22 株式会社瑞萨科技 存储模块、存储系统、以及信息设备
CN1879089A (zh) * 2003-11-07 2006-12-13 松下电器产业株式会社 信息记录介质及其控制方法
US20070088666A1 (en) * 2003-11-18 2007-04-19 Hiroshi Saito File recording apparatus
US20090019234A1 (en) * 2007-07-13 2009-01-15 Im Kwang Seok Cache memory device and data processing method of the device
CN102160041A (zh) * 2008-09-18 2011-08-17 松下电器产业株式会社 缓冲存储器装置、存储器系统以及数据读出方法
CN103019962A (zh) * 2012-12-21 2013-04-03 华为技术有限公司 数据缓存处理方法、装置以及系统
CN103268201A (zh) * 2013-04-19 2013-08-28 北京经纬恒润科技有限公司 一种数据存储方法、存储装置及读取方法
CN103488581A (zh) * 2013-09-04 2014-01-01 用友软件股份有限公司 数据缓存系统和数据缓存方法
US20150039833A1 (en) * 2013-08-01 2015-02-05 Advanced Micro Devices, Inc. Management of caches

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3933027B2 (ja) * 2002-10-17 2007-06-20 日本電気株式会社 ディスクアレイ装置におけるキャッシュメモリ分割管理方式
JP2005309653A (ja) * 2004-04-20 2005-11-04 Hitachi Global Storage Technologies Netherlands Bv ディスク装置及びキャッシュ制御方法
JP2006294152A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 情報記憶媒体、情報記録装置、および情報再生装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115168A (ja) * 2001-10-03 2003-04-18 Teac Corp 映像・音声信号の記録方法および記録装置
CN1516837A (zh) * 2002-04-15 2004-07-28 ���ṫ˾ 信息处理设备、方法、记录介质和程序
US20030212855A1 (en) * 2002-05-10 2003-11-13 Hitachi, Ltd. Disk drive system and method for controlling a cache memory
CN1879089A (zh) * 2003-11-07 2006-12-13 松下电器产业株式会社 信息记录介质及其控制方法
US20070088666A1 (en) * 2003-11-18 2007-04-19 Hiroshi Saito File recording apparatus
CN1728112A (zh) * 2004-06-30 2006-02-01 英特尔公司 用于对芯片多处理器的共享高速缓存器分区的设备和方法
CN1866223A (zh) * 2005-05-20 2006-11-22 株式会社瑞萨科技 存储模块、存储系统、以及信息设备
US20090019234A1 (en) * 2007-07-13 2009-01-15 Im Kwang Seok Cache memory device and data processing method of the device
CN102160041A (zh) * 2008-09-18 2011-08-17 松下电器产业株式会社 缓冲存储器装置、存储器系统以及数据读出方法
CN103019962A (zh) * 2012-12-21 2013-04-03 华为技术有限公司 数据缓存处理方法、装置以及系统
CN103268201A (zh) * 2013-04-19 2013-08-28 北京经纬恒润科技有限公司 一种数据存储方法、存储装置及读取方法
US20150039833A1 (en) * 2013-08-01 2015-02-05 Advanced Micro Devices, Inc. Management of caches
CN103488581A (zh) * 2013-09-04 2014-01-01 用友软件股份有限公司 数据缓存系统和数据缓存方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111670428A (zh) * 2018-11-22 2020-09-15 株式会社东芝 信息处理装置
CN111670428B (zh) * 2018-11-22 2023-07-28 株式会社东芝 信息处理装置

Also Published As

Publication number Publication date
JP2017076375A (ja) 2017-04-20
TW201730745A (zh) 2017-09-01
JP6424330B2 (ja) 2018-11-21
TWI707271B (zh) 2020-10-11
CN106649138B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US11216185B2 (en) Memory system and method of controlling memory system
TWI567554B (zh) 緩存及讀取即將寫入儲存單元之資料的方法以及使用該方法的裝置
US8725936B2 (en) Storage system with flash memory, and storage control method
US11126544B2 (en) Method and apparatus for efficient garbage collection based on access probability of data
US8806112B2 (en) Meta data handling within a flash media controller
US8225044B2 (en) Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system
CN105930282B (zh) 一种用于nand flash的数据缓存方法
US8407418B2 (en) Information processing apparatus and driver
US9304900B2 (en) Data reading method, memory controller, and memory storage device
US20160110107A1 (en) Method for writing data into flash memory apparatus, flash memory apparatus, and storage system
TW202034178A (zh) 資料儲存裝置與資料處理方法
US11693570B2 (en) Machine learning to improve caching efficiency in a storage system
JP2020191055A (ja) 瞬断からの回復処理方法及び装置、並びにコンピュータ読み取り可能な記憶媒体
CN106649138A (zh) 信息处理装置以及信息处理方法
JP3431581B2 (ja) ディスク制御システムおよびデータ再配置方法
US10802712B2 (en) Information processing apparatus and method of processing information
CN107025061A (zh) 复合式硬盘的访问方法
WO2014147840A1 (ja) アクセス制御プログラム、ディスク装置及びアクセス制御方法
TWI673611B (zh) 資訊處理裝置、及資訊處理方法
USRE49818E1 (en) Information processing method in a multi-level hierarchical memory system
KR20240026850A (ko) 메모리 페이지들의 버전들 내의 데이터에 액세스하는 시스템들, 방법들, 및 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant