JP6379757B2 - 画像処理装置および画像形成装置 - Google Patents

Description

本発明は、画像処理装置および画像形成装置に関する。

特許文献１には、画像、図形、文字など様々な種類の描画要素が混在する印刷データを、少ないハードウェア構成で高速に処理できるようにした印刷処理装置が開示されている。

特開平１０−２７８３６１号公報

本発明の目的は、複数の描画要素（オブジェクト）により構成された画像データの描画処理を行う際に、入力された描画要素に対して順番に描画処理する場合と比較して、描画処理時間を短縮することが可能な画像処理装置および画像形成装置を提供することである。

［画像処理装置］
請求項１に係る本発明は、複数の描画要素により構成された画像データ中の各描画要素に対する描画処理をそれぞれ行うための複数の描画回路の構成情報を記憶する記憶手段と、
複数の演算器と、前記複数の演算器を組み合わせて特定の画像処理機能を実現するための構成情報を事前に格納しておくための格納手段と、入力された指示に応じて前記記憶手段に記憶されている複数の描画回路の構成情報の中から必要な描画回路の構成情報を読み出して前記格納手段に格納させ、前記格納手段に格納されている構成情報に基づいて前記複数の演算器を再構成することにより要求された画像処理機能が前記複数の演算器により実現されるよう制御する制御手段とを備えた画像処理デバイスとを備え、
前記制御手段は、画像データ中において第１の描画要素に設定された領域と第２の描画要素に設定された領域とが重なっておらず、前記第１の描画要素または前記第２の描画要素のデータ量が予め設定された値よりも小さい場合、前記第１および第２の描画要素の描画処理を行うための複数の描画回路の構成情報を前記記憶手段から読み出して前記格納手段に格納させ、前記第１および第２の描画要素の描画処理を行うための複数の描画回路が前記複数の演算器により同時に実現されるよう制御する画像処理装置である。

請求項２に係る本発明は、前記制御手段が、前記格納手段に格納しようとする複数の描画回路の構成情報が既に格納手段に格納されている場合、格納されている複数の描画回路の構成情報に基づいて前記複数の演算器を再構成させて要求された画像処理機能が前記複数の演算器により実現されるよう制御する請求項１記載の画像処理装置である。

請求項３に係る本発明は、前記制御手段が、前記格納手段に格納しようとする複数の描画回路の構成情報が格納手段に格納されていない場合、描画処理が行われていない描画要素の中から、前記第１の描画要素に設定されている領域と重ならない領域が設定されており、描画処理に必要な描画回路の構成情報が既に格納手段に格納されている第３の描画要素を選択し、前記格納手段に既に格納されている構成情報に基づいて前記複数の演算器を再構成させて、描画処理を行う描画要素の順番を変更して前記第１および第３の描画要素に対する描画処理が実行されるよう制御する請求項１または２記載の画像処理装置である。

請求項４に係る本発明は、前記制御手段が、前記第１の描画要素のデータ量が予め設定されたデータ量よりも大きく、前記第１の描画要素の横幅のデータサイズが予め設定された閾値サイズよりも小さい場合、当該第１の描画要素を複数の描画要素に分割する請求項１から３のいずれか１項記載の画像処理装置である。

［画像形成装置］
請求項５に係る本発明は、複数の描画要素により構成された画像データ中の各描画要素に対する描画処理をそれぞれ行うための複数の描画回路の構成情報を記憶する記憶手段と、
複数の演算器と、前記複数の演算器を組み合わせて特定の画像処理機能を実現するための構成情報を事前に格納しておくための格納手段と、入力された指示に応じて前記記憶手段に記憶されている複数の描画回路の構成情報の中から必要な描画回路の構成情報を読み出して前記格納手段に格納させ、前記格納手段に格納されている構成情報に基づいて前記複数の演算器を再構成することにより要求された画像処理機能が前記複数の演算器により実現されるよう制御する制御手段とを備えた画像処理デバイスと、
前記画像処理デバイスにより描画処理された画像データに基づいて画像を出力する出力手段とを備え、
前記制御手段は、画像データ中において第１の描画要素に設定された領域と第２の描画要素に設定された領域とが重なっておらず、前記第１の描画要素または前記第２の描画要素のデータ量が予め設定された値よりも小さい場合、前記第１および第２の描画要素の描画処理を行うための複数の描画回路の構成情報を前記記憶手段から読み出して前記格納手段に格納させ、前記第１および第２の描画要素の描画処理を行うための複数の描画回路が前記複数の演算器により同時に実現されるよう制御する画像形成装置である。

請求項１に係る本発明によれば、複数の描画要素により構成された画像データの描画処理を行う際に、入力された描画要素に対して順番に描画処理する場合と比較して、描画処理時間を短縮することが可能な画像処理装置を提供することができる。

請求項２に係る本発明によれば、複数の描画要素により構成された画像データの描画処理を行う際に、格納手段に既に格納されている構成情報を利用して要求されている画像処理機能を実現することが可能な画像処理装置を提供することができる。

請求項３に係る本発明によれば、複数の描画要素により構成された画像データの描画処理を行う際に、描画処理を行う描画要素の順番を変更することにより、描画回路の構成情報を記憶手段から読み出して格納手段に格納する処理を省いて要求されている画像処理機能を実現することが可能な画像処理装置を提供することができる。

請求項４に係る本発明によれば、複数の描画要素により構成された画像データの描画処理を行う際に、描画処理の処理効率が悪い縦長の描画要素については複数の描画要素に分割して描画処理を行うことにより、分割せずにそのまま描画処理する場合と比較して、描画処理時間を短縮することが可能な画像処理装置を提供することができる。

請求項５に係る本発明によれば、複数の描画要素により構成された画像データの描画処理を行う際に、入力された描画要素に対して順番に描画処理する場合と比較して、描画処理時間を短縮することが可能な画像形成装置を提供することができる。

本発明の第１の実施形態の画像形成装置の構成を示す図である。 本発明の第１の実施形態における画像処理装置１０のハードウェア構成を示すブロック図である。 本発明の第１の実施形態における画像処理装置４０の構成を示すブロック図である。 中間言語データにより表現された画像の一例を示す図である。 本発明の第１の実施形態の画像処理装置４０における概略動作を説明するためのフローチャートである。 本発明の第１の実施形態の画像処理装置４０においてソフトウェア処理とハードウェア処理とが並行して行われる様子を説明するためのシーケンスチャートである。 中間言語データ中の各オブジェクトを、オブジェクト毎に順番に描画処理を行う際の様子を説明するための図である。 ２つのオブジェクトを並列して描画処理を行う際の様子を説明するための図である。 ２つのオブジェクトの描画処理を並列に行う場合の本発明の第１の実施形態の画像処理装置４０の概略動作を示すフローチャートである。 ２つのオブジェクトの描画処理を並列に行う場合の本発明の第１の実施形態の画像処理装置４０の詳細な動作を示すフローチャートである。 図１０中のステップＳ４０５の処理を説明するためのフローチャートである。 ３つ以上のオブジェクトを並列して描画処理を行う際の様子を説明するための図である。 本発明の第２の実施形態の画像処理装置４０においてオブジェクトの処理順序を並び替える際の様子を説明するための図である。 オブジェクトの処理順序の並び替えを行う本発明の第２の実施形態の画像処理装置４０における概略動作を説明するためのフローチャートである。 本発明の第２の実施形態の画像処理装置４０の詳細な動作を示すフローチャートである。 図１５中に示したオブジェクトの並び替え判定処理を行うステップＳ７０１の処理を説明するためのフローチャートである。 本発明の第３の実施形態の画像処理装置４０においてオブジェクトの処理順序を並び替える際の様子を説明するための図である。 本発明の第３の実施形態の画像処理装置４０におけるオブジェクトの並び替え判定処理を行うステップＳ７０１ａの処理を説明するためのフローチャートである。 オブジェクトの形状に応じてデータ転送効率が変化する様子を説明するための図である。 本発明の第４の実施形態の画像処理装置４０におけるオブジェクト分割処理を説明するためのフローチャートである。 本発明の第４の実施形態の画像処理装置４０において分割処理が行われることにより１つのオブジェクトが分割される様子を説明するための図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

[第１の実施形態]
図１は本発明の第１の実施形態の画像形成システムの構成を示す図である。

本発明の第１の実施形態の画像形成システムは、図１に示されるように、ネットワーク３０により相互に接続された画像形成装置１０、および端末装置２０により構成される。端末装置２０は、印刷データを生成して、ネットワーク３０経由にて生成した印刷データを画像形成装置１０に対して送信する。画像形成装置１０は、端末装置２０から送信された印刷データを受け付けて、印刷データに応じた画像を用紙上に出力する。なお、画像形成装置１０は、印刷（プリント）機能、スキャン機能、複写（コピー）機能、ファクシミリ機能等の複数の機能を有するいわゆる複合機と呼ばれる装置である。

次に、本実施形態の画像形成システムにおける画像形成装置１０のハードウェア構成を図２に示す。

画像形成装置１０は、図２に示されるように、ＣＰＵ１１、メモリ１２、ハードディスクドライブ（ＨＤＤ）等の記憶装置１３、ネットワーク３０を介して外部の装置等との間でデータの送信及び受信を行う通信インタフェース（ＩＦ）１４、タッチパネル又は液晶ディスプレイ並びにキーボードを含むユーザインタフェース（ＵＩ）装置１５、スキャナ１６、プリントエンジン１７、画像処理装置４０を有する。これらの構成要素は、制御バス１８を介して互いに接続されている。

ＣＰＵ１１は、メモリ１２または記憶装置１３に格納された制御プログラムに基づいて所定の処理を実行して、画像形成装置１０の動作を制御する。

画像処理装置４０は、例えばページ記述言語（ＰＤＬ：Page Description Language）等の印刷データから変換された中間言語データの描画処理を行うための装置である。プリントエンジン１７は、画像処理装置４０により描画処理されたラスタ画像等の画像データに基づいて画像を印刷用紙等の記録媒体上に出力する出力手段である。

次に、図３を参照して、図２中に示した画像処理装置４０の構成について説明する。

本実施形態における画像処理装置４０は、図３に示されるように、画像処理プロセッサ４１と、外部メモリ４２とから構成されている。

画像処理プロセッサ４１は、複数の演算器を備えており、外部から入力された指示に応じて、この複数の演算器の接続を切り換えることにより、様々な画像処理機能を実現することが可能なデバイスである。具体的には、画像処理プロセッサ４１は、動的にチップ内部の回路構成を切り替えることが可能なＤＲＰ（Dynamic Reconfigurable Processor)と呼ばれるプロセッサにより実現される。

外部メモリ４２は、画像処理プロセッサ４１による処理途中の描画データ等を一旦格納するためのいわゆるページメモリとして機能する。また、外部メモリ４３は、画像処理プロセッサ４１が画像形成装置１０の本体システムから受信した中間言語データを記憶しておくメモリとしても機能する。さらに、外部メモリ４３は、文字、図形、画像（イメージ）等の複数のオブジェクト（描画要素）により構成された画像データ中の各オブジェクトに対する描画処理をそれぞれ行うための複数の描画回路（描画回路１の構成情報、描画回路２の構成情報、・・・）の構成情報を記憶する。

例えば、中間言語により表現された画像データの各ページには、図４に示されるように、文字、図形、画像等の様々なオブジェクトにより構成されている。図４中において、例えば、オブジェクト６１は、文字のオブジェクトであり、オブジェクト６２〜６４は、図形のオブジェクトである。そして、オブジェクト６５は、画像のオブジェクトである。

そして、このようなオブジェクトをラスタ画像に変換する場合には、オブジェクトの種類に応じた描画書類が必要となる。そのため、外部メモリ４３に記憶されている描画回路１、２、３、・・・は、このオブジェクトの種類に対応した描画処理を行うための描画回路である。

例えば、文字のオブジェクトの描画処理を行うためにはフォント描画回路が用いられ、図形のオブジェクトの描画処理を行うためにはグラフィック描画回路が用いられ、画像のオブジェクトの描画処理を行うためにはイメージ描画回路が用いられる。

また、画像処理プロセッサ４１は、システム制御部５１と、構成情報格納部５２と、演算器群５３と、高速バススイッチ５４と、バスインタフェース５５と、メモリインタフェース５６とから構成されている。

演算器群５３は、加算器、乗算器等の複数の各種演算器により構成されている。構成情報格納部５２は、演算器群５３を構成する複数の各種演算器を組み合わせて特定の画像処理機能を実現するための構成情報（接続情報）を事前に格納しておくための格納手段である。つまり、演算器群５３の複数の演算器により次に実現させる描画処理機能のための構成情報を格納しておくためのメモリである。

システム制御部５１は、例えばＲＩＳＣ（Reduced Instruction Set Computer）と呼ばれるＣＰＵにより構成され、画像処理プロセッサ４１の動作を制御している。

具体的には、システム制御部５１は、ＣＰＵ１１から送信されてきた中間言語データを外部メモリ４２に格納しておき、この中間言語データに基づいてラスタ画像を描画する際に、描画しようとするオブジェクトに応じて外部メモリ４２に記憶されている複数の描画回路の構成情報の中から必要な描画回路の構成情報を読み出して構成情報格納部５２に格納させる。そして、システム制御部５１は、構成情報格納部５２に格納されている構成情報に基づいて演算器群５３の複数の演算器をリコンフィグ（再構成）することにより要求された画像処理機能が演算器群５３の複数の演算器により実現されるような制御を行う。

高速バススイッチ５４は、システム制御部５１、演算器群５３、メモリインタフェース５６、バスインタフェース５５との間のデータ経路を高速に切り替えるためのバススイッチである。

バスインタフェース５５は、制御バス１８と接続されており、高速バススイッチ５４と制御バス１８との間でデータ転送を行うためのインタフェースである。

メモリインタフェース５６は、外部メモリ４２との間でデータの送受信を行うためのインタフェースである。

画像処理プロセッサ４１は、このような構成となっていることにより、描画処理に必要となる画像処理機能を、例えば数十ｎｓ程度の短時間で実現することができる。

次に、本実施形態の画像処理装置４０における概略動作を図５のフローチャートを参照して説明する。

先ず、制御バス１８を介してＣＰＵ１１から描画すべき中間言語データが画像処理プロセッサ４０に送信されてくると、この中間言語データは外部メモリ４２に格納される。

すると、システム制御部５１は、中間言語データにおける最初のコマンドを解釈する（ステップＳ１０１）。そして、このコマンドにより指示された描画処理機能を実現するための描画回路に対応する構成情報を、外部メモリ４２に格納されている描画回路の構成情報の中から選択して読み取り（ロードし）、構成情報格納部５２に格納する（ステップＳ１０２）。

そして、システム制御部５１は、描画処理するオブジェクトのパラメータを構成情報格納部５２に設定する（ステップＳ１０３）。

そして、現在処理中のコマンドの前のコマンドに基づく前回の描画処理が終了すると（ステップＳ１０４においてｙｅｓ）、システム制御部５１は、構成情報格納部５２に格納されている構成情報に基づいて演算器群５３の各演算器のリコンフィグ（再構成）の指示を行うことにより、次の処理すべき中間言語データに対応する描画処理機能を実現する（ステップＳ１０５）。

そして、システム制御部５１は、必要な描画処理機能が実現された演算器群５３に対して描画処理実行命令を行う（ステップＳ１０６）。そのため、演算器群５３では、選択されたコマンドに対する描画処理の実行が開始される。

そして、システム制御部５１は、中間言語データ中の全てのコマンドの実行が終了していなければ（ステップＳ１０７においてｎｏ）、次のコマンドの解釈を実行し（ステップＳ１０１）、ステップＳ１０２〜Ｓ１０６の処理を繰り返す。

本実施形態における画像処理装置４０では、上記のような処理が実行されることにより、演算器群５３におけるハードウェア処理と、システム制御部５１によるコマンド解釈、描画回路選択および構成情報の読み取り（ロード）、パラメータセット、リコンフィグの指示というソフトウェア処理とが並行して行われる。

このようにして本実施形態の画像処理装置４０においてソフトウェア処理とハードウェア処理とが並行して行われる様子を図６のシーケンスチャートを参照して説明する。

具体的には、図６のシーケンスチャートを参照して説明するように、システム制御部５１によるソフトウェア処理では、演算器群５３におけるハードウェア処理で描画処理（ステップＳ２０１）が実行されている間に、コマンド解釈、回路選択・ロード、パラメータセット（Ｓ１０１〜Ｓ１０３）という処理が行われ、描画処理が終了するとリコンフィグ実行、描画処理命令（Ｓ１０５、Ｓ１０６）という処理を行って演算器群５３に次の描画処理を実行させている。

ここで、システム制御部５１によるソフトウェア処理の処理時間と、演算器群５３におけるハードウェア処理の処理時間とが同程度の長さであれば、中間言語データの描画処理が効率的に行われることになる。

しかし、描画対象のオブジェクトの処理負荷が小さく描画処理の処理量が小さい場合、中間言語データの各オブジェクトを順番に１つずつ描画していると、ハードウェア処理はすぐに終了してしまうのにソフトウェア処理に時間がかかりハードウェアである演算器群５３において待ち時間が発生してしまうことになる。

例えば、Ｎ番目、Ｎ＋１番目のオブジェクトが文字のオブジェクトであり、これらのオブジェクトの描画にフォント描画回路が用いられる場合の様子を図７を参照して説明する。図７は、中間言語データ中の各オブジェクトを、オブジェクト毎に順番に描画処理を行う際の様子を説明するための図である。

図７を参照すると、フォント描画回路により文字のオブジェクトの描画処理には比較的短い時間しかかからないため、演算器群５３においてフォント描画回路を実現して描画処理する時間よりも、システム制御部５１によりＮ＋１番目のオブジェクトの描画処理を行うための描画回路の構成情報を読み出してセットする方の時間が長くなっていることが分かる。そのため、ハードウェア処理では待ち時間が発生してしまっているのがわかる。

このようなハードウェア処理の待ち時間発生による描画処理全体の非効率化を防ぐために、本実施形態の描画処理装置４０では、図８に示すように２つのオブジェクトを並列して描画処理するようにする。

例えば、図８に示した例では、演算器群５３においてＮ番目のオブジェクトとＮ＋１番目のオブジェクトの描画処理を行うために必要な２つのフォント描画回路を演算器５３により同時に実現させている。そして、システム制御部５１によるソフトウェア処理では、ハードウェア処理と並行して、Ｎ＋２番目、Ｎ＋３番目のオブジェクトの描画処理を行うための２つの描画回路の構成情報のロード、パラメータセット等の処理を実行する。

ただし、描画処理装置４０において、常に２つのオブジェクトを並列して処理可能なわけではない。

そのため、本実施形態におけるシステム制御部５１は、画像データ中においてＮ番目のオブジェクト（第１の描画要素）に設定された領域とＮ＋１番目のオブジェクト（第２の描画要素）に設定された領域とが重なっておらず、Ｎ番目のオブジェクトまたはＮ＋１番目のオブジェクトのデータ量が予め設定された値よりも小さい場合、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの描画処理を行うための２つの描画回路の構成情報を外部メモリ４２から読み出して構成情報格納部５２に格納させる。そして、システム制御部５１は、Ｎ番目のオブジェクトおよびＮ＋１番目のオブジェクトの描画処理を行うための２つの描画回路が演算器群５３の複数の演算器により同時に実現されるような制御を行う。

ここで、Ｎ番目のオブジェクトに設定された領域とＮ＋１番目のオブジェクトに設定された領域とが重なっているか否かをどのように判定するかについて説明する。

中間言語データでは、各オブジェクトにはそれぞれ外形形状が含まれるような矩形領域が設定されている。そのため、図４に示した画像例では、オブジェクト６３とオブジェクト６４とは、設定された領域どうしが重なっており、またオブジェクト６４とオブジェクト６５も設定された領域が重なっている。

システム制御部５１は、このように各オブジェクトに対して設定されている矩形領域が重なるか否かを判定することにより各オブジェクトどうしの重なりを判定する。

なお、システム制御部５１は、構成情報格納部５２に格納しようとする複数の描画回路の構成情報が既に構成情報格納部５２に格納されている場合、外部メモリ４２から描画回路の構成情報をロードすることなく既に格納されている複数の描画回路の構成情報に基づいて演算器群５３の複数の演算器をリコンフィグさせて要求された画像処理機能が演算器群５３の複数の演算器により実現されるよう制御する。

このように２つのオブジェクトの描画処理を並列に行う場合の、本実施形態の画像処理装置４０の概略動作を図９のフローチャートに示す。

図９に示したフローチャートは、オブジェクトを１つずつ順番に描画処理する際の画像処理装置４０の概略動作を示した図５のフローチャートに対して、ステップＳ３０１が追加された点のみが異なっている。

この図９のフローチャートでは、システム制御部５１は、コマンド解釈を行った後に（ステップＳ１０１）、２つのオブジェクトを同時に描画処理することが可能か否かを判定するオブジェクト並列（パラレル）適用可否判定を行う（ステップＳ３０１）。

このように２つのオブジェクトの描画処理を並列に行う場合の本実施形態の画像処理装置４０の詳細な動作を図１０、図１１のフローチャートを参照して説明する。

先ず、システム制御部５１は、Ｎに１を設定し（ステップＳ４０１）、Ｎ番目のオブジェクト（ＯＢＪ（Ｎ））とＮ＋１番目のオブジェクト（ＯＢＪ（Ｎ＋１））のコマンド解釈を行う（ステップＳ４０２）。

そして、システム制御部５１は、Ｎ番目のオブジェクトに対して設定されている領域とＮ＋１番目のオブジェクトに対して設定されている領域とが重なるか否かを判定する（ステップＳ４０３）。そして、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの領域が重ならないと判定された場合（ステップＳ４０３においてｙｅｓ）、システム制御部５１は、Ｎ番目のオブジェクトのデータサイズが予め設定された閾値ＴＨより小さいか、またはＮ＋１番目のオブジェクトのデータサイズが予め設定された閾値ＴＨより小さいか否かの判定を行う（ステップＳ４０４）。

ここで、オブジェクト並列適用可否判定における予め設定された閾値ＴＨとしては、システム制御部５１が１つの描画回路の構成情報をロード、パラメータセット、リコンフィグ処理するために必要なソフトウェア処理時間に対応する描画処理時間となるデータサイズを設定するようにしてもよい。

なお、このステップＳ４０３、Ｓ４０４の処理がオブジェクト並列適用可否判定処理であり、図９のフローチャートにおけるステップＳ３０１の処理に該当する。

そして、ステップＳ４０３またはステップＳ４０４のいずれかにおいてｎｏと判定された場合、つまりオブジェクト並列適用可否判定において並列処理ができないと判定された場合、システム制御部５１は、Ｎ番目のオブジェクトのみの描画処理を実行する（ステップＳ４０５）。このステップＳ４０５の処理については図１１を参照して説明する。

Ｎ番目のオブジェクトの描画処理を行う場合、システム制御部５１は、先ずＮ番目のオブジェクトの描画のために必要な描画回路の構成情報が構成情報格納部５２に既に格納されているか否かを判定する（ステップＳ５０１）。そして、その構成情報が構成情報格納部５２に格納されていない場合（ステップＳ５０１においてｎｏ）、システム制御部５１は、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報を外部メモリ４２から読み出して構成情報格納部５２に格納する（ステップＳ５０２）。

そして、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報が構成情報格納部５２に格納されている場合（ステップＳ５０１においてｙｅｓ）、システム制御部５１は、構成情報のロード処理を行うことなくステップＳ５０３に処理を進める。

ステップＳ５０３では、システム制御部５１は、Ｎ番目のオブジェクトのパラメータをセットし（ステップＳ５０３）、Ｎ−１番目のオブジェクトの描画処理が終了すると（ステップＳ５０４においてｙｅｓ）、リコンフィグ処理を実行して、Ｎ番目のオブジェクトを描画するための描画回路を実現させる（ステップＳ５０５）。

そして、システム制御部５１は、Ｎに１を加算して（ステップＳ５０６）、処理を終了する。

次に、ステップＳ４０３、Ｓ４０４のオブジェクト並列適用可否判定において並列処理が可能であると判定された場合（ステップＳ４０４においてｙｅｓ）、システム制御部５１は、先ずＮ番目のオブジェクトの描画のために必要な描画回路の構成情報とＮ＋１番目のオブジェクトの描画のために必要な描画回路の構成情報とが構成情報格納部５２に既に格納されているか否かを判定する（ステップＳ４０６）。

そして、その２つの構成情報が構成情報格納部５２に格納されていない場合（ステップＳ４０６においてｎｏ）、システム制御部５１は、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報とＮ＋１番目のオブジェクトの描画のために必要な描画回路の構成情報とを外部メモリ４２から読み出して構成情報格納部５２に格納する（ステップＳ４０７）。

そして、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報とＮ＋１番目のオブジェクトの描画のために必要な描画回路の構成情報がともに構成情報格納部５２に格納されている場合（ステップＳ４０６においてｙｅｓ）、システム制御部５１は、構成情報のロード処理を行うことなくステップＳ４０８に処理を進める。

ステップＳ４０８では、システム制御部５１は、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトのパラメータをセットし（ステップＳ４０８）、Ｎ−１番目のオブジェクトの描画処理が終了すると（ステップＳ４０９においてｙｅｓ）、リコンフィグ処理を実行して、Ｎ番目のオブジェクトを描画するための描画回路とＮ＋１番目のオブジェクトを描画するための描画回路という２つの描画回路を実現させる（ステップＳ４１０）。

そして、システム制御部５１は、Ｎに２を加算して（ステップＳ４１１）、ステップＳ４０２の処理に戻る。

なお、本実施形態では、２つのオブジェクトを並列して描画処理する場合を用いて説明しているが、演算器群５３において物理的に可能であれば、図１２に示すように３つ以上のオブジェクトを並列に描画処理するようにしても良い。

例えば、図１２に示すように、演算器群５３においてＮ〜Ｎ＋３番目のオブジェクトという４つのオブジェクトの描画処理を並列して行うようにし、システム制御部５１ではＮ＋４〜Ｎ＋７番目のオブジェクトの構成情報のロード、パラメータセット等のソフトウェア処理を行うようにする。

[第２の実施形態]
次に、本発明の第２の実施形態の画像処理装置について説明する。

本実施形態の画像処理装置は、上記で説明した第１の実施形態の画像処理装置４０の構成に対して、システム制御部５１の制御動作が一部異なったものとなっている。そのため、本実施形態では、図３に示した第１の実施形態の画像処理装置４０の構成を参照して説明を行う。

上記第１の実施形態の画像処理装置４０は、Ｎ番目、Ｎ＋１番目という処理順序が連続した２つのオブジェクトの並列処理を行う際に、この２つのオブジェクトの描画処理を行うために必要な構成情報が構成情報格納部５２に格納されていない場合には、システム制御部５１は外部メモリ４２から必要な構成情報を読み取って構成情報格納部５２に格納させるロード処理を行うものであった。これに対して本実施形態の画像処理装置４０は、Ｎ番目、Ｎ＋１番目の２つのオブジェクトの描画処理を行うために必要な構成情報が構成情報格納部５２に格納されていない場合には、オブジェクトの処理順序を入れ替える（並び替える）ことによりロード処理の回数を削減するようにしたものである。

具体的には、本実施形態の画像処理装置４０におけるシステム制御部５１は、Ｎ番目、Ｎ＋１番目のオブジェクトの描画処理のための２つの描画回路の構成情報が構成情報格納部５２に格納されていない場合、Ｎ＋２番目のオブジェクトがＮ番目のオブジェクトに設定されている領域と重ならない領域が設定されているか否か、及びＮ番目、Ｎ＋２番目のオブジェクトの描画処理のための２つの描画回路の構成情報が構成情報格納部５２に格納されているか否かを判定する。そして、Ｎ＋２番目のオブジェクトがＮ番目のオブジェクトに設定されている領域と重ならない領域が設定されており、描画処理に必要な描画回路の構成情報が既に構成情報格納部５２に格納されている場合、システム制御部５１は、構成情報格納部５２に既に格納されている構成情報に基づいて演算器群５３の複数の演算器をリコンフィグ（再構成）させて、描画処理を行うオブジェクトの順番を変更してＮ番目のオブジェクトおよびＮ＋２番目のオブジェクトに対する描画処理が実行されるような制御を行う。

次に、本実施形態の画像処理装置４０においてオブジェクトの処理順序を並び替える際の様子を図１３に示す。図１３では、Ｎ＋３番目のオブジェクト（ＯＢＪ（Ｎ＋３））とＮ＋４番目のオブジェクト（ＯＢＪ（Ｎ＋４））とが入れ替えられた場合の様子が示されている。

この図１３に示したような場合、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトが図形のオブジェクトであるため、構成情報格納部５２には、２つのグラフィック描画回路の構成情報が格納されている。そのため、次の処理において、オブジェクトの処理順序を並び替えてＮ＋３番目のオブジェクトとＮ＋４番目のオブジェクトを並列処理することにすれば、構成情報格納部５２に格納されている２つのグラフィック描画回路の構成情報をそのまま用いて次の描画処理を行うことができる。

そのため、図１３に示した例では、並び替え前の状態では構成情報のロード処理が２回必要であったものが、並び替え後では構成情報のロード処理が１回のみで良くなっていることが分かる。

このようなオブジェクトの処理順序の並び替えを行う本実施形態の画像処理装置４０の概略動作を図１４のフローチャートに示す。

図１４に示したフローチャートは、第１の実施形態の画像処理装置４０の概略動作を示した図９のフローチャートに対して、オブジェクト並列適用可否判定処理のステップＳ３０１と回路選択・ロード処理のステップＳ１０２との間に、オブジェクトの並び替え判定処理のステップＳ６０１が追加された点のみが異なっている。
次に、このオブジェクトの並び替え判定処理を行う本実施形態の画像処理装置４０の詳細な動作を図１５、図１６のフローチャートを参照して説明する。

図１５に示したフローチャートは、図１０に示した第１の実施形態の動作を示したフローチャートに対して、ステップＳ４０７がオブジェクトの並び替え判定を行うステップＳ７０１に置き換えられた点のみが異なり、それ以外の処理については同様であるため説明は省略する。

次に、図１５中に示したオブジェクトの並び替え判定処理を行うステップＳ７０１の処理の詳細を図１６を参照して説明する。

このステップＳ７０１は、図１５のステップＳ４０６においてＮ番目のオブジェクト、Ｎ＋１番目のオブジェクトの描画処理を行うための描画回路の構成情報が構成情報格納部５２に格納されていない場合（ステップＳ４０６においてｎｏ）に実行される。

そして、システム制御部５１は、Ｎ＋２番目のオブジェクトのコマンド解釈を行う（ステップＳ８０１）。そして、システム制御部５１は、Ｎ番目のオブジェクトに対して設定されている領域とＮ＋２番目のオブジェクトに対して設定されている領域とが重なるか否かを判定する（ステップＳ８０２）。そして、Ｎ番目のオブジェクトとＮ＋２番目のオブジェクトの領域が重ならないと判定された場合（ステップＳ８０２においてｙｅｓ）、システム制御部５１は、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報とＮ＋２番目のオブジェクトの描画のために必要な描画回路の構成情報とが構成情報格納部５２に既に格納されているか否かを判定する（ステップＳ８０３）。

そして、Ｎ番目のオブジェクト、Ｎ＋２番目のオブジェクトの描画処理を行うための両方の描画回路の構成情報が構成情報格納部５２に格納されている場合（ステップＳ８０３においてｙｅｓ）、システム制御部５１は、Ｎ＋１番目のオブジェクトとＮ＋２番目のオブジェクトの描画順序を並び替える（ステップＳ８０４）。そのため、Ｎ番目のオブジェクトとＮ＋２番目のオブジェクトの２つのオブジェクトの並列処理が実行される。

そして、ステップＳ８０２またはステップＳ８０３のいずれかにおいてｎｏと判定された場合には、描画順序の入れ替えは実行されずに、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの描画のための構成情報のロード処理が行われる（ステップＳ８０５）。そして、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの２つのオブジェクトの並列処理が実行される。

[第３の実施形態]
次に、本発明の第３の実施形態の画像処理装置について説明する。

本実施形態の画像処理装置も、上記で説明した第１の実施形態の画像処理装置４０の構成に対して、システム制御部５１の制御動作が一部異なったものとなっている。そのため、本実施形態では、図３に示した第１の実施形態の画像処理装置４０の構成を参照して説明を行う。

上記で説明した本発明の第２の実施形態の画像処理装置４０は、Ｎ番目、Ｎ＋１番目の２つのオブジェクトの描画処理を行うために必要な構成情報が構成情報格納部５２に格納されていない場合には、Ｎ＋１番目のオブジェクトとＮ＋２番目のオブジェクトの処理順序を入れ替えてロード処理の回数を削減するものであった。これに対して、本実施形態の画像処理装置４０は、Ｎ番目、Ｎ＋１番目の２つのオブジェクトの描画処理を行うために必要な構成情報が構成情報格納部５２に格納されていない場合には、Ｎ＋１番目のオブジェクトと描画処理が行われていない後続のオブジェクトの中から構成情報のロードが必要なくなるオブジェクトを選択して処理順序を入れ替えてロード処理の回数を削減するものである。

具体的には、本実施形態の画像処理装置４０におけるシステム制御部５１は、Ｎ番目、Ｎ＋１番目のオブジェクトの描画処理のための２つの描画回路の構成情報が構成情報格納部５２に格納されていない場合、描画処理が行われていないオブジェクトの中から、Ｎ番目のオブジェクトに設定されている領域と重ならない領域が設定されており、描画処理に必要な描画回路の構成情報が既に構成情報格納部５２に格納されているオブジェクト（第３の描画要素）を選択する。そして、システム制御部５１は、構成情報格納部５２に既に格納されている構成情報に基づいて演算器群５３の複数の演算器をリコンフィグ（再構成）させて、描画処理を行うオブジェクトの順番を変更してＮ番目のオブジェクトおよび選択したオブジェクトに対する描画処理が実行されるような制御を行う。

次に、本実施形態の画像処理装置４０においてオブジェクトの処理順序を並び替える際の様子を図１７に示す。図１７では、並び替え前の処理順序では、Ｎ、Ｎ＋１、・・・、Ｎ＋９となっていた１０個のオブジェクトが、並び替え処理後には、Ｎ、Ｎ＋１、Ｎ＋２、Ｎ＋４、Ｎ＋８、Ｎ＋９、Ｎ＋３、Ｎ＋５、Ｎ＋６、Ｎ＋７と並び替えられている。

この図１７に示したような場合、Ｎ＋８番目、Ｎ＋９番目のオブジェクトの並列処理後に、Ｎ＋３番目、Ｎ＋５番目のオブジェクトの描画処理に必要な２つのイメージ描画回路の構成情報のロード処理を行うだけで良い。

そのため、図１７に示した例では、並び替え前の状態では構成情報のロード処理が３回必要であったものが、並び替え後では構成情報のロード処理が１回のみで良くなっていることが分かる。

このようなオブジェクトの処理順序の並び替えを行う本実施形態の画像処理装置４０の動作を図１８のフローチャートを参照して説明する。

本実施形態の画像処理装置４０における動作は、上記で説明した第３の実施形態における動作に対して、図１６のオブジェクトの並び替え判定処理（ステップＳ７０１）を、図１８に示したブジェクトの並び替え判定処理（ステップＳ７０１ａ）に置き換えたものであり、それ以外の処理については同様であるためその説明は省略する。

このステップＳ７０１ａは、図１５のステップＳ４０６においてＮ番目のオブジェクト、Ｎ＋１番目のオブジェクトの描画処理を行うための描画回路の構成情報が構成情報格納部５２に格納されていない場合（ステップＳ４０６においてｎｏ）に実行される。

本実施形態の画像処理装置４０では、システム制御部５１は、先ずＭに１を設定する（ステップＳ９０１）。そして、システム制御部５１は、Ｎ＋１＋Ｍ番目のオブジェクトのコマンド解釈を行う（ステップＳ９０２）。そして、システム制御部５１は、Ｎ番目のオブジェクトに対して設定されている領域とＮ＋１＋Ｍ番目のオブジェクトに対して設定されている領域とが重なるか否かを判定する（ステップＳ９０３）。そして、Ｎ番目のオブジェクトとＮ＋１＋Ｍ番目のオブジェクトの領域が重ならないと判定された場合（ステップＳ９０３においてｙｅｓ）、システム制御部５１は、Ｎ番目のオブジェクトの描画のために必要な描画回路の構成情報とＮ＋１＋Ｍ番目のオブジェクトの描画のために必要な描画回路の構成情報とが構成情報格納部５２に既に格納されているか否かを判定する（ステップＳ９０４）。

そして、Ｎ番目のオブジェクト、Ｎ＋１＋Ｍ番目のオブジェクトの描画処理を行うための両方の描画回路の構成情報が構成情報格納部５２に格納されている場合（ステップＳ９０４においてｙｅｓ）、システム制御部５１は、Ｎ＋１番目のオブジェクトとＮ＋１＋Ｍ番目のオブジェクトの描画順序を並び替える（ステップＳ９０７）。そのため、Ｎ番目のオブジェクトとＮ＋１＋Ｍ番目のオブジェクトの２つのオブジェクトの並列処理が実行される。

そして、ステップＳ９０３またはステップＳ９０４のいずれかにおいてｎｏと判定された場合には、システム制御部５１は、Ｎ＋１＋Ｍ番目のオブジェクトが描画処理順序において最後のオブジェクトであるか否かの判定を行う（ステップＳ９０５）。そして、Ｎ＋１＋Ｍ番目のオブジェクトが最後のオブジェクトでない場合（ステップＳ９０５においてｎｏ）、システム制御部５１は、Ｍに１を加算し（ステップＳ９０６）、ステップＳ９０２の処理に戻る。

そして、Ｎ＋１＋Ｍ番目のオブジェクトが最後のオブジェクトである場合（ステップＳ９０５においてｙｅｓ）、システム制御部５１は、描画順序の入れ替えを実行せずに、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの描画のための構成情報のロード処理を実行する（ステップＳ９０８）。そして、Ｎ番目のオブジェクトとＮ＋１番目のオブジェクトの２つのオブジェクトの並列処理が実行される。

[第４の実施形態]
次に、本発明の第４の実施形態の画像処理装置について説明する。

本実施形態の画像処理装置も、上記で説明した第１の実施形態の画像処理装置４０の構成に対して、システム制御部５１の制御動作が一部異なったものとなっている。そのため、本実施形態では、図３に示した第１の実施形態の画像処理装置４０の構成を参照して説明を行う。

上記で説明した本発明の第１〜第３の実施形態の画像処理装置４０は、異なる２つのオブジェクトの並列処理を行うものであった。これに対して、本発明の第４の実施形態の画像処理装置４０は、データサイズが大きい、つまり処理負荷が大きいオブジェクトについては、オブジェクトの形状に応じて分割し、分割した複数のオブジェクトを並列処理するようにしたものである。

一般的に外部メモリ４２は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のＤＲＡＭにより実現される。そして、ＣＰＵがＳＤＲＡＭにアクセスしてデータの読み出し／書き込みを行う際には、バースト長と呼ばれる一定量のデータ単位でアクセスが行われる。そのため、ＳＤＲＡＭに格納された画像データにアクセスする場合、アクセスしたデータは不要なデータが含まれることになる。そして、オブジェクトの形状が縦長の場合には、不要なデータが含まれる率が高くなりデータの転送効率が悪くなる。

このようにオブジェクトの形状に応じてデータ転送効率が変化する様子を図１９を参照して説明する。図１９（Ａ）は縦長のオブジェクトの一例であり、図１９（Ｂ）は横長のオブジェクトの一例を示したものである。図１９（Ａ）、図１９（Ｂ）ともに斜線で示した領域が有効なデータ領域である。

図１９（Ａ）を参照すると横長のオブジェクトを扱う場合には、不要なデータの比率は小さいが、図１９（Ｂ）を参照すると縦長のオブジェクトを扱う場合には、不要なデータの比率が大きくなっていることがわかる。

そのため、本実施形態の画像処理装置４０におけるシステム制御部５１は、上記で説明したような描画処理を行う際に、Ｎ番目のオブジェクトのデータ量が予め設定されたデータ量（ＴＨ）よりも大きく、横方向のデータサイズ（ＴＨｘ）が予め設定された閾値サイズよりも小さい場合、このＮ番目のオブジェクトを複数のオブジェクトに分割して、分割された複数のオブジェクトを並列処理する。

このような本実施形態の画像処理装置４０におけるオブジェクト分割処理を図２０のフローチャートを参照して説明する。

先ず、システム制御部５１は、Ｎ番目のオブジェクトのデータサイズ（ＯＢＪサイズ）が予め設定された閾値ＴＨ以上であるか否かを判定する（ステップＳ１００１）。そして、Ｎ番目のオブジェクトのデータサイズが予め設定された閾値ＴＨ以上である場合（ステップＳ１００１においてｙｅｓ）、システム制御部５１は、Ｎ番目のオブジェクトの横幅のサイズ（Ｘサイズ）が閾値ＴＨｘより小さいか否かを判定する（ステップＳ１００２）。

このステップＳ１００１、Ｓ１００２の処理によりＮ番目のオブジェクトが縦長オブジェクトであるか否かを判定する縦長判定処理が行われる。

そして、Ｎ番目のオブジェクトの横幅のサイズが閾値ＴＨｘより小さい場合（ステップＳ１００２においてｙｅｓ）、システム制御部５１は、Ｎ番目のオブジェクトは縦長オブジェクトであると判定して、このオブジェクトサイズの半分のデータサイズが閾値ＴＨより大きいか否かの判定を行う（ステップＳ１００３）。

Ｎ番目のオブジェクトサイズの半分のデータサイズが閾値ＴＨより大きくない場合（ステップＳ１００３においてｎｏ）、システム制御部５１は、このＮ番目のオブジェクトを２分割する（ステップＳ１００４）。

また、Ｎ番目のオブジェクトサイズの半分のデータサイズが閾値ＴＨより大きい場合（ステップＳ１００３においてｙｅｓ）、システム制御部５１は、このオブジェクトサイズの４分１のデータサイズが閾値ＴＨより大きいか否かの判定を行う（ステップＳ１００５）。

Ｎ番目のオブジェクトサイズの４分の１のデータサイズが閾値ＴＨより大きくない場合（ステップＳ１００５においてｎｏ）、システム制御部５１は、このＮ番目のオブジェクトを２分割する（ステップＳ１００４）。

また、Ｎ番目のオブジェクトサイズの４分の１のデータサイズが閾値ＴＨより大きい場合（ステップＳ１００５においてｙｅｓ）、システム制御部５１は、このＮ番目のオブジェクトを４分割する（ステップＳ１００６）。

上記のような分割処理が行われることにより１つのオブジェクトが分割される様子を図２１を参照して説明する。

例えば、１つのオブジェクトが２分割される場合、分割された２つのオブジェクトは、演算器群５３において実現された２つのグラフィック描画回路により並列処理される。また、例えば、１つのオブジェクトが４分割される場合、分割された４つのオブジェクトは、演算器群５３において実現された４つのグラフィック描画回路により並列処理される。

１０ 画像形成装置
１１ ＣＰＵ
１２ メモリ
１３ 記憶装置
１４ 通信インタフェース（ＩＦ）
１５ ユーザインタフェース（ＵＩ）装置
１６ スキャナ
１７ プリントエンジン
１８ 制御バス
２０ 端末装置
３０ ネットワーク
４０ 画像処理装置
４１ 画像処理プロセッサ
４２ 外部メモリ
５１ システム制御部
５２ 構成情報格納部
５３ 演算器群
５４ 高速バススイッチ
５５ バスインタフェース
５６ メモリインタフェース
６１〜６５ オブジェクト（描画要素）

Claims (5)

1. 複数の描画要素により構成された画像データ中の各描画要素に対する描画処理をそれぞれ行うための複数の描画回路の構成情報を記憶する記憶手段と、
   複数の演算器と、前記複数の演算器を組み合わせて特定の画像処理機能を実現するための構成情報を事前に格納しておくための格納手段と、入力された指示に応じて前記記憶手段に記憶されている複数の描画回路の構成情報の中から必要な描画回路の構成情報を読み出して前記格納手段に格納させ、前記格納手段に格納されている構成情報に基づいて前記複数の演算器を再構成することにより要求された画像処理機能が前記複数の演算器により実現されるよう制御する制御手段とを備えた画像処理デバイスとを備え、
   前記制御手段は、画像データ中において第１の描画要素に設定された領域と第２の描画要素に設定された領域とが重なっておらず、前記第１の描画要素または前記第２の描画要素のデータ量が予め設定された値よりも小さい場合、前記第１および第２の描画要素の描画処理を行うための複数の描画回路の構成情報を前記記憶手段から読み出して前記格納手段に格納させ、前記第１および第２の描画要素の描画処理を行うための複数の描画回路が前記複数の演算器により同時に実現されるよう制御する画像処理装置。
2. 前記制御手段は、前記格納手段に格納しようとする複数の描画回路の構成情報が既に格納手段に格納されている場合、格納されている複数の描画回路の構成情報に基づいて前記複数の演算器を再構成させて要求された画像処理機能が前記複数の演算器により実現されるよう制御する請求項１記載の画像処理装置。
3. 前記制御手段は、前記格納手段に格納しようとする複数の描画回路の構成情報が格納手段に格納されていない場合、描画処理が行われていない描画要素の中から、前記第１の描画要素に設定されている領域と重ならない領域が設定されており、描画処理に必要な描画回路の構成情報が既に格納手段に格納されている第３の描画要素を選択し、前記格納手段に既に格納されている構成情報に基づいて前記複数の演算器を再構成させて、描画処理を行う描画要素の順番を変更して前記第１および第３の描画要素に対する描画処理が実行されるよう制御する請求項１または２記載の画像処理装置。
4. 前記制御手段は、前記第１の描画要素のデータ量が予め設定されたデータ量よりも大きく、前記第１の描画要素の横幅のデータサイズが予め設定された閾値サイズよりも小さい場合、当該第１の描画要素を複数の描画要素に分割する請求項１から３のいずれか１項記載の画像処理装置。
5. 複数の描画要素により構成された画像データ中の各描画要素に対する描画処理をそれぞれ行うための複数の描画回路の構成情報を記憶する記憶手段と、
   複数の演算器と、前記複数の演算器を組み合わせて特定の画像処理機能を実現するための構成情報を事前に格納しておくための格納手段と、入力された指示に応じて前記記憶手段に記憶されている複数の描画回路の構成情報の中から必要な描画回路の構成情報を読み出して前記格納手段に格納させ、前記格納手段に格納されている構成情報に基づいて前記複数の演算器を再構成することにより要求された画像処理機能が前記複数の演算器により実現されるよう制御する制御手段とを備えた画像処理デバイスと、
   前記画像処理デバイスにより描画処理された画像データに基づいて画像を出力する出力手段とを備え、
   前記制御手段は、画像データ中において第１の描画要素に設定された領域と第２の描画要素に設定された領域とが重なっておらず、前記第１の描画要素または前記第２の描画要素のデータ量が予め設定された値よりも小さい場合、前記第１および第２の描画要素の描画処理を行うための複数の描画回路の構成情報を前記記憶手段から読み出して前記格納手段に格納させ、前記第１および第２の描画要素の描画処理を行うための複数の描画回路が前記複数の演算器により同時に実現されるよう制御する画像形成装置。

Images