JP5316269B2 - 画像処理装置、ハードウェアアクセラレータ及び画像処理方法 - Google Patents

画像処理装置、ハードウェアアクセラレータ及び画像処理方法 Download PDF

Info

Publication number
JP5316269B2
JP5316269B2 JP2009163222A JP2009163222A JP5316269B2 JP 5316269 B2 JP5316269 B2 JP 5316269B2 JP 2009163222 A JP2009163222 A JP 2009163222A JP 2009163222 A JP2009163222 A JP 2009163222A JP 5316269 B2 JP5316269 B2 JP 5316269B2
Authority
JP
Japan
Prior art keywords
hardware accelerator
data
areas
drawing area
comprehensive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009163222A
Other languages
English (en)
Other versions
JP2011016317A (ja
Inventor
博司 野川
文人 秋山
昌裕 小澤
純 黒木
貴久 松永
泰史 青山
邦和 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009163222A priority Critical patent/JP5316269B2/ja
Publication of JP2011016317A publication Critical patent/JP2011016317A/ja
Application granted granted Critical
Publication of JP5316269B2 publication Critical patent/JP5316269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、画像処理装置、ハードウェアアクセラレータ及び画像処理方法に関する。
近年、MFP(Multi Function Peripheral)やプリンタ等の画像形成装置に一層の低価格化が求められ、コストを低く抑えることを重視した製品の開発の必要性が高まっている。コストを低く抑えるための一手法として、画像形成装置に搭載するCPUを安価なものとする手法がある。しかし、安価なCPUは演算性能が低いので、単に安価なCPUを用いるのみでは、CPUの処理速度が低下することにより、画像形成装置の動作の低速化等、画像形成装置の性能低下を生じてしまう。
そこで、CPUの処理負荷を小さくする方法が考案されている。CPUの処理負荷を小さくする方法の一つとして、例えば、中間言語データから印字データを生成する処理(ラスタライズ処理)において、色及び濃度が同一である隣接した矩形領域を所定数まとめて多角形領域を作成することにより演算処理量の低減及びメモリ消費量の低減を図る技術がある(例えば特許文献1)。
特開2002−15330号公報
しかしながら、特許文献1に記載の技術では、CPUの処理負荷を十分に低減できなかった。なぜならば、演算処理量を低減させるための多角形領域を作成するためには、色及び濃度が同一である隣接した矩形領域が所定数存在することを条件とするため、該条件を満たさないラスタライズ処理の処理負荷を軽減することはできないためである。
一方、CPUの処理負荷を小さくする他の方法として、ラスタライズ処理等の画像処理の一部を専用のハードウェア(以下、専用のハードウェアを「ハードウェアアクセラレータ」と記載する)に行わせてCPUの処理負担を軽減することにより処理の高速化を実現する方法が考案されている。
しかしながら、単にCPUがソフトウェアで行っていた処理をハードウェアアクセラレータによる処理に置き換えるだけでは、処理の高速化やコストの低減を実現できない。
処理の高速化を実現できない理由としては、画像処理を行うとき、画像形成装置のメモリとハードウェアアクセラレータ内のローカルメモリとの間で大量のデータの入出力を伴うことにより、画像形成装置のメモリとハードウェアアクセラレータ内のローカルメモリとの間におけるデータ転送量が増大し、データ転送にかかる時間が長大化して処理速度が低下するためである。
コストの低減を図れない理由としては、前述の画像形成装置のメモリとハードウェアアクセラレータ内のローカルメモリとの間における大量のデータの入出力を行うために、ハードウェアアクセラレータ内のローカルメモリを大容量とする必要が生じるためである。大容量のローカルメモリを有するハードウェアアクセラレータは高価であり、ハードウェアアクセラレータを用いることによるコストの低減を相殺してしまう。
本発明の課題は、コストの低減と処理の高速化とを両立した画像処理を実現することである。
請求項1に記載の発明は、中間言語データに基づいて印刷用のデータを生成する画像処理装置であって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成する画像処理装置において、前記中間言語データを読み出して前記印刷用のデータを生成するための描画処理を行うハードウェアアクセラレータと、前記中間言語データ及び前記印刷用のデータを格納するメモリと、前記メモリにおける前記中間言語データのメモリアドレスを前記ハードウェアアクセラレータへ入力する制御部と、を備え、少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方は、前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成し、前記ハードウェアアクセラレータは、前記包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとにて前記メモリに転送し、少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方は、前記包括描画領域を生成する際に、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とする。
請求項に記載の発明は、請求項1記載の画像処理装置であって、前記中間言語データに基づいて、前記描画処理を行う範囲を示す描画領域を求め、複数の前記描画領域の相関に基づいて前記包括描画領域を生成する処理を前記ハードウェアアクセラレータのみが行うことを特徴とする。
請求項に記載の発明は、請求項1又は2に記載の画像処理装置であって、前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする。
請求項に記載の発明は、請求項1からのいずれか一項に記載の画像処理装置であって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする。
請求項に記載の発明は、請求項1からのいずれか一項に記載の画像処理装置であって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする。
請求項に記載の発明は、ハードウェアアクセラレータに対して外部に設けられたメモリに格納された中間言語データの、メモリアドレスに基づいて中間言語データを読み出して印刷用のデータを生成するための描画処理を行うハードウェアアクセラレータであって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成するハードウェアアクセラレータにおいて、前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成し、当該包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとに前記メモリに転送し、前記包括描画領域を生成する際に、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とする。
請求項に記載の発明は、請求項6に記載のハードウェアアクセラレータであって、前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする。
請求項に記載の発明は、請求項6又は7に記載のハードウェアアクセラレータであって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする。
請求項に記載の発明は、請求項6又は7に記載のハードウェアアクセラレータであって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする。
請求項10に記載の発明は、ハードウェアアクセラレータとメモリと制御部とを備え、中間言語データに基づいて印刷用のデータを生成する画像処理装置における画像処理方法であって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成する画像処理方法において、前記制御部が前記中間言語データが格納された前記メモリ上のメモリアドレスを前記ハードウェアアクセラレータへ入力する工程と、前記ハードウェアアクセラレータが、入力された前記メモリアドレスに基づいて前記中間言語データを読み出して前記印刷用のデータを生成するための描画処理を行う工程と、少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方が、前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成する生成工程と、前記ハードウェアアクセラレータが、前記包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとに前記メモリに転送する工程と、を含み、少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方が、前記生成工程において、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とする。
請求項11に記載の発明は、請求項10に記載の画像処理方法であって、前記中間言語データに基づいて、前記描画処理を行う範囲を示す描画領域を求め、複数の前記描画領域の相関に基づいて前記包括描画領域を生成する処理を前記ハードウェアアクセラレータのみが行うことを特徴とする。
請求項12に記載の発明は、請求項10又は11に記載の画像処理方法であって、前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする。
請求項13に記載の発明は、請求項10から12のいずれか一項に記載の画像処理方法であって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする。
請求項14に記載の発明は、請求項10から12のいずれか一項に記載の画像処理方法であって、前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする。
本発明によれば、コストの低減と処理の高速化とを両立した画像処理を実現することができる。
本発明による画像処理装置を有する画像形成装置を含むネットワーク構成図である。 コンピュータの主要構成を示すブロック図である。 画像形成装置の主要構成を示すブロック図である。 画像形成装置による画像処理の工程及び機能の一例を示す機能ブロック図である。 ハードウェアアクセラレータがDLデータ及び印字データのうち描画領域Fに対応する部分をメモリからローカルメモリへコピーする処理を示す概念説明図である。 ハードウェアアクセラレータがDLデータに基づくオブジェクトを描画する処理を示す概念説明図である。 ハードウェアアクセラレータから出力された描画領域のデータがメモリの印字データへ反映される処理を示す概念説明図である。 1バンド分の描画内容の一例を示す説明図である。 図8に示す描画内容を示すDLデータに基づいて求められた描画領域の一例を示す説明図である。 ラスタライズ処理におけるハードウェアアクセラレータの処理の流れを示すフローチャートである。 図10のステップS4に示す、最適な描画領域を求める処理の流れを示すフローチャートである。
以下、図を参照して本発明の実施の形態の例を詳細に説明する。
図1は、本発明による画像処理装置を有する画像形成装置1を含むネットワーク構成図である。
画像形成装置1、1、1は、回線3を介してコンピュータ2、2と通信可能に接続されている。
回線3は、画像形成装置1、1、1及びコンピュータ2、2によるネットワークを構成する。回線3は、コンピュータ2、2及び画像形成装置1、1、1を通信可能に接続するものであればその形態を問わない。例えば、回線3は、イーサネット(登録商標)、同軸ケーブル、光ファイバー等の有線接続回線や、無線通信を実現するための各種規格等、そのいずれか又は複数の組み合わせによってよい。また、回線3は、LAN(Local Area Network)、インターネット、その他のネットワーク規模を問わない。
図2は、コンピュータ2の主要構成を示すブロック図である。
コンピュータ2、2はそれぞれ、CPU11、RAM12、ROM13、ストレージデバイス14、入力インタフェース(I/F)15、出力I/F16及び通信装置17を有する。CPU11、RAM12、ROM13、ストレージデバイス14、入力インタフェース(I/F)15、出力I/F16及び通信装置17は、バス20により接続される。
CPU11は、ROM13又はストレージデバイス14から処理内容に応じたプログラム、データ等を読み出して処理し、コンピュータ2の各種処理及びコンピュータ2の各部の動作制御を行う。
RAM12は、CPU11が行う処理において読み出すプログラム、データ等を記憶すると共に処理によって生成されたデータやパラメータ等を記憶する一次記憶装置として機能する。
ROM13は、CPU11によって読み出されるプログラム、データ等を書き換え不可能な状態で記憶する。
ストレージデバイス14は、例えばハードディスクやフラッシュメモリ等であり、CPU11によって読み出されるプログラム、データ等を書き換え可能な状態で記憶する。
入力I/F15は、外部入力装置18等の入力装置による入力を受け付けるインタフェースである。外部入力装置18は、例えばキーボードやマウス等であり、ユーザの手動操作により入力指示が行われる。
出力I/F16は、外部出力装置19等の出力装置に対する出力を行うインタフェースである。外部出力装置19は、例えばCRTや液晶ディスプレイ等の表示装置等であり、CPU11の処理結果に基づいた出力画面を表示する。
通信装置17は、コンピュータ2を外部の通信回線(例えば回線3)と接続し、外部の機器との通信を可能とする。通信装置17は、例えばNIC(Network Interface Card)等であり、通信回線の種類に応じた接続を可能とする装置を用いることができる。
図3は、画像形成装置1の主要構成を示すブロック図である。図1に示す画像形成装置1、1、1は全て同じ構成によるので、以下一つの画像形成装置1について説明する。
画像形成装置1は、CPU21、RAM22、ROM23、ストレージデバイス24、入力I/F25、画像印刷部26、通信装置27及びハードウェアアクセラレータ28を備える。CPU21、RAM22、ROM23、ストレージデバイス24、入力I/F25、画像印刷部26、通信装置27及びハードウェアアクセラレータ28は、バス30により接続される。
CPU21は、ROM23又はストレージデバイス24から処理内容に応じたプログラム、データ等を読み出して処理し、画像形成装置1の各種処理及び画像形成装置1の各部の動作制御を行う。
RAM22は、CPU21が行う処理において読み出すプログラム、データ等を記憶すると共に処理によって生成されたデータやパラメータ等を記憶する一次記憶装置として機能する。
ROM23は、CPU21によって読み出されるプログラム、データ等を書き換え不可能な状態で記憶する。
ストレージデバイス24は、例えばハードディスクやフラッシュメモリ等であり、CPU21によって読み出されるプログラム、データ等を書き換え可能な状態で記憶する。
入力I/F25は、外部入力装置29等の入力装置による入力を受け付けるインタフェースである。外部入力装置29は、例えばタッチパネルディスプレイを有する入力パネル等であり、ユーザの手動操作により入力指示が行われる。
画像印刷部26は、後述する印字データ62に基づいて紙等の印刷媒体に対して画像を形成するエンジンである。
通信装置27は、画像形成装置1を外部の通信回線(例えば回線3)と接続し、外部の機器との通信を可能とする。通信装置27は、例えばNIC(Network Interface Card)等であり、通信回線の種類に応じた接続を可能とする装置を用いることができる。
ハードウェアアクセラレータ28は、描画処理を行うためのDSP(Digital Signal Processor)である。ハードウェアアクセラレータ28は、例えばASIC(Application Specific Integrated Circuit)等であり、本実施形態のハードウェアアクセラレータ28は描画処理を行う専用のハードウェアである。ハードウェアアクセラレータ28が行う描画処理については後述する。
ハードウェアアクセラレータ28は、ローカルメモリ28Aを有する。ハードウェアアクセラレータ28は、データの読み出しや描画処理において、ローカルメモリ28Aの記憶領域を用いて処理を行う。
ハードウェアアクセラレータ28は、画像形成装置1に対して着脱可能に設けられる。図3に示すハードウェアアクセラレータ28は一つであるが、複数のハードウェアアクセラレータ28を一つの画像形成装置1に対して設けることもできる。複数のハードウェアアクセラレータ28を一つの画像形成装置1に対して設けた場合、複数のハードウェアアクセラレータ28で処理を分担することができる。
次に、画像形成装置1による画像処理について説明する。
図4は、画像形成装置1による画像処理の工程及び機能の一例を示す機能ブロック図である。
まず、コンピュータ2からプリントジョブが送信される(図4の31)。
プリントジョブはネットワーク50を介して転送され、画像形成装置1のネットワーク受信処理部51によって受信される(図4の32)。ネットワーク50は、回線3によるコンピュータ2と画像形成装置1との通信接続により構築される。ネットワーク受信処理部51は、画像形成装置1の通信装置27による機能である。
ネットワーク受信処理部51によって受信されたプリントジョブは、解析処理部52に対して入力され(図4の33)、解析処理部52によって解析処理を施される。解析処理では、プリントジョブに含まれるページ記述言語(page description language、以下「PDL」と記載する)に基づいて中間言語データ(例えば本実施形態におけるDLデータ61等)を生成する。解析処理部52は、CPU21が解析処理を行うためのプログラム、データ等をROM23又はストレージデバイス24から読み出して実行、処理することによって機能する。
解析処理部52は、解析処理によって生成したDLデータ61をメモリ54へ格納する(図4の34)。本実施形態におけるメモリ54は、RAM22の記憶領域を指す。
メモリ54に1ページ分の印刷内容に対応した分のDLデータ61が格納されると、解析処理部52による処理から描画処理部53による処理へと移行する(図4の35)。描画処理部53は、DLデータ61に基づいてラスタライズ処理を行う。描画処理部53は、CPU21がラスタライズ処理を行うためのプログラム、データ等をROM23又はストレージデバイス24から読み出して実行、処理することによって機能する。なお、1ページ分の印刷内容とは、例えば所定サイズ(例えばA4)の用紙1ページ分の印刷内容等を指す。
ラスタライズ処理では、DLデータ61に基づいて印字データ62が生成される。具体的には、ラスタライズ処理では、所定範囲の描画領域に対して、DLデータ61に基づくオブジェクトの描画処理が行われることにより印字データ62が生成される。印字データ62は、それ以上の加工や処理を要することなく画像印刷部26による印刷出力を可能とする印刷用のビットマップデータ、或いはこのビットマップデータを圧縮した圧縮ビットマップデータである。
本実施形態において、DL61データに基づく描画処理は、ハードウェアアクセラレータ28によって行われる。なお、所定範囲の描画領域とは、例えば所定サイズ(例えばA4)の用紙1ページ分を複数のバンド単位で区切った場合の1バンド分の描画領域等を指す。
ラスタライズ処理において、描画処理部53は、ラスタライズ処理の対象となるDLデータ61のメモリアドレスを取得してハードウェアアクセラレータ28へ入力する(図4の36)。ハードウェアアクセラレータ28は、入力されたメモリアドレスに基づいてDLデータ61を読み出し(図4の37)、読み出したDLデータ61に基づいて描画処理を行う。描画処理結果を反映したデータは、ハードウェアアクセラレータ28から描画処理部53へ入力される(図4の38)。描画処理部53は、ハードウェアアクセラレータ28から入力されたデータをメモリ54へ格納し、印字データ62を生成する(図4の39)。
メモリ54に格納された印字データ62は、画像印刷部26へ入力され(図4の40)、印刷出力される(図4の41)。印字データ62の印刷出力が終了すると、印刷出力された内容に対応する印字データ62及びDLデータ61がメモリ54から削除される。
プリントジョブによる印刷内容が複数ページに亘る場合、ページ数に応じて解析処理以降の処理が繰り返される。
このように、画像形成装置1のCPU21は、ROM23又はストレージデバイス24から処理内容に応じたプログラム、データ等を読み出して実行、処理することにより、前述の解析処理部52及び描画処理部53として機能する。即ち、CPU21、RAM22ならびにROM23、ストレージデバイス24又はその両方は、協働により、画像処理装置として機能する。
なお、図4及び上述の画像処理の流れは概要を示すものであり、実際には異なってもよい。例えば、複数ページの渡る印刷の場合、あるページのラスタライズ処理以降の処理とラスタライズ処理以降の処理が行われているページ以降のページの解析処理とが並列して行われてもよい。
次に、ハードウェアアクセラレータ28による描画処理について説明する。
図5及至図7は、ハードウェアアクセラレータ28による描画処理の仕組みを示す概念説明図である。
図5は、ハードウェアアクセラレータ28がDLデータ61及び印字データ62のうち描画領域Fに対応する部分をメモリ54からローカルメモリ28Aへコピーする処理を示す概念説明図である。
図6は、ハードウェアアクセラレータ28がDLデータ61に基づくオブジェクト81、82を描画する処理を示す概念説明図である。
図7は、ハードウェアアクセラレータ28から出力された描画領域Fのデータがメモリ54の印字データ62へ反映される処理を示す概念説明図である。
図5及至図7では、描画処理部53の記載を省略している。図5及至図7では、DLデータ61を「DL」と記載している。
ハードウェアアクセラレータ28は、描画処理部53から入力されたメモリアドレスに基づいてDLデータ61を読み出し、メモリ54からローカルメモリ28Aへコピーする(図5の71)。
ハードウェアアクセラレータ28は、ローカルメモリ28AへコピーしたDLデータ61に基づいて各DLデータのオブジェクトを描画するための描画領域(例えば図5に示す描画領域F)を求める(図5の72)。そして、ハードウェアアクセラレータ28は、メモリ54に格納された描画領域のうち、求めた描画領域Fに対応する部分をコピーする(図5の73)。
ラスタライズ処理において、描画処理部53は、所定範囲(例えば1バンド分)の描画領域に対応する印字データ62をメモリ54にあらかじめ格納し、管理する。ハードウェアアクセラレータ28は、DLデータに基づいて描画領域を求めると、メモリ54において格納、管理されている印字データ62のうち描画領域に対応する部分をコピーする。
図5に示す描画領域Fはあくまで一例である。読み出したDLデータに基づいて描画領域を求める処理においては、メモリ54とローカルメモリ28Aとの間のデータ転送量を必要最低限とするための最適な描画領域を求める処理として、複数の描画領域を一の描画領域として処理するか否かを決定する処理を経る。その詳細は後述する。
描画領域のコピー後、ハードウェアアクセラレータ28は、図6に示すように、DLデータ61に基づくオブジェクト(例えば図6のオブジェクト81、82等)をコピーした描画領域上に描画する(図6の74、75)。
オブジェクトの描画後、ハードウェアアクセラレータ28は、図7に示すように、描画を完了した描画領域のデータを出力する。出力された描画領域Fのデータは描画処理部53へ入力され、描画処理部53によってメモリ54の印字データ62へ反映される(図7の76)。
次に、読み出したDLデータに基づいて描画領域を求める処理の詳細について、図8及び図9を用いて説明する。
図8は、1バンド分の描画内容の一例を示す説明図である。
図9は、図8に示す描画内容を示すDLデータ61に基づいて求められた描画領域の一例を示す説明図である。
バンドは、所定の一方向に沿った画素の列(ライン)を複数並べて組み合わせることにより構成される。本実施形態では、図8及び図9に示す描画内容の横方向に沿ったラインを縦方向に複数並べて組み合わせることにより1バンド分の描画内容を構成する。
ハードウェアアクセラレータ28は、まず、描画内容を構成するオブジェクトに対応する描画領域を求める。例えば、図8に示すようなオブジェクト81〜93の各々について、各オブジェクトを内包するために最低限必要な範囲を含む矩形領域(例えば図8に示す矩形の描画領域E1〜13等)を求める。各オブジェクトはそれぞれ個別のDLデータ61により描画される。
ハードウェアアクセラレータ28は、同一ライン上に所定の数(以下「所定の数N」と記載する)以上の描画領域がある場合、隣接する描画領域の相関に基づいて当該隣接する二の描画領域を個別に扱うか否かを決定する。隣接する二の描画領域を個別に扱わない場合、ハードウェアアクセラレータ28は、当該二の描画領域の統合又は当該二の描画領域を包括する包括描画領域の生成を行う。
本実施形態では、同一ライン上に2以上のオブジェクトがある場合、同一ライン上において隣接する二の描画領域の分断の有無及び分断された複数の描画領域間の距離に基づいて隣接する二のオブジェクトを個別に扱うか否かが決定される。
ハードウェアアクセラレータ28は、描画領域の一部又は全部が重なる複数の描画領域を統合する。
例えば、図8に示すオブジェクト81の描画領域E1とオブジェクト82の描画領域E2は互いの一部分において重なるよう配置されている。ハードウェアアクセラレータ28は、このような描画領域の一部又は全部が重なる複数の描画領域を統合する。その結果、図9に示す描画領域Fのように、複数のオブジェクトの描画領域を含む一の包括描画領域が生成される。
これによって、重複する描画領域を個別に処理する場合に比して、重複部分の処理を一括して行うことができ、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。例えば、ハードウェアアクセラレータ28は、メモリ54において格納、管理されている印字データのうち描画領域に対応する部分をコピーする。このとき、仮に重複する描画領域を個別に処理する場合、重複箇所を2回以上コピーすることになるが、描画領域の一部又は全部が重なる複数の描画領域を統合することで、重複箇所を複数回コピーする必要がなくなる。
ハードウェアアクセラレータ28は、分断された複数の描画領域間の距離が所定の距離(以下「所定の距離L」と記載する)以下であった場合に分断された複数の描画領域を包括する新たな描画領域を生成する。
例えば、図8に示すオブジェクト84〜93は、それぞれ他のオブジェクトの描画領域から分断された個別の描画領域E4〜E13を有している。このとき、オブジェクト84〜93について、隣接する描画領域間の距離(図8に示す距離L1〜L9)は全て所定の距離L以下である。ハードウェアアクセラレータ28は、このような隣接する描画領域間の距離が所定の距離L以下である複数の描画領域を包括する新たな描画領域を生成する。その結果、図9に示す描画領域F3のように、複数のオブジェクトの描画領域を含む一の包括描画領域が生成される。
これによって、包括描画領域に包括される複数の描画領域を個々に処理する場合に比して、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。
仮に新たな包括描画領域に包括される複数の描画領域を個々に処理する場合、それぞれの描画領域についてメモリ54において格納、管理されている印字データ62のうち描画領域に対応する部分をコピーする処理や、描画処理を完了した描画領域をローカルメモリ28Aからメモリ54に書き戻す処理等を行うこととなる。このとき、個々のコピー命令や書き戻し命令に伴うオーバーヘッドの累計が膨大となることにより、オーバーヘッドの処理時間の累積が膨大となり、データ転送に要する時間が長くなってしまう場合がある。これに対して、複数の描画領域を包括する包括描画領域を一の描画処理単位とすることで、個々のコピー命令や書き戻し命令に伴うオーバーヘッドを大幅に削減することができる。つまり、包括描画領域に包括される個々の描画領域間に含まれる描画処理に関係のない範囲を含むことにより増加したデータ量を転送するのに要する時間よりも、個々のコピー命令や書き戻し命令に伴うオーバーヘッドにより増加する処理時間を含めたデータ転送時間の方が大きくなる場合、複数の描画領域を包括する包括描画領域を生成することでメモリ54とローカルメモリ28A間のデータ転送量を低減させることができる。
所定の距離Lは、包括描画領域に包括される個々の描画領域間に含まれる描画処理に関係のない範囲のデータ量が個々のコピー命令や書き戻し命令に伴うオーバーヘッドによるデータ転送量よりも小さくなる範囲内で設定されることが望ましい。
一方、図8に示すオブジェクト82の描画領域E2とオブジェクト83の描画領域E3とは分断されており、かつ、互いの描画領域間の距離L10が所定の距離Lを越えている。ハードウェアアクセラレータ28は、このような隣接する描画領域間の距離が所定の距離Lを超える複数の描画領域を個別の描画領域として処理する。その結果、図9に示す描画領域F、F2のように、同一ライン上において複数の描画領域が生成される。
本実施形態では、分断された描画領域が三以上である場合、まず、ライン上で最も左に位置する描画領域と、その描画領域に隣接する描画領域との間の距離に基づいて一の包括描画領域とするか個々の描画領域とするかを決定する。その後、ライン上で最も左に位置する描画領域に隣接する描画領域と、その描画領域に隣接する描画領域との間の距離に基づいて一の包括描画領域とするか個々の描画領域とするかを決定する。以降、ライン上で最も右の描画領域について一の包括描画領域とするか個々の描画領域とするかを決定するまで同様の処理を繰り返す。
分断された二の描画領域を一の包括描画領域として処理する場合、分断された二の描画領域のうち、ライン上において左側に位置する描画領域のライン上における左端(以下「左点」と記載する)から、ライン上において右側に位置する描画領域のライン上における右端(以下「右点」と記載する)までの領域を新たな一の包括描画領域とする。
分断された三以上の描画領域を一の包括描画領域として処理する場合、まず、ライン上において最も左に位置する描画領域と、その描画領域に隣接する描画領域とを一の包括描画領域とする処理を行う。その後、ライン上において最も左に位置する描画領域とその描画領域に隣接する描画領域とを統合した描画領域と、その描画領域に隣接する描画領域とを一の包括描画領域とする処理を行う。以降、一の包括描画領域として処理する描画領域のうちライン上で最も右の描画領域を統合するまで同様の処理を繰り返す。
所定の距離Lは、描画領域間の距離の基準となる数値及び単位であればなんでもよい。所定の距離Lとして、例えば、所定数の画素や、一ラインの長手方向(幅)の画素数に対する割合等が挙げられる。本実施形態では、所定の距離Lとして、所定数の画素(例えば50[ピクセル]等)を用いる。
次に、ラスタライズ処理におけるハードウェアアクセラレータ28の処理の流れについて図10及び図11のフローチャートを用いて説明する。
図10は、ラスタライズ処理におけるハードウェアアクセラレータ28の処理の流れを示すフローチャートである。
まず、ハードウェアアクセラレータ28は、描画処理部53から入力されたメモリアドレスに基づいてDLデータ61をローカルメモリ28Aにコピーする(ステップS1)。次に、ハードウェアアクセラレータ28は、ステップS1においてローカルメモリ28Aにコピーした全てのDLデータ61について、各DLデータ61に基づくオブジェクトを描画するための矩形の描画領域を求める(ステップS2)。
次に、ハードウェアアクセラレータ28は、ステップS2において求めた矩形の描画領域の重なりに基づいて最低限必要な描画領域を求める(ステップS3)。
ステップS3では、例えば図8に示すオブジェクト71の描画領域E1とオブジェクト72の描画領域E2のように、複数のオブジェクトの描画領域が重複している場合に重複している描画領域を含む最低限必要な描画領域(例えば図9に示す描画領域F等)を求める処理を行う。
次に、ハードウェアアクセラレータ28は、最適な描画領域を求める処理を行う(ステップS4)。
図11は、図10のステップS4に示す、最適な描画領域を求める処理の流れを示すフローチャートである。
まず、ハードウェアアクセラレータ28は、処理対象となるライン上に所定の数N以上の分断された描画領域があるか否かを判定する(ステップS11)。本実施形態では、所定の数N=2である。所定の数Nは2に限らず、任意の値を設定することができる。
ステップS11において、ライン上に所定の数N以上の分断された描画領域がない場合(ステップS11:NO)、ハードウェアアクセラレータ28は、図10のステップS3以前で求めた最低限必要な描画領域を採用する(ステップS12)。
ステップS11において、ライン上に所定の数N以上の分断された描画領域がある場合(ステップS11:YES)、ハードウェアアクセラレータ28は、隣接する描画領域間の距離が所定の距離L以下であるか否かを判定する(ステップS13)。隣接する描画領域間の距離が所定の距離L以下である場合(ステップS13:YES)、ハードウェアアクセラレータ28は、隣接する描画領域のうちライン上において左側の描画領域の左点からライン上において右側の描画領域の右点までの領域を新たな一の包括描画領域とする(ステップS14)。
ステップS13において、隣接する描画領域間の距離が所定の距離L以下でない場合(ステップS13:NO)、ハードウェアアクセラレータ28は、隣接する描画領域のそれぞれについて、図10のステップS3以前で求めた最低限必要な描画領域を採用する(ステップS15)。
ステップS14又はステップS15の処理後、ハードウェアアクセラレータ28は、処理対象となるライン上の全ての分断された描画領域間の距離をチェックしたか否かを判定する(ステップS16)。全ての分断された描画領域間の距離をチェックしていない場合(ステップS16:NO)、ステップS13の処理に戻り、ハードウェアアクセラレータ28はチェックしていない描画領域間の距離について判定を行う。
ステップS12の処理後又はステップS16において処理対象となるライン上の全ての分断された描画領域間の距離をチェックした場合(ステップS16:YES)、ハードウェアアクセラレータ28は、一バンドを構成する全てのラインについて分断された描画領域の有無及び分断された描画領域間の距離に基づく描画領域のチェックを完了したか否かを判定する(ステップS17)。描画領域のチェックを完了していない場合(ステップS17:NO)、ステップS11の処理に戻り、ハードウェアアクセラレータ28は未処理のラインについて処理を行う。描画領域のチェックを完了した場合(ステップS17:YES)、ハードウェアアクセラレータ28は最適な描画領域を求める処理を終了する。
図10のステップS4、即ち図11に示す最適な描画領域を求める処理の終了後、ハードウェアアクセラレータ28は、メモリ54に格納された描画領域のうち、ステップS4までに求めた描画領域に対応する部分をメモリ54からローカルメモリ28Aへコピーする(ステップS5)。次に、ハードウェアアクセラレータ28は、ステップS5でコピーした描画領域上にDLデータ61に基づくオブジェクトを描画する(ステップS6)。次に、ハードウェアアクセラレータ28は、ステップS6の描画処理を完了した描画領域のデータを出力する(ステップS7)。
ステップS7の処理後、ハードウェアアクセラレータ28は、描画処理部53から入力されたメモリアドレスに対応する全てのDLデータ61について描画処理を完了したか否かを判定する(ステップS8)。描画処理部53から入力されたメモリアドレスに対応する全てのDLデータ61について描画処理を完了していない場合(ステップS8:NO)、ステップS1の処理に戻り、ハードウェアアクセラレータ28は、描画処理を完了していないDLデータ61の描画処理を行う。
ステップS8において、描画処理部53から入力されたメモリアドレスに対応する全てのDLデータ61について描画処理を完了した場合(ステップS8:YES)、ハードウェアアクセラレータ28は処理を終了する。
本実施形態によれば、ハードウェアアクセラレータ28は、描画領域の相関に基づいて複数の描画領域を包括する包括描画領域を生成する。つまり、複数の描画領域を包括する包括描画領域を生成することによってメモリ54とローカルメモリ28Aとの間のデータ転送量を低減させることができる場合に複数の描画領域を包括する包括描画領域を生成する。これによって、メモリ54とローカルメモリ28Aとの間のデータ転送量を低減させることができ、ハードウェアアクセラレータ28による描画処理に伴うデータ転送時間を短縮することができるので、従来に比してハードウェアアクセラレータ28による描画処理を高速化することができる。したがって、ハードウェアアクセラレータの採用によるコストの低減と、ハードウェアアクセラレータによる描画処理の高速化と、を両立した画像処理を実現することができる。
さらに、ハードウェアアクセラレータ28は、描画領域の一部又は全部が重なる複数の描画領域を統合する。これによって、重複する描画領域を個別に処理する場合に比して、重複部分の処理を一括して行うことができ、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。これによって、ハードウェアアクセラレータ28による描画処理に伴うデータ転送時間をより短縮することができ、ハードウェアアクセラレータによる描画処理の高速化を実現することができる。
さらに、複数の描画領域の分断の有無に基づいて包括描画領域を生成する。これによって、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。
例えば、複数の描画領域が分断していない、即ち重複していたり連続していたりする場合には、当該複数の描画領域を一括して処理するために複数の描画領域を包括する包括描画領域とすることで、個々の描画領域のコピー命令や書き戻し命令に伴うオーバーヘッドを低減させることができる。
さらに、分断された複数の描画領域間の距離に基づいて包括描画領域を生成する。これによって、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。
例えば、複数の描画領域間の距離が大きく離れているにも関らず複数の描画領域を包括する包括描画領域とした場合、複数の描画領域間の不要な描画領域をもローカルメモリ28Aに記憶しなければならなくなる。そこで、このような場合には、複数の描画領域を個々の描画領域として処理することにより、ローカルメモリ28Aに要求される記憶容量を必要最低限とすることができる。
さらに、ハードウェアアクセラレータ28は、隣接する描画領域間の距離が所定の距離L以下である複数の描画領域を包括する包括描画領域を生成する。新たな描画領域に包括される個々の描画領域間に含まれる描画処理に関係のない範囲のデータを転送するのに要する時間よりも、個々のコピー命令や書き戻し命令に伴うオーバーヘッドにより増加した処理時間を含めたデータ転送時間の方が大きくなる場合、複数の描画領域を包括する包括描画領域を生成することでメモリ54とローカルメモリ28A間のデータ転送量を低減させることができる。これによって、包括描画領域に包括される複数の描画領域を個々に処理する場合に比して、メモリ54とローカルメモリ28A間のデータ転送を効率化することができる。これによって、ハードウェアアクセラレータ28による描画処理に伴うデータ転送時間をより短縮することができ、ハードウェアアクセラレータによる描画処理の高速化を実現することができる。
さらに、包括描画領域の生成に関する処理は、ハードウェアアクセラレータ28が行う。このため、メモリ54とローカルメモリ28Aとの間のデータ転送量低減のための処理の負荷をCPU21に掛けることがない。これによって、ハードウェアアクセラレータの導入によるCPUの処理負荷軽減の効果をより一層大きくすることができる。
さらに、ハードウェアアクセラレータ28による描画処理はバンド単位即ち複数ライン単位であるので、ライン単位で描画処理を行う場合に比して大きな描画領域を一度に処理することができ、ライン単位の小さな描画領域単位で描画処理を行う場合に比して個々のコピー命令や書き戻し命令に伴うオーバーヘッドによるデータ転送量の増大を低減させることができ、ハードウェアアクセラレータ28による描画処理に伴うデータ転送時間をより短縮することができ、ハードウェアアクセラレータによる描画処理の高速化を実現することができる。
なお、本発明の実施の形態は、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
例えば、前述の実施形態は、画像形成装置1の構成に含まれるCPUがROMやストレージデバイスからソフトウェアを読み出して実行処理することで画像処理装置として機能しているが、画像形成装置から独立した画像処理装置を個別に設けてもよい。
前述の実施形態では、DLデータに基づく印字データの生成はバンド単位即ち複数のライン単位であるが、ライン単位でもよい。
ライン単位で描画処理を行う場合、ローカルメモリ28Aの記憶容量は一ライン上に存在するオブジェクト分のDLデータ61及び一ライン分の描画領域をコピー、格納するための容量があればよく、バンド単位で描画処理を行う場合に比して大幅に少なく済む。このため、ライン単位で描画処理を行う場合、バンド単位で描画処理を行う場合に比してローカルメモリ28Aの記憶容量を小さく済ませることができ、ハードウェアアクセラレータ28のコストをより低減させることができる。
複数の描画領域を包括する描画領域の生成処理は、ハードウェアアクセラレータではなく画像処理装置の制御部(例えば前述の実施形態におけるCPU21等)が行ってもよいし、描画領域の決定に関る処理をハードウェアアクセラレータと制御部の協働により行ってもよい。
メモリは、RAMの記憶領域に限らない。例えば、ストレージデバイスの記憶領域を仮想メモリとして扱い、当該仮想メモリを用いるようにしてもよい。
21 CPU
22 RAM
23 ROM
24 ストレージデバイス
28 ハードウェアアクセラレータ
61 DLデータ
62 印字データ

Claims (14)

  1. 中間言語データに基づいて印刷用のデータを生成する画像処理装置であって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成する画像処理装置において、
    前記中間言語データを読み出して前記印刷用のデータを生成するための描画処理を行うハードウェアアクセラレータと、
    前記中間言語データ及び前記印刷用のデータを格納するメモリと、
    前記メモリにおける前記中間言語データのメモリアドレスを前記ハードウェアアクセラレータへ入力する制御部と、を備え、
    少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方は、前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成し、
    前記ハードウェアアクセラレータは、前記包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとに前記メモリに転送し、
    少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方は、前記包括描画領域を生成する際に、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とする画像処理装置。
  2. 前記中間言語データに基づいて、前記描画処理を行う範囲を示す描画領域を求め、複数の前記描画領域の相関に基づいて前記包括描画領域を生成する処理を前記ハードウェアアクセラレータのみが行うことを特徴とする請求項1に記載の画像処理装置。
  3. 前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする請求項1又は2に記載の画像処理装置。
  4. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする請求項1から3のいずれか一項に記載の画像処理装置。
  5. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする請求項1から3のいずれか一項に記載の画像処理装置。
  6. ハードウェアアクセラレータに対して外部に設けられたメモリに格納された中間言語データの、メモリアドレスに基づいて中間言語データを読み出して印刷用のデータを生成するための描画処理を行うハードウェアアクセラレータであって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成するハードウェアアクセラレータにおいて、
    前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成し、当該包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとに前記メモリに転送し、前記包括描画領域を生成する際に、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とするハードウェアアクセラレータ。
  7. 前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする請求項6に記載のハードウェアアクセラレータ。
  8. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする請求項6又は7に記載のハードウェアアクセラレータ。
  9. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする請求項6又は7に記載のハードウェアアクセラレータ。
  10. ハードウェアアクセラレータとメモリと制御部とを備え、中間言語データに基づいて印刷用のデータを生成する画像処理装置における画像処理方法であって、1ページ分の画像を第1の方向に沿って複数のバンドに区切り、バンド単位で印刷用のデータを生成する画像処理方法において、
    前記制御部が前記中間言語データが格納された前記メモリ上のメモリアドレスを前記ハードウェアアクセラレータへ入力する工程と、
    前記ハードウェアアクセラレータが、入力された前記メモリアドレスに基づいて前記中間言語データを読み出して前記印刷用のデータを生成するための描画処理を行う工程と、
    少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方が、前記中間言語データに基づいて、前記描画処理を行う範囲に対応する描画領域を求め、複数の前記描画領域の相関に基づいて複数の前記描画領域を包括する包括描画領域を生成する生成工程と、
    前記ハードウェアアクセラレータが、前記包括描画領域ごとに印刷用のデータを生成し、当該生成した印刷用のデータを前記包括描画領域ごとに前記メモリに転送する工程と、を含み、
    少なくとも前記ハードウェアアクセラレータ又は前記制御部のいずれか一方が、前記生成工程において、前記描画領域の一部又は全部が重なる複数の前記描画領域を統合するとともに、前記第1の方向に沿った複数の前記描画領域の分断の有無は判断せずに前記第1の方向とは異なる第2の方向に沿った複数の前記描画領域の分断の有無を判断し、当該分断された複数の前記描画領域間の、前記第2の方向に沿った距離が所定の距離以下であった場合に分断された複数の前記描画領域を包括する前記包括描画領域を生成することを特徴とする画像処理方法。
  11. 前記中間言語データに基づいて、前記描画処理を行う範囲を示す描画領域を求め、複数の前記描画領域の相関に基づいて前記包括描画領域を生成する処理を前記ハードウェアアクセラレータのみが行うことを特徴とする請求項10に記載の画像処理方法。
  12. 前記描画領域は、前記描画処理を行うために最低限必要な範囲を含む矩形領域であることを特徴とする請求項10又は11に記載の画像処理方法。
  13. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿った複数ライン単位であることを特徴とする請求項10から12のいずれか一項に記載の画像処理方法。
  14. 前記ハードウェアアクセラレータによる前記描画処理は前記第2の方向に沿ったライン単位であることを特徴とする請求項10から12のいずれか一項に記載の画像処理方法。
JP2009163222A 2009-07-10 2009-07-10 画像処理装置、ハードウェアアクセラレータ及び画像処理方法 Expired - Fee Related JP5316269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009163222A JP5316269B2 (ja) 2009-07-10 2009-07-10 画像処理装置、ハードウェアアクセラレータ及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009163222A JP5316269B2 (ja) 2009-07-10 2009-07-10 画像処理装置、ハードウェアアクセラレータ及び画像処理方法

Publications (2)

Publication Number Publication Date
JP2011016317A JP2011016317A (ja) 2011-01-27
JP5316269B2 true JP5316269B2 (ja) 2013-10-16

Family

ID=43594496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163222A Expired - Fee Related JP5316269B2 (ja) 2009-07-10 2009-07-10 画像処理装置、ハードウェアアクセラレータ及び画像処理方法

Country Status (1)

Country Link
JP (1) JP5316269B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260801A (ja) * 1997-03-19 1998-09-29 Hitachi Ltd 情報処理装置および情報処理方法
JP2006166224A (ja) * 2004-12-09 2006-06-22 Canon Inc 版ずれ補正制御方法及びその装置、ならびにそれらを記憶する記憶媒体
JP4614389B2 (ja) * 2005-05-27 2011-01-19 キヤノン株式会社 画像形成装置、印刷装置、表示装置、描画処理方法、及びプログラム
JP4646703B2 (ja) * 2005-05-30 2011-03-09 キヤノン株式会社 画像処理装置及びその制御方法、プログラム
JP4471386B2 (ja) * 2006-02-20 2010-06-02 キヤノン株式会社 画像処理装置および地紋付き画像の生成方法

Also Published As

Publication number Publication date
JP2011016317A (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
JP4543340B2 (ja) 画像処理装置および画像形成システムとプログラム
JP2019165503A (ja) 印刷データ処理装置及びプログラム
JP5920670B2 (ja) 画像形成装置及び印刷制御プログラム並びに印刷制御方法
JP5171461B2 (ja) 情報処理装置および情報処理方法並びに情報処理システム及びプログラム
JP2012234454A (ja) 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム
JP4396670B2 (ja) 画像形成装置、画像形成方法及びプログラム
US20120013938A1 (en) Image processing device, hardware accelerator, and image processing method
JP6202908B2 (ja) 画像処理装置、画像処理方法及びプログラム
JP6135329B2 (ja) 印刷データ処理装置、プログラム、及びシステム
JP6008115B2 (ja) 印刷装置、印刷システム
JP2011257972A (ja) 画像処理装置、プログラム及び画像処理方法
JP2006235855A (ja) 画像形成装置、画像処理装置、プログラムおよび画像処理方法
JP5316269B2 (ja) 画像処理装置、ハードウェアアクセラレータ及び画像処理方法
JP6904717B2 (ja) 画像処理装置、その制御方法、およびプログラム
JP7408914B2 (ja) 印刷システム、情報処理装置及びデータ処理方法
JP5929689B2 (ja) プレビュー画像生成装置、プレビュー画像生成方法およびコンピュータープログラム
JP2011143576A (ja) 印刷データ生成装置、画像形成装置及びプログラム
JP4877331B2 (ja) 画像処理装置、プログラム及びデータ処理方法
JP2004303077A (ja) 情報処理装置及びページ記述言語生成方法、プログラム及び記憶媒体
JP6492895B2 (ja) 印刷データ処理装置及びプログラム
US20170300789A1 (en) Image processing apparatus, image processing method, and non-transitory computer-readable medium
JP5640545B2 (ja) 情報処理装置およびプログラム
JP5966805B2 (ja) 印刷のための制御装置
JP2010171597A (ja) 画像処理装置
JP5800217B2 (ja) レンダリング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5316269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees