JP6369436B2 - Penetration electrode substrate and method of manufacturing the penetration electrode substrate - Google Patents

Penetration electrode substrate and method of manufacturing the penetration electrode substrate Download PDF

Info

Publication number
JP6369436B2
JP6369436B2 JP2015190980A JP2015190980A JP6369436B2 JP 6369436 B2 JP6369436 B2 JP 6369436B2 JP 2015190980 A JP2015190980 A JP 2015190980A JP 2015190980 A JP2015190980 A JP 2015190980A JP 6369436 B2 JP6369436 B2 JP 6369436B2
Authority
JP
Japan
Prior art keywords
conductive layer
substrate
layer
hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015190980A
Other languages
Japanese (ja)
Other versions
JP2016034030A (en
Inventor
浩一 中山
浩一 中山
貴正 高野
貴正 高野
美雪 鈴木
美雪 鈴木
倉持 悟
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=55452779&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6369436(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015190980A priority Critical patent/JP6369436B2/en
Publication of JP2016034030A publication Critical patent/JP2016034030A/en
Application granted granted Critical
Publication of JP6369436B2 publication Critical patent/JP6369436B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Description

本発明は貫通電極基板およびその製造方法、並びに貫通電極基板を用いた半導体装置に関する。   The present invention relates to a through electrode substrate, a method for manufacturing the same, and a semiconductor device using the through electrode substrate.

近年、集積回路を形成した半導体チップを垂直に積層した3次元実装技術の開発が進められている。3次元実装技術は、半導体チップの厚さ方向に複数の半導体チップを積層させることで、半導体チップの平面方向の専有面積を小さくする技術である。このような3次元実装技術において貫通電極が3次元配線として用いられている。例えば、特許文献1では、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填することにより貫通電極を形成し、半導体チップの両面を電気的に導通する技術が開示されている。   In recent years, development of a three-dimensional mounting technique in which semiconductor chips forming integrated circuits are vertically stacked has been advanced. The three-dimensional mounting technique is a technique for reducing the exclusive area in the planar direction of the semiconductor chip by stacking a plurality of semiconductor chips in the thickness direction of the semiconductor chip. In such a three-dimensional mounting technique, a through electrode is used as a three-dimensional wiring. For example, Patent Document 1 discloses a technique in which a through hole is formed in a semiconductor chip, a through electrode is formed by filling the inside of the through hole with a conductive layer, and both surfaces of the semiconductor chip are electrically connected. .

しかし、特許文献1に開示された、貫通孔の内部に導電層を充填する発明(充填型)においては、貫通孔内部に導電層を充填するのに時間がかかるという問題がある。そこで、例えば、特許文献2では、貫通孔の側壁だけに導電層を形成することで工程を短縮し、生産性を向上する発明(非充填型)が開示されている。   However, the invention disclosed in Patent Document 1 that fills the inside of the through hole with the conductive layer (filling type) has a problem that it takes time to fill the inside of the through hole with the conductive layer. Thus, for example, Patent Document 2 discloses an invention (non-filling type) that shortens the process and improves productivity by forming a conductive layer only on the side wall of the through hole.

特開2006−222138号公報JP 2006-222138 A 特開2013−54213号公報JP 2013-54213 A

特許文献2に開示された非充填型の貫通電極は、特許文献1に開示された充填型の貫通電極に比べて、工程を短縮することができ、生産性が向上する。しかしながら、非充填型の貫通電極において、貫通孔の側壁で導電層が剥離すると、導通不良が発生してしまうため、貫通孔の側壁と導電層との密着性は重要である。特に、アスペクト比の高い貫通電極では、貫通孔の側壁に形成する導電層の十分な密着性を担保するのが難しく、さらなる検討が必要である。   The unfilled through electrode disclosed in Patent Document 2 can shorten the process and improve the productivity as compared with the filled through electrode disclosed in Patent Document 1. However, in the unfilled through electrode, if the conductive layer is peeled off at the side wall of the through hole, a conduction failure occurs. Therefore, the adhesion between the side wall of the through hole and the conductive layer is important. In particular, in a through electrode having a high aspect ratio, it is difficult to ensure sufficient adhesion of the conductive layer formed on the side wall of the through hole, and further investigation is necessary.

本発明は、貫通電極基板における貫通孔内の導電層の密着性を高めることを目的とする。   An object of this invention is to improve the adhesiveness of the conductive layer in the through-hole in a penetration electrode board | substrate.

本発明の一実施形態に係る貫通電極基板の製造方法は、第1面と、第1面の反対側の第2面とを有し、第1面と第2面とを貫通する貫通孔が形成された基板を準備し、第1面および貫通孔の側壁の第1面側の一部に第1導電性密着層をスパッタリング法によって形成し、第1導電性密着層を形成した後、第2面および貫通孔の側壁の第2面側の一部に第2導電性密着層をスパッタリング法によって形成し、第1導電性密着層と第2導電性密着層とに接し、かつ、第1導電性密着層と第2導電性密着層から露出した貫通孔の側壁に接して配置されるシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。   The manufacturing method of the penetration electrode substrate concerning one embodiment of the present invention has the 1st surface and the 2nd surface on the opposite side of the 1st surface, and the penetration hole which penetrates the 1st surface and the 2nd surface After preparing the formed substrate, forming a first conductive adhesive layer on the first surface and a part of the first surface side of the side wall of the through hole by sputtering, and forming the first conductive adhesive layer, A second conductive adhesion layer is formed by sputtering on a part of the second surface and the second surface side wall of the through hole, is in contact with the first conductive adhesion layer and the second conductive adhesion layer, and the first A seed layer disposed in contact with the side wall of the through hole exposed from the conductive adhesive layer and the second conductive adhesive layer is formed, and the conductive layer is formed on the seed layer by electrolytic plating that supplies power to the seed layer.

この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。   According to the method for manufacturing the through electrode substrate, the adhesion of the conductive layer in the through hole in the through electrode substrate can be improved.

本発明の一実施形態に係る貫通電極基板の製造方法は、第1面と、第1面の反対側の第2面とを有し、第1面と第2面とを貫通する貫通孔が形成された基板を準備し、第1面および貫通孔の側壁の第1面側の一部に第1導電性密着層をスパッタリング法によって形成し、第1導電性密着層を形成した後、第2面および貫通孔の側壁の第2面側の一部に第2導電性密着層をスパッタリング法によって形成し、第1導電性密着層上に第3導電性密着層を形成した後、第2導電性密着層上に第4導電性密着層を形成し、第3導電性密着層と第4導電性密着層とに接し、かつ、第1乃至第4導電性密着層から露出した貫通孔の側壁に接する、第3導電性密着層と第4導電性密着層と同じ材質のシード層を形成し、シード層に給電する電解めっきにより、シード層上に導電層を形成する。   The manufacturing method of the penetration electrode substrate concerning one embodiment of the present invention has the 1st surface and the 2nd surface on the opposite side of the 1st surface, and the penetration hole which penetrates the 1st surface and the 2nd surface After preparing the formed substrate, forming a first conductive adhesive layer on the first surface and a part of the first surface side of the side wall of the through hole by sputtering, and forming the first conductive adhesive layer, The second conductive adhesion layer is formed on the second surface and a part of the second surface side of the side wall of the through hole by sputtering, and the third conductive adhesion layer is formed on the first conductive adhesion layer. Forming a fourth conductive adhesive layer on the conductive adhesive layer, contacting the third conductive adhesive layer and the fourth conductive adhesive layer, and exposing the through-holes exposed from the first to fourth conductive adhesive layers; Forming a seed layer made of the same material as the third conductive adhesion layer and the fourth conductive adhesion layer in contact with the side wall, by electrolytic plating to supply power to the seed layer Forming a conductive layer on the seed layer.

また、別の好ましい態様において、第3導電性密着層および第4導電性密着層をスパッタリング法によって形成してもよい。   In another preferred embodiment, the third conductive adhesion layer and the fourth conductive adhesion layer may be formed by a sputtering method.

この貫通電極基板の製造方法によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。   According to the method for manufacturing the through electrode substrate, the adhesion of the conductive layer in the through hole in the through electrode substrate can be further improved.

また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物を形成してもよい。   Moreover, in another preferable aspect, you may form an insulating filler in the through-hole in which the conductive layer was formed.

この貫通電極基板の製造方法によれば、貫通孔内の密閉性を高めることができる。   According to the method for manufacturing the through electrode substrate, the sealing performance in the through hole can be improved.

また、別の好ましい態様において、シード層を斜め蒸着によって形成してもよい。   In another preferred embodiment, the seed layer may be formed by oblique vapor deposition.

この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第1導電性密着層と第2導電性密着層との間の貫通孔の側壁にシード層を形成することができる。   According to the method for manufacturing the through electrode substrate, the seed layer can be formed on the side wall of the through hole between the first conductive adhesion layer and the second conductive adhesion layer even in the through hole having a high aspect ratio. .

また、別の好ましい態様において、斜め蒸着は、蒸着材料の飛行方向に平行な線と第1面の垂線とのなす角度が5°以上20°以下であってもよい。   Moreover, in another preferable aspect, the angle formed between the line parallel to the flight direction of the vapor deposition material and the perpendicular of the first surface may be 5 ° or more and 20 ° or less in the oblique vapor deposition.

この貫通電極基板の製造方法によれば、アスペクト比が高い貫通孔においても、第1導電性密着層と第2導電性密着層との間の貫通孔の側壁にシード層を形成することができる。   According to the method for manufacturing the through electrode substrate, the seed layer can be formed on the side wall of the through hole between the first conductive adhesion layer and the second conductive adhesion layer even in the through hole having a high aspect ratio. .

本発明の一実施形態に係る貫通電極基板は、第1面と、第1面の反対側の第2面と、を有し、第1面と第2面とを貫通する貫通孔が設けられた基板と、第1面および貫通孔の側壁の第1面側の一部に配置された第1導電性密着層と、第2面および貫通孔の側壁の第2面側の一部に配置された第2導電性密着層と、第1導電性密着層と第2導電性密着層と側壁とに接して配置されたシード層と、シード層上に配置された導電層と、を含む。   A through electrode substrate according to an embodiment of the present invention has a first surface and a second surface opposite to the first surface, and is provided with a through hole penetrating the first surface and the second surface. A first conductive adhesion layer disposed on the first surface and a part of the first surface side of the side wall of the through hole, and a second surface and a part of the second surface side of the side wall of the through hole. A second conductive adhesion layer, a seed layer disposed in contact with the first conductive adhesion layer, the second conductive adhesion layer, and the side wall; and a conductive layer disposed on the seed layer.

この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。   According to this through electrode substrate, the adhesion of the conductive layer in the through hole in the through electrode substrate can be enhanced.

本発明の一実施形態に係る貫通電極基板は、第1面と、第1面の反対側の第2面と、を有し、第1面と第2面とを貫通する貫通孔が設けられた基板と、第1面および貫通孔の側壁の第1面側の一部に配置された第1導電性密着層と、第2面および貫通孔の側壁の第2面側の一部に配置された第2導電性密着層と、第1導電性密着層上に配置された第3導電性密着層と、第2導電性密着層上に配置された第4導電性密着層と、第3導電性密着層と第4導電性密着層と側壁とに接して配置され、第3導電性密着層と第4導電性密着層と同じ材質のシード層と、シード層上に配置された導電層と、を含む。   A through electrode substrate according to an embodiment of the present invention has a first surface and a second surface opposite to the first surface, and is provided with a through hole penetrating the first surface and the second surface. A first conductive adhesion layer disposed on the first surface and a part of the first surface side of the side wall of the through hole, and a second surface and a part of the second surface side of the side wall of the through hole. A second conductive adhesion layer, a third conductive adhesion layer disposed on the first conductive adhesion layer, a fourth conductive adhesion layer disposed on the second conductive adhesion layer, and a third A seed layer made of the same material as the third conductive adhesion layer and the fourth conductive adhesion layer, and a conductive layer arranged on the seed layer, disposed in contact with the conductive adhesion layer, the fourth conductive adhesion layer, and the side wall. And including.

この貫通電極基板によれば、貫通電極基板における貫通孔内の導電層の密着性をより高めることができる。   According to this through electrode substrate, the adhesion of the conductive layer in the through hole in the through electrode substrate can be further improved.

また、別の好ましい態様において、導電層が形成された貫通孔内に絶縁性充填物が配置されてもよい。   In another preferred embodiment, an insulating filler may be disposed in the through hole in which the conductive layer is formed.

この貫通電極基板によれば、貫通孔内の密閉性を高めることができる。   According to this through electrode substrate, the sealing performance in the through hole can be improved.

本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板を間に配置するように積層され、電気的に接続された他の2つの基板またはチップを有する。   A semiconductor device according to an embodiment of the present invention includes the above-described through electrode substrate and the other two substrates or chips that are stacked and electrically connected to each other so that the through electrode substrate is disposed therebetween.

本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。   A semiconductor device according to an embodiment of the present invention includes the above-described through electrode substrate and another substrate or a chip arranged side by side with the through electrode substrate.

本発明によると、貫通電極基板における貫通孔内の導電層の密着性を高めることができる。   According to the present invention, the adhesion of the conductive layer in the through hole in the through electrode substrate can be enhanced.

本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。It is a top view explaining the penetration electrode of the penetration electrode substrate concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。It is a flowchart explaining the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention. 本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate provided with the penetration hole. 本発明の第1実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the insulating layer was formed. 本発明の第1実施形態に係る貫通電極基板の製造方法において、一側面から第1導電性密着層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the 1st conductive adhesion layer was formed from one side. 本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面から第2導電性密着層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the 2nd conductive adhesion layer was formed from the other side. 本発明の第1実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the seed layer was formed from one side. 本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面からシード層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the seed layer was formed from the other side. 本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the conductive layer was formed. 本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate by which the conductive layer was patterned. 本発明の第1実施形態に係る貫通電極基板の製造方法において、第1の感光性樹脂層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the 1st photosensitive resin layer was formed. 本発明の第1実施形態に係る貫通電極基板の製造方法において、第2の感光性樹脂層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the 2nd photosensitive resin layer was formed. 本発明の第1実施形態に係る貫通電極基板の製造方法において、第1、第2の感光性樹脂層がパターニングされた基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate by which the 1st and 2nd photosensitive resin layers were patterned. 本発明の第1実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the wiring layer was formed. 本発明の第1実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。It is a figure which shows another example of the through-hole of the through-electrode board | substrate which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。It is a figure which shows another example of the through-hole of the through-electrode board | substrate which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る貫通電極基板の貫通孔の他の一例を示す図である。It is a figure which shows another example of the through-hole of the through-electrode board | substrate which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着による成膜装置の概略図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a schematic diagram of a film deposition system by oblique vapor deposition. 本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着で導電層が形成された貫通電極基板の断面図を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 1st embodiment of the present invention, it is a mimetic diagram showing a sectional view of a penetration electrode substrate in which a conductive layer was formed by slant vapor deposition. 本発明の第2実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。In the manufacturing method of the penetration electrode substrate concerning a 2nd embodiment of the present invention, it is a mimetic diagram showing the section of the substrate in which the conductive layer was formed. 本発明の第3実施形態に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る半導体装置の別の例を示す図である。It is a figure which shows another example of the semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係る半導体装置のさらに別の例を示す図である。It is a figure which shows another example of the semiconductor device which concerns on 3rd Embodiment of this invention.

<第1実施形態>
以下、本発明の第1実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
<First Embodiment>
Hereinafter, the manufacturing method of the through-hole board | substrate which concerns on 1st Embodiment of this invention is demonstrated in detail, referring drawings. In addition, embodiment shown below is an example of embodiment of this invention, This invention is limited to these embodiment, and is not interpreted. Note that in the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference symbols or similar symbols, and repeated description thereof may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.

[貫通電極基板1の構成]
図1は、本発明の第1実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図13において、図1のA−B線に沿った断面の模式図を示している。図1は、基板100の第1面101側から見た図である。まず、貫通電極基板1の構成について、図1および図13を用いて説明する。
[Configuration of Through Electrode Substrate 1]
FIG. 1 is a top view illustrating a through electrode of a through electrode substrate according to the first embodiment of the present invention. In FIG. 13, the schematic diagram of the cross section along the AB line of FIG. 1 is shown. FIG. 1 is a view of the substrate 100 as viewed from the first surface 101 side. First, the configuration of the through electrode substrate 1 will be described with reference to FIGS. 1 and 13.

貫通電極基板1は、貫通孔90が形成された基板100において、基板100の第1面101側と、第1面の反対側の第2面102側とを、貫通孔90を介して電気的に接続するための導電層61、62、65が形成され、導電層61、62、65と基板100との間に絶縁層71、72、75、第1導電性密着層11、15、第2導電性密着層22、25、シード層31、32、35が形成されている。   The through electrode substrate 1 is configured such that, in the substrate 100 in which the through hole 90 is formed, the first surface 101 side of the substrate 100 and the second surface 102 side opposite to the first surface are electrically connected through the through hole 90. Conductive layers 61, 62, and 65 are formed to connect to the insulating layers 71, 72, and 75, the first conductive adhesion layers 11, 15, and the second between the conductive layers 61, 62, and 65 and the substrate 100. Conductive adhesion layers 22 and 25 and seed layers 31, 32 and 35 are formed.

以下の説明において、絶縁層71、72、75は、それぞれ第1面101上、第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、絶縁層70という場合がある。第1導電性密着層11、15は、それぞれ第1面101上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第1導電性密着層10という場合がある。また、第2導電性密着層22、25は、それぞれ第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、第2導電性密着層20という場合がある。   In the following description, the insulating layers 71, 72, and 75 are used when referring to those located on the first surface 101, the second surface 102, and the side wall of the through hole 90, respectively. Is sometimes referred to as an insulating layer 70. The first conductive adhesion layers 11 and 15 are used when referring to those located on the first surface 101 and on the side wall of the through-hole 90, respectively. There is a case. The second conductive adhesion layers 22 and 25 are used when referring to those located on the second surface 102 and on the side wall of the through-hole 90, respectively. Sometimes referred to as layer 20.

第1導電性密着層10、第2導電性密着層20は、絶縁層70に直接形成されていてもよいし、別の中間層(図示せず)を介して形成されていてもよい。また、シード層31、32、35は、それぞれ第1面101上、第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、シード層30という場合がある。第1導電性密着層10および第2導電性密着層20と、シード層30とは、それぞれ直接接するように設けてもよいし、別の中間層(図示せず)を介して形成されていてもよい。また、導電層61、62、65は、それぞれ第1面101上、第2面102上、貫通孔90の側壁上に位置するものを指す場合に用いられ、それぞれを区別しない場合には、導電層60という場合がある。   The first conductive adhesion layer 10 and the second conductive adhesion layer 20 may be formed directly on the insulating layer 70 or may be formed via another intermediate layer (not shown). The seed layers 31, 32, and 35 are used when referring to those located on the first surface 101, the second surface 102, and the side wall of the through hole 90, respectively. Sometimes referred to as layer 30. The first conductive adhesion layer 10 and the second conductive adhesion layer 20 and the seed layer 30 may be provided so as to be in direct contact with each other, or may be formed via another intermediate layer (not shown). Also good. Further, the conductive layers 61, 62, 65 are used when referring to those located on the first surface 101, the second surface 102, and the side wall of the through hole 90, respectively. Sometimes referred to as layer 60.

第1面101、第2面102、貫通孔90の側壁には、基板100の材料に応じて、絶縁層71、72、75が形成されている。さらに、絶縁層75上には、貫通孔の側壁の第1面側の一部に第1導電性密着層15が形成されている。また、貫通孔の側壁の第2面側の一部に第2導電性密着層25が形成されている。第1導電性密着層15と第2導電性密着層25とは、図示例では貫通孔の中央付近で分離されている。ここで、図13では第1導電性密着層15および第2導電性密着層25の端部が明確であるが、第1導電性密着層15および第2導電性密着層25の端部が明確ではなく、例えば、徐々に膜厚が薄くなる形状であってもよい。   Insulating layers 71, 72, and 75 are formed on the first surface 101, the second surface 102, and the side walls of the through hole 90 according to the material of the substrate 100. Further, on the insulating layer 75, the first conductive adhesion layer 15 is formed on a part of the side surface of the through hole on the first surface side. A second conductive adhesion layer 25 is formed on a part of the side surface of the through hole on the second surface side. The first conductive adhesion layer 15 and the second conductive adhesion layer 25 are separated in the vicinity of the center of the through hole in the illustrated example. Here, in FIG. 13, the end portions of the first conductive adhesion layer 15 and the second conductive adhesion layer 25 are clear, but the end portions of the first conductive adhesion layer 15 and the second conductive adhesion layer 25 are clear. Instead, for example, a shape in which the film thickness gradually decreases may be used.

貫通孔の中央付近で分離された第1導電性密着層15と第2導電性密着層25とは、これらの上層に形成されたシード層35によって電気的に接続される。シード層35は、第1導電性密着層15と、第2導電性密着層25と、第1導電性密着層15と第2導電性密着層25から露出した貫通孔の側壁の絶縁層75の一部とに接して形成されている。さらに、シード層35の上層に導電層65が形成される。導電層65は、基板100の第1面101と第2面102とを導通する。導電層61、62は、配線、ランド、電極等の役割を果たすことがある。貫通孔90内の残りの部分(導電層65より内側)には、絶縁性充填部材85が充填されている。絶縁性充填部材85は、典型的には有機絶縁性材料により構成することができる。   The first conductive adhesion layer 15 and the second conductive adhesion layer 25 separated in the vicinity of the center of the through hole are electrically connected by a seed layer 35 formed thereon. The seed layer 35 includes the first conductive adhesion layer 15, the second conductive adhesion layer 25, and the insulating layer 75 on the side wall of the through hole exposed from the first conductive adhesion layer 15 and the second conductive adhesion layer 25. It is formed in contact with a part. Further, a conductive layer 65 is formed on the seed layer 35. The conductive layer 65 conducts the first surface 101 and the second surface 102 of the substrate 100. The conductive layers 61 and 62 may serve as wirings, lands, electrodes, or the like. The remaining portion (inside the conductive layer 65) in the through hole 90 is filled with an insulating filling member 85. The insulating filling member 85 can be typically made of an organic insulating material.

図13に示すように、基板100の第1面101に層間絶縁層81が形成され、基板100の第2面102に層間絶縁層82が形成されている。層間絶縁層81、82、絶縁性充填部材85は、そのうち2つ以上が同一の材料により構成されていてもよいし、各々が別々の材料により構成されてもよい。以下の説明において、層間絶縁層81、82のそれぞれを区別しない場合には、層間絶縁層80という場合がある。なお、この例では、基板100の第1面101および第2面102に直接層間絶縁層80が形成されているが、これらの間に別の構造体(配線、トランジスタ、キャパシタ、コイル等)が含まれていてもよい。なお、導電層61、62、層間絶縁層80を1層ずつ有する構造が示されているが、これに限らず、2層以上積層した構造であってもよい。   As shown in FIG. 13, an interlayer insulating layer 81 is formed on the first surface 101 of the substrate 100, and an interlayer insulating layer 82 is formed on the second surface 102 of the substrate 100. Two or more of the interlayer insulating layers 81 and 82 and the insulating filling member 85 may be made of the same material, or may be made of different materials. In the following description, when the interlayer insulating layers 81 and 82 are not distinguished from each other, they may be referred to as interlayer insulating layers 80. In this example, the interlayer insulating layer 80 is directly formed on the first surface 101 and the second surface 102 of the substrate 100, but another structure (wiring, transistor, capacitor, coil, etc.) is interposed between them. It may be included. In addition, although the structure which has the conductive layers 61 and 62 and the interlayer insulation layer 80 one layer is shown, not only this but the structure which laminated | stacked two or more layers may be sufficient.

層間絶縁層80は、有機絶縁性材料、無機絶縁性材料等により構成することができる。また、有機絶縁性材料と無機絶縁性材料とを積層して構成してもよい。開口部111は基板100の第1面101側に形成され、開口部112は基板100の第2面102側に形成されている。開口部111、112のそれぞれを区別しない場合には、開口部110という場合がある。   The interlayer insulating layer 80 can be composed of an organic insulating material, an inorganic insulating material, or the like. Alternatively, an organic insulating material and an inorganic insulating material may be stacked. The opening 111 is formed on the first surface 101 side of the substrate 100, and the opening 112 is formed on the second surface 102 side of the substrate 100. When the openings 111 and 112 are not distinguished from each other, they may be referred to as openings 110.

[貫通電極基板1のプロセスフロー]
図2は、本発明の第1実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、基板100の第1面101と、第1面101の反対側の第2面102と、を貫通する貫通孔90を形成する工程(ステップS201)、第1面101側から第1導電性密着層10を形成する工程(ステップS202)、第2面102側から第2導電性密着層20を形成する工程(ステップS203)、第1導電性密着層10と、第2導電性密着層20に接し、かつ、第1導電性密着層10と第2導電性密着層20から露出した貫通孔90の側壁に接して配置されるシード層30を形成する工程(ステップS204)、シード層30上に導電層60を形成する工程(ステップS205)、第1導電性密着層、第2導電性密着層、シード層および導電層をエッチングして、所望のパターンを形成する工程(ステップS206)を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
[Process flow of through electrode substrate 1]
FIG. 2 is a flowchart illustrating a method for manufacturing the through electrode substrate according to the first embodiment of the present invention. The through electrode substrate manufacturing method includes a step of forming a through hole 90 penetrating the first surface 101 of the substrate 100 and the second surface 102 opposite to the first surface 101 (step S201), and the first surface 101. Forming the first conductive adhesion layer 10 from the side (step S202), forming the second conductive adhesion layer 20 from the second surface 102 side (step S203), the first conductive adhesion layer 10, Step of forming the seed layer 30 disposed in contact with the two conductive adhesion layer 20 and in contact with the first conductive adhesion layer 10 and the side wall of the through hole 90 exposed from the second conductive adhesion layer 20 (step S204) ), A step of forming the conductive layer 60 on the seed layer 30 (step S205), a step of etching the first conductive adhesive layer, the second conductive adhesive layer, the seed layer, and the conductive layer to form a desired pattern. (Step S It is equipped with a 06). Hereinafter, each process is demonstrated in order using a figure. In addition, this manufacturing method of a penetration electrode substrate does not prevent other processes being included between each process.

[貫通電極基板1の製造方法]
まず始めに、図2に示すステップS201について図3、4を用いて説明する。図3は、本発明の第1実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた基板の断面を示す模式図である。まず、基板100には、第1面101と第2面102とを貫通する貫通孔90が形成される。
[Method of Manufacturing Penetration Electrode Substrate 1]
First, step S201 shown in FIG. 2 will be described with reference to FIGS. FIG. 3 is a schematic view showing a cross section of a substrate provided with through holes in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. First, a through hole 90 that penetrates the first surface 101 and the second surface 102 is formed in the substrate 100.

この例では、基板100は、シリコン基板である。基板100は、シリコン以外にも、炭化シリコン等のシリコン化合物、ガリウム砒素等の半導体、石英、ガラス、サファイアなどで構成されていてもよく、また、これらが積層されたものであってもよい。基板100の厚さは、特に制限はないが、例えば、100μm〜800μmである。   In this example, the substrate 100 is a silicon substrate. In addition to silicon, the substrate 100 may be made of a silicon compound such as silicon carbide, a semiconductor such as gallium arsenide, quartz, glass, sapphire, or the like, or may be a laminate of these. Although there is no restriction | limiting in particular in the thickness of the board | substrate 100, For example, they are 100 micrometers-800 micrometers.

貫通孔90は、基板100の一方の面(例えば第1面101)にマスク(図示せず)を形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等により形成することができる。また、貫通孔90は、厚さ方向に貫通しない有底孔を基板に形成した後、一方の面とは反対側の面(例えば第2面102)を研磨して開口させることにより形成してもよい。貫通孔90の開口の大きさは、特に制限はなく、例えば、10μm〜100μmとすることができる。また、貫通孔90の形状について制限はなく、典型的に円形であるが、円形以外にも矩形や多角形であってもよい。貫通電極基板1の用途にもよるが、例えば、貫通孔90のアスペクト比は5以上であり、好ましくは8以上とされる。なお、アスペクト比は、貫通孔90の深さの値を貫通孔の開口の大きさで除算した値をさす。基板100には、このような貫通孔90が1つ以上配置されている。   The through-hole 90 forms a mask (not shown) on one surface (for example, the first surface 101) of the substrate 100, and performs RIE (Reactive Ion Etching), DRIE (Deep RIE: deep digging reactivity). It can be formed by dry etching processing such as ion etching), sand blast processing, laser processing or the like. The through-hole 90 is formed by forming a bottomed hole that does not penetrate in the thickness direction in the substrate and then polishing and opening a surface opposite to one surface (for example, the second surface 102). Also good. There is no restriction | limiting in particular in the magnitude | size of the opening of the through-hole 90, For example, it can be set as 10 micrometers-100 micrometers. Moreover, there is no restriction | limiting about the shape of the through-hole 90, Although it is typically circular, A rectangle and a polygon may be sufficient other than circular. Although depending on the use of the through electrode substrate 1, for example, the aspect ratio of the through hole 90 is 5 or more, preferably 8 or more. The aspect ratio refers to a value obtained by dividing the depth value of the through hole 90 by the size of the opening of the through hole. One or more such through holes 90 are disposed in the substrate 100.

各図では、貫通孔90は貫通電極基板1の厚さ方向にストレートな形状を示しているが、これに限らず、例えば、図15のような第1面101側の開口が第2面102側の開口よりも大きいテーパー形状であってもよい。また、テーパー形状に限定されず、図16のような貫通孔90の中央部分が凹状である凹型や、図17のような貫通孔90の中央部分が凸状である凸型であってもよい。   In each drawing, the through-hole 90 shows a straight shape in the thickness direction of the through-electrode substrate 1, but the present invention is not limited to this. For example, the opening on the first surface 101 side as shown in FIG. The taper shape may be larger than the opening on the side. Further, the shape is not limited to the tapered shape, and may be a concave shape in which the central portion of the through hole 90 as shown in FIG. 16 is concave, or a convex shape in which the central portion of the through hole 90 is convex as shown in FIG. .

図4は、本発明の第1実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された基板の断面を示す模式図である。図3に示す基板100に対して、図4に示すように絶縁層70(絶縁層71、72、75)が形成される。この絶縁層70は、少なくとも貫通孔90の側壁に形成されていればよい。   FIG. 4 is a schematic view showing a cross section of the substrate on which the insulating layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. As shown in FIG. 4, an insulating layer 70 (insulating layers 71, 72, 75) is formed on the substrate 100 shown in FIG. This insulating layer 70 may be formed at least on the side wall of the through hole 90.

絶縁層70は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン等の無機絶縁性材料、ポリイミド、ベンゾシクロブテン等の有機絶縁性材料から選択される1種の材料よりなる単層膜、または2以上の材料よりなる積層膜などであってもよい。絶縁層70は、CVD法(プラズマCVD法、熱CVD法等)、PVD法(蒸着法およびスパッタリング法等)、熱酸化法、スプレーコート法等により形成される。絶縁層70の厚さは、所望の絶縁性が得られれば特に制限はないが、例えば、0.5μm〜5μmとすることができる。なお、基板100の第1面101と絶縁層71との間には、別の構造体が存在していてもよい。なお、基板が石英、ガラス、サファイア等の絶縁性を有する基板である場合には、絶縁層70の存在は任意である。   The insulating layer 70 is, for example, a single layer film made of one material selected from inorganic insulating materials such as silicon oxide, silicon nitride, and silicon oxynitride, and organic insulating materials such as polyimide and benzocyclobutene, or 2 It may be a laminated film made of the above materials. The insulating layer 70 is formed by a CVD method (plasma CVD method, thermal CVD method, etc.), a PVD method (evaporation method, sputtering method, etc.), a thermal oxidation method, a spray coating method, or the like. The thickness of the insulating layer 70 is not particularly limited as long as desired insulating properties can be obtained, but may be 0.5 μm to 5 μm, for example. Note that another structure may exist between the first surface 101 of the substrate 100 and the insulating layer 71. In the case where the substrate is a substrate having insulating properties such as quartz, glass, sapphire, etc., the presence of the insulating layer 70 is arbitrary.

次に、図2に示すステップS202について図5を用いて説明する。図5は、本発明の第1実施形態に係る貫通電極基板の製造方法において、一側面から第1導電性密着層が形成された基板の断面を示す模式図である。図4に示す基板100に対して、第1導電性密着層10が形成される。この第1導電性密着層10は、絶縁層70上に、第1面101側から形成する。第1導電性密着層10はスパッタリング法により形成される。   Next, step S202 shown in FIG. 2 will be described with reference to FIG. FIG. 5 is a schematic view showing a cross section of a substrate on which a first conductive adhesion layer is formed from one side surface in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. A first conductive adhesion layer 10 is formed on the substrate 100 shown in FIG. The first conductive adhesion layer 10 is formed on the insulating layer 70 from the first surface 101 side. The first conductive adhesion layer 10 is formed by a sputtering method.

スパッタリング法は、成膜原子が高いエネルギーを有した状態で基板に到達するような成膜方法であるが、放電を安定させるために、例えば、0.1〜1.0PaのArガスをチャンバ内に導入する。Arガスのイオンによってスパッタリングされた成膜源のクラスタは、飛行中にAr原子と衝突する確率が高く、進行方向が変更され、クラスタの指向性が低下する。その結果、アスペクト比が5を超すような高アスペクト比の貫通孔に対して、第1面側から成膜を行うと、図5に示すように、貫通孔の側壁に成膜された第1導電性密着層15の端部の位置は、第1面101側を基準として貫通孔の深さの半分以下の位置となる。   The sputtering method is a film-forming method in which film-forming atoms reach the substrate with high energy, but in order to stabilize the discharge, for example, 0.1 to 1.0 Pa of Ar gas is introduced into the chamber. To introduce. The deposition source cluster sputtered by Ar gas ions has a high probability of colliding with Ar atoms during flight, the traveling direction is changed, and the directivity of the cluster is lowered. As a result, when a film is formed from the first surface side on a through hole having a high aspect ratio with an aspect ratio exceeding 5, as shown in FIG. 5, the first film formed on the side wall of the through hole is formed. The position of the end portion of the conductive adhesion layer 15 is a position that is not more than half of the depth of the through hole with respect to the first surface 101 side.

本発明では、成膜原子が高いエネルギーを有した状態で基板に到達するようなスパッタリング法によって、基板に達した成膜原子は余剰エネルギーで下地膜と反応するため、良好な密着性が得られる。スパッタリング法で成膜を行うと、下地膜とスパッタリング膜との界面に下地原子と成膜原子とが混ざり合ったミキシング層が形成され、このミキシング層によって下地膜とスパッタリング膜とは良好な密着性が得られると考えられる。   In the present invention, since the film-forming atoms that have reached the substrate react with the base film with surplus energy by a sputtering method in which the film-forming atoms reach the substrate with high energy, good adhesion can be obtained. . When film formation is performed by the sputtering method, a mixing layer in which the base atoms and film formation atoms are mixed is formed at the interface between the base film and the sputtering film, and the base film and the sputtering film have good adhesion due to this mixing layer. Can be obtained.

次に、図2に示すステップS203について図6を用いて説明する。図6は、本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面から第2導電性密着層が形成された基板の断面を示す模式図である。図5に示す基板100に対して、第2導電性密着層20(第2導電性密着層22、25)が形成される。この第2導電性密着層20は、絶縁層70上に、第1面101の反対側の第2面102側から形成する。第2導電性密着層20は第1導電性密着層10と同様にスパッタリング法によって形成する。その結果、図6に示すように、貫通孔の側壁に成膜された第2導電性密着層25の端部の位置は、第2面102側を基準として貫通孔の深さの半分以下の位置となり、貫通孔の側壁において第1導電性密着層15と第2導電性密着層25とは分離して形成される。このとき、貫通孔の側壁において、貫通孔の深さ方向の第1面101と第2面102との中央付近で、貫通孔の側壁の絶縁層75が露出した状態となる。   Next, step S203 shown in FIG. 2 will be described with reference to FIG. FIG. 6 is a schematic view showing a cross section of the substrate on which the second conductive adhesion layer is formed from the other side in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. A second conductive adhesion layer 20 (second conductive adhesion layers 22 and 25) is formed on the substrate 100 shown in FIG. The second conductive adhesion layer 20 is formed on the insulating layer 70 from the second surface 102 side opposite to the first surface 101. The second conductive adhesion layer 20 is formed by a sputtering method in the same manner as the first conductive adhesion layer 10. As a result, as shown in FIG. 6, the position of the end portion of the second conductive adhesion layer 25 formed on the side wall of the through hole is less than half the depth of the through hole with respect to the second surface 102 side. The first conductive adhesion layer 15 and the second conductive adhesion layer 25 are formed separately on the side wall of the through hole. At this time, in the side wall of the through hole, the insulating layer 75 on the side wall of the through hole is exposed in the vicinity of the center between the first surface 101 and the second surface 102 in the depth direction of the through hole.

第1導電性密着層15および第2導電性密着層25は、下地の絶縁層75と密着性がよく、例えば、チタン(Ti)、クロム(Cr)、アルミニウム(Al)、これらの化合物、あるいはこれらの合金などを使用することができる。第1導電性密着層15および第2導電性密着層25の厚さは、特に制限はないが、例えば、50nm〜400nmとすることができる。なお、第1導電性密着層15と第2導電性密着層25とは、同一の材料であってもよいし、互いに異なる材料であってもよい。   The first conductive adhesion layer 15 and the second conductive adhesion layer 25 have good adhesion to the underlying insulating layer 75, for example, titanium (Ti), chromium (Cr), aluminum (Al), a compound thereof, or These alloys can be used. The thicknesses of the first conductive adhesion layer 15 and the second conductive adhesion layer 25 are not particularly limited, but may be, for example, 50 nm to 400 nm. The first conductive adhesion layer 15 and the second conductive adhesion layer 25 may be the same material or different materials.

第1実施形態では、スパッタリング法によって密着性が高い膜を形成した例を説明したが、これに限定されるものではない。例えば、下地膜との反応性を利用した材料を使用することで、良好な密着性を得ることができる。例えば、下地膜が酸化シリコンの場合、酸化物の生成エンタルピーがシリコンよりも低い材質を使用することで、良好な密着性を得ることができる。例えば、酸化物の生成エンタルピーがシリコンよりも低いチタンを酸化シリコン上に成膜すると、酸化シリコンとチタンの界面付近の酸素原子は、酸化シリコンよりも安定である酸化チタンとなる傾向にあり、成膜のエネルギーを利用してチタンと結合する。つまり、酸化シリコンとチタンの界面は科学的に結合するので、良好な密着性を得ることができる。つまり、導電層として使用する材質として、その導電層の酸化物または窒化物が下地膜の酸化物または窒化物よりも低い生成エンタルピーを有する材質を使用することで、良好な密着性を得ることができると考えられる。   Although 1st Embodiment demonstrated the example which formed the film | membrane with high adhesiveness by sputtering method, it is not limited to this. For example, good adhesion can be obtained by using a material utilizing reactivity with the base film. For example, when the base film is silicon oxide, good adhesion can be obtained by using a material whose oxide enthalpy is lower than that of silicon. For example, when titanium having a lower oxide formation enthalpy than silicon is deposited on silicon oxide, oxygen atoms near the interface between silicon oxide and titanium tend to be titanium oxide, which is more stable than silicon oxide. Bonds with titanium using the energy of the film. That is, since the interface between silicon oxide and titanium is scientifically bonded, good adhesion can be obtained. That is, as a material used for the conductive layer, good adhesion can be obtained by using a material in which the oxide or nitride of the conductive layer has a lower generation enthalpy than the oxide or nitride of the base film. It is considered possible.

次に、図2に示すステップS204について図7、8を用いて説明する。図7は、本発明の第1実施形態に係る貫通電極基板の製造方法において、一側面からシード層が形成された基板の断面を示す模式図である。シード層30(シード層31、35)の形成は、斜め蒸着によって行う。斜め蒸着の詳しい方法については後述する(図19、図20参照)。   Next, step S204 shown in FIG. 2 will be described with reference to FIGS. FIG. 7 is a schematic view showing a cross section of a substrate on which a seed layer is formed from one side surface in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. The seed layer 30 (seed layers 31 and 35) is formed by oblique deposition. A detailed method of oblique deposition will be described later (see FIGS. 19 and 20).

図8は、本発明の第1実施形態に係る貫通電極基板の製造方法において、他側面からシード層が形成された基板の断面を示す模式図である。ここでも、図7と同様の方法で、基板の第2面側から斜め蒸着によってシード層30(シード層32、35)を形成する。続いて、第2面側からも斜め蒸着を行うことで、貫通孔内部には貫通孔の深さ方向に略一様な膜厚のシード層35が形成される。ここで、第1実施形態においては、斜め蒸着によってシード層30を形成する例を示したが、これに限定されることはなく、例えば、無電解めっきなどを使用することもできる。これにより、スパッタ法以外で成膜されたシード層30の大部分が、貫通孔90の側壁において第1導電性密着層15および第2導電性密着層25上に形成されることで、下層への密着性が向上する。ここで、シード層35が第1導電性密着層15および第2導電性密着層25の段差部を乗り越えるように形成されている。段差部でシード層35と第1導電性密着層15または第2導電性密着層25とが接することで、アンカー効果が得られ、シード層30の剥離を抑制することができると考えられる。   FIG. 8 is a schematic view showing a cross section of the substrate on which the seed layer is formed from the other side in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. Here again, the seed layer 30 (seed layers 32 and 35) is formed by oblique deposition from the second surface side of the substrate in the same manner as in FIG. Subsequently, by performing oblique deposition also from the second surface side, a seed layer 35 having a substantially uniform film thickness is formed inside the through hole in the depth direction of the through hole. Here, in the first embodiment, an example in which the seed layer 30 is formed by oblique vapor deposition has been shown, but the present invention is not limited to this, and for example, electroless plating may be used. Thereby, most of the seed layer 30 formed by a method other than the sputtering method is formed on the first conductive adhesion layer 15 and the second conductive adhesion layer 25 in the side wall of the through hole 90, so that the lower layer is formed. Improved adhesion. Here, the seed layer 35 is formed so as to get over the stepped portions of the first conductive adhesive layer 15 and the second conductive adhesive layer 25. It is considered that the seed layer 35 and the first conductive adhesion layer 15 or the second conductive adhesion layer 25 are in contact with each other at the step portion, whereby an anchor effect is obtained and peeling of the seed layer 30 can be suppressed.

ここで、シード層30は、後の工程で導電層を形成する際の電解めっきで給電する層として機能する。シード層30は、導電層と同じ材質であることが望ましく、銅(Cu)、銀(Ag)、金(Au)などを使用することができる。シード層30の膜厚には特に制限はないが、例えば、0.1μm以上1.0μm以下の範囲とするとよい。好ましくは、600nm以上900nm以下とするとよい。このような範囲とすることで、貫通孔90内に形成される導電層の膜厚を均一に制御することができる。   Here, the seed layer 30 functions as a layer that supplies power by electrolytic plating when a conductive layer is formed in a later step. The seed layer 30 is preferably made of the same material as the conductive layer, and copper (Cu), silver (Ag), gold (Au), or the like can be used. Although there is no restriction | limiting in particular in the film thickness of the seed layer 30, For example, it is good to set it as the range of 0.1 micrometer or more and 1.0 micrometer or less. Preferably, it is 600 nm or more and 900 nm or less. By setting it as such a range, the film thickness of the conductive layer formed in the through-hole 90 can be controlled uniformly.

次に、図2に示すステップS205について図9を用いて説明する。図9は本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層60が形成された基板の断面を示す模式図である。図示しないが、図9に示す構造を得るために、まず、シード層30を形成した基板100の両面に、感光性ドライフィルムレジストと呼ばれるフィルム状のレジストを形成し、フォトリソグラフィによって、導電層を形成する領域を開口させたマスクを形成する。次に、マスクをした状態で、シード層30に給電して電解めっきを実施することで、図9に示すような導電層60(導電層61、62、65)を形成する。導電層の材質としては、例えば、Cu、Ag、Auなどを使用することができる。なかでも、Cuは材料コストが低く好ましい。貫通孔90の側壁に沿って薄膜状に形成することにより、生産効率が向上する。導電層60の膜厚には特に制限はないが、例えば、1μm以上20μm以下の範囲とするとよい。好ましくは3μm以上15μm以下とするとよい。このような範囲とすることで、導電性が良好な貫通電極を得ることができる。   Next, step S205 shown in FIG. 2 will be described with reference to FIG. FIG. 9 is a schematic view showing a cross section of the substrate on which the conductive layer 60 is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. Although not shown, in order to obtain the structure shown in FIG. 9, first, a film-like resist called a photosensitive dry film resist is formed on both surfaces of the substrate 100 on which the seed layer 30 is formed, and the conductive layer is formed by photolithography. A mask in which a region to be formed is opened is formed. Next, in a masked state, power is supplied to the seed layer 30 and electrolytic plating is performed, thereby forming a conductive layer 60 (conductive layers 61, 62, 65) as shown in FIG. For example, Cu, Ag, Au, or the like can be used as the material of the conductive layer. Among these, Cu is preferable because of its low material cost. By forming the thin film along the side wall of the through hole 90, the production efficiency is improved. Although there is no restriction | limiting in particular in the film thickness of the conductive layer 60, For example, it is good to set it as the range of 1 micrometer or more and 20 micrometers or less. The thickness is preferably 3 μm or more and 15 μm or less. By setting it as such a range, the penetration electrode with favorable electroconductivity can be obtained.

貫通孔90の側壁と基板の第1面または第2面への導電層60の形成は、別々の工程で行ってもよいが、上記を同時に形成できる電解めっき工程で行うことで、生産効率が向上する。なお、電解めっき工程で貫通孔90の側壁と基板の第1面または第2面とに導電層を形成するため、それぞれの箇所における導電層の膜厚は略同じ値となる。その後、基板100からマスクを除去する。以上の工程によって、図9に示す構造を得ることができる。   The formation of the conductive layer 60 on the side wall of the through-hole 90 and the first surface or the second surface of the substrate may be performed in separate steps, but the production efficiency is improved by performing the electrolytic plating step capable of forming the above simultaneously. improves. In addition, since a conductive layer is formed on the side wall of the through-hole 90 and the first surface or the second surface of the substrate in the electrolytic plating process, the film thickness of the conductive layer at each location is substantially the same value. Thereafter, the mask is removed from the substrate 100. Through the above steps, the structure shown in FIG. 9 can be obtained.

次に、図2に示すステップS206について図10を用いて説明する。図10は、本発明の第1実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた基板の断面を示す模式図である。図10に示す構造は、図9に示す構造を第1面側および第2面側からエッチングすることで得られる。エッチングはドライエッチングを使用してもよく、また、ウェットエッチングを使用してもよい。ドライエッチングは第1導電性密着層、第2導電性密着層、シード層を一括してエッチングすることができるため工程短縮の利点があり、また、貫通孔の側壁に形成された導電層65をほとんどエッチングしないので、導電層65の形状変化を抑制ことができる。また、ウェットエッチングは、第1面および第2面を同時にエッチングできるので、工程短縮の利点がある。   Next, step S206 shown in FIG. 2 will be described with reference to FIG. FIG. 10 is a schematic view showing a cross section of a substrate on which a conductive layer is patterned in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. The structure shown in FIG. 10 is obtained by etching the structure shown in FIG. 9 from the first surface side and the second surface side. Etching may be dry etching or wet etching. Dry etching has the advantage of shortening the process because the first conductive adhesion layer, the second conductive adhesion layer, and the seed layer can be etched at once, and the conductive layer 65 formed on the side wall of the through-hole is formed. Since the etching is hardly performed, the shape change of the conductive layer 65 can be suppressed. Also, wet etching has the advantage of shortening the process because the first surface and the second surface can be etched simultaneously.

第1実施形態では、パターニングをしてから導電層を形成する方法について説明したが、導電層60を使用しない場合はシード層30を形成後にパターニングを行えばよい。   In the first embodiment, the method for forming the conductive layer after patterning has been described. However, when the conductive layer 60 is not used, the patterning may be performed after the seed layer 30 is formed.

図11は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1の感光性樹脂層が形成された基板の断面を示す模式図である。図10に示す基板100の第2面102側に、第1の感光性樹脂層89を形成する。第1の感光性樹脂層89は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。第1の感光性樹脂層89の一部は、貫通孔90内に一部導入されている。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。   FIG. 11 is a schematic view showing a cross section of the substrate on which the first photosensitive resin layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. A first photosensitive resin layer 89 is formed on the second surface 102 side of the substrate 100 shown in FIG. The first photosensitive resin layer 89 is formed by a laminating apparatus or the like using, for example, a negative dry film resist. A part of the first photosensitive resin layer 89 is partially introduced into the through hole 90. The dry film resist to be used is not limited to the negative type but may be a positive type.

このとき、貫通孔90の第2面102側の開口は、第1の感光性樹脂層89により塞がれる。なお、貫通孔90の第2面102側の開口を塞ぐように形成されれば、第1の感光性樹脂層89は、ドライフィルムレジスト以外を用いて形成されてもよい。高粘度(例えば、20cp以上)の液状レジストであってもよい。   At this time, the opening on the second surface 102 side of the through hole 90 is closed by the first photosensitive resin layer 89. The first photosensitive resin layer 89 may be formed using a material other than the dry film resist as long as the opening on the second surface 102 side of the through hole 90 is closed. It may be a liquid resist having a high viscosity (for example, 20 cp or more).

図12は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第2の感光性樹脂層が形成された基板の断面を示す模式図である。図12に示すように、基板100の第1面101側に、第2の感光性樹脂層88を形成する。第2の感光性樹脂層88は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。なお、用いるドライフィルムレジストは、ネガ型に限らず、ポジ型であってもよい。   FIG. 12 is a schematic view showing a cross section of the substrate on which the second photosensitive resin layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. As shown in FIG. 12, a second photosensitive resin layer 88 is formed on the first surface 101 side of the substrate 100. The second photosensitive resin layer 88 is formed by a laminating apparatus or the like using, for example, a negative dry film resist. The dry film resist to be used is not limited to the negative type but may be a positive type.

このとき、基板100の周辺環境を減圧(大気圧より低い圧力)状態にしてラミネートする。これにより、第2の感光性樹脂層88のドライフィルムレジストは、貫通孔90内に導入されて、第1の感光性樹脂層89と接触する。これにより、貫通孔90内に感光性樹脂層が充填され、すなわち、絶縁性充填部材85が形成される。図10に示す状態において、貫通孔90内に空間として残っていた部分(導電層65に囲まれた部分)には、第1の感光性樹脂層89および第2の感光性樹脂層88が充填される。減圧状態の下で貫通孔90内の気体を排気しつつ第2の感光性樹脂層88のラミネートが行われるため、貫通孔90内にボイド等が発生することを抑制することができる。なお、本明細書において充填とは、完全に空間(ボイド等)を無くす場合に限らず、貫通孔90の内部において、わずかに空間が残存している場合を除外するものではない。   At this time, the surrounding environment of the substrate 100 is laminated in a reduced pressure state (pressure lower than atmospheric pressure). Thereby, the dry film resist of the second photosensitive resin layer 88 is introduced into the through hole 90 and comes into contact with the first photosensitive resin layer 89. Thereby, the photosensitive resin layer is filled in the through hole 90, that is, the insulating filling member 85 is formed. In the state shown in FIG. 10, the first photosensitive resin layer 89 and the second photosensitive resin layer 88 are filled in a portion remaining as a space in the through hole 90 (a portion surrounded by the conductive layer 65). Is done. Since the second photosensitive resin layer 88 is laminated while the gas in the through hole 90 is exhausted under a reduced pressure state, it is possible to suppress the generation of voids or the like in the through hole 90. In this specification, the term “filling” is not limited to the case where the space (void or the like) is completely eliminated, but does not exclude the case where a slight space remains inside the through hole 90.

なお、第2の感光性樹脂層88を形成する場合には、ドライフィルムレジストをラミネートするときの基板100の周辺環境の圧力をできるだけ真空に近い状態にすることが望ましい。これにより、貫通孔90内へドライフィルムレジストを導入させやすくなる。なお、上記の方法に限らず、貫通孔90内に絶縁性材料を充填した後、第1面、第2面に感光性樹脂層を形成するようにしてもよい。   In the case of forming the second photosensitive resin layer 88, it is desirable that the pressure in the surrounding environment of the substrate 100 when laminating the dry film resist is as close to a vacuum as possible. Thereby, it becomes easy to introduce the dry film resist into the through hole 90. The method is not limited to the above method, and the photosensitive resin layer may be formed on the first surface and the second surface after the through hole 90 is filled with an insulating material.

図13は、本発明の第1実施形態に係る貫通電極基板の製造方法において、第1、第2の感光性樹脂層がパターニングされた基板の断面を示す模式図である。図12の基板100に形成された第1の感光性樹脂層89および第2の感光性樹脂層88に対して、フォトリソグラフィによるパターニングを行う。これにより、図13に示すように、導電層61に至る開口部111、および導電層62に至る開口部112が形成される。この後、感光性樹脂層を焼成してもよい。図13においては、このようにして感光性樹脂層から得られた層間絶縁層80(層間絶縁層81、82)および絶縁性充填部材85を示している。なお、層間絶縁層80における基板100の第1面101および第2面102上の厚さは、例えば、10μm〜100μmであるが、さらに薄くてもよいし、厚くてもよい。   FIG. 13 is a schematic view showing a cross section of the substrate on which the first and second photosensitive resin layers are patterned in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. Patterning by photolithography is performed on the first photosensitive resin layer 89 and the second photosensitive resin layer 88 formed on the substrate 100 in FIG. Thereby, as shown in FIG. 13, an opening 111 reaching the conductive layer 61 and an opening 112 reaching the conductive layer 62 are formed. Thereafter, the photosensitive resin layer may be baked. FIG. 13 shows the interlayer insulating layer 80 (interlayer insulating layers 81 and 82) and the insulating filling member 85 thus obtained from the photosensitive resin layer. Note that the thickness of the interlayer insulating layer 80 on the first surface 101 and the second surface 102 of the substrate 100 is, for example, 10 μm to 100 μm, but may be thinner or thicker.

上記のようにして製造された貫通電極基板1は、貫通孔90の側壁に沿って形成された導電層(第1導電性密着層15、第2導電性密着層25、シード層35、導電層65)によって基板100の第1面101側と第2面102側とを電気的に接続することができる。また、貫通孔90内部を上記のようにして絶縁性樹脂で充填することにより、電解めっき法により金属材料で充填するよりも製造工程を短縮することができ、また貫通孔90の内部においてボイドの発生を抑制することもできる。   The through electrode substrate 1 manufactured as described above has a conductive layer (first conductive adhesive layer 15, second conductive adhesive layer 25, seed layer 35, conductive layer) formed along the side wall of the through hole 90. 65), the first surface 101 side and the second surface 102 side of the substrate 100 can be electrically connected. Further, by filling the inside of the through hole 90 with the insulating resin as described above, the manufacturing process can be shortened compared to filling with a metal material by an electrolytic plating method, and voids are formed inside the through hole 90. Occurrence can also be suppressed.

図14は、本発明の第1実施形態に係る貫通電極基板の製造方法において、配線層が形成された基板の断面を示す模式図である。図13に示すように製造された貫通電極基板1を用いて、図14に示すように配線層121、122を形成してもよい。図13に示す貫通電極基板1に対して配線層が形成され、その配線層に対してフォトリソグラフィによるパターニングを行うことで、配線層121、122が得られる。なお、このような配線層は層間絶縁膜を介して多層化されてもよい。   FIG. 14 is a schematic view showing a cross section of the substrate on which the wiring layer is formed in the method for manufacturing the through electrode substrate according to the first embodiment of the present invention. Using the through electrode substrate 1 manufactured as shown in FIG. 13, the wiring layers 121 and 122 may be formed as shown in FIG. A wiring layer is formed on the through electrode substrate 1 shown in FIG. 13, and the wiring layers 121 and 122 are obtained by patterning the wiring layer by photolithography. Such a wiring layer may be multilayered through an interlayer insulating film.

このようにして得られた配線層121、122(多層化されている場合には、通常、最表面の配線層)は、他の貫通電極基板1等と接続するときの接続端子として用いられる。   The wiring layers 121 and 122 thus obtained (usually the outermost wiring layer in the case of multiple layers) are used as connection terminals when connecting to another through electrode substrate 1 or the like.

[シード層30の形成方法]
ここで、図7、図8に示したシード層30の形成方法について、詳細に説明する。シード層30を形成する工程では、アスペクト比が5を超すような高アスペクト比の貫通孔の内部に導電層を形成する必要があるため、膜の付き回り性の良好な成膜方法が必要である。膜の付き回り性の良好な方法として、例えば、無電解めっき法等の成長面に対して等方的に膜成長が起こる方法や、斜め蒸着等の異方性が高く成膜源と基板との位置取りにより付き回り良く成膜できる方法を挙げることができる。ここでは、一例として、斜め蒸着による成膜方法について、詳細に説明する。なお、斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。
[Method of forming seed layer 30]
Here, a method for forming the seed layer 30 shown in FIGS. 7 and 8 will be described in detail. In the process of forming the seed layer 30, it is necessary to form a conductive layer inside a through hole having a high aspect ratio with an aspect ratio exceeding 5, so a film forming method with good film adhesion is required. is there. As a method with good film throwing power, for example, a method in which film growth occurs isotropically with respect to a growth surface such as an electroless plating method, a film formation source and a substrate having high anisotropy such as oblique deposition There can be mentioned a method of forming a film with good adhesion by positioning. Here, as an example, a film forming method by oblique deposition will be described in detail. Note that the oblique vapor deposition is vapor deposition that is set such that the vapor deposition material flying from the vapor deposition source reaches the surface of the substrate tilted with respect to the normal to the surface of the substrate to be formed.

図18は、本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着による成膜装置の概略図である。図18に示す成膜装置は、蒸着を行うために高真空を達成する真空チャンバ150、ターボ分子ポンプ(TMP)220、ゲートバルブ222で構成されている。真空チャンバ150は、蒸着材料の飛行方向に平行な線と基板の垂線130とを含む平面において両者の線のなす角度132を一定に傾けた状態で基板を固定するホルダ141、ホルダ141を固定して一定の角度132を保ったままホルダ141を回転させる回転支持柱140、蒸着源212を保持する坩堝210、蒸着源212を蒸発させる電子ビーム201を生成する電子銃200を備えている。   FIG. 18 is a schematic view of a film forming apparatus using oblique deposition in the method for manufacturing a through electrode substrate according to the first embodiment of the present invention. The film forming apparatus shown in FIG. 18 includes a vacuum chamber 150 that achieves a high vacuum for vapor deposition, a turbo molecular pump (TMP) 220, and a gate valve 222. The vacuum chamber 150 fixes the holder 141 and the holder 141 for fixing the substrate in a state including a line parallel to the flight direction of the vapor deposition material and the perpendicular line 130 of the substrate with an angle 132 formed by both the lines inclined at a constant angle. A rotation support column 140 that rotates the holder 141 while maintaining a constant angle 132, a crucible 210 that holds the evaporation source 212, and an electron gun 200 that generates an electron beam 201 that evaporates the evaporation source 212.

蒸着中は、蒸発した蒸着材料214の直進性を高めるため、TMPを用いて、例えば10-3〜10-6Paの高い真空状態で行うことが望ましい。このような高真空状態で蒸着を行うと、蒸発した蒸着材料214がチャンバ内の気体分子と衝突確率が低下するため、散乱による進行方向の変化が少なくなる。その結果、蒸着材料214は非常に高い直進性を持って基板に到達するため、例えばアスペクト比が5を超すような高いアスペクト比の貫通孔に対しても、十分な被覆性を得ることができる。また、ホルダ141を傾けた状態で回転支持柱140を回転させながら蒸着を行うことで、貫通孔の円周方向には一様に成膜することができる。 During vapor deposition, it is desirable to use TMP in a high vacuum state of, for example, 10 −3 to 10 −6 Pa in order to improve the straightness of the evaporated vapor deposition material 214. When vapor deposition is performed in such a high vacuum state, the probability of collision of vaporized vapor deposition material 214 with gas molecules in the chamber decreases, so that the change in the traveling direction due to scattering is reduced. As a result, since the vapor deposition material 214 reaches the substrate with very high straightness, sufficient coverage can be obtained even for through holes having a high aspect ratio such as an aspect ratio exceeding 5. . Further, by performing vapor deposition while rotating the rotary support column 140 with the holder 141 tilted, it is possible to form a film uniformly in the circumferential direction of the through hole.

図19は本発明の第1実施形態に係る貫通電極基板の製造方法において、斜め蒸着によって導電層が形成された貫通電極基板の断面図を示す模式図である。電子ビーム201によって蒸発した蒸着材料214は、基板の垂線130に対して一定の角度132で基板に入射する。角度132は、蒸着膜を形成したい貫通孔のアスペクト比によって決定すればよいが、例えば、少なくとも第1導電性密着層15と第2導電性密着層25とが分離しているスペースの端部79に到達するような角度にすればよい。好ましくは、例えば、蒸着を行う面の反対側に形成された貫通孔内部の導電層端部29に到達するような角度にすればよい。具体的には、アスペクト比が5の貫通孔に対して斜め蒸着を行う場合は、基板の第1面または第2面に対する垂線とのなす角度が5°以上20°以下とすることで、被覆性良く蒸着膜を形成することができる。   FIG. 19 is a schematic view showing a cross-sectional view of a through electrode substrate on which a conductive layer is formed by oblique vapor deposition in the through electrode substrate manufacturing method according to the first embodiment of the present invention. The vapor deposition material 214 evaporated by the electron beam 201 is incident on the substrate at a certain angle 132 with respect to the normal 130 of the substrate. The angle 132 may be determined by the aspect ratio of the through hole in which the vapor deposition film is to be formed. For example, at least the end 79 of the space where the first conductive adhesive layer 15 and the second conductive adhesive layer 25 are separated from each other. The angle may be set so as to reach. Preferably, for example, the angle may be set so as to reach the conductive layer end portion 29 inside the through hole formed on the opposite side of the surface to be deposited. Specifically, when oblique vapor deposition is performed on a through-hole having an aspect ratio of 5, an angle formed with a perpendicular to the first surface or the second surface of the substrate is 5 ° or more and 20 ° or less, so that the coating is performed. A deposited film can be formed with good performance.

<第2実施形態>
第1実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に第1導電性密着層10または第2導電性密着層20がそれぞれ一層だけ挟まれた構造であった。第2実施形態においては、貫通孔の側壁の絶縁層70とシード層30との間に複数の層が挟まれた構造について説明する。
Second Embodiment
In the first embodiment, only one layer of the first conductive adhesion layer 10 or the second conductive adhesion layer 20 is sandwiched between the insulating layer 70 on the side wall of the through hole and the seed layer 30. In the second embodiment, a structure in which a plurality of layers are sandwiched between the insulating layer 70 on the side wall of the through hole and the seed layer 30 will be described.

図20は本発明の第2実施形態に係る貫通電極基板の製造方法において、導電層が形成された基板の断面を示す模式図である。図13と異なる点は、第1導電性密着層10とシード層30との間に第3導電性密着層40(第3導電性密着層41、42、45)が形成されている点、第2導電性密着層20とシード層30との間に第4導電性密着層50(第4導電性密着層51、52、55)が形成されている点である。   FIG. 20 is a schematic view showing a cross section of a substrate on which a conductive layer is formed in the method for manufacturing a through electrode substrate according to the second embodiment of the present invention. The difference from FIG. 13 is that a third conductive adhesion layer 40 (third conductive adhesion layers 41, 42, 45) is formed between the first conductive adhesion layer 10 and the seed layer 30, The second conductive adhesive layer 50 (fourth conductive adhesive layers 51, 52, 55) is formed between the two conductive adhesive layers 20 and the seed layer 30.

第3導電性密着層40および第4導電性密着層50はシード層30と密着性がよい材質であるとよく、好ましくは、シード層30と同じ材質であるとよい。この場合、第3導電性密着層40および第4導電性密着層50は、シード層の一部を兼ねていると考えることもできる。また、第3導電性密着層40は第1導電性密着層10と密着性がよく、第4導電性密着層50は第2導電性密着層20と密着性がよいことが望ましい。第2実施形態においては、第3導電性密着層40および第4導電性密着層50をスパッタリング法によって形成するため、第1導電性密着層10と第3導電性密着層40との界面において、良好な密着性が得られる。また、同様に、第2導電性密着層20と第4導電性密着層50との界面において、良好な密着性が得られる。これは、第1導電性密着層10と第3導電性密着層40との界面、および、第2導電性密着層20と第4導電性密着層50との界面に、それぞれ接する層のミキシング層が形成されているからと考えられる。さらに、第3導電性密着層40および第4導電性密着層50とシード層30とが同じ材質である場合には、これらの界面においても、良好な密着性が得られる。   The third conductive adhesion layer 40 and the fourth conductive adhesion layer 50 may be made of a material having good adhesion to the seed layer 30, and preferably the same material as the seed layer 30. In this case, it can be considered that the third conductive adhesion layer 40 and the fourth conductive adhesion layer 50 also serve as part of the seed layer. Further, it is desirable that the third conductive adhesion layer 40 has good adhesion with the first conductive adhesion layer 10, and the fourth conductive adhesion layer 50 has good adhesion with the second conductive adhesion layer 20. In the second embodiment, since the third conductive adhesion layer 40 and the fourth conductive adhesion layer 50 are formed by sputtering, at the interface between the first conductive adhesion layer 10 and the third conductive adhesion layer 40, Good adhesion is obtained. Similarly, good adhesion can be obtained at the interface between the second conductive adhesion layer 20 and the fourth conductive adhesion layer 50. This is a mixing layer that is in contact with the interface between the first conductive adhesion layer 10 and the third conductive adhesion layer 40 and the interface between the second conductive adhesion layer 20 and the fourth conductive adhesion layer 50. It is thought that is formed. Further, when the third conductive adhesion layer 40, the fourth conductive adhesion layer 50, and the seed layer 30 are made of the same material, good adhesion can be obtained even at these interfaces.

<第3実施形態>
第3実施形態においては、第1または第2実施形態における貫通電極基板1を用いて製造される半導体装置について説明する。
<Third Embodiment>
In the third embodiment, a semiconductor device manufactured using the through electrode substrate 1 in the first or second embodiment will be described.

図21は、本発明の第3実施形態に係る半導体装置を示す図である。半導体装置1000は、3つの貫通電極基板300(310、320、330)が積層され、LSI基板400に接続されている。貫通電極基板310は、例えば、DRAM等の半導体素子が形成され、配線層121、122等で形成された接続端子511、512を有している。これらの貫通電極基板300の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子512は、LSI基板400の接続端子500とバンプ610により接続されている。接続端子511は、貫通電極基板320の接続端子522とバンプ620により接続されている。貫通電極基板320の接続端子521と、貫通電極基板330の接続端子532と、についても、接続端子がバンプ630により接続する。バンプ600(610、620、630)は、例えば、インジウム、銅、金等の金属を用いる。   FIG. 21 is a diagram showing a semiconductor device according to the third embodiment of the present invention. In the semiconductor device 1000, three through electrode substrates 300 (310, 320, 330) are stacked and connected to the LSI substrate 400. The through electrode substrate 310 is formed with a semiconductor element such as a DRAM, and includes connection terminals 511 and 512 formed of wiring layers 121 and 122, for example. One or more of these through electrode substrates 300 may be a through electrode substrate made of a substrate formed of glass, sapphire, or the like. The connection terminals 512 are connected to the connection terminals 500 of the LSI substrate 400 by bumps 610. The connection terminal 511 is connected to the connection terminal 522 of the through electrode substrate 320 by the bump 620. The connection terminals of the connection terminals 521 of the through electrode substrate 320 and the connection terminals 532 of the through electrode substrate 330 are also connected by the bumps 630. For the bump 600 (610, 620, 630), for example, a metal such as indium, copper, or gold is used.

なお、貫通電極基板1を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板1と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板1と他の基板とを接着してもよい。   In addition, when laminating | stacking the penetration electrode board | substrate 1, not only three layers but two layers may be sufficient, and also four or more layers may be sufficient. In addition, the connection between the through-electrode substrate 1 and another substrate is not limited to using bumps, and other bonding techniques such as eutectic bonding may be used. Alternatively, polyimide, epoxy resin, or the like may be applied and baked to bond the through electrode substrate 1 and another substrate.

図22は、本発明の第3実施形態に係る半導体装置の別の例を示す図である。図22に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)410、420、および貫通電極基板300が積層され、LSI基板400に接続されている。   FIG. 22 is a diagram showing another example of the semiconductor device according to the third embodiment of the present invention. In the semiconductor device 1000 shown in FIG. 22, semiconductor chips (LSI chips) 410 and 420 such as a MEMS device, a CPU, and a memory, and a through electrode substrate 300 are stacked and connected to the LSI substrate 400.

半導体チップ410と半導体チップ420との間に貫通電極基板300が配置され、バンプ640、650により接続されている。LSI基板400上に半導体チップ410が載置され、LSI基板400と半導体チップ420とはワイヤ700により接続されている。この例では、貫通電極基板300は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ410を3軸加速度センサとし、半導体チップ420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。   The through electrode substrate 300 is disposed between the semiconductor chip 410 and the semiconductor chip 420 and connected by bumps 640 and 650. A semiconductor chip 410 is placed on the LSI substrate 400, and the LSI substrate 400 and the semiconductor chip 420 are connected by a wire 700. In this example, the through electrode substrate 300 is used as an interposer for stacking a plurality of semiconductor chips and three-dimensionally mounting them, and manufacturing a multifunctional semiconductor device by stacking a plurality of semiconductor chips having different functions. can do. For example, by using the semiconductor chip 410 as a 3-axis acceleration sensor and the semiconductor chip 420 as a 2-axis magnetic sensor, it is possible to manufacture a semiconductor device in which a 5-axis motion sensor is realized by one module.

半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板300に形成してもよい。   When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may also be formed on the semiconductor chip or the through electrode substrate 300.

図23は、本発明の第3実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図21、図22)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である。図23に示す例では、LSI基板400には、6つの貫通電極基板300(310〜360)が積層されて接続されている。ただし、全ての貫通電極基板300が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板300(310〜360)の1以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。   FIG. 23 is a diagram showing another example of the semiconductor device according to the third embodiment of the present invention. Although the above two examples (FIGS. 21 and 22) are three-dimensional mounting, this example is an example applied to the combined mounting of two dimensions and three dimensions. In the example shown in FIG. 23, six through electrode substrates 300 (310 to 360) are stacked and connected to the LSI substrate 400. However, all the through electrode substrates 300 are not only stacked and arranged, but are also arranged side by side in the in-plane direction of the substrate. One or more of these through electrode substrates 300 (310 to 360) may be a through electrode substrate made of a substrate formed of glass, sapphire, or the like.

図23の例では、LSI基板400上に貫通電極基板310、350が接続され、貫通電極基板310上に貫通電極基板320、340が接続され、貫通電極基板320上に貫通電極基板330が接続され、貫通電極基板350上に貫通電極基板360が接続されている。なお、図22に示す例のように、貫通電極基板300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板330、340、360などが半導体チップに置き換えられてもよい。   In the example of FIG. 23, the through electrode substrates 310 and 350 are connected to the LSI substrate 400, the through electrode substrates 320 and 340 are connected to the through electrode substrate 310, and the through electrode substrate 330 is connected to the through electrode substrate 320. The through electrode substrate 360 is connected to the through electrode substrate 350. In addition, even when the through electrode substrate 300 is used as an interposer for connecting a plurality of semiconductor chips as in the example shown in FIG. 22, such two-dimensional and three-dimensional mounting is possible. For example, the through electrode substrates 330, 340, 360, etc. may be replaced with semiconductor chips.

上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。   The semiconductor device 1000 manufactured as described above includes various devices such as portable terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigations, etc.), home appliances, and the like. Installed in electrical equipment.

以下、本発明を実施例に基づいて具体的に説明するが、本発明はこれらの実施例のみに限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated concretely based on an Example, this invention is not limited only to these Examples.

実施例1は、第2実施形態の図20に基づいて説明する。まず、基板100として、厚さ400μmのシリコン基板を用意した。次に、シリコン基板の一方の面(ここでは第1面101)にフォトリソグラフィによりレジストパターンを形成し、レジストパターンを介してDRIEによりシリコン基板を厚み方向にエッチングし、φ50μmの貫通孔を多数形成した。貫通孔のアスペクト比は8であった。   Example 1 will be described with reference to FIG. 20 of the second embodiment. First, a 400 μm thick silicon substrate was prepared as the substrate 100. Next, a resist pattern is formed on one surface (here, the first surface 101) of the silicon substrate by photolithography, and the silicon substrate is etched in the thickness direction by DRIE through the resist pattern to form a large number of through holes having a diameter of 50 μm. did. The aspect ratio of the through hole was 8.

貫通孔を形成し、レジストパターンを除去した後、熱酸化によりシリコン基板の表面および貫通孔の側壁にシリコン酸化膜を形成した。ここで、熱酸化は酸素雰囲気下で1050℃の熱処理を行い、500nmのシリコン酸化膜を形成した。   After the through hole was formed and the resist pattern was removed, a silicon oxide film was formed on the surface of the silicon substrate and the side wall of the through hole by thermal oxidation. Here, thermal oxidation was performed at 1050 ° C. in an oxygen atmosphere to form a 500 nm silicon oxide film.

次に、シリコン基板の第1面101側から、スパッタリング法により、第1導電性密着層10として、シリコン基板上に形成された酸化シリコン膜との密着性の良いTiを100nm形成した。続いて、シリコン基板の第2面102側から、上記と同様にスパッタリング法により、第2導電性密着層20として、Tiを100nm形成した。ここで、スパッタリング法は、DCマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.5Pa
・電力=3kW
・成膜温度=室温
Next, 100 nm of Ti having good adhesion to the silicon oxide film formed on the silicon substrate was formed as the first conductive adhesion layer 10 from the first surface 101 side of the silicon substrate by sputtering. Subsequently, 100 nm of Ti was formed as the second conductive adhesion layer 20 from the second surface 102 side of the silicon substrate by the sputtering method in the same manner as described above. Here, the sputtering method was performed by the DC magnetron sputtering method under the following conditions.
-Target-substrate distance = 100 mm
-Argon gas flow rate = 30 sccm
・ Chamber pressure = 0.5Pa
・ Power = 3kW
・ Film formation temperature = room temperature

次に、シリコン基板の第1面101側から、スパッタリング法により、第3導電性密着層40として、Cuを100nm形成した。続いて、シリコン基板の第2面102側から、第4導電性密着層50として、上記と同様にスパッタリング法により厚さ100nmでCuを成膜し、スパッタシード層を形成した。ここで、スパッタリング法は、DCマグネトロンスパッタ法により、以下の条件で行った。
・ターゲット−基板間距離=100mm
・アルゴンガス流量=30sccm
・チャンバ圧力=0.3Pa
・電力=5kW
・成膜温度=室温
Next, 100 nm of Cu was formed as the third conductive adhesion layer 40 by sputtering from the first surface 101 side of the silicon substrate. Subsequently, from the second surface 102 side of the silicon substrate, as the fourth conductive adhesion layer 50, Cu was deposited in a thickness of 100 nm by a sputtering method in the same manner as described above, thereby forming a sputter seed layer. Here, the sputtering method was performed by the DC magnetron sputtering method under the following conditions.
-Target-substrate distance = 100 mm
-Argon gas flow rate = 30 sccm
・ Chamber pressure = 0.3Pa
・ Power = 5kW
・ Film formation temperature = room temperature

次に、シリコン基板の第1面101側から、スパッタリング法で形成したCu上に、シード層30として、斜め蒸着により厚さ800nmでCuを成膜し、蒸着シード層を形成した。さらに、シリコン基板の第2面102側からも、同様にして斜め蒸着により厚さCuを800nm成膜した。このとき、蒸着材料の飛行方向に平行な線とシリコン基板の垂線とがなす角度が8°となるようにシリコン基板の傾きを調整した。また、蒸着法は以下の条件で行った。
・蒸着源−基板間距離=100mm
・真空到達圧=5×10-4Pa
・蒸着材料の飛行方向に平行な線と基板の垂線とのなす角度=8°
Next, Cu was deposited as a seed layer 30 with a thickness of 800 nm on the Cu formed by sputtering from the first surface 101 side of the silicon substrate, thereby forming a vapor deposition seed layer. Furthermore, a Cu film having a thickness of 800 nm was similarly formed from the second surface 102 side of the silicon substrate by oblique vapor deposition. At this time, the tilt of the silicon substrate was adjusted so that the angle formed by the line parallel to the flight direction of the vapor deposition material and the perpendicular of the silicon substrate was 8 °. The vapor deposition method was performed under the following conditions.
・ Distance between deposition source and substrate = 100mm
・ Vacuum ultimate pressure = 5 × 10 −4 Pa
・ An angle between a line parallel to the flight direction of the vapor deposition material and the perpendicular of the substrate = 8 °

次に、シリコン基板の両側に、後述する電解めっきにおいて導電膜の形成を避けるべき領域を覆うようにめっき用レジストパターンを形成した。そして、電解めっきにより、めっき用レジストパターンから露出した部分に厚さ10μmでCuを成膜し、導電膜を形成した。   Next, a resist pattern for plating was formed on both sides of the silicon substrate so as to cover a region where formation of a conductive film should be avoided in electrolytic plating described later. And Cu was formed into a film with a thickness of 10 μm on the portion exposed from the resist pattern for plating by electrolytic plating to form a conductive film.

その後、めっき用レジストパターンを除去した後、シリコン基板の両側に存在する不要な蒸着シードおよびスパッタシード層を順次除去した。これにより、図20に示す貫通電極基板を得た。   Thereafter, after removing the plating resist pattern, unnecessary deposition seeds and sputter seed layers present on both sides of the silicon substrate were sequentially removed. Thereby, the through electrode substrate shown in FIG. 20 was obtained.

上記のようにして得られた貫通電極基板に対して、導通試験を実施したところ、1024個の貫通電極を含むチップにおいて適切に導通が確保されていることが確認された。   When a conduction test was performed on the through electrode substrate obtained as described above, it was confirmed that conduction was appropriately ensured in a chip including 1024 through electrodes.

以上のように、実施例1によれば、アスペクト比が高い貫通孔を有する貫通電極基板において、貫通孔内の導電層の密着性が高い貫通電極基板を得ることができる。   As described above, according to Example 1, in the through electrode substrate having a through hole with a high aspect ratio, it is possible to obtain a through electrode substrate in which the conductive layer in the through hole has high adhesion.

1:貫通電極基板
10、11、15:第1導電性密着層
20、22、25、29:第2導電性密着層
30、31、32、35:シード層
40、41、42、45:第3導電性密着層
50、51、52、55:第4導電性密着層
60、61、62、65:導電層
70、71、72、85:絶縁層
79:端部
80、81、82:層間絶縁層
85:絶縁性充填部材
88:第2の感光性樹脂層
89:第1の感光性樹脂層
90:貫通孔
100:基板
101:第1面
102:第2面
110、111、112:開口部
121、122:配線層
130:垂線
132:基板の垂線と蒸着方向とのなす角度
140:回転支持柱
141:ホルダ
150:真空チャンバ
200:電子銃
201:電子ビーム
210:坩堝
212:蒸着源
214:蒸着材料
222:ゲートバルブ
300、310、320、330、340、350、360:貫通電極基板
400:LSI基板
410、420:半導体チップ
500、511、512、521、522、531:接続端子
600、610、620、630、640、650:バンプ
700:ワイヤ
1000:半導体装置
1: through electrode substrate 10, 11, 15: first conductive adhesion layers 20, 22, 25, 29: second conductive adhesion layers 30, 31, 32, 35: seed layers 40, 41, 42, 45: first 3 conductive adhesive layers 50, 51, 52, 55: fourth conductive adhesive layers 60, 61, 62, 65: conductive layers 70, 71, 72, 85: insulating layer 79: end portions 80, 81, 82: interlayer Insulating layer 85: insulating filling member 88: second photosensitive resin layer 89: first photosensitive resin layer 90: through hole 100: substrate 101: first surface 102: second surface 110, 111, 112: opening Units 121 and 122: Wiring layer 130: Vertical line 132: Angle formed by the vertical line of the substrate and the deposition direction 140: Rotating support column 141: Holder 150: Vacuum chamber 200: Electron gun 201: Electron beam 210: Crucible 212: Deposition source 214 : Vapor deposition material 222: Gate bar 300, 310, 320, 330, 340, 350, 360: Through electrode substrate 400: LSI substrate 410, 420: Semiconductor chips 500, 511, 512, 521, 522, 531: Connection terminals 600, 610, 620, 630, 640, 650: Bump 700: Wire 1000: Semiconductor device

Claims (15)

第1面と第2面とを貫通する貫通孔を有する基板と、
前記貫通孔の側壁に沿って配置された貫通電極と、
を有し、
前記貫通孔は、前記第1面及び前記第2面から前記基板の内部に向かって連続的に径が小さくなり、
前記貫通電極は、第1導電層、第2導電層、第3導電層、及び第4導電層を有し、
前記第1導電層は、前記貫通孔の側壁の前記第1面側の一部に配置され、
前記第2導電層は、前記貫通孔の側壁の前記第2面側の一部に配置され、
前記第3導電層は、前記第1導電層、前記第2導電層、並びに前記第1導電層及び前記第2導電層から露出された前記貫通孔の側壁に接して配置され、
前記第4導電層は、前記第3導電層上に配置されることを特徴とする貫通電極基板。
A substrate having a through hole penetrating the first surface and the second surface;
A through electrode disposed along a side wall of the through hole;
Have
The through hole is continuously Ri diameter is smaller from the first surface and the second surface towards the interior of the substrate,
The through electrode has a first conductive layer, a second conductive layer, a third conductive layer, and a fourth conductive layer,
The first conductive layer is disposed on a part of the side surface of the through hole on the first surface side,
The second conductive layer is disposed on a part of the side surface of the through hole on the second surface side,
The third conductive layer is disposed in contact with the first conductive layer, the second conductive layer, and a side wall of the through hole exposed from the first conductive layer and the second conductive layer,
It said fourth conductive layer, the through electrode substrate, characterized in Rukoto disposed in said third conductive layer.
前記基板は、ガラス基板又は石英基板であることを特徴とする請求項1に記載の貫通電極基板。   The through electrode substrate according to claim 1, wherein the substrate is a glass substrate or a quartz substrate. 前記貫通孔における前記貫通電極の内側には、前記第1面側から前記第2面側につながる空洞が設けられていることを特徴とする請求項1に記載の貫通電極基板。   2. The through electrode substrate according to claim 1, wherein a cavity connected from the first surface side to the second surface side is provided inside the through electrode in the through hole. 前記貫通孔における前記貫通電極の内側において、前記第1面側から前記第2面側まで連続して配置された絶縁性材料をさらに有することを特徴とする請求項1に記載の貫通電極基板。   2. The through electrode substrate according to claim 1, further comprising an insulating material arranged continuously from the first surface side to the second surface side inside the through electrode in the through hole. 前記第1導電層及び前記第2導電層と前記基板との密着性、並びに前記第1導電層及び前記第2導電層と前記第3導電層との密着性は、前記第3導電層と前記基板との密着性よりも強いことを特徴とする請求項に記載の貫通電極基板。 The adhesion between the first conductive layer and the second conductive layer and the substrate, and the adhesion between the first conductive layer, the second conductive layer and the third conductive layer are determined by the third conductive layer and the third conductive layer. The penetration electrode substrate according to claim 1 , wherein the penetration electrode substrate is stronger than adhesion to the substrate. 前記基板と前記貫通電極との間に配置された下地絶縁層をさらに有することを特徴とする請求項に記載の貫通電極基板。 The through electrode substrate according to claim 1 , further comprising a base insulating layer disposed between the substrate and the through electrode. 前記第1導電層及び前記第2導電層と前記下地絶縁層との密着性、並びに前記第1導電層及び前記第2導電層と前記第3導電層との密着性は、前記第3導電層と前記下地絶縁層との密着性よりも強いことを特徴とする請求項に記載の貫通電極基板。 The adhesion between the first conductive layer and the second conductive layer and the base insulating layer, and the adhesion between the first conductive layer, the second conductive layer and the third conductive layer are determined by the third conductive layer. The penetration electrode substrate according to claim 6 , wherein the penetration electrode substrate is stronger than adhesion between the substrate insulating layer and the base insulating layer. 前記第1導電層及び前記第2導電層は、アルゴンを含有することを特徴とする請求項に記載の貫通電極基板。 The through electrode substrate according to claim 1 , wherein the first conductive layer and the second conductive layer contain argon. 基板の第1面と第2面とを貫通し、前記第1面及び前記第2面から前記基板の内部に向かって連続的に小さくなる形状の貫通孔を形成し、
前記貫通孔の側壁に沿って貫通電極を形成する貫通電極基板の製造方法であって、
前記貫通電極は、
前記貫通孔の側壁の前記第1面側の一部に、スパッタリング法によって第1導電層を形成し、
前記貫通孔の側壁の前記第2面側の一部に、スパッタリング法によって第2導電層を形成し、
前記第1導電層、前記第2導電層、並びに前記第1導電層及び前記第2導電層から露出された前記貫通孔の側壁に接するように第3導電層を形成し、
前記第3導電層上に、めっき法によって第4導電層を形成することで形成される貫通電極基板の製造方法
Forming a through-hole that penetrates the first surface and the second surface of the substrate and continuously decreases from the first surface and the second surface toward the inside of the substrate;
A method of manufacturing a penetrations electrode substrate that form a through electrode along a side wall of the through hole,
The through electrode is
Forming a first conductive layer on a part of the side surface of the through hole on the first surface side by a sputtering method;
Forming a second conductive layer on a part of the side surface of the through hole on the second surface side by a sputtering method;
Forming a third conductive layer so as to contact the side wall of the through hole exposed from the first conductive layer, the second conductive layer, and the first conductive layer and the second conductive layer;
A method of manufacturing a through electrode substrate formed by forming a fourth conductive layer on the third conductive layer by a plating method .
前記基板は、ガラス基板又は石英基板であることを特徴とする請求項に記載の貫通電極基板の製造方法。 The method for manufacturing a through electrode substrate according to claim 9 , wherein the substrate is a glass substrate or a quartz substrate. 前記貫通電極は、前記貫通孔における前記貫通電極の内側に前記第1面側から前記第2面側につながる空洞ができるように形成されることを特徴とする請求項に記載の貫通電極基板の製造方法。 10. The through electrode substrate according to claim 9 , wherein the through electrode is formed so that a cavity is formed inside the through electrode in the through hole from the first surface side to the second surface side. Manufacturing method. 前記貫通電極の内側に、前記第1面側から前記第2面側まで連続する絶縁性材料をさらに形成することを特徴とする請求項に記載の貫通電極基板の製造方法。 The method for manufacturing a through electrode substrate according to claim 9 , further comprising: forming an insulating material continuous from the first surface side to the second surface side inside the through electrode. 前記第3導電層は、斜め蒸着法によって形成されることを特徴とする請求項に記載の貫通電極基板の製造方法。 The method for manufacturing a through electrode substrate according to claim 9 , wherein the third conductive layer is formed by an oblique deposition method. 前記斜め蒸着法は、前記基板の前記第1面又は前記第2面に対する垂線が蒸着材料の飛行方向に対して5°以上20°以下傾いた状態で行われることを特徴とする請求項13に記載の貫通電極基板の製造方法。 The oblique deposition is in claim 13, characterized in that normal to the first surface or the second surface of the substrate is carried out in an inclined state 5 ° or 20 ° or less with respect to the flight direction of the vapor deposition material The manufacturing method of the penetration electrode substrate of description. 前記基板と前記貫通電極との間に下地絶縁層をさらに形成し、
前記第1導電層及び前記第2導電層は、前記下地絶縁層上に形成されることを特徴とする請求項に記載の貫通電極基板の製造方法。


Further forming a base insulating layer between the substrate and the through electrode,
The method for manufacturing a through electrode substrate according to claim 9 , wherein the first conductive layer and the second conductive layer are formed on the base insulating layer.


JP2015190980A 2015-09-29 2015-09-29 Penetration electrode substrate and method of manufacturing the penetration electrode substrate Active JP6369436B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015190980A JP6369436B2 (en) 2015-09-29 2015-09-29 Penetration electrode substrate and method of manufacturing the penetration electrode substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015190980A JP6369436B2 (en) 2015-09-29 2015-09-29 Penetration electrode substrate and method of manufacturing the penetration electrode substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013234994A Division JP6201663B2 (en) 2013-11-13 2013-11-13 Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018128750A Division JP6669201B2 (en) 2018-07-06 2018-07-06 Through-electrode substrate

Publications (2)

Publication Number Publication Date
JP2016034030A JP2016034030A (en) 2016-03-10
JP6369436B2 true JP6369436B2 (en) 2018-08-08

Family

ID=55452779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015190980A Active JP6369436B2 (en) 2015-09-29 2015-09-29 Penetration electrode substrate and method of manufacturing the penetration electrode substrate

Country Status (1)

Country Link
JP (1) JP6369436B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200406A1 (en) 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI826965B (en) 2016-06-03 2023-12-21 日商大日本印刷股份有限公司 Through-electrode substrate, manufacturing method thereof, and mounting substrate
JP7102699B2 (en) * 2017-09-28 2022-07-20 大日本印刷株式会社 Through Silicon Via Substrate and Its Manufacturing Method
JP2019204921A (en) * 2018-05-25 2019-11-28 凸版印刷株式会社 Glass circuit substrate and manufacturing method thereof
EP3916772A4 (en) * 2019-03-12 2023-04-05 Absolics Inc. Packaging substrate, and semiconductor device comprising same
JP7207192B2 (en) * 2019-06-19 2023-01-18 Tdk株式会社 Sensor package substrate, sensor module including the same, and method for manufacturing sensor package substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (en) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp Structure of through hole wiring board and manufacture thereof
JP2001160679A (en) * 1999-12-01 2001-06-12 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
JP3789803B2 (en) * 2001-01-30 2006-06-28 日本特殊陶業株式会社 Wiring board and manufacturing method thereof
JP4202641B2 (en) * 2001-12-26 2008-12-24 富士通株式会社 Circuit board and manufacturing method thereof
JP3998984B2 (en) * 2002-01-18 2007-10-31 富士通株式会社 Circuit board and manufacturing method thereof
JP2003289073A (en) * 2002-01-22 2003-10-10 Canon Inc Semiconductor device and method of manufacturing semiconductor device
JP2004311919A (en) * 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd Through-hole filling method
JP5423020B2 (en) * 2009-02-03 2014-02-19 セイコーエプソン株式会社 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US8826530B2 (en) * 2009-03-31 2014-09-09 Ibiden Co., Ltd. Method for manufacturing substrate with metal film
JP2013045957A (en) * 2011-08-25 2013-03-04 Kyocera Corp Wiring board and electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021200406A1 (en) 2020-03-31 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2016034030A (en) 2016-03-10

Similar Documents

Publication Publication Date Title
JP6201663B2 (en) Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device
JP6369436B2 (en) Penetration electrode substrate and method of manufacturing the penetration electrode substrate
JP5753904B2 (en) Gradual via formation from both sides of the chip
TWI527179B (en) Process for the vertical interconnection of 3d electronic modules by vias
TWI587470B (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
JP6596906B2 (en) Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate
JP6669201B2 (en) Through-electrode substrate
JP2016063114A (en) Through electrode substrate and manufacturing method of the same
JP5377657B2 (en) Manufacturing method of semiconductor device
JP6561635B2 (en) Through electrode substrate and manufacturing method thereof
JP6446934B2 (en) Conductive material through-hole substrate and manufacturing method thereof
JP7014241B2 (en) Manufacturing method of through silicon via board
JP7327535B2 (en) Penetration electrode substrate
JP2018195661A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP6263859B2 (en) Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device
JP2017098402A (en) Through electrode substrate and method of manufacturing the same
JP6690142B2 (en) Through electrode substrate, method of manufacturing through electrode substrate, and interposer using through electrode substrate
JP6341245B2 (en) Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device
JP2019016733A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP2018195825A (en) Through-electrode substrate and semiconductor device
JP2018174343A (en) Through-electrode substrate and semiconductor device
JP2016167491A (en) Method of manufacturing through wiring board
JP2019016732A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP6435893B2 (en) Method for manufacturing through electrode substrate
JP2016225360A (en) Through electrode substrate, and interposer and semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6369436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150