JP2019016733A - Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate - Google Patents

Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate Download PDF

Info

Publication number
JP2019016733A
JP2019016733A JP2017134532A JP2017134532A JP2019016733A JP 2019016733 A JP2019016733 A JP 2019016733A JP 2017134532 A JP2017134532 A JP 2017134532A JP 2017134532 A JP2017134532 A JP 2017134532A JP 2019016733 A JP2019016733 A JP 2019016733A
Authority
JP
Japan
Prior art keywords
electrode
substrate
resin
layer
electrode substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017134532A
Other languages
Japanese (ja)
Inventor
恵大 笹生
Keita Sasao
恵大 笹生
武田 利彦
Toshihiko Takeda
利彦 武田
大祐 北山
Daisuke Kitayama
大祐 北山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017134532A priority Critical patent/JP2019016733A/en
Publication of JP2019016733A publication Critical patent/JP2019016733A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

To provide a through electrode substrate capable of suppressing drop-off of a resin provided inside a conductive layer arranged on an inner wall where a through-hole of a substrate exists without clogging a one-side opening by a metal.SOLUTION: A through electrode substrate according to one embodiment comprises: a substrate that has a through-hole penetrating through a first surface and a second surface opposite to the first surface; a through electrode arranged on an inner wall where the through-hole of the substrate exists, and in which a thickness at both end parts is thicker than a thickness at the other portion; and a resin layer arranged inside the through electrode.SELECTED DRAWING: Figure 2

Description

本開示は、貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置に関する。   The present disclosure relates to a through electrode substrate, a method for manufacturing the through electrode substrate, and a semiconductor device using the through electrode substrate.

近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設け、基板の貫通孔がある内壁に導電層を設けた後、当該導電層の内側を樹脂で充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている(例えば、特許文献1)。   In recent years, three-dimensional mounting technology in which semiconductor chips are stacked vertically has become indispensable for higher integration and higher functionality of LSI systems. In this technique, it is necessary to efficiently connect the upper and lower semiconductor chips. Therefore, there is a through electrode technique in which a through hole is provided in a semiconductor chip, a conductive layer is provided on the inner wall of the substrate having a through hole, the inside of the conductive layer is filled with resin, and both sides of the semiconductor chip are electrically connected. It is attracting attention (for example, Patent Document 1).

しかしながら、特許文献1に開示された技術では、基板の貫通孔がある内壁に配置される導電層(貫通電極)の内側を樹脂で埋めるが、樹脂で埋める導電層の内側は体積が大きいため、樹脂を硬化収縮させる際に、樹脂と基板の貫通孔がある内壁に設けられた導電層との間に隙間が生じると、樹脂が抜け落ちてしまうといった問題がある。   However, in the technique disclosed in Patent Document 1, the inside of the conductive layer (through electrode) disposed on the inner wall with the through hole of the substrate is filled with resin, but the inside of the conductive layer filled with resin has a large volume, When the resin is cured and shrunk, there is a problem that the resin falls off if a gap is generated between the resin and the conductive layer provided on the inner wall having the through hole of the substrate.

一方、従来、貫通電極の製造に要する時間を短縮するために、貫通電極の片面側の開口部を金属で閉塞し、反対側の開口部から樹脂を充填する技術が開示されている(例えば、特許文献2)。特許文献2に開示された技術によれば、片面側の開口部を金属で閉塞することによって、結果として、充填樹脂が抜け落ちず、特許文献1に開示された技術の問題点を解決することができることになる。   On the other hand, conventionally, in order to shorten the time required for manufacturing the through electrode, a technique of closing the opening on one side of the through electrode with metal and filling the resin from the opening on the opposite side has been disclosed (for example, Patent Document 2). According to the technique disclosed in Patent Document 2, by closing the opening on one side with metal, as a result, the filled resin does not fall out, and the problem of the technique disclosed in Patent Document 1 can be solved. It will be possible.

特開平成11−26892号公報JP-A-11-26892 特開2015−211077号公報JP 2015-211077 A

しかしながら、特許文献2に開示された技術では、貫通電極の片面側の開口部を金属で閉塞しているため、貫通電極の直上に有機絶縁層を設けた構成では、開口部を塞いでいる金属と有機絶縁層が接することになり、密着性が低くなるという問題が生じる。   However, in the technique disclosed in Patent Document 2, since the opening on one side of the through electrode is closed with metal, in the configuration in which the organic insulating layer is provided immediately above the through electrode, the metal closing the opening And the organic insulating layer are in contact with each other, which causes a problem of low adhesion.

本開示は、上記実情に鑑み、片面側の開口部を金属で閉塞することなく、基板の貫通孔がある内壁に配置される導電層の内側の樹脂が抜け落ちることを抑制する貫通電極基板を提供するところにある。   In view of the above circumstances, the present disclosure provides a through electrode substrate that prevents the resin on the inner side of the conductive layer disposed on the inner wall having the through hole of the substrate from falling off without closing the opening on one side with metal. There is a place to do.

本開示の一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを貫通する貫通孔を有する基板と、前記基板の前記貫通孔がある内壁に配置される貫通電極であって、両端部における厚さが他の部分の厚さよりも厚い貫通電極と、前記貫通電極の内側に配置される樹脂層と、を備える、貫通電極基板が提供される。   According to an embodiment of the present disclosure, a substrate having a through hole that passes through a first surface and a second surface that is the surface opposite to the first surface, and an inner wall of the substrate having the through hole. A through-electrode substrate comprising: a through-electrode having a thickness at both end portions thicker than the thickness of other portions; and a resin layer disposed inside the through-electrode. The

前記第1の面に配置され、前記貫通電極に接続する第1の配線層と、前記第1の配線層の上側に配置され、前記樹脂層と接する絶縁層と、をさらに備えてもよい。   A first wiring layer disposed on the first surface and connected to the through electrode, and an insulating layer disposed on the upper side of the first wiring layer and in contact with the resin layer may be further provided.

前記絶縁層は有機絶縁層であってもよい。   The insulating layer may be an organic insulating layer.

前記基板の前記第1の面の垂線と前記第1の面側の端部における前記貫通電極との接線がなす第1の最大角及び前記基板の前記第2の面の垂線と前記第2の面側の端部における前記貫通電極との接線がなす第2の最大角は、0°より大きく90°より小さくてもよい。   The first maximum angle formed by the perpendicular of the first surface of the substrate and the tangent of the through electrode at the end on the first surface side, and the perpendicular of the second surface of the substrate and the second A second maximum angle formed by a tangent to the through electrode at the end on the surface side may be larger than 0 ° and smaller than 90 °.

前記第2の最大角は、前記第1の最大角よりも大きくてもよい。   The second maximum angle may be larger than the first maximum angle.

前記樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含んでもよい。   The resin layer may include a thermosetting resin or a photocurable resin.

本開示の一実施形態によれば、前記貫通電極基板と、前記基板の前記貫通電極に接続されたLSI基板と、前記基板の前記貫通電極に接続された半導体チップと、を有する、半導体装置が提供される。   According to an embodiment of the present disclosure, a semiconductor device including the through electrode substrate, an LSI substrate connected to the through electrode of the substrate, and a semiconductor chip connected to the through electrode of the substrate. Provided.

本開示の一実施形態によれば、第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、前記基板の前記貫通孔がある内壁に、両端部における厚さが他の部分の厚さよりも厚い貫通電極を形成し、前記貫通電極の内側に樹脂を充填し、前記樹脂を硬化させて樹脂層を形成することを含む、貫通電極基板の製造方法が提供される。   According to one embodiment of the present disclosure, a substrate having a first surface and a second surface that is the surface opposite to the first surface is formed with a through hole from the first surface side, On the inner wall of the substrate where the through hole is located, a through electrode having a thickness at both end portions larger than the thickness of the other part is formed, a resin is filled inside the through electrode, and the resin is cured to form a resin layer. A method of manufacturing a through electrode substrate is provided that includes forming.

前記樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成し、前記第1の配線層の上側と前記樹脂層に接するように絶縁層を形成することをさらに含んでもよい。   After forming the resin layer, a first wiring layer connected to the through electrode is formed on the first surface, and an insulating layer is formed so as to be in contact with the upper side of the first wiring layer and the resin layer. It may further include.

前記基板の前記第2の面の垂線と前記第2の面側の端部における前記貫通電極との接線がなす第2の最大角を前記基板の前記第1の面の垂線と前記第1の面側の端部における前記貫通電極との接線がなす第1の最大角よりも大きく形成するときは、前記貫通電極の内側に樹脂を充填することは、前記貫通電極の内側に前記第1の面側から樹脂を充填することであってもよい。   The second maximum angle formed by the tangent line between the perpendicular of the second surface of the substrate and the penetrating electrode at the end on the second surface side is perpendicular to the first surface of the substrate and the first When it is formed to be larger than the first maximum angle formed by the tangent line to the through electrode at the end on the surface side, filling the resin inside the through electrode may cause the first electrode to enter the inside of the through electrode. The resin may be filled from the surface side.

本開示によれば、片面側の開口部を金属で閉塞することなく、基板の貫通孔がある側面に配置される導電層の内側の樹脂が抜け落ちることを抑制する貫通電極基板を提供することができる。   According to the present disclosure, it is possible to provide a through electrode substrate that prevents the resin inside the conductive layer disposed on the side surface having the through hole of the substrate from falling off without blocking the opening on one side with metal. it can.

本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。It is a top view showing an outline of a penetration electrode substrate concerning one embodiment of this indication. 図1における貫通電極基板のA−A’断面図である。FIG. 2 is a cross-sectional view taken along the line A-A ′ of the through electrode substrate in FIG. 1. 図2におけるB付近を拡大した断面図である。It is sectional drawing to which B vicinity in FIG. 2 was expanded. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。It is sectional drawing explaining 1 process of the manufacturing method of the penetration electrode substrate concerning one embodiment of this indication. 本開示の変形例に係る貫通電極基板の断面図である。It is sectional drawing of the penetration electrode board | substrate which concerns on the modification of this indication. 本開示の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。It is a sectional view showing a semiconductor device using a penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。It is sectional drawing which shows another example of the semiconductor device using the penetration electrode substrate concerning one embodiment of this indication. 本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。It is sectional drawing which shows another example of the semiconductor device using the penetration electrode substrate concerning one embodiment of this indication.

以下、図面を参照して本開示に係る貫通電極基板、貫通電極基板の製造方法及び半導体装置について説明する。但し、本開示の貫通電極基板、貫通電極基板の製造方法及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。   Hereinafter, a through electrode substrate, a through electrode substrate manufacturing method, and a semiconductor device according to the present disclosure will be described with reference to the drawings. However, the through electrode substrate, the through electrode substrate manufacturing method, and the semiconductor device of the present disclosure can be implemented in many different modes, and should not be construed as being limited to the description of the following embodiments. Absent. Note that in the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted. In addition, for convenience of explanation, the description will be made using the terms “upper” or “lower”, but the vertical direction may be reversed.

<第1実施形態>
[貫通電極基板10の構成]
図1から図3を用いて、本開示の第1実施形態に係る貫通電極基板10について説明する。図1は、本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。図2は、図1における貫通電極基板のA−A’断面図である。
<First Embodiment>
[Configuration of Through Electrode Substrate 10]
A through electrode substrate 10 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 3. FIG. 1 is a plan view illustrating an outline of a through electrode substrate according to an embodiment of the present disclosure. FIG. 2 is a cross-sectional view of the through electrode substrate taken along the line AA ′ in FIG.

図1に示すように、貫通電極基板10には、基板100に貫通孔110が設けられている。また、図2に示すように、貫通電極基板10は、基板100及び貫通電極130を有する。基板100は、上面(第1の面)102及び下面(第2の面)104を有する。基板100には、上面102と下面104とを貫通する貫通孔110が設けられている。貫通孔110や貫通電極130は、複数であってもよい。   As shown in FIG. 1, the through electrode substrate 10 is provided with a through hole 110 in the substrate 100. As shown in FIG. 2, the through electrode substrate 10 includes a substrate 100 and a through electrode 130. The substrate 100 has an upper surface (first surface) 102 and a lower surface (second surface) 104. The substrate 100 is provided with a through hole 110 that penetrates the upper surface 102 and the lower surface 104. There may be a plurality of through holes 110 and through electrodes 130.

基板100は、この例では、ガラス基板である。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。なお、シリコン基板や導電性基板を用いる場合には、当該基板の周りを絶縁層で被覆する必要がある。この場合、貫通孔110を形成(図8参照)後、シード層162の形成(図9参照)前に、絶縁膜を形成することになる。また、基板に使用する材料として、熱膨張係数が2×10−6[/K]以上17×10−6[/K]以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。   In this example, the substrate 100 is a glass substrate. In addition to a glass substrate, an insulating substrate such as a quartz substrate, a sapphire substrate, or a resin substrate, a semiconductor substrate such as a silicon substrate, a silicon carbide substrate, or a compound semiconductor substrate, or a conductive substrate such as a stainless steel substrate can be used. . Note that when a silicon substrate or a conductive substrate is used, the periphery of the substrate needs to be covered with an insulating layer. In this case, an insulating film is formed after forming the through hole 110 (see FIG. 8) and before forming the seed layer 162 (see FIG. 9). In addition, as a material used for the substrate, a material having a thermal expansion coefficient in a range of 2 × 10 −6 [/ K] to 17 × 10 −6 [/ K] can be used. Moreover, these may be laminated.

基板100の厚さ、すなわち、上面102と下面104との間の距離は、特に制限はないが、例えば、100μm以上800μm以下の厚さの基板を使用することができる。基板100の厚さは、より好ましくは、200μm以上400μm以下であるとよい。上記の基板の厚さtの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。   The thickness of the substrate 100, that is, the distance between the upper surface 102 and the lower surface 104 is not particularly limited, but for example, a substrate having a thickness of 100 μm or more and 800 μm or less can be used. The thickness of the substrate 100 is more preferably 200 μm or more and 400 μm or less. When the substrate becomes thinner than the lower limit of the thickness t of the substrate, the deflection of the substrate increases. As a result, handling in the manufacturing process becomes difficult, and the substrate is warped by an internal stress such as a thin film formed on the substrate.

貫通電極130は、基板100の貫通孔110がある内壁112に配置される。貫通電極130は、両端部における厚さが当該両端部を除く他の部分における厚さよりも厚い。すなわち、貫通電極130は、第1の突起部130aと第2の突起部130bとを有する。第1の突起部130aと第2の突起部130bは、貫通電極130の他の部分よりも部分的に突き出ている。言い換えれば、第1の突起部130aは、片方の端部(第1の端部)における厚さt1が当該端部及び他方の端部(第2の端部)を除く他の部分における厚さtcよりも厚い。同様に、第2の突起部130bは、他方の端部(第2の端部)における厚さt2が他の部分における厚さtcよりも厚い。また、貫通電極130は、上面(第1の面)102の近傍の内壁112において隆起し、下面(第2の面)104の近傍の内壁112において隆起しているともいえる。 The through electrode 130 is disposed on the inner wall 112 where the through hole 110 of the substrate 100 is located. The through electrode 130 has a thickness at both end portions that is greater than the thickness at other portions excluding the both end portions. In other words, the through electrode 130 has a first protrusion 130a and a second protrusion 130b. The first protrusion 130 a and the second protrusion 130 b protrude partially from the other part of the through electrode 130. In other words, in the first protrusion 130a, the thickness t1 at one end (first end) is the thickness at the other portion excluding the end and the other end (second end). thicker than the t c. Similarly, the second protrusion 130b has a thickness t 2 at the other end (second end) is greater than the thickness t c of the other portions. Further, it can be said that the through electrode 130 protrudes on the inner wall 112 near the upper surface (first surface) 102 and protrudes on the inner wall 112 near the lower surface (second surface) 104.

貫通電極130は、基板100の貫通孔110がある内壁112に配置され、上面102側に配置された配線層(第1の配線層)160と下面104側に配置された配線層170とを電気的に接続する。貫通電極基板10において、貫通電極130はシード層132及びめっき層134を有する。貫通電極130と同様に、配線層160はシード層162及びめっき層164を有する。また、配線層170はシード層172及びめっき層174を有する。なお、ここでは、貫通電極130の第1の突起部130aに含まれるシード層及びめっき層をそれぞれ「シード層132a」、「めっき層134a」と表記し、貫通電極130の第2の突起部130bに含まれるシード層及びめっき層をそれぞれ「シード層132b」、「めっき層134b」と表記する。   The through electrode 130 is disposed on the inner wall 112 having the through hole 110 of the substrate 100, and electrically connects the wiring layer (first wiring layer) 160 disposed on the upper surface 102 side and the wiring layer 170 disposed on the lower surface 104 side. Connect. In the through electrode substrate 10, the through electrode 130 has a seed layer 132 and a plating layer 134. Similar to the through electrode 130, the wiring layer 160 includes a seed layer 162 and a plating layer 164. The wiring layer 170 has a seed layer 172 and a plating layer 174. Here, the seed layer and the plating layer included in the first protrusion 130a of the through electrode 130 are referred to as “seed layer 132a” and “plating layer 134a”, respectively, and the second protrusion 130b of the through electrode 130 is described. The seed layer and the plating layer included in are respectively referred to as “seed layer 132b” and “plating layer 134b”.

シード層162及びめっき層164は、コンフォーマルに形成されている。シード層172及びめっき層174も、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、覆われる層と同じ形状になるように層を形成することを意味する。もっとも、シード層162、172及びめっき層164、174は、コンフォーマルな形状に限定されず、凹凸があっても、配線層としての機能を有していればよい。   The seed layer 162 and the plating layer 164 are formed conformally. The seed layer 172 and the plating layer 174 are also formed conformally. Here, forming conformally means forming the layer so as to have the same shape as the layer to be covered. However, the seed layers 162 and 172 and the plating layers 164 and 174 are not limited to conformal shapes, and may have a function as a wiring layer even if there are irregularities.

シード層132、162及び172は、導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層134、164及び174が銅(Cu)を含む場合、シード層132、162及び172は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。ここで、シード層132、162及び172の厚さは、特に制限はないが、例えば、300nm以上1200nm以下の範囲で適宜選択することができる。   The seed layers 132, 162, and 172 can use a conductive material. For example, it is possible to use titanium (Ti), molybdenum (Mo), tungsten (W), tantalum (Ta), nickel (Ni), chromium (Cr), aluminum (Al), these compounds, or alloys thereof. it can. In particular, when the plating layers 134, 164, and 174 include copper (Cu), the seed layers 132, 162, and 172 can use a material that suppresses the diffusion of Cu, for example, titanium nitride (TiN), molybdenum nitride. (MoN), tantalum nitride (TaN), or the like may be used. Here, the thickness of the seed layers 132, 162, and 172 is not particularly limited, but can be appropriately selected within a range of 300 nm to 1200 nm, for example.

めっき層134、164及び174は、それぞれシード層132、162及び172との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。   The plating layers 134, 164, and 174 may be made of a conductive material that has good adhesion to the seed layers 132, 162, and 172, and high electrical conductivity. For example, a metal such as copper (Cu), gold (Au), silver (Ag), platinum (Pt), rhodium (Rh), tin (Sn), aluminum (Al), nickel (Ni), chromium (Cr) or the like It can select from the alloy etc. which used these.

樹脂層150は、貫通電極130の内側に配置される。樹脂層150の材料は、ポリイミド(PI)やエポキシ系樹脂のような熱硬化性樹脂やアクリル系樹脂のような光硬化性樹脂である。   The resin layer 150 is disposed inside the through electrode 130. The material of the resin layer 150 is a thermosetting resin such as polyimide (PI) or an epoxy resin, or a photocurable resin such as an acrylic resin.

ここで、図3を用いて、樹脂層150との関係から、貫通電極130の両端部について説明する。具体的には、貫通電極130の第1の突起部130aを例に説明するが、第2の突起部130bについても同様のことがあてはまる。図3は、図2におけるB付近を拡大した断面図である。   Here, with reference to FIG. 3, both end portions of the through electrode 130 will be described from the relationship with the resin layer 150. Specifically, the first protrusion 130a of the through electrode 130 will be described as an example, but the same applies to the second protrusion 130b. FIG. 3 is an enlarged cross-sectional view of the vicinity of B in FIG.

図3に示すように、貫通電極130と樹脂層150との間には隙間141がある。貫通電極130の第1の突起部130aは、一定程度の幅がある。そのため、基板100の上面102に対する垂線と第1突起部130aとの接線がなす角が0°以上になる箇所は、多数ある。この多数のうち、基板100の上面102に対する垂線と第1突起部130aとの接線がなす角が最大となる角を、「第1の最大角θ1_max」と呼ぶ。なお、基板100の上面102に対する垂線と第1突起部130aとの接線がなす角が0°の場合は、貫通電極130が基板100の貫通孔110がある内壁に、断面視において平行に形成されている場合を意味する。また、同様に、基板100の下面104の垂線と下面104側の端部における貫通電極130との接線がなす最大角を「第2の最大角θ2_max」と呼ぶ(図示せず)。 As shown in FIG. 3, there is a gap 141 between the through electrode 130 and the resin layer 150. The first protrusion 130a of the through electrode 130 has a certain width. Therefore, there are many places where the angle formed by the tangent line between the perpendicular to the upper surface 102 of the substrate 100 and the first protrusion 130a is 0 ° or more. Of these many, the angle at which the angle formed by the tangent line between the perpendicular to the upper surface 102 of the substrate 100 and the first protrusion 130a is the maximum is referred to as “first maximum angle θ 1 — max ”. When the angle formed between the perpendicular line to the upper surface 102 of the substrate 100 and the tangent line of the first protrusion 130a is 0 °, the through electrode 130 is formed on the inner wall of the substrate 100 with the through hole 110 in parallel in a cross-sectional view. Means that Similarly, the maximum angle formed by the perpendicular line of the lower surface 104 of the substrate 100 and the tangent line of the through electrode 130 at the end portion on the lower surface 104 side is referred to as “second maximum angle θ 2 — max ” (not shown).

ここで、zは、樹脂が収縮によってずれた量を長さで表したもので、cは、樹脂が収縮した量を長さで表したものである。cは、樹脂の材料、孔体積、硬化条件等による。図3から、以下の数式が導かれる。

Figure 2019016733
Here, z represents the amount of displacement of the resin due to shrinkage in length, and c represents the amount of resin shrinkage in length. c depends on the resin material, pore volume, curing conditions, and the like. The following formula is derived from FIG.
Figure 2019016733

そして、上記の数式を第1の最大角θ1_maxについて表現しなおすと、以下の数式のとおりである。

Figure 2019016733
When the re-express the above formula in the first maximum angle theta 1 _ max, it is shown in the following equation.
Figure 2019016733

第1の最大角θ1_max及び第2の最大角θ2_maxは、0°より大きく90°より小さいことが好ましい。第1の最大角θ1_max及び第2の最大角θ2_maxを90°以上にすると、樹脂を埋め込みづらくなるからである。さらに、例えば、cを1μm以下とし、実用上許容できる厚み方向の樹脂の位置ずれzを6μmとすると、第1の最大角θ1_max及び第2の最大角θ2_maxは、10°以上であることが好ましい。 First maximum angle theta 1_Max and second maximum angle theta 2_Max is preferably 0 less than greater than 90 ° °. When the first maximum angle theta 1_Max and second maximum angle theta 2_Max to 90 ° or more, the becomes difficult embedding resin. Further, for example, if c is 1 μm or less and the positional deviation z of the resin in the thickness direction that is practically acceptable is 6 μm, the first maximum angle θ 1_max and the second maximum angle θ 2_max are 10 ° or more. Is preferred.

再び図2に戻って説明する。絶縁層180は、配線層160の上側及び樹脂層150の上側に配置される。また、絶縁層180は、紙面で見たときに、配線層170の下側及び樹脂層150の下側にも配置される。絶縁層180は、樹脂層150に接している。絶縁層180は、この例では、有機絶縁層である。有機絶縁層としては、ポリイミド、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、BTレジン、FR−4、FR−5、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。   Returning again to FIG. The insulating layer 180 is disposed on the upper side of the wiring layer 160 and the upper side of the resin layer 150. The insulating layer 180 is also disposed on the lower side of the wiring layer 170 and the lower side of the resin layer 150 when viewed on the paper. The insulating layer 180 is in contact with the resin layer 150. In this example, the insulating layer 180 is an organic insulating layer. As organic insulating layers, polyimide, epoxy resin, polyimide resin, benzocyclobutene resin, polyamide, phenol resin, silicone resin, fluorine resin, liquid crystal polymer, polyamideimide, polybenzoxazole, cyanate resin, aramid, polyolefin, polyester, BT Resin, FR-4, FR-5, polyacetal, polybutylene terephthalate, syndiotactic polystyrene, polyphenylene sulfide, polyether ether ketone, polyether nitrile, polycarbonate, polyphenylene ether polysulfone, polyether sulfone, polyarylate, polyetherimide Etc. can be used. Further, an inorganic filler such as glass, talc, mica, silica, alumina or the like may be used in combination with the above resin.

なお、紙面でみたときに絶縁層180の上側及び下側に、さらに配線層と絶縁層(図示せず)を積層して多層配線基板としてもよい。   Note that a wiring layer and an insulating layer (not shown) may be further laminated on the upper and lower sides of the insulating layer 180 when viewed in the paper to form a multilayer wiring board.

本開示によれば、貫通電極130の両端部における厚さが他の部分の厚さよりも厚い。そのため、片面側の開口部を金属で閉塞することなく、基板100の貫通孔110がある内壁112に配置される貫通電極130の内側の樹脂層150が抜け落ちることを抑制することが可能になる。また、樹脂層150は、絶縁層180と接している。絶縁層180が有機絶縁層である場合、従来技術(特許文献2に開示された技術)のように片面側の開口部を金属で閉塞していないことから、従来技術よりも樹脂層150との密着性が高くなる。以上で貫通電極基板10について説明した。   According to the present disclosure, the thickness at both end portions of the through electrode 130 is thicker than the thickness of other portions. Therefore, it is possible to prevent the resin layer 150 inside the through electrode 130 disposed on the inner wall 112 having the through hole 110 of the substrate 100 from falling off without closing the opening on one side with metal. The resin layer 150 is in contact with the insulating layer 180. When the insulating layer 180 is an organic insulating layer, the opening on one side is not blocked with metal as in the conventional technique (the technique disclosed in Patent Document 2). Adhesion increases. The through electrode substrate 10 has been described above.

[貫通電極基板10の製造方法]
図4から図16を用いて、貫通電極基板10の製造方法について説明する。図4から図16は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。図4から図16において、図2に示す要素と同じ要素には同一の符号を付した。
[Method for Manufacturing Penetration Electrode Substrate 10]
A method for manufacturing the through electrode substrate 10 will be described with reference to FIGS. 4 to 16 are cross-sectional views illustrating one process of the method for manufacturing the through electrode substrate according to the embodiment of the present disclosure. 4 to 16, the same elements as those shown in FIG. 2 are denoted by the same reference numerals.

まず、図4に示すように、基板100を準備する。この例では、基板100は、ガラス基板である。次に、図5に示すように、フェムト秒レーザを基板100に照射することで、貫通孔を形成したい領域の基板の材料を変質させる。ここで、光源600から出射されたレーザ光601は基板100の上面102側から入射され、基板100の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光601が焦点を結んだ位置では、高いエネルギーが基板100に供給され、基板の材料が変質する。   First, as shown in FIG. 4, a substrate 100 is prepared. In this example, the substrate 100 is a glass substrate. Next, as shown in FIG. 5, the substrate 100 is irradiated with a femtosecond laser, so that the material of the substrate in the region where the through hole is to be formed is altered. Here, the laser beam 601 emitted from the light source 600 is incident from the upper surface 102 side of the substrate 100 and is focused on a region where a through hole inside the substrate 100 is to be formed. At the position where the laser beam 601 is focused, high energy is supplied to the substrate 100, and the material of the substrate is altered.

図6に示すように、上記のレーザ照射によって基板100の基板内部に変質領域を形成する。ここで、変質領域109は、所望の貫通孔の形状に合わせて、適宜形状を変更することができる。ここで、変質領域109の領域が後の貫通孔110になるため、所望の貫通孔110の大きさに合わせて変質領域を調整すればよい。   As shown in FIG. 6, the altered region is formed inside the substrate 100 by the laser irradiation described above. Here, the altered region 109 can be appropriately changed in shape according to the desired shape of the through hole. Here, since the region of the altered region 109 becomes the subsequent through hole 110, the altered region may be adjusted in accordance with the desired size of the through hole 110.

次に、図7に示すように、薬液611を使用して基板100の変質領域109をエッチングする。変質領域109は、変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板100全体を薬液611に浸漬させることで変質領域109が、選択的に又は変質していない領域に比べて早い速度でエッチングされる。図7では、容器610に入れられた薬液611に基板100を浸漬することで上面102及び下面104の両面側からエッチングを行う方法を示す。ここで、エッチングに使用する薬液611として、基板100がガラス基板であれば、フッ酸(HF)、バッファードフッ酸(BHF)、界面活性剤添加バッファードフッ酸などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。   Next, as shown in FIG. 7, the altered region 109 of the substrate 100 is etched using a chemical solution 611. The altered region 109 has a higher etching rate due to the chemical solution than an unmodified region. That is, when the entire substrate 100 is immersed in the chemical solution 611, the altered region 109 is etched at a higher rate than a selectively or unaltered region. FIG. 7 shows a method of performing etching from both the upper surface 102 and the lower surface 104 by immersing the substrate 100 in a chemical solution 611 placed in a container 610. Here, if the substrate 100 is a glass substrate, hydrofluoric acid (HF), buffered hydrofluoric acid (BHF), surfactant-added buffered hydrofluoric acid, or the like can be used as the chemical solution 611 used for etching. The chemical solution used for etching can be appropriately selected depending on the material of the substrate. Further, the etching method may be a spin coat etching method in addition to the immersion method. When performing spin coat etching, the treatment is performed on each side.

次に、図8に示すように、上記の薬液611を使用したエッチングによって変質領域109を除去することで、貫通孔110を形成する。ここで、貫通孔110の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。   Next, as shown in FIG. 8, the through hole 110 is formed by removing the altered region 109 by etching using the chemical solution 611. Here, there is no restriction | limiting in particular in the shape in planar view of the through-hole 110, For example, a circle may be sufficient and a rectangle and a polygon other than that may be sufficient. Of course, it may be a rectangle or a polygon with rounded corners.

上記では、図4から図8を用いて、基板100において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板100に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはCO2レーザなどを使用することができる。 In the above, the method of forming a through hole by irradiating a laser beam to a region where a through hole is to be formed in the substrate 100 to form an altered region and performing wet etching with a chemical solution has been described with reference to FIGS. However, it is not limited to this method. For example, the through hole may be formed by irradiating the substrate 100 with a high-power laser and melting the substrate. For example, a CO 2 laser or the like can be used as a laser for processing a glass substrate.

続いて、図9に示すように、基板100の上面102側から、基板100の上面102にシード層162と基板100の側面112にシード層132を形成する。同様に、図10に示すように、基板100の下面104側から、基板100の下面104にシード層172と基板100の側面112にシード層132bを形成する。ここで、シード層132は、両端部における厚さが他の部分の厚さよりも厚くなるように、両端部にシード層132を形成する時間等の条件を調整する必要がある。   Subsequently, as shown in FIG. 9, a seed layer 162 is formed on the upper surface 102 of the substrate 100 and a seed layer 132 is formed on the side surface 112 of the substrate 100 from the upper surface 102 side of the substrate 100. Similarly, as shown in FIG. 10, a seed layer 172 is formed on the lower surface 104 of the substrate 100 and a seed layer 132 b is formed on the side surface 112 of the substrate 100 from the lower surface 104 side of the substrate 100. Here, it is necessary to adjust the conditions such as the time for forming the seed layer 132 at both ends so that the thickness at the both ends of the seed layer 132 is larger than the thickness of the other portions.

次に、図11に示すように、まず、シード層162及び172上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン630を形成する。レジストパターン630は、少なくとも貫通孔110を露出するように形成される。次に、シード層132、162及び172に通電することで電解めっきを行い、レジストパターン630から露出しているシード層132、162及び172上に、それぞれめっき層134、164及び174を形成する。このように貫通電極130を形成するとき、基板100の上面102の垂線と上面100側の端部における貫通電極130との接線がなす最大角(第1の最大角)は、10°以上に形成する。同様に、基板100の下面104の垂線と下面104側の端部における貫通電極130との接線がなす最大角(第2の最大角)は、10°以上に形成する。   Next, as shown in FIG. 11, first, after applying a photoresist on the seed layers 162 and 172, a resist pattern 630 is formed by performing exposure and development. The resist pattern 630 is formed so as to expose at least the through hole 110. Next, electroplating is performed by energizing the seed layers 132, 162, and 172 to form plated layers 134, 164, and 174 on the seed layers 132, 162, and 172 exposed from the resist pattern 630, respectively. When the through electrode 130 is formed in this manner, the maximum angle (first maximum angle) formed by the tangent line between the perpendicular of the upper surface 102 of the substrate 100 and the through electrode 130 at the end on the upper surface 100 side is formed to be 10 ° or more. To do. Similarly, the maximum angle (second maximum angle) formed by the tangent line between the perpendicular line of the lower surface 104 of the substrate 100 and the through electrode 130 at the end portion on the lower surface 104 side is formed to be 10 ° or more.

次に、図12に示すように、レジストパターン630を除去する。すなわち、めっき層134、164及び174を形成した後に、レジストパターン630を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。   Next, as shown in FIG. 12, the resist pattern 630 is removed. That is, after forming the plating layers 134, 164 and 174, the photoresist constituting the resist pattern 630 is removed with an organic solvent. Note that ashing by oxygen plasma can be used for removing the photoresist instead of using an organic solvent.

次に、図13に示すように、めっき層から露出したシード層をエッチングする。すなわち、レジストパターン630によって覆われ、めっき層164及び174が形成されなかった領域のシード層162及び172を除去する。   Next, as shown in FIG. 13, the seed layer exposed from the plating layer is etched. That is, the seed layers 162 and 172 in the region covered with the resist pattern 630 where the plating layers 164 and 174 are not formed are removed.

次に、図14に示すように、樹脂を、上面102側から貫通孔110のうち貫通電極130の内側に充填する。この例では、樹脂は、ポリイミドである。樹脂を充填した時点では、樹脂は、流動性を有する。そこで、次に、樹脂を硬化させることによって、樹脂層150を形成する。この例では、樹脂は、熱硬化性樹脂であるポリイミドであるため、200℃〜300℃の温度で焼成することによって、硬化させる。焼成すると樹脂は収縮するため、図15に示すように、貫通電極130と第1の樹脂との間に隙間141が生じる。なお、図15は、概念図であるため、隙間141が生じることによって、第1の樹脂層140があたかも浮いているかのように見えるが、実際には、微細な凹凸形状となっており、第1の樹脂層140の一部は貫通電極130に接している。   Next, as shown in FIG. 14, the resin is filled into the through electrode 130 in the through hole 110 from the upper surface 102 side. In this example, the resin is polyimide. At the time when the resin is filled, the resin has fluidity. Therefore, the resin layer 150 is then formed by curing the resin. In this example, since the resin is polyimide which is a thermosetting resin, the resin is cured by baking at a temperature of 200 ° C. to 300 ° C. Since the resin shrinks when fired, a gap 141 is formed between the through electrode 130 and the first resin, as shown in FIG. Since FIG. 15 is a conceptual diagram, the first resin layer 140 appears to float as a result of the formation of the gap 141. However, in reality, the first resin layer 140 has a fine uneven shape. A part of one resin layer 140 is in contact with the through electrode 130.

次に、図16に示すように、配線層160の上側と樹脂層150の上側に絶縁層180を形成する。同様に、紙面でみたときに、配線層170の下側と樹脂層150の下側にも絶縁層180を形成する。絶縁層180は樹脂層150に接するように形成される。なお、紙面でみたときに絶縁層180の上側及び下側に、さらに配線層と絶縁層(図示せず)を積層して多層配線基板としてもよい。   Next, as shown in FIG. 16, an insulating layer 180 is formed on the upper side of the wiring layer 160 and on the upper side of the resin layer 150. Similarly, the insulating layer 180 is also formed on the lower side of the wiring layer 170 and the lower side of the resin layer 150 when viewed on the paper. The insulating layer 180 is formed in contact with the resin layer 150. Note that a wiring layer and an insulating layer (not shown) may be further laminated on the upper and lower sides of the insulating layer 180 when viewed in the paper to form a multilayer wiring board.

本開示によれば、両端部における厚さが他の部分の厚さよりも厚い貫通電極130を形成する。そのため、貫通電極130を形成後に、貫通電極130の内側に樹脂を充填しい、当該樹脂を硬化させて収縮させて樹脂層150を形成しても、樹脂層150が貫通孔110から抜け落ちることを抑制することが可能になる。以上で貫通電極基板10の製造方法について説明した。   According to the present disclosure, the through electrode 130 having a thickness at both end portions larger than that of the other portion is formed. Therefore, even if the resin is filled inside the through electrode 130 after the through electrode 130 is formed and the resin layer 150 is formed by curing and shrinking the resin, the resin layer 150 is prevented from falling out of the through hole 110. It becomes possible to do. The manufacturing method of the through electrode substrate 10 has been described above.

<変形例>
以上の実施形態においては、基板100の上面102の垂線と上面100側の端部における貫通電極130との接線がなす最大角(第1の最大角)と基板100の下面104の垂線と下面104側の端部における貫通電極130との接線がなす最大角(第2の最大角)がともに10°以上であることは説明したものの、両者の大小関係については説明していない。図17は、本開示の変形例に係る貫通電極基板の断面図である。貫通電極基板20は、第1実施形態に係る貫通電極基板10と概ね同じである。そこで、異なる点について詳細に説明し、重複する点については詳細な説明は省略する。
<Modification>
In the above embodiment, the maximum angle (first maximum angle) formed by the perpendicular line of the upper surface 102 of the substrate 100 and the tangent line between the through electrode 130 at the end on the upper surface 100 side, the perpendicular line of the lower surface 104 of the substrate 100, and the lower surface 104. Although it has been described that the maximum angle (second maximum angle) formed by the tangent to the through electrode 130 at the end on the side is 10 ° or more, the magnitude relationship between the two is not described. FIG. 17 is a cross-sectional view of a through electrode substrate according to a modified example of the present disclosure. The through electrode substrate 20 is substantially the same as the through electrode substrate 10 according to the first embodiment. Therefore, different points will be described in detail, and detailed description of overlapping points will be omitted.

図17に示すように、貫通電極基板20は、第2の最大角θ2_maxの方が、第1の最大角θ1_maxより大きくてもよい。本変形例でも第1実施形態と同様の効果を奏する。 As shown in FIG. 17, the through electrode substrate 20, toward the second maximum angle theta 2_Max may be greater than the first maximum angle θ 1_max. This modification also has the same effect as the first embodiment.

貫通電極基板20を製造するにあたっては、第2の最大角θ2_maxの方が、第1の最大角θ1_maxより大きくなるように、スパッタリングを用いる場合には、スパッタリングの条件(時間等)を調整する必要がある。なお、樹脂を貫通電極230の内側に充填して樹脂を硬化させる場合、紙面のように、下面104が下にある方が、硬化後の樹脂層150がより貫通孔110から抜け落ちることを抑制するため好ましい。 In producing the through electrode substrate 20, toward the second maximum angle theta 2_Max is, to be greater than the first maximum angle theta 1_Max, in the case of using sputtering, adjusting a sputtering conditions (time, etc.) There is a need to. In addition, when the resin is filled inside the through electrode 230 and cured, the resin layer 150 after curing is more prevented from falling out of the through hole 110 when the lower surface 104 is lower as in the paper surface. Therefore, it is preferable.

<第2実施形態>
図18から図20を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図18は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置1000は、3つの貫通電極基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通電極基板1310は、接続端子1511、1512を有している。これらの貫通電極基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通電極基板1320の接続端子1522とバンプ1620により接続されている。貫通電極基板1320の接続端子1521と、貫通電極基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
Second Embodiment
A semiconductor device using a through electrode substrate according to an embodiment of the present disclosure will be described with reference to FIGS. FIG. 18 is a cross-sectional view illustrating a semiconductor device using a through electrode substrate according to an embodiment or a modification of the present disclosure. In the semiconductor device 1000, three through electrode substrates 1310, 1320, and 1330 are stacked and connected to an LSI substrate 1400 on which a semiconductor element such as a DRAM is formed, for example. The through electrode substrate 1310 has connection terminals 1511 and 1512. These through electrode substrates 1310, 1320, and 1330 may be through electrode substrates formed from substrates of different materials. The connection terminal 1512 is connected to the connection terminal 1500 of the LSI substrate 1400 by the bump 1610. The connection terminal 1511 is connected to the connection terminal 1522 of the through electrode substrate 1320 by the bump 1620. The connection terminals 1521 of the through electrode substrate 1320 and the connection terminals 1532 of the through electrode substrate 1330 are also connected by the bumps 1630. For the bumps 1610, 1620, and 1630, for example, a metal such as indium, copper, or gold is used.

なお、貫通電極基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。   In addition, when laminating | stacking a through-electrode board | substrate, not only three layers but two layers may be sufficient, and also four or more layers may be sufficient. Further, the connection between the through-electrode substrate and another substrate is not limited to using bumps, and other bonding techniques such as eutectic bonding may be used. Alternatively, polyimide, epoxy resin, or the like may be applied and baked to bond the through electrode substrate and another substrate.

図19は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図19に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通電極基板1300が積層され、LSI基板1400に接続されている。   FIG. 19 is a cross-sectional view illustrating another example of a semiconductor device using a through electrode substrate according to an embodiment of the present disclosure. A semiconductor device 1000 illustrated in FIG. 19 includes semiconductor chips (LSI chips) 1410 and 1420 such as a MEMS device, a CPU, and a memory, and a through electrode substrate 1300 that are stacked and connected to the LSI substrate 1400.

半導体チップ1410と半導体チップ1420との間に貫通電極基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通電極基板1300は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。   A through electrode substrate 1300 is disposed between the semiconductor chip 1410 and the semiconductor chip 1420 and connected by bumps 1640 and 1650. A semiconductor chip 1410 is placed on the LSI substrate 1400, and the LSI substrate 1400 and the semiconductor chip 1420 are connected by a wire 1700. In this example, the through electrode substrate 1300 can manufacture a multi-functional semiconductor device by stacking a plurality of semiconductor chips having different functions. For example, by using the semiconductor chip 1410 as a three-axis acceleration sensor and the semiconductor chip 1420 as a two-axis magnetic sensor, a semiconductor device in which a five-axis motion sensor is realized by one module can be manufactured.

半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板1300に形成してもよい。   When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may also be formed on the semiconductor chip or the through electrode substrate 1300.

図20は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記2つの例(図18、図19)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図20に示す例では、LSI基板1400には、6つの貫通電極基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。   FIG. 20 is a cross-sectional view illustrating still another example of the semiconductor device using the through electrode substrate according to the embodiment of the present disclosure. The above two examples (FIGS. 18 and 19) are three-dimensional implementations, but in this example, they are examples applied to a combination of two-dimensional and three-dimensional implementations (sometimes referred to as 2.5 dimensions). . In the example shown in FIG. 20, six through electrode substrates 1310, 1320, 1330, 1340, 1350, and 1360 are stacked and connected to the LSI substrate 1400. However, all the through electrode substrates are not only laminated and arranged, but are also arranged side by side in the in-plane direction of the substrate. These through electrode substrates may be through electrode substrates formed from substrates of different materials.

図20の例では、LSI基板1400上に貫通電極基板1310、1350が接続され、貫通電極基板1310上に貫通電極基板1320、1340が接続され、貫通電極基板1320上に貫通電極基板1330が接続され、貫通電極基板1350上に貫通電極基板1360が接続されている。なお、図20に示す例のように、貫通電極基板1300を複数の半導体チップを接続するためのインターポーザとして用いても、このよう2次元と3次元との併用実装が可能である。例えば、貫通電極基板1330、1340、1360などが半導体チップに置き換えられてもよい。   In the example of FIG. 20, the through electrode substrates 1310 and 1350 are connected to the LSI substrate 1400, the through electrode substrates 1320 and 1340 are connected to the through electrode substrate 1310, and the through electrode substrate 1330 is connected to the through electrode substrate 1320. The through electrode substrate 1360 is connected to the through electrode substrate 1350. Note that, as in the example shown in FIG. 20, even when the through electrode substrate 1300 is used as an interposer for connecting a plurality of semiconductor chips, such two-dimensional and three-dimensional mounting is possible. For example, the through electrode substrates 1330, 1340, 1360 and the like may be replaced with semiconductor chips.

上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。   The semiconductor device 1000 manufactured as described above includes various devices such as portable terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigations, etc.), home appliances, and the like. Installed in electrical equipment.

なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。   Note that the present disclosure is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present disclosure.

10、20:貫通電極基板 100:基板 110:貫通孔
102:上面 104:下面 130、230:貫通電極
130a:第1の突起部 130b:第2の突起部 141:隙間
150:樹脂層 180:絶縁層
10, 20: Through electrode substrate 100: Substrate 110: Through hole 102: Upper surface 104: Lower surface 130, 230: Through electrode 130a: First protrusion 130b: Second protrusion 141: Gap 150: Resin layer 180: Insulation layer

Claims (10)

第1の面と前記第1の面と反対の面である第2の面とを貫通する貫通孔を有する基板と、
前記基板の前記貫通孔がある内壁に配置される貫通電極であって、両端部における厚さが他の部分の厚さよりも厚い貫通電極と、
前記貫通電極の内側に配置される樹脂層と、
を備える、貫通電極基板。
A substrate having a through-hole penetrating a first surface and a second surface that is opposite to the first surface;
A through electrode disposed on an inner wall with the through hole of the substrate, the through electrode having a thickness at both ends thicker than the thickness of the other part;
A resin layer disposed inside the through electrode;
A through electrode substrate.
前記第1の面に配置され、前記貫通電極に接続する第1の配線層と、
前記第1の配線層の上側に配置され、前記樹脂層と接する絶縁層と、
をさらに備えることを特徴とする請求項1に記載の貫通電極基板。
A first wiring layer disposed on the first surface and connected to the through electrode;
An insulating layer disposed on the first wiring layer and in contact with the resin layer;
The through electrode substrate according to claim 1, further comprising:
前記絶縁層は有機絶縁層であることを特徴とする請求項2に記載の貫通電極基板。   The through electrode substrate according to claim 2, wherein the insulating layer is an organic insulating layer. 前記基板の前記第1の面の垂線と前記第1の面側の端部における前記貫通電極との接線がなす第1の最大角及び前記基板の前記第2の面の垂線と前記第2の面側の端部における前記貫通電極との接線がなす第2の最大角は、0°より大きく90°より小さいことを特徴とする請求項1に記載の貫通電極基板。   The first maximum angle formed by the perpendicular of the first surface of the substrate and the tangent of the through electrode at the end on the first surface side, and the perpendicular of the second surface of the substrate and the second 2. The through electrode substrate according to claim 1, wherein a second maximum angle formed by a tangent to the through electrode at the end on the surface side is greater than 0 ° and less than 90 °. 前記第2の最大角は、前記第1の最大角よりも大きいことを特徴とする請求項4に記載の貫通電極基板。   The through electrode substrate according to claim 4, wherein the second maximum angle is larger than the first maximum angle. 前記樹脂層は、熱硬化性樹脂又は光硬化性樹脂を含むことを特徴とする請求項1に記載の貫通電極基板。   The through electrode substrate according to claim 1, wherein the resin layer includes a thermosetting resin or a photocurable resin. 請求項1から6のいずれか一つに記載の貫通電極基板と、
前記基板の前記貫通電極に接続されたLSI基板と、
前記基板の前記貫通電極に接続された半導体チップと、
を有する、半導体装置。
The through electrode substrate according to any one of claims 1 to 6,
An LSI substrate connected to the through electrode of the substrate;
A semiconductor chip connected to the through electrode of the substrate;
A semiconductor device.
第1の面と前記第1の面と反対の面である第2の面とを有する基板に、前記第1の面側から貫通孔を形成し、
前記基板の前記貫通孔がある内壁に、両端部における厚さが他の部分の厚さよりも厚い貫通電極を形成し、
前記貫通電極の内側に樹脂を充填し、
前記樹脂を硬化させて樹脂層を形成することを含む、貫通電極基板の製造方法。
A through-hole is formed from the first surface side in a substrate having a first surface and a second surface opposite to the first surface,
On the inner wall with the through hole of the substrate, a through electrode having a thickness at both end portions thicker than the thickness of the other part is formed,
Filling the inside of the through electrode with resin,
A method for producing a through electrode substrate, comprising: curing the resin to form a resin layer.
前記樹脂層を形成した後、前記第1の面に前記貫通電極と接続する第1の配線層を形成し、
前記第1の配線層の上側と前記樹脂層に接するように絶縁層を形成することをさらに含む、請求項8に記載の貫通電極基板の製造方法。
After forming the resin layer, forming a first wiring layer connected to the through electrode on the first surface,
The method of manufacturing a through electrode substrate according to claim 8, further comprising forming an insulating layer so as to contact the upper side of the first wiring layer and the resin layer.
前記基板の前記第2の面の垂線と前記第2の面側の端部における前記貫通電極との接線がなす第2の最大角を前記基板の前記第1の面の垂線と前記第1の面側の端部における前記貫通電極との接線がなす第1の最大角よりも大きく形成するときは、
前記貫通電極の内側に樹脂を充填することは、前記貫通電極の内側に前記第1の面側から樹脂を充填することであることを特徴とする請求項8に記載の貫通電極基板の製造方法。
The second maximum angle formed by the tangent line between the perpendicular of the second surface of the substrate and the penetrating electrode at the end on the second surface side is perpendicular to the first surface of the substrate and the first When forming larger than the first maximum angle formed by the tangent to the through electrode at the end on the surface side,
9. The method of manufacturing a through electrode substrate according to claim 8, wherein filling the inside of the through electrode with resin is filling the inside of the through electrode with resin from the first surface side. .
JP2017134532A 2017-07-10 2017-07-10 Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate Pending JP2019016733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017134532A JP2019016733A (en) 2017-07-10 2017-07-10 Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017134532A JP2019016733A (en) 2017-07-10 2017-07-10 Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate

Publications (1)

Publication Number Publication Date
JP2019016733A true JP2019016733A (en) 2019-01-31

Family

ID=65359110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017134532A Pending JP2019016733A (en) 2017-07-10 2017-07-10 Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate

Country Status (1)

Country Link
JP (1) JP2019016733A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190822A1 (en) * 2022-03-30 2023-10-05 京セラ株式会社 Circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023190822A1 (en) * 2022-03-30 2023-10-05 京セラ株式会社 Circuit board

Similar Documents

Publication Publication Date Title
JP6596906B2 (en) Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate
JP7363972B2 (en) Through electrode board, method for manufacturing the same, and mounting board
JP2016063114A (en) Through electrode substrate and manufacturing method of the same
JP2018085412A (en) Through electrode substrate and manufacturing method thereof
JP2017098402A (en) Through electrode substrate and method of manufacturing the same
JP2018107423A (en) Perforated substrate, mounting substrate including perforated substrate, and manufacturing method of perforated substrate
JPWO2018026002A1 (en) Through electrode substrate and mounting substrate
JP2016072433A (en) Through electrode substrate and method of manufacturing the same
JP6761592B2 (en) Electronic devices and their manufacturing methods
JP6561635B2 (en) Through electrode substrate and manufacturing method thereof
JP2019016733A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP2016225360A (en) Through electrode substrate, and interposer and semiconductor device using the same
JP6690142B2 (en) Through electrode substrate, method of manufacturing through electrode substrate, and interposer using through electrode substrate
JP2019114734A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using the same
JP2018195661A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
TWI821972B (en) Manufacturing method of through-electrode substrate, through-electrode substrate and semiconductor device
JP6809511B2 (en) Through Silicon Via Substrates and Semiconductor Devices
JP6369653B1 (en) Through electrode substrate and semiconductor device
JP7435635B2 (en) Through electrode board
JP2017073413A (en) Interposer, method of manufacturing interposer, and semiconductor device using interposer
JP2019016732A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP6658846B2 (en) Through-electrode substrate
JP7088271B2 (en) Through Electrode Substrates and Semiconductor Devices
JP6435893B2 (en) Method for manufacturing through electrode substrate
JP2017069411A (en) Through electrode substrate, and interposer and semiconductor device using the same