JP7088271B2 - Through Electrode Substrates and Semiconductor Devices - Google Patents

Through Electrode Substrates and Semiconductor Devices Download PDF

Info

Publication number
JP7088271B2
JP7088271B2 JP2020200248A JP2020200248A JP7088271B2 JP 7088271 B2 JP7088271 B2 JP 7088271B2 JP 2020200248 A JP2020200248 A JP 2020200248A JP 2020200248 A JP2020200248 A JP 2020200248A JP 7088271 B2 JP7088271 B2 JP 7088271B2
Authority
JP
Japan
Prior art keywords
hole
metal layer
shape
substrate
silicon via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020200248A
Other languages
Japanese (ja)
Other versions
JP2021052193A (en
Inventor
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2020200248A priority Critical patent/JP7088271B2/en
Publication of JP2021052193A publication Critical patent/JP2021052193A/en
Priority to JP2022093190A priority patent/JP7239045B2/en
Application granted granted Critical
Publication of JP7088271B2 publication Critical patent/JP7088271B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、貫通電極基板に関する。 The present disclosure relates to a through silicon via substrate.

近年、集積回路を形成した半導体回路基板を垂直に積層した三次元実装技術が用いられている。このような実装技術においては、貫通電極が形成された基板が用いられる。このような基板は、インターポーザといわれることもある。貫通電極は、基板に形成された貫通孔に導電体を配置することによって形成される。高集積化のためには、貫通孔の微細化が必要である。例えば、特許文献1、2には、微細な貫通孔を形成するために、ガラス基板にレーザを照射する技術が開示されている。 In recent years, a three-dimensional mounting technique in which semiconductor circuit boards on which integrated circuits are formed are vertically laminated has been used. In such a mounting technique, a substrate on which a through electrode is formed is used. Such a substrate is sometimes called an interposer. Through electrodes are formed by arranging a conductor in a through hole formed in a substrate. In order to achieve high integration, it is necessary to miniaturize the through holes. For example, Patent Documents 1 and 2 disclose a technique of irradiating a glass substrate with a laser in order to form a fine through hole.

国際公開第2010/087483号International Publication No. 2010/087483 特表2014-501686号公報Japanese Patent Publication No. 2014-501686

上記特許文献1、2に開示された技術によれば、貫通孔を微細化することができる一方、アスペクト比が大きくなる。アスペクト比が大きくなると、貫通孔内部への導電体の形成が困難となる。 According to the techniques disclosed in Patent Documents 1 and 2, the through hole can be miniaturized, but the aspect ratio becomes large. When the aspect ratio becomes large, it becomes difficult to form a conductor inside the through hole.

本開示の実施形態における目的は、貫通孔の内部に導電体を容易に形成することにある。 An object of the embodiments of the present disclosure is to easily form a conductor inside a through hole.

本開示の一実施形態によると、第1面から第2面に対して貫通し孔内部において径が極小値を有しない貫通孔を含む基板と、前記貫通孔の内側面に沿って配置された導電体と、を備え、前記貫通孔は、前記第1面から前記第2面までの区間のうち前記第1面から6.25%、18.75%、31.25%、43.75%、56.25%、68.75%、81.25%、93.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度(前記第1面側が拡がる角度を正の傾斜角度とする)の合計値が、8.0°以上である条件を満たす、貫通電極基板が提供される。 According to one embodiment of the present disclosure, a substrate including a through hole that penetrates from the first surface to the second surface and has no minimum diameter inside the hole, and is arranged along the inner surface of the through hole. The through hole comprises a conductor, and the through hole is 6.25%, 18.75%, 31.25%, 43.75% from the first surface in the section from the first surface to the second surface. , 56.25%, 68.75%, 81.25%, 93.75% tilt angle of the inner surface with respect to the central axis of the through hole (the angle at which the first surface side expands is a positive tilt angle). A through electrode substrate is provided which satisfies the condition that the total value of (then) is 8.0 ° or more.

本開示の一実施形態によると、第1面から第2面に対して貫通し孔内部において径が極小値を有する貫通孔を含む基板と、前記貫通孔の内側面に沿って配置された導電体と、を備え、前記貫通孔は、前記第1面から前記第2面までの区間のうち前記第1面から6.25%、18.75%、31.25%、43.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度(前記第1面側が拡がる角度を正の傾斜角度とする)の合計値が4.0°以上、および前記第1面から56.25%、68.75%、81.25%、93.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が-4.0°以下である条件を満たす、貫通電極基板が提供される。 According to one embodiment of the present disclosure, a substrate including a through hole that penetrates from the first surface to the second surface and has a minimum diameter inside the hole, and conductivity arranged along the inner side surface of the through hole. The through hole comprises a body, and the through hole is 6.25%, 18.75%, 31.25%, 43.75% from the first surface in the section from the first surface to the second surface. The total value of the inclination angle of the inner surface with respect to the central axis of the through hole at the distance position (the angle at which the first surface side expands is a positive inclination angle) is 4.0 ° or more, and 56. The condition that the total value of the inclination angles of the inner surface with respect to the central axis of the through hole at the distances of 25%, 68.75%, 81.25%, and 93.75% is -4.0 ° or less is satisfied. A through electrode substrate is provided.

前記導電体は、第1金属層と第2金属層とを含み、前記第1金属層は、前記第2金属層と前記基板との間に配置され、前記第1面と前記第2面との双方において、少なくとも一部に前記第1金属層が配置されていてもよい。 The conductor includes a first metal layer and a second metal layer, and the first metal layer is arranged between the second metal layer and the substrate, and the first surface and the second surface are arranged. In both of the above, the first metal layer may be arranged at least partially.

前記第1面と前記第2面とに配置された前記第1金属層の少なくとも一部は、前記貫通孔の内部に配置された前記第1金属層と接続されていてもよい。 At least a part of the first metal layer arranged on the first surface and the second surface may be connected to the first metal layer arranged inside the through hole.

前記基板は、ガラス基板であってもよい。 The substrate may be a glass substrate.

前記導電体は、前記導電体は、前記基板上に配置された第1金属層および前記第1金属層上に配置された第2金属層を含んでもよい。 The conductor may include a first metal layer arranged on the substrate and a second metal layer arranged on the first metal layer.

前記貫通孔のアスペクト比は4以上であってもよい。 The aspect ratio of the through hole may be 4 or more.

本開示の一実施形態によると、上記記載の貫通電極基板と、前記貫通電極基板の前記導電体と電気的に接続された半導体回路基板と、を有する半導体装置が提供される。 According to one embodiment of the present disclosure, there is provided a semiconductor device comprising the above-described through electrode substrate and a semiconductor circuit board electrically connected to the conductor of the through electrode substrate.

本開示の実施形態によると、貫通孔の内部に導電体を容易に形成することができる。 According to the embodiments of the present disclosure, a conductor can be easily formed inside the through hole.

本開示の第1実施形態における貫通電極基板の断面構造を説明する図である。It is a figure explaining the cross-sectional structure of the through silicon via substrate in 1st Embodiment of this disclosure. 本開示の第1実施形態における貫通電極基板の製造方法を説明する図である。It is a figure explaining the manufacturing method of the through silicon via substrate in 1st Embodiment of this disclosure. 図2に続く貫通電極基板の製造方法(貫通孔の形成)を説明する図である。It is a figure explaining the manufacturing method (the formation of the through hole) of the through electrode substrate following FIG. 図3に続く貫通電極基板の製造方法(第1金属層の形成)を説明する図である。It is a figure explaining the manufacturing method (formation of the 1st metal layer) of the through silicon via substrate following FIG. 図4に続く貫通電極基板の製造方法(第1金属層の形成)を説明する図である。It is a figure explaining the manufacturing method (formation of the 1st metal layer) of the through silicon via substrate following FIG. 図5に続く貫通電極基板の製造方法(第2金属層の形成)を説明する図である。It is a figure explaining the manufacturing method (formation of the 2nd metal layer) of the through silicon via substrate following FIG. 図6に続く貫通電極基板の製造方法(貫通電極の形成)を説明する図である。It is a figure explaining the manufacturing method (the formation of the through electrode) of the through electrode substrate following FIG. 図7に続く貫通電極基板の製造方法(配線層の形成)を説明する図である。It is a figure explaining the manufacturing method (forming of the wiring layer) of the through silicon via substrate following FIG. 本開示の第1実施例における貫通孔の形状例(形状A)を説明する図である。It is a figure explaining the shape example (shape A) of the through hole in the 1st Example of this disclosure. 本開示の第2実施例における貫通孔の形状例(形状B)を説明する図である。It is a figure explaining the shape example (shape B) of the through hole in the 2nd Example of this disclosure. 本開示の第1実施例(形状A1)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 1st Example (shape A1) of this disclosure. 本開示の第1実施例(形状A2)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 1st Example (shape A2) of this disclosure. 本開示の第1実施例(形状A3)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 1st Example (shape A3) of this disclosure. 本開示の第1比較例(形状A4)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 1st comparative example (shape A4) of this disclosure. 本開示の第1比較例(形状A5)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 1st comparative example (shape A5) of this disclosure. 本開示の第2実施例(形状B1)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 2nd Example (shape B1) of this disclosure. 本開示の第2実施例(形状B2)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 2nd Example (shape B2) of this disclosure. 本開示の第2比較例(形状B3)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 2nd comparative example (shape B3) of this disclosure. 本開示の第2比較例(形状B4)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 2nd comparative example (shape B4) of this disclosure. 本開示の第3実施例における貫通孔の形状例(形状C)を説明する図である。It is a figure explaining the shape example (shape C) of the through hole in the 3rd Example of this disclosure. 本開示の第4実施例における貫通孔の形状例(形状D)を説明する図である。It is a figure explaining the shape example (shape D) of the through hole in the 4th Example of this disclosure. 本開示の第5実施例における貫通孔の形状例(形状E)を説明する図である。It is a figure explaining the shape example (shape E) of the through hole in the 5th Example of this disclosure. 本開示の第3実施例(形状C1)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 3rd Example (shape C1) of this disclosure. 本開示の第3実施例(形状C2)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 3rd Example (shape C2) of this disclosure. 本開示の第3実施例(形状C3)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 3rd Example (shape C3) of this disclosure. 本開示の第3比較例(形状C4)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 3rd comparative example (shape C4) of this disclosure. 本開示の第4実施例(形状D1)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 4th Example (shape D1) of this disclosure. 本開示の第4実施例(形状D2)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 4th Example (shape D2) of this disclosure. 本開示の第4比較例(形状D3)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 4th comparative example (shape D3) of this disclosure. 本開示の第4比較例(形状D4)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 4th comparative example (shape D4) of this disclosure. 本開示の第5実施例(形状E1)における貫通孔の形状特性を説明する図である。It is a figure explaining the shape characteristic of the through hole in the 5th Example (shape E1) of this disclosure. 本開示の第2実施形態における半導体装置を示す図である。It is a figure which shows the semiconductor device in 2nd Embodiment of this disclosure. 本開示の第2実施形態における半導体装置の別の例を示す図である。It is a figure which shows another example of the semiconductor device in 2nd Embodiment of this disclosure. 本開示の第2実施形態における半導体装置のさらに別の例を示す図である。It is a figure which shows still another example of the semiconductor device in 2nd Embodiment of this disclosure. 本開示の第2実施形態における半導体装置を用いた電子機器を説明する図である。It is a figure explaining the electronic device which used the semiconductor device in 2nd Embodiment of this disclosure.

以下、本開示の各実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。 Hereinafter, the through silicon via substrate according to each embodiment of the present disclosure will be described in detail with reference to the drawings. It should be noted that each of the embodiments shown below is an example of an embodiment of the present invention, and the present invention is not limited to these embodiments. In the drawings referred to in the present embodiment, the same part or a part having a similar function is given the same code or a similar code (a code in which A, B, etc. are simply added after the numbers), and the process is repeated. The explanation of may be omitted. In addition, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.

<第1実施形態>
[貫通電極基板の構成]
図1は、本開示の第1実施形態における貫通電極基板の断面構造を説明する図である。貫通電極基板10は、ガラス基板100および配線層210、220を含む。ガラス基板100の第1面101側には、配線層210が配置されている。ガラス基板100の第2面102側には、配線層220が配置されている。ガラス基板100は、第1面101から第2面102に対して貫通する貫通孔150を備える。貫通電極50は、貫通孔150の内部、ガラス基板100の第1面101側の一部および第2面102側の一部に配置された導電体である。貫通電極50は、ガラス基板100の第1面101側と第2面102側とを電気的に接続する。配線層210は、導電層212および絶縁層215を含む。配線層220は、導電層222および絶縁層225を含む。導電層212と導電層222とは、貫通電極50を介して電気的に接続されている。なお、配線層210および配線層220の少なくとも一方または双方は存在しなくてもよい。
<First Embodiment>
[Construction of through silicon via board]
FIG. 1 is a diagram illustrating a cross-sectional structure of a through silicon via substrate according to the first embodiment of the present disclosure. The through silicon via substrate 10 includes a glass substrate 100 and wiring layers 210 and 220. A wiring layer 210 is arranged on the first surface 101 side of the glass substrate 100. The wiring layer 220 is arranged on the second surface 102 side of the glass substrate 100. The glass substrate 100 includes a through hole 150 penetrating from the first surface 101 to the second surface 102. The through electrode 50 is a conductor arranged inside the through hole 150, a part of the glass substrate 100 on the first surface 101 side, and a part of the second surface 102 side. The through silicon via 50 electrically connects the first surface 101 side and the second surface 102 side of the glass substrate 100. The wiring layer 210 includes a conductive layer 212 and an insulating layer 215. The wiring layer 220 includes a conductive layer 222 and an insulating layer 225. The conductive layer 212 and the conductive layer 222 are electrically connected via a through electrode 50. It should be noted that at least one or both of the wiring layer 210 and the wiring layer 220 may not be present.

図1では貫通孔150の形状は円筒形状のように示しているが、実際には、貫通孔150の内側面は複雑な形状を有している。図2~8の説明においても同様である。なお、貫通孔150の具体的な形状については、後述する図9、10、22、23、24に示す形状が例示される。 In FIG. 1, the shape of the through hole 150 is shown as a cylindrical shape, but in reality, the inner surface of the through hole 150 has a complicated shape. The same applies to the description of FIGS. 2 to 8. As for the specific shape of the through hole 150, the shapes shown in FIGS. 9, 10, 22, 23, and 24, which will be described later, are exemplified.

[貫通電極基板の製造方法]
続いて、貫通電極基板10の製造方法について、図2から図8を用いて説明する。まず、ガラス基板100に貫通孔150を形成する工程について説明する。
[Manufacturing method of through silicon via board]
Subsequently, a method for manufacturing the through silicon via substrate 10 will be described with reference to FIGS. 2 to 8. First, a step of forming the through hole 150 in the glass substrate 100 will be described.

図2は、本開示の第1実施形態における貫通電極基板の製造方法を説明する図である。図3は、図2に続く貫通電極基板の製造方法(貫通孔の形成)を説明する図である。まず、ガラス基板100を準備する(図2)。ガラス基板100の厚さは、この例では、400μmである。ガラス基板100の代わりに、石英基板、シリコンウェハ、セラミックなど他の無機材料で形成された基板が用いられてもよいし、樹脂基板などの有機材料で形成された基板が用いられてもよい。シリコンウェハ等、導電性を有する基板を用いる場合には、貫通孔が形成された状態において、貫通電極と基板とが導通しないように、貫通孔の内側面を含めた基板表面が絶縁体で覆われる。 FIG. 2 is a diagram illustrating a method for manufacturing a through silicon via substrate according to the first embodiment of the present disclosure. FIG. 3 is a diagram illustrating a method of manufacturing a through electrode substrate (formation of a through hole) following FIG. First, the glass substrate 100 is prepared (FIG. 2). The thickness of the glass substrate 100 is 400 μm in this example. Instead of the glass substrate 100, a substrate made of another inorganic material such as a quartz substrate, a silicon wafer, or a ceramic may be used, or a substrate made of an organic material such as a resin substrate may be used. When a conductive substrate such as a silicon wafer is used, the surface of the substrate including the inner surface of the through hole is covered with an insulator so that the through electrode and the substrate do not conduct with each other when the through hole is formed. Will be.

続いて、ガラス基板100に貫通孔150を形成する(図3)。貫通孔150は、上述したように内側面が図9、10、20、21、22に示すいずれかの形状となるように形成される。この例では、貫通孔150の形状は、以下の第1条件および第2条件のいずれかを満たす。 Subsequently, a through hole 150 is formed in the glass substrate 100 (FIG. 3). As described above, the through hole 150 is formed so that the inner side surface has any of the shapes shown in FIGS. 9, 10, 20, 21 and 22. In this example, the shape of the through hole 150 satisfies one of the following first and second conditions.

(第1条件)
第1条件は、以下の(1)、(2)に示す条件である。
(1)貫通孔150の内部において径Sdが極小値を有しない。
(2)貫通孔150の内側面における複数の測定点の傾斜角度の合計値が8.0°以上である。
ここで、複数の測定点とは、第1面101から第2面102までの区間のうちの第1面101から6.25%、18.75%、31.25%、43.75%、56.25%、68.75%、81.25%、93.75%の距離の位置(合計8点)である。
(First condition)
The first condition is the condition shown in the following (1) and (2).
(1) The diameter Sd does not have a minimum value inside the through hole 150.
(2) The total value of the inclination angles of the plurality of measurement points on the inner surface of the through hole 150 is 8.0 ° or more.
Here, the plurality of measurement points are 6.25%, 18.75%, 31.25%, 43.75% from the first surface 101 in the section from the first surface 101 to the second surface 102. The distance positions are 56.25%, 68.75%, 81.25%, and 93.75% (8 points in total).

(第2条件)
第2条件は、以下の(3)、(4)、(5)に示す条件である。
(3)貫通孔150の内部において径Sdが極小値を有する。
(4)貫通孔150の内側面における複数の第1測定点の傾斜角度の第1の合計値が4.0°以上である。
(5)貫通孔150の内側面における複数の第2測定点の傾斜角度の第2の合計値が-4.0°以下である。
ここで、複数の第1測定点とは、第1面101から第2面102までの区間のうちの第1面101から6.25%、18.75%、31.25%、43.75%の距離の位置(合計4点)である。複数の第2測定点とは、第1面101から第2面102までの区間のうちの第1面101から56.25%、68.75%、81.25%、93.75%の距離の位置(合計4点)である。
(Second condition)
The second condition is the condition shown in (3), (4) and (5) below.
(3) The diameter Sd has a minimum value inside the through hole 150.
(4) The first total value of the inclination angles of the plurality of first measurement points on the inner surface of the through hole 150 is 4.0 ° or more.
(5) The second total value of the inclination angles of the plurality of second measurement points on the inner surface of the through hole 150 is -4.0 ° or less.
Here, the plurality of first measurement points are 6.25%, 18.75%, 31.25%, 43.75 from the first surface 101 in the section from the first surface 101 to the second surface 102. % Distance position (4 points in total). The plurality of second measurement points are distances of 56.25%, 68.75%, 81.25%, and 93.75% from the first surface 101 in the section from the first surface 101 to the second surface 102. Position (4 points in total).

上記の各用語の定義について説明する。貫通孔150の内部とは、貫通孔150におけるガラス基板100の第1面101と第2面102との間を示す。貫通孔150の径Sdとは、貫通孔150の中心軸に垂直な断面形状において、中心軸から内側面までの距離を示している。中心軸に垂直な断面の位置に応じて径Sdは変化する。この例では、断面形状が円である。したがって、径Sdは半径に相当する。また、中心軸は円の中心に位置する。また、この例では、貫通孔150の中心軸は、第1面101および第2面102に対して垂直になっている。傾斜角度とは、貫通孔150の中心軸に対する内側面の傾斜角度である。第1面101側が拡がる傾斜角度を正の値としている。 The definitions of each of the above terms will be described. The inside of the through hole 150 refers to the space between the first surface 101 and the second surface 102 of the glass substrate 100 in the through hole 150. The diameter Sd of the through hole 150 indicates the distance from the central axis to the inner side surface in the cross-sectional shape perpendicular to the central axis of the through hole 150. The diameter Sd changes according to the position of the cross section perpendicular to the central axis. In this example, the cross-sectional shape is a circle. Therefore, the diameter Sd corresponds to the radius. The central axis is located at the center of the circle. Further, in this example, the central axis of the through hole 150 is perpendicular to the first surface 101 and the second surface 102. The tilt angle is the tilt angle of the inner surface of the through hole 150 with respect to the central axis. The tilt angle at which the first surface 101 side expands is set as a positive value.

第1条件を満たす貫通孔150は、ガラス基板100に対して所定の条件でレーザを照射することによって形成される。第2条件を満たす貫通孔150は、ガラス基板100に対して所定の条件でレーザを照射した後に、所定のエッチング液によりエッチング処理を施すことによって形成される。径Sdの最大値は、35μm~45μm程度である。上述した通り、ガラス基板100の厚さは400μmである。したがって、アスペクト比(貫通孔150の直径(径Sdの最大値×2)に対する貫通孔150の長さ(ガラス基板100の厚さ)の割合)は5程度である。上記の第1条件または第2条件は、アスペクト比が4以上である貫通孔150であるときに適用されることが望ましい。いずれの条件を満たす貫通孔150についても、詳細の加工条件については後述する各実施例において説明する。 The through hole 150 satisfying the first condition is formed by irradiating the glass substrate 100 with a laser under predetermined conditions. The through hole 150 satisfying the second condition is formed by irradiating the glass substrate 100 with a laser under predetermined conditions and then performing an etching treatment with a predetermined etching solution. The maximum value of the diameter Sd is about 35 μm to 45 μm. As described above, the thickness of the glass substrate 100 is 400 μm. Therefore, the aspect ratio (ratio of the length of the through hole 150 (thickness of the glass substrate 100) to the diameter of the through hole 150 (maximum value of the diameter Sd × 2)) is about 5. It is desirable that the first condition or the second condition described above is applied when the through hole 150 has an aspect ratio of 4 or more. The through hole 150 satisfying any of the conditions will be described in detail in each embodiment described later.

続いて、貫通孔150に貫通電極50を形成する工程について説明する。 Subsequently, a step of forming the through electrode 50 in the through hole 150 will be described.

図4は、図3に続く貫通電極基板の製造方法(第1金属層の形成)を説明する図である。図5は、図4に続く貫通電極基板の製造方法(第1金属層の形成)を説明する図である。図6は、図5に続く貫通電極基板の製造方法(第2金属層の形成)を説明する図である。図7は、図6に続く貫通電極基板の製造方法(貫通電極の形成)を説明する図である。 FIG. 4 is a diagram illustrating a method for manufacturing a through silicon via substrate (formation of a first metal layer) following FIG. FIG. 5 is a diagram illustrating a method for manufacturing a through silicon via substrate (formation of a first metal layer) following FIG. FIG. 6 is a diagram illustrating a method for manufacturing a through silicon via substrate (formation of a second metal layer) following FIG. FIG. 7 is a diagram illustrating a method for manufacturing a through electrode substrate (formation of a through electrode) following FIG.

貫通孔150が形成されたガラス基板100に対して、第1金属層51を形成する。第1金属層51は、電解めっき処理のためのシード層の機能を有する。第1金属層51はTiである。なお、第1金属層51は、電解めっき処理のシード層として機能する金属であればよく、例えば、Cu、Ni、Cr、Ti、W等を含む金属であってもよい。
The first metal layer 51 is formed on the glass substrate 100 on which the through hole 150 is formed. The first metal layer 51 has a function of a seed layer for electroplating treatment. The first metal layer 51 is Ti. The first metal layer 51 may be any metal as long as it functions as a seed layer for the electrolytic plating treatment, and may be, for example, a metal containing Cu, Ni, Cr, Ti, W and the like.

第1金属層51は、まず、ガラス基板100の第1面101側からスパッタリング法によって形成される(図4)。この例では、ガラス基板100を回転させながら、第1面101側からスパッタリング法により第1金属層51が堆積される。ガラス基板100の回転軸は、第1面101の法線に対して傾斜している。回転軸の傾斜角は、0°以上20°以下であることが望ましく、この例では10°である。なお、スパッタに用いられるターゲットの表面の法線は、この回転軸に平行である。 The first metal layer 51 is first formed from the first surface 101 side of the glass substrate 100 by a sputtering method (FIG. 4). In this example, the first metal layer 51 is deposited from the first surface 101 side by the sputtering method while rotating the glass substrate 100. The axis of rotation of the glass substrate 100 is inclined with respect to the normal of the first surface 101. The inclination angle of the rotation axis is preferably 0 ° or more and 20 ° or less, and in this example, it is 10 °. The normal on the surface of the target used for sputtering is parallel to this axis of rotation.

この時点では、第1金属層51は、第1面101側には形成されているが、第2面102側には形成されていない。また、第1金属層51は、貫通孔150の内側面のうち第1面101側の一部には形成されているが、第2面102側の一部には形成されていない。そのため、ガラス基板100の第2面102側からスパッタリング法により第1金属層51を堆積する(図5)。この処理によって、ガラス基板100の表面が第1金属層51に覆われる。第1面101(および第2面102)上において、第1金属層51は、0.1μm以上3μm以下の厚さになるように堆積されることが望ましく、この例では1.5μmの厚さで堆積される。貫通孔150の内側面に堆積される第1金属層51は、第1面101に堆積される第1金属層51よりも薄くなる。 At this point, the first metal layer 51 is formed on the first surface 101 side, but not on the second surface 102 side. Further, the first metal layer 51 is formed on a part of the inner side surface of the through hole 150 on the first surface 101 side, but is not formed on a part on the second surface 102 side. Therefore, the first metal layer 51 is deposited from the second surface 102 side of the glass substrate 100 by the sputtering method (FIG. 5). By this treatment, the surface of the glass substrate 100 is covered with the first metal layer 51. On the first surface 101 (and the second surface 102), the first metal layer 51 is preferably deposited so as to have a thickness of 0.1 μm or more and 3 μm or less, and in this example, a thickness of 1.5 μm. Is deposited at. The first metal layer 51 deposited on the inner surface of the through hole 150 is thinner than the first metal layer 51 deposited on the first surface 101.

続いて、第1金属層51をシード層として、電解めっき処理により第2金属層52を成長させる。電解メッキ処理の前に、第2金属層52を成長させない領域にはレジスト等の絶縁体でマスクを形成しておき、第2金属層52を成長させた後にマスクを除去する(図6)。このようにすると、マスクが形成された部分には第2金属層52が成長しないため、マスクを除去した領域は第1金属層51が露出される。 Subsequently, the first metal layer 51 is used as a seed layer, and the second metal layer 52 is grown by electroplating. Before the electrolytic plating treatment, a mask is formed in the region where the second metal layer 52 is not grown with an insulator such as a resist, and the mask is removed after the second metal layer 52 is grown (FIG. 6). In this way, since the second metal layer 52 does not grow on the portion where the mask is formed, the first metal layer 51 is exposed in the region where the mask is removed.

第2金属層52はCuである。なお、第2金属層52は、Au、Ag、Pt、Al、Ni、Cr、Sn等を含む金属であってもよい。この例では、第2金属層52は、貫通孔150の内部を充填しない程度の膜厚で形成される。充填されないことによって形成された貫通孔150内の空間については、気体が存在する状態としてもよいし、樹脂等の絶縁体で充填されてもよいし、別の金属等の導電体で充填されてもよい。なお、第2金属層52は、貫通孔150の内部を充填する程度の膜厚で形成されてもよい。 The second metal layer 52 is Cu. The second metal layer 52 may be a metal containing Au, Ag, Pt, Al, Ni, Cr, Sn and the like. In this example, the second metal layer 52 is formed with a film thickness that does not fill the inside of the through hole 150. The space in the through hole 150 formed by not being filled may be in a state where gas exists, may be filled with an insulator such as resin, or may be filled with another conductor such as metal. May be good. The second metal layer 52 may be formed with a film thickness sufficient to fill the inside of the through hole 150.

続いて、第2金属層52をマスクとして、露出されている第1金属層51をエッチングすると、貫通電極50が形成される(図7)。なお、貫通電極50は、第1金属層51および第2金属層52の積層構造であるが、各図においてはこの積層構造を区別せずにまとめて記載している。 Subsequently, when the exposed first metal layer 51 is etched using the second metal layer 52 as a mask, the through electrode 50 is formed (FIG. 7). The through silicon via 50 has a laminated structure of the first metal layer 51 and the second metal layer 52, but the laminated structures are collectively shown in each figure without distinction.

貫通孔150のアスペクト比が大きくなるほど、貫通孔150の内側面の一部において第1金属層51が形成されない場合がある。第1金属層51が形成されない領域が存在すると、次の工程での電解めっき処理において第2金属層52が形成されない領域が発生する。この結果、第1面101側と第2面102側との導通が実現しないという不良が発生してしまう。 As the aspect ratio of the through hole 150 becomes larger, the first metal layer 51 may not be formed on a part of the inner surface of the through hole 150. If there is a region where the first metal layer 51 is not formed, a region where the second metal layer 52 is not formed is generated in the electrolytic plating treatment in the next step. As a result, there is a defect that continuity between the first surface 101 side and the second surface 102 side is not realized.

一方、貫通孔150の形状が上述した第1条件または第2条件を満たしていることにより、第1金属層51が貫通孔150の内側面のほぼ全体わたって形成される。これにより、第2金属層52が貫通孔150の内部で分離しにくくなるため第1面101側と第2面102側との導通を実現する貫通電極50を形成することができる。 On the other hand, when the shape of the through hole 150 satisfies the first condition or the second condition described above, the first metal layer 51 is formed over almost the entire inner surface of the through hole 150. This makes it difficult for the second metal layer 52 to separate inside the through hole 150, so that the through electrode 50 that realizes conduction between the first surface 101 side and the second surface 102 side can be formed.

図8は、図7に続く貫通電極基板の製造方法(配線層の形成)を説明する図である。ガラス基板100に貫通電極50が形成されると、続いて、ガラス基板100の第1面101側に配線層210が形成される。配線層210は、例えば、コンタクトホールを有する絶縁層215を形成し、導電層212を形成することによって実現される。絶縁層215は、例えば、感光性のドライフィルムレジストによって形成される。ガラス基板100上にドライフィルムレジストが形成され、所定のパターンで露光され、現像されることによってコンタクトホールが形成される。導電層212は、上述した貫通電極50と同様に、電解メッキ処理を用いて形成されてもよいし、スパッタリング法などを用いた蒸着によって形成されてもよい。絶縁層215と導電層212とを繰り返して形成することにより多層構造の配線層210が形成される。 FIG. 8 is a diagram illustrating a method of manufacturing a through silicon via substrate (formation of a wiring layer) following FIG. 7. When the through electrode 50 is formed on the glass substrate 100, the wiring layer 210 is subsequently formed on the first surface 101 side of the glass substrate 100. The wiring layer 210 is realized, for example, by forming an insulating layer 215 having contact holes and forming a conductive layer 212. The insulating layer 215 is formed, for example, by a photosensitive dry film resist. A dry film resist is formed on the glass substrate 100, exposed to a predetermined pattern, and developed to form contact holes. The conductive layer 212 may be formed by electroplating or by vapor deposition using a sputtering method or the like, similarly to the through electrode 50 described above. By repeatedly forming the insulating layer 215 and the conductive layer 212, the wiring layer 210 having a multilayer structure is formed.

続いて、ガラス基板100の第2面102側に配線層220を形成すると、図1に示す構造が実現される。以上が貫通電極基板10の製造方法についての説明である。 Subsequently, when the wiring layer 220 is formed on the second surface 102 side of the glass substrate 100, the structure shown in FIG. 1 is realized. The above is the description of the manufacturing method of the through silicon via substrate 10.

<実施例>
[貫通孔の形状(径Sdの極小値無し)]
貫通孔150の形状、およびこの形状を実現するための製造方法について説明する。まず、貫通孔150の内部において径Sdが極小値を有しない形状について説明する。ここでは、第1実施例(形状A)および第2実施例(形状B)について説明する。
<Example>
[Shape of through hole (no minimum value of diameter Sd)]
The shape of the through hole 150 and the manufacturing method for realizing this shape will be described. First, a shape in which the diameter Sd does not have a minimum value inside the through hole 150 will be described. Here, the first embodiment (shape A) and the second embodiment (shape B) will be described.

図9は、本開示の第1実施例における貫通孔の形状例(形状A)を説明する図である。図9に示す貫通孔150Aの径Sdは、第1面101側で最も大きく、第2面102側に向かうほど小さくなっていき、第2面102側で最も小さい。なお、図9において、貫通孔150Aの中心軸CAは、貫通孔150Aを第1面101に平行な面で切ったときに現れる円の中心に対応する。したがって、中心軸CAから貫通孔150Aの内側面までの距離(円の半径)が径Sdに対応する。また、傾斜角度TAは、中心軸CAに対する内側面の角度である。図9では、第1面101からの175μm(43.75%)における内側面の傾きSSと中心軸CAとの角度が傾斜角度TAとして例示されている。 FIG. 9 is a diagram illustrating a shape example (shape A) of the through hole in the first embodiment of the present disclosure. The diameter Sd of the through hole 150A shown in FIG. 9 is the largest on the first surface 101 side, becomes smaller toward the second surface 102 side, and is the smallest on the second surface 102 side. In FIG. 9, the central axis CA of the through hole 150A corresponds to the center of the circle that appears when the through hole 150A is cut by a plane parallel to the first surface 101. Therefore, the distance (radius of the circle) from the central axis CA to the inner surface of the through hole 150A corresponds to the diameter Sd. Further, the inclination angle TA is an angle of the inner side surface with respect to the central axis CA. In FIG. 9, the angle between the inclination SS of the inner surface and the central axis CA at 175 μm (43.75%) from the first surface 101 is exemplified as the inclination angle TA.

図10は、本開示の第2実施例における貫通孔の形状例(形状B)を説明する図である。図10に示す貫通孔150Bの径Sdは、第1面101側より第2面102側が小さく、第1面101側から第2面102側に向かうにつれて、一度大きくなってから小さくなる。すなわち、貫通孔の内部において、径Sdが極大値を有する。径Sdが極大値となる位置は、第1面101と第2面102との中央の位置よりも第1面101側に存在する。 FIG. 10 is a diagram illustrating a shape example (shape B) of the through hole in the second embodiment of the present disclosure. The diameter Sd of the through hole 150B shown in FIG. 10 is smaller on the second surface 102 side than on the first surface 101 side, and increases once and then decreases from the first surface 101 side to the second surface 102 side. That is, the diameter Sd has a maximum value inside the through hole. The position where the diameter Sd reaches the maximum value exists on the first surface 101 side of the central position of the first surface 101 and the second surface 102.

形状Aおよび形状Bの貫通孔は、上述した特許文献1(国際公開第2010/087483号)に開示されたレーザの照射を行う装置を用いて作製された。エキシマレーザ光の照射は、50μm毎にガラス基板100の加工面での照射フルエンスを調整した。このように照射フルエンスを調整することによって、形成される貫通孔の形状を制御した。 The through holes of the shape A and the shape B were made by using the apparatus for irradiating the laser disclosed in the above-mentioned Patent Document 1 (International Publication No. 2010/087483). For the irradiation of excimer laser light, the irradiation fluence on the processed surface of the glass substrate 100 was adjusted every 50 μm. By adjusting the irradiation fluence in this way, the shape of the formed through hole was controlled.

[第1実施例および第1比較例]
形状Aを前提とした貫通孔150Aの様々な形状について、第1金属層51の形成に与える影響を評価した。ここでは、第1実施例として形状A1~A3の貫通孔を形成した。また、第1比較例として形状A4、A5の貫通孔を形成した。各形状における深さFdと照射フルエンス(およびショット数)との関係は以下の表1に示す通りである。なお、深さFdは、第1面101からの距離に対応する。したがって、深さFd=0μmは第1面101に対応し、深さFd=400μmは第2面102に対応する。
[First Example and First Comparative Example]
The influence of various shapes of the through hole 150A on the premise of the shape A on the formation of the first metal layer 51 was evaluated. Here, as a first embodiment, through holes of shapes A1 to A3 are formed. Further, as a first comparative example, through holes of shapes A4 and A5 were formed. The relationship between the depth Fd and the irradiation fluence (and the number of shots) in each shape is as shown in Table 1 below. The depth Fd corresponds to the distance from the first surface 101. Therefore, the depth Fd = 0 μm corresponds to the first surface 101, and the depth Fd = 400 μm corresponds to the second surface 102.

Figure 0007088271000001
Figure 0007088271000001

図11は、本開示の第1実施例(形状A1)における貫通孔の形状特性を説明する図である。図12は、本開示の第1実施例(形状A2)における貫通孔の形状特性を説明する図である。図13は、本開示の第1実施例(形状A3)における貫通孔の形状特性を説明する図である。図14は、本開示の第1比較例(形状A4)における貫通孔の形状特性を説明する図である。図15は、本開示の第1比較例(形状A5)における貫通孔の形状特性を説明する図である。図11~図15において示される貫通孔の形状特性は、深さFdと径Sdとの関係、および深さFdと傾斜角度TAとの関係である。なお、傾斜角度TAの測定位置は、第1面101から第2面102までの区間のうちの第1面101から6.25%(25μm)、18.75%(75μm)、31.25%(125μm)、43.75%(175μm)、56.25%(225μm)、68.75%(275μm)、81.25%(325μm)、93.75%(375μm)の距離の位置(合計8点)である。 FIG. 11 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A1) of the present disclosure. FIG. 12 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A2) of the present disclosure. FIG. 13 is a diagram illustrating the shape characteristics of the through hole in the first embodiment (shape A3) of the present disclosure. FIG. 14 is a diagram illustrating the shape characteristics of the through hole in the first comparative example (shape A4) of the present disclosure. FIG. 15 is a diagram illustrating the shape characteristics of the through hole in the first comparative example (shape A5) of the present disclosure. The shape characteristics of the through holes shown in FIGS. 11 to 15 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA. The measurement position of the inclination angle TA is 6.25% (25 μm), 18.75% (75 μm), 31.25% from the first surface 101 in the section from the first surface 101 to the second surface 102. (125 μm), 43.75% (175 μm), 56.25% (225 μm), 68.75% (275 μm), 81.25% (325 μm), 93.75% (375 μm) distance positions (8 in total) Point).

形状A1~A5の貫通孔150Aにおいて、上記の第1実施形態で説明した方法で貫通電極50を形成した。各形状の貫通電極50の断面を観察し、第1金属層51が貫通孔150Aの内側面全体に形成されているか否かを評価した。第1金属層51が形成されていない領域がなければ良好(OK)、第1金属層51が形成されていない領域がある場合には不良(NG)とした。なお、第1金属層51は非常に薄いため、電解めっき処理により第2金属層52を形成し、第2金属層52の状況を観察することで、間接的に第1金属層51が形成されているか否かを評価した。 Through holes 150A having shapes A1 to A5 formed through silicon vias 50 by the method described in the first embodiment above. The cross section of the through silicon via 50 of each shape was observed, and it was evaluated whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150A. If there is no region where the first metal layer 51 is not formed, it is considered as good (OK), and when there is a region where the first metal layer 51 is not formed, it is considered as defective (NG). Since the first metal layer 51 is very thin, the second metal layer 52 is formed by electroplating, and the first metal layer 51 is indirectly formed by observing the condition of the second metal layer 52. It was evaluated whether or not it was.

その結果、形状A1、A2、A3は良好であり、形状A4、A5は不良であると判定された。 As a result, it was determined that the shapes A1, A2, and A3 were good, and the shapes A4 and A5 were poor.

[第2実施例および第2比較例]
形状Bを前提とした貫通孔150Bの様々な形状について、第1金属層51の形成に与える影響を評価した。ここでは、第2実施例として形状B1、B2の貫通孔を形成した。また、第2比較例として形状B3、B4の貫通孔を形成した。各形状における深さFdと照射フルエンス(およびショット数)との関係は以下の表2に示す通りである。
[Second Example and Second Comparative Example]
The influence of various shapes of the through hole 150B on the premise of the shape B on the formation of the first metal layer 51 was evaluated. Here, as a second embodiment, through holes of shapes B1 and B2 are formed. Further, as a second comparative example, through holes of shapes B3 and B4 were formed. The relationship between the depth Fd and the irradiation fluence (and the number of shots) in each shape is as shown in Table 2 below.

Figure 0007088271000002
Figure 0007088271000002

図16は、本開示の第2実施例(形状B1)における貫通孔の形状特性を説明する図である。図17は、本開示の第2実施例(形状B2)における貫通孔の形状特性を説明する図である。図18は、本開示の第2比較例(形状B3)における貫通孔の形状特性を説明する図である。図19は、本開示の第2比較例(形状B4)における貫通孔の形状特性を説明する図である。図16~図19において示される貫通孔の形状特性は、深さFdと径Sdとの関係、および深さFdと傾斜角度TAとの関係である。評価方法は、上述と同様にして第1金属層51が貫通孔150Bの内側面全体に形成されているか否かを評価した。 FIG. 16 is a diagram illustrating the shape characteristics of the through hole in the second embodiment (shape B1) of the present disclosure. FIG. 17 is a diagram illustrating the shape characteristics of the through hole in the second embodiment (shape B2) of the present disclosure. FIG. 18 is a diagram illustrating the shape characteristics of the through hole in the second comparative example (shape B3) of the present disclosure. FIG. 19 is a diagram illustrating the shape characteristics of the through hole in the second comparative example (shape B4) of the present disclosure. The shape characteristics of the through holes shown in FIGS. 16 to 19 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA. As an evaluation method, it was evaluated whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150B in the same manner as described above.

その結果、形状B1、B2は良好であり、形状B3、B4は不良であると判定された。 As a result, it was determined that the shapes B1 and B2 were good and the shapes B3 and B4 were bad.

[評価結果と傾斜角度の関係(径Sdの極小値無し)]
上記の第1実施例、第1比較例、第2実施例および第2比較例による評価結果により、傾斜角度TAの合計値TSAが所定の条件を満たすときに良好な評価結果が得られることが見出された。傾斜角度合計値TSAは、8点の傾斜角度TAを合計した値である。各形状に対する傾斜角度合計値TSAおよび評価結果の関係を以下の表3に示す。
[Relationship between evaluation result and tilt angle (no minimum value of diameter Sd)]
From the evaluation results of the first example, the first comparative example, the second embodiment and the second comparative example described above, good evaluation results can be obtained when the total value TSA of the inclination angle TA satisfies a predetermined condition. Found. The total tilt angle TSA is the sum of the eight tilt angles TA. Table 3 below shows the relationship between the total tilt angle TSA and the evaluation results for each shape.

Figure 0007088271000003
Figure 0007088271000003

表3に示すように、8点の測定点における傾斜角度合計値TSAが8°以上であると、評価結果が良好となる。これは、上述した貫通孔150が「第1条件」を満たす形状であることを示す。 As shown in Table 3, when the total tilt angle TSA at the eight measurement points is 8 ° or more, the evaluation result is good. This indicates that the above-mentioned through hole 150 has a shape satisfying the "first condition".

[貫通孔の形状(径Sdの極小値有り)]
貫通孔150の内部において径Sdが極小値を有する形状について説明する。ここでは、第3実施例(形状C)、第4実施例(形状D)および第5実施例(形状E)について説明する。
[Shape of through hole (with minimum value of diameter Sd)]
A shape having a minimum diameter Sd inside the through hole 150 will be described. Here, a third embodiment (shape C), a fourth embodiment (shape D), and a fifth embodiment (shape E) will be described.

図20は、本開示の第3実施例における貫通孔の形状例(形状C)を説明する図である。図20に示す貫通孔150Cの径Sdは、第1面101側および第2面102側で最も大きく、貫通孔の内部の中央付近で極小値を有する。中央付近とは、深さFdが、43.75%(175μm)と56.25%(225μm)との間の位置であり、ほぼ50%(200μm)の位置である。 FIG. 20 is a diagram illustrating a shape example (shape C) of the through hole in the third embodiment of the present disclosure. The diameter Sd of the through hole 150C shown in FIG. 20 is the largest on the first surface 101 side and the second surface 102 side, and has a minimum value near the center inside the through hole. The vicinity of the center is a position where the depth Fd is between 43.75% (175 μm) and 56.25% (225 μm), and is approximately 50% (200 μm).

図21は、本開示の第4実施例における貫通孔の形状例(形状D)を説明する図である。図21に示す貫通孔150Dの径Sdは、貫通孔の内部の中央付近で極小値を有し、第1面101と中央付近との中間位置および第2面102と中央付近との中間位置で極大値を有する。 FIG. 21 is a diagram illustrating a shape example (shape D) of the through hole in the fourth embodiment of the present disclosure. The diameter Sd of the through hole 150D shown in FIG. 21 has a minimum value near the center inside the through hole, and is at an intermediate position between the first surface 101 and the vicinity of the center and an intermediate position between the second surface 102 and the vicinity of the center. It has a maximum value.

図22は、本開示の第5実施例における貫通孔の形状例(形状E)を説明する図である。図22に示す貫通孔150Eの径Sdは、第1面101側および第2面102側において極大値を有し、第1面101と中央付近との中間位置および第2面102と中央付近との中間位置で極小値を有する。なお、第1面101での径Sdおよび第2面102での径Sdを除けば、中央付近において径Sdが極大値を有する。 FIG. 22 is a diagram illustrating a shape example (shape E) of the through hole in the fifth embodiment of the present disclosure. The diameter Sd of the through hole 150E shown in FIG. 22 has a maximum value on the first surface 101 side and the second surface 102 side, and has an intermediate position between the first surface 101 and the vicinity of the center and the second surface 102 and the vicinity of the center. It has a local minimum value at the intermediate position of. Except for the diameter Sd on the first surface 101 and the diameter Sd on the second surface 102, the diameter Sd has a maximum value near the center.

形状C、形状Dおよび形状Eの貫通孔は、上述した特許文献2(特表2014-501686号公報)に開示されたレーザの照射を行う装置およびエッチング装置を用いて作製された。具体的には、上記文献に記載されるNd:KGWレーザ装置を用いてUVレーザビームを照射することによってガラス基板100の内部に損傷領域を形成する。このとき、ガラス基板100の第1面101側からのレーザビーム照射、および第2面102側からのレーザビーム照射を順に行った。いずれの面側からのレーザビーム照射においても、それぞれ条件は同じである。 The through holes of the shape C, the shape D, and the shape E were created by using the laser irradiation apparatus and the etching apparatus disclosed in Patent Document 2 (Japanese Patent Laid-Open No. 2014-501686) described above. Specifically, a damaged region is formed inside the glass substrate 100 by irradiating a UV laser beam using the Nd: KGW laser apparatus described in the above document. At this time, the laser beam irradiation from the first surface 101 side of the glass substrate 100 and the laser beam irradiation from the second surface 102 side were performed in order. The conditions are the same for laser beam irradiation from any surface side.

両面それぞれのレーザビーム照射が終わった後に、35℃のエッチング液(HF(20体積%)+HNO3(10体積%)水溶液)を用いた超音波浴内で10分のエッチング処理を行うことにより、ガラス基板100の損傷領域を溶解した。 After the laser beam irradiation on both sides is completed, the glass is etched for 10 minutes in an ultrasonic bath using an etching solution (HF (20% by volume) + HNO3 (10% by volume) aqueous solution) at 35 ° C. The damaged area of the substrate 100 was melted.

上記の処理のうち、レーザビームの照射条件を調整することによって、ガラス基板100に形成される損傷領域の形状を調整した。損傷領域の形状が変化すると、その変化に伴って貫通孔の形状も変化する。照射条件は、レーザビームの入口開口径(ガラス基板100の表面の開口径)、中間開口径(ガラス基板100の中央付近(表面から200μm)における開口径)、および照射時間である。入口開口径および中間開口径は、レンズNAと焦点位置とを変更することで調整される。 In the above process, the shape of the damaged region formed on the glass substrate 100 was adjusted by adjusting the irradiation conditions of the laser beam. When the shape of the damaged area changes, the shape of the through hole also changes with the change. The irradiation conditions are the inlet opening diameter of the laser beam (the opening diameter of the surface of the glass substrate 100), the intermediate opening diameter (the opening diameter near the center of the glass substrate 100 (200 μm from the surface)), and the irradiation time. The inlet aperture and the intermediate aperture are adjusted by changing the lens NA and the focal position.

[第3実施例および第3比較例]
形状Cを前提とした貫通孔150Cの様々な形状について、第1金属層51の形成に与える影響を評価した。ここでは、第3実施例として形状C1、C2、C3の貫通孔を形成した。また、第3比較例として形状C4の貫通孔を形成した。各形状における照射条件は以下の表4に示す通りである。
[Third Example and Third Comparative Example]
The influence of various shapes of the through hole 150C on the premise of the shape C on the formation of the first metal layer 51 was evaluated. Here, as a third embodiment, through holes having shapes C1, C2, and C3 are formed. Further, as a third comparative example, a through hole having a shape C4 was formed. The irradiation conditions for each shape are as shown in Table 4 below.

Figure 0007088271000004
Figure 0007088271000004

図23は、本開示の第3実施例(形状C1)における貫通孔の形状特性を説明する図である。図24は、本開示の第3実施例(形状C2)における貫通孔の形状特性を説明する図である。図25は、本開示の第3実施例(形状C3)における貫通孔の形状特性を説明する図である。図26は、本開示の第3比較例(形状C4)における貫通孔の形状特性を説明する図である。図23~図26において示される貫通孔の形状特性は、深さFdと径Sdとの関係、および深さFdと傾斜角度TAとの関係である。評価方法は、上述と同様にして第1金属層51が貫通孔150Cの内側面全体に形成されているか否かを評価した。 FIG. 23 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C1) of the present disclosure. FIG. 24 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C2) of the present disclosure. FIG. 25 is a diagram illustrating the shape characteristics of the through hole in the third embodiment (shape C3) of the present disclosure. FIG. 26 is a diagram illustrating the shape characteristics of the through hole in the third comparative example (shape C4) of the present disclosure. The shape characteristics of the through holes shown in FIGS. 23 to 26 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA. As an evaluation method, it was evaluated whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150C in the same manner as described above.

その結果、形状C1、C2、C3は良好であり、形状C4は不良であると判定された。 As a result, it was determined that the shapes C1, C2, and C3 were good, and the shapes C4 were bad.

[第4実施例および第4比較例]
形状Dを前提とした貫通孔150Dの様々な形状について、第1金属層51の形成に与える影響を評価した。ここでは、第4実施例として形状D1、D2の貫通孔を形成した。また、第4比較例として形状D3、D4の貫通孔を形成した。各形状における照射条件は以下の表5に示す通りである。
[Fourth Example and Fourth Comparative Example]
The influence of various shapes of the through hole 150D on the premise of the shape D on the formation of the first metal layer 51 was evaluated. Here, as a fourth embodiment, through holes of shapes D1 and D2 are formed. Further, as a fourth comparative example, through holes having shapes D3 and D4 were formed. The irradiation conditions for each shape are as shown in Table 5 below.

Figure 0007088271000005
Figure 0007088271000005

図27は、本開示の第4実施例(形状D1)における貫通孔の形状特性を説明する図である。図28は、本開示の第4実施例(形状D2)における貫通孔の形状特性を説明する図である。図29は、本開示の第4比較例(形状D3)における貫通孔の形状特性を説明する図である。図30は、本開示の第4比較例(形状D4)における貫通孔の形状特性を説明する図である。図27~図30において示される貫通孔の形状特性は、深さFdと径Sdとの関係、および深さFdと傾斜角度TAとの関係である。評価方法は、上述と同様にして第1金属層51が貫通孔150Dの内側面全体に形成されているか否かを評価した。 FIG. 27 is a diagram illustrating the shape characteristics of the through hole in the fourth embodiment (shape D1) of the present disclosure. FIG. 28 is a diagram illustrating the shape characteristics of the through hole in the fourth embodiment (shape D2) of the present disclosure. FIG. 29 is a diagram illustrating the shape characteristics of the through hole in the fourth comparative example (shape D3) of the present disclosure. FIG. 30 is a diagram illustrating the shape characteristics of the through hole in the fourth comparative example (shape D4) of the present disclosure. The shape characteristics of the through holes shown in FIGS. 27 to 30 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA. As an evaluation method, it was evaluated whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150D in the same manner as described above.

その結果、形状D1、D2は良好であり、形状D3、D4は不良であると判定された。 As a result, it was determined that the shapes D1 and D2 were good and the shapes D3 and D4 were bad.

[第5実施例]
形状Eを前提とした貫通孔150Eの様々な形状について、第1金属層51の形成に与える影響を評価した。ここでは、第E実施例として形状E1の貫通孔を形成した。この形状における照射条件は以下の表6に示す通りである。
[Fifth Example]
The influence of various shapes of the through hole 150E on the premise of the shape E on the formation of the first metal layer 51 was evaluated. Here, as the Eth embodiment, a through hole having a shape E1 is formed. The irradiation conditions in this shape are as shown in Table 6 below.

Figure 0007088271000006
Figure 0007088271000006

図31は、本開示の第5実施例(形状E1)における貫通孔の形状特性を説明する図である。図31において示される貫通孔の形状特性は、深さFdと径Sdとの関係、および深さFdと傾斜角度TAとの関係である。評価方法は、上述と同様にして第1金属層51が貫通孔150Eの内側面全体に形成されているか否かを評価した。 FIG. 31 is a diagram illustrating the shape characteristics of the through hole in the fifth embodiment (shape E1) of the present disclosure. The shape characteristics of the through hole shown in FIG. 31 are the relationship between the depth Fd and the diameter Sd, and the relationship between the depth Fd and the inclination angle TA. As an evaluation method, it was evaluated whether or not the first metal layer 51 was formed on the entire inner surface of the through hole 150E in the same manner as described above.

その結果、形状E1は良好であると判定された。 As a result, the shape E1 was determined to be good.

[評価結果と傾斜角度の関係(径Sdの極小値有り)]
上記の第3実施例、第3比較例、第4実施例、第4比較例および第5実施例による評価結果により、傾斜角度TAの合計値TSAが所定の条件を満たすときに良好な評価結果が得られることが見出された。傾斜角度合計値TSAは、4点の傾斜角度TAを合計した値である。各形状に対する傾斜角度合計値TSAおよび評価結果の関係を以下の表7に示す。傾斜角度TAの測定位置は、第1面101から第2面102までの区間のうちの第1面101から6.25%(25μm)、18.75%(75μm)、31.25%(125μm)、43.75%(175μm)の距離の位置の4点である。
[Relationship between evaluation result and tilt angle (with minimum value of diameter Sd)]
Based on the evaluation results of the above 3rd Example, 3rd Comparative Example, 4th Example, 4th Comparative Example and 5th Example, good evaluation results are obtained when the total value TSA of the inclination angle TA satisfies a predetermined condition. Was found to be obtained. The total tilt angle TSA is the sum of the four tilt angles TA. Table 7 below shows the relationship between the total tilt angle TSA and the evaluation results for each shape. The measurement position of the inclination angle TA is 6.25% (25 μm), 18.75% (75 μm), 31.25% (125 μm) from the first surface 101 in the section from the first surface 101 to the second surface 102. ), 4 points at a distance of 43.75% (175 μm).

なお、形状C、D、Eの貫通孔については、貫通孔の中央(50%、200μm)に対して第1面101側と第2面102側とが対称の関係にある。そのため、傾斜角度TAの測定位置は、第1面101から第2面102までの区間のうちの第1面101から56.25%(225μm)、68.75%(275μm)、81.25%(325μm)、93.75%(375μm)の距離の位置の4点とする場合には、傾斜角度合計値TSAは、正負を逆転させた値となる。 Regarding the through holes of the shapes C, D, and E, the first surface 101 side and the second surface 102 side are in a symmetrical relationship with respect to the center (50%, 200 μm) of the through holes. Therefore, the measurement position of the inclination angle TA is 56.25% (225 μm), 68.75% (275 μm), 81.25% from the first surface 101 in the section from the first surface 101 to the second surface 102. In the case of four points at a distance of (325 μm) and 93.75% (375 μm), the total tilt angle TSA is a value obtained by reversing the positive and negative.

Figure 0007088271000007
Figure 0007088271000007

表6に示すように、4点の測定点(第1面101から第2面102までの区間のうちの第1面101から6.25%(25μm)、18.75%(75μm)、31.25%(125μm)、43.75%(175μm)の距離の位置)における傾斜角度合計値TSAが4°以上であると、評価結果が良好となる。このとき、結果的には、4点の測定点(第1面101から第2面102までの区間のうちの第1面101か56.25%(225μm)、68.75%(275μm)、81.25%(325μm)、93.75%(375μm)の距離の位置)における傾斜角度合計値TSAが-4°以下であると、評価結果が良好となる。これは、上述した貫通孔150が「第2条件」を満たす形状であることを示す。 As shown in Table 6, four measurement points (6.25% (25 μm), 18.75% (75 μm), 31 from the first surface 101 in the section from the first surface 101 to the second surface 102). When the total tilt angle TSA at 0.25% (125 μm) and 43.75% (175 μm) distance positions) is 4 ° or more, the evaluation result is good. At this time, as a result, four measurement points (first surface 101 or 56.25% (225 μm), 68.75% (275 μm) of the section from the first surface 101 to the second surface 102). When the total tilt angle TSA at 81.25% (325 μm) and 93.75% (375 μm) distance positions) is -4 ° or less, the evaluation result is good. This indicates that the above-mentioned through hole 150 has a shape satisfying the "second condition".

<第2実施形態>
第2実施形態においては、第1実施形態における貫通電極基板10を用いて製造される半導体装置について説明する。
<Second Embodiment>
In the second embodiment, the semiconductor device manufactured by using the through electrode substrate 10 in the first embodiment will be described.

図32は、本発明の第2実施形態に係る半導体装置を示す図である。半導体装置1000は、積層された3つの貫通電極基板10(10-1、10-2、10-3)を有し、LSI基板70に接続されている。貫通電極基板10-1は、例えば、DRAM等の半導体素子を有し、また、導電層212、222等で形成された接続端子81-1、82-1を有している。これらの貫通電極基板10(10-1、10-2、10-3)がガラス基板100を用いたものでなくてもよく、一部の貫通電極基板10は、他の貫通電極基板10とは異なる材料の基板を用いたものであってもよい。接続端子81-1は、LSI基板70の接続端子80に対して、バンプ90-1を介して接続されている。接続端子82-1は、貫通電極基板10-2の接続端子81-2に対して、バンプ90-2を介して接続されている。貫通電極基板10-2の接続端子82-2と、貫通電極基板10-3の接続端子83-1とについても、バンプ90-3を介して接続されている。バンプ90(90-1、90-2、90-3)は、例えば、インジウム、銅、金等の金属を用いる。 FIG. 32 is a diagram showing a semiconductor device according to the second embodiment of the present invention. The semiconductor device 1000 has three laminated through electrode substrates 10 (10-1, 10-2, 10-3) and is connected to the LSI substrate 70. The through silicon via substrate 10-1 has, for example, a semiconductor element such as a DRAM, and also has connection terminals 81-1 and 82-1 formed of conductive layers 212, 222 and the like. These through electrode substrates 10 (10-1, 10-2, 10-3) do not have to use the glass substrate 100, and some through electrode substrates 10 are different from other through electrode substrates 10. Substrates made of different materials may be used. The connection terminal 81-1 is connected to the connection terminal 80 of the LSI board 70 via the bump 90-1. The connection terminal 82-1 is connected to the connection terminal 81-2 of the through silicon via substrate 10-2 via the bump 90-2. The connection terminal 82-2 of the through silicon via 10-2 and the connection terminal 83-1 of the through silicon via 10-3 are also connected via the bump 90-3. For the bump 90 (90-1, 90-2, 90-3), for example, a metal such as indium, copper, or gold is used.

なお、貫通電極基板10を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通電極基板10と他の基板との接続は、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板10と他の基板とが接着されてもよい。 When the through silicon via substrates 10 are laminated, the number of layers is not limited to three, and may be two layers or four or more layers. Further, the connection between the through electrode substrate 10 and another substrate is not limited to the one by a bump, and another bonding technique such as eutectic bonding may be used. Further, the through silicon via substrate 10 and another substrate may be adhered by applying and firing polyimide, epoxy resin, or the like.

図33は、本発明の第2実施形態に係る半導体装置の別の例を示す図である。図33に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体回路基板(半導体チップ)71-1、71-2、および貫通電極基板10を積層した積層構造体を有し、LSI基板70に接続されている。 FIG. 33 is a diagram showing another example of the semiconductor device according to the second embodiment of the present invention. The semiconductor device 1000 shown in FIG. 33 has a laminated structure in which semiconductor circuit boards (semiconductor chips) 71-1 and 71-2 such as MEMS devices, CPUs, and memories, and a through silicon via substrate 10 are laminated, and has an LSI substrate 70. It is connected to the.

貫通電極基板10は、半導体回路基板71-1と半導体回路基板71-2との間に配置され、バンプ90-1、90-2を介して、それぞれに接続されている。LSI基板70上に半導体回路基板71-1が載置されている。LSI基板70と半導体回路基板71-2とはワイヤ95により接続されている。この例では、貫通電極基板10は、複数の半導体回路基板を積層して3次元実装するためのインターポーザとして用いられる。貫通電極基板10がそれぞれ機能の異なる複数の半導体回路基板と接続することで、多機能の半導体装置を実現することができる。例えば、半導体回路基板71-1を3軸加速度センサとし、半導体回路基板71-2を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を実現することができる。 The through electrode substrate 10 is arranged between the semiconductor circuit board 71-1 and the semiconductor circuit board 71-2, and is connected to each of them via bumps 90-1 and 90-2. A semiconductor circuit board 71-1 is mounted on the LSI board 70. The LSI board 70 and the semiconductor circuit board 71-2 are connected by a wire 95. In this example, the through silicon via substrate 10 is used as an interposer for laminating and three-dimensionally mounting a plurality of semiconductor circuit boards. By connecting the through silicon via board 10 to a plurality of semiconductor circuit boards having different functions, a multifunctional semiconductor device can be realized. For example, by using the semiconductor circuit board 71-1 as a 3-axis acceleration sensor and the semiconductor circuit board 71-2 as a 2-axis magnetic sensor, it is possible to realize a semiconductor device in which a 5-axis motion sensor is realized by one module. ..

半導体回路基板がMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力される場合がある。この場合には、ローパスフィルタ、アンプ等についても半導体回路基板または貫通電極基板10に形成してもよい。 When the semiconductor circuit board is a sensor formed by a MEMS device or the like, the sensing result may be output by an analog signal. In this case, the low-pass filter, amplifier, and the like may also be formed on the semiconductor circuit board or the through electrode substrate 10.

図34は、本発明の第5実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図32、図33)は、3次元実装であったが、この例では、2.5次元実装に適用した例である。図34に示す例では、LSI基板70には、6つの貫通電極基板10(10-1~10-6)が積層されて接続されている。ただし、全ての貫通電極基板10が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。 FIG. 34 is a diagram showing another example of the semiconductor device according to the fifth embodiment of the present invention. The above two examples (FIGS. 32 and 33) were three-dimensional implementations, but in this example, they are applied to 2.5-dimensional implementations. In the example shown in FIG. 34, six through electrode substrates 10 (10-1 to 10-6) are laminated and connected to the LSI substrate 70. However, not only are all the through silicon via boards 10 stacked and arranged, but they are also arranged side by side in the in-plane direction of the board.

図34の例では、LSI基板70上に貫通電極基板10-1、10-5が接続され、貫通電極基板10-1上に貫通電極基板10-2、10-4が接続され、貫通電極基板10-2上に貫通電極基板10-3が接続され、貫通電極基板10-5上に貫通電極基板10-6が接続されている。なお、図33に示す例のように、貫通電極基板10を複数の半導体回路基板を接続するためのインターポーザとして用いても、このような2.5次元実装が可能である。例えば、貫通電極基板10-3、10-4、10-6などが半導体回路基板に置き換えられてもよい。 In the example of FIG. 34, the through electrode substrates 10-1 and 10-5 are connected on the LSI substrate 70, and the through electrode substrates 10-2 and 10-4 are connected on the through electrode substrate 10-1, and the through electrode substrates are connected. The through electrode substrate 10-3 is connected on 10-2, and the through electrode substrate 10-6 is connected on the through electrode substrate 10-5. As in the example shown in FIG. 33, such a 2.5-dimensional mounting is possible even if the through silicon via substrate 10 is used as an interposer for connecting a plurality of semiconductor circuit boards. For example, the through electrode substrates 10-3, 10-4, 10-6 and the like may be replaced with a semiconductor circuit board.

上述のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。 The semiconductor device 1000 manufactured as described above includes, for example, various mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation, etc.), home appliances, and the like. It is installed in electrical equipment.

図35は、本発明の第5実施形態に係る半導体装置を用いた電子機器を示す図である。半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。半導体装置1000が搭載された電気機器の例として、スマートフォン500およびノート型パーソナルコンピュータ600を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部1100を有する。各種機能には、半導体装置1000からの出力信号を用いる機能が含まれる。なお、半導体装置1000が制御部1100の機能を有していてもよい。 FIG. 35 is a diagram showing an electronic device using the semiconductor device according to the fifth embodiment of the present invention. The semiconductor device 1000 is mounted on various electric devices such as mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation, etc.), home appliances, and the like. As an example of the electric device on which the semiconductor device 1000 is mounted, a smartphone 500 and a notebook personal computer 600 are shown. These electric devices have a control unit 1100 composed of a CPU or the like that executes an application program and realizes various functions. Various functions include a function of using an output signal from the semiconductor device 1000. The semiconductor device 1000 may have the function of the control unit 1100.

10…貫通電極基板、50…貫通電極、51…第1金属層、52…第2金属層、70…LSI基板、71…半導体回路基板、80,81,82…接続端子、90…バンプ、95…ワイヤ、100…ガラス基板、101…第1面、102…第2面、150…貫通孔、210,220…配線層、212,222…導電層、215,225…絶縁層、500…スマートフォン、600…ノート型パーソナルコンピュータ、1000…半導体装置、1100…制御部 10 ... through electrode substrate, 50 ... through electrode, 51 ... first metal layer, 52 ... second metal layer, 70 ... LSI substrate, 71 ... semiconductor circuit board, 80, 81, 82 ... connection terminals, 90 ... bumps, 95 Wire, 100 ... glass substrate, 101 ... first surface, 102 ... second surface, 150 ... through hole, 210, 220 ... wiring layer, 212,222 ... conductive layer, 215,225 ... insulating layer, 500 ... smartphone, 600 ... notebook personal computer, 1000 ... semiconductor device, 1100 ... control unit

Claims (11)

第1面から第2面に対して貫通し孔内部において径が極小値を有しない貫通孔を含む基板と、
前記貫通孔の内側面に沿って配置された導電体と、
を備え、
前記貫通孔は、前記第1面から前記第2面までの区間のうち前記第1面から6.25%、18.75%、31.25%、43.75%、56.25%、68.75%、81.25%、93.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度(前記第1面側が拡がる角度を正の傾斜角度とする)の合計値が、11.71°以上であり、前記第1面から前記第2面までの区間のうち43.75%、56.25%、81.25%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度が順に小さくなる条件を満たす、貫通電極基板。
A substrate containing a through hole that penetrates from the first surface to the second surface and has a diameter that does not have a minimum value inside the hole.
A conductor arranged along the inner surface of the through hole and
Equipped with
The through holes are 6.25%, 18.75%, 31.25%, 43.75%, 56.25%, 68 from the first surface in the section from the first surface to the second surface. The total value of the inclination angle of the inner surface with respect to the central axis of the through hole at the distances of .75%, 81.25%, and 93.75% (the angle at which the first surface side expands is defined as a positive inclination angle) is , 11.71 ° or more and 43.75%, 56.25%, 81.25% of the section from the first surface to the second surface with respect to the central axis of the through hole. A through electrode substrate that satisfies the condition that the inclination angle of the inner surface becomes smaller in order .
第1面から第2面に対して貫通し孔内部において径が極小値を有する貫通孔を含む基板と、
前記貫通孔の内側面に沿って配置された導電体と、
を備え、
前記貫通孔は、前記第1面から前記第2面までの区間のうち前記第1面から6.25%、18.75%、31.25%、43.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度(前記第1面側が拡がる角度を正の傾斜角度とする)の合計値が11.71°以上、および前記第1面から56.25%、68.75%、81.25%、93.75%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度の合計値が-11.71°以下であり、前記第1面から前記第2面までの区間のうち前記第1面から18.75%、43.75%、56.25%、81.25%の距離の位置における前記貫通孔の中心軸に対する内側面の傾斜角度が順に小さくなる条件を満たす、貫通電極基板。
A substrate containing a through hole that penetrates from the first surface to the second surface and has a minimum diameter inside the hole,
A conductor arranged along the inner surface of the through hole and
Equipped with
The through hole is the penetration at a distance of 6.25%, 18.75%, 31.25%, 43.75% from the first surface in the section from the first surface to the second surface. The total value of the inclination angle of the inner surface with respect to the central axis of the hole (the angle at which the first surface side expands is a positive inclination angle) is 11.71 ° or more, and 56.25%, 68.75 from the first surface. The total value of the inclination angles of the inner surface with respect to the central axis of the through hole at the distances of%, 81.25%, and 93.75% is -11.71 ° or less, and the first surface to the second surface are described. The inclination angle of the inner surface with respect to the central axis of the through hole at the distances of 18.75%, 43.75%, 56.25%, and 81.25% from the first surface in the section to the surface becomes smaller in order. A through silicon via substrate that satisfies the above conditions.
前記導電体は、第1金属層と第2金属層とを含み、
前記第1金属層は、前記第2金属層と前記基板との間に配置され、
前記第1面と前記第2面との双方において、少なくとも一部に前記第1金属層が配置されている、請求項1または請求項2に記載の貫通電極基板。
The conductor includes a first metal layer and a second metal layer, and the conductor includes a first metal layer and a second metal layer.
The first metal layer is arranged between the second metal layer and the substrate, and the first metal layer is arranged between the second metal layer and the substrate.
The through electrode substrate according to claim 1 or 2, wherein the first metal layer is arranged at least partially on both the first surface and the second surface.
前記第1面と前記第2面とに配置された前記第1金属層の少なくとも一部は、前記貫通孔の内部に配置された前記第1金属層と接続されている、請求項3に記載の貫通電極基板。 3. The third aspect of the present invention, wherein at least a part of the first metal layer arranged on the first surface and the second surface is connected to the first metal layer arranged inside the through hole. Through electrode substrate. 前記貫通孔の内部に配置された前記第1金属層は、前記第1面と前記第2面とに配置された前記第1金属層よりも薄い、請求項3または請求項4に記載の貫通電極基板。 The penetration according to claim 3 or 4, wherein the first metal layer arranged inside the through hole is thinner than the first metal layer arranged on the first surface and the second surface. Electrode substrate. 前記第1面と前記第2面とに配置された前記第1金属層は、0.1μm以上3μm以下の厚さを有する、請求項3乃至請求項5のいずれかに記載の貫通電極基板。 The through electrode substrate according to any one of claims 3 to 5, wherein the first metal layer arranged on the first surface and the second surface has a thickness of 0.1 μm or more and 3 μm or less. 前記基板は、ガラス基板である、請求項1乃至請求項6のいずれかに記載の貫通電極基板。 The through silicon via according to any one of claims 1 to 6, wherein the substrate is a glass substrate. 前記導電体は、前記基板上に配置された第1金属層および前記第1金属層上に配置された第2金属層を含む、請求項1乃至請求項7のいずれかに記載の貫通電極基板。 The through electrode substrate according to any one of claims 1 to 7, wherein the conductor includes a first metal layer arranged on the substrate and a second metal layer arranged on the first metal layer. .. 前記貫通孔のアスペクト比は4以上である、請求項1乃至請求項8のいずれかに記載の貫通電極基板。 The through electrode substrate according to any one of claims 1 to 8, wherein the through hole has an aspect ratio of 4 or more. 前記貫通孔は、孔内部において径がさらに極大値を有する、請求項1乃至請求項9のいずれかに記載の貫通電極基板。 The through silicon via according to any one of claims 1 to 9, wherein the through hole has a maximum diameter inside the hole. 請求項1乃至請求項10のいずれかに記載の貫通電極基板と、
前記貫通電極基板の前記導電体と電気的に接続された半導体回路基板と、
を有する半導体装置。
The through silicon via substrate according to any one of claims 1 to 10.
A semiconductor circuit board electrically connected to the conductor of the through electrode substrate,
Semiconductor device with.
JP2020200248A 2020-12-02 2020-12-02 Through Electrode Substrates and Semiconductor Devices Active JP7088271B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020200248A JP7088271B2 (en) 2020-12-02 2020-12-02 Through Electrode Substrates and Semiconductor Devices
JP2022093190A JP7239045B2 (en) 2020-12-02 2022-06-08 Penetration electrode substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020200248A JP7088271B2 (en) 2020-12-02 2020-12-02 Through Electrode Substrates and Semiconductor Devices

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018129161A Division JP6809511B2 (en) 2018-07-06 2018-07-06 Through Silicon Via Substrates and Semiconductor Devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022093190A Division JP7239045B2 (en) 2020-12-02 2022-06-08 Penetration electrode substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2021052193A JP2021052193A (en) 2021-04-01
JP7088271B2 true JP7088271B2 (en) 2022-06-21

Family

ID=75156314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020200248A Active JP7088271B2 (en) 2020-12-02 2020-12-02 Through Electrode Substrates and Semiconductor Devices

Country Status (1)

Country Link
JP (1) JP7088271B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218518A (en) 2002-01-28 2003-07-31 Tokuyama Corp Manufacturing method for circuit board
WO2010087483A1 (en) 2009-02-02 2010-08-05 旭硝子株式会社 Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
JP2011178642A (en) 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd Method for producing glass sheet with through-electrode, and electronic component
JP2015095590A (en) 2013-11-13 2015-05-18 大日本印刷株式会社 Method of manufacturing through electrode substrate, through electrode substrate, and semiconductor device
JP2015103586A (en) 2013-11-21 2015-06-04 大日本印刷株式会社 Through electrode substrate and semiconductor device using through electrode substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154187A (en) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp Structure of through hole wiring board and manufacture thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218518A (en) 2002-01-28 2003-07-31 Tokuyama Corp Manufacturing method for circuit board
WO2010087483A1 (en) 2009-02-02 2010-08-05 旭硝子株式会社 Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
US20110256344A1 (en) 2009-02-02 2011-10-20 Asahi Glass Company, Limited Glass substrate for semiconductor device component and process for producing glass substrate for semiconductor device component
CN102300820A (en) 2009-02-02 2011-12-28 旭硝子株式会社 Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
JP2011178642A (en) 2010-03-03 2011-09-15 Nippon Sheet Glass Co Ltd Method for producing glass sheet with through-electrode, and electronic component
JP2015095590A (en) 2013-11-13 2015-05-18 大日本印刷株式会社 Method of manufacturing through electrode substrate, through electrode substrate, and semiconductor device
JP2015103586A (en) 2013-11-21 2015-06-04 大日本印刷株式会社 Through electrode substrate and semiconductor device using through electrode substrate
CN105765712A (en) 2013-11-21 2016-07-13 大日本印刷株式会社 Through electrode substrate and semiconductor device using the through electrode substrate
US20160276257A1 (en) 2013-11-21 2016-09-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device using through electrode substrate

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
中村玲於奈 他,パルスCO2レーザーを用いたガラス微細穴形成技術,精密工学会春季大会学術講演会公演予稿集,日本,精密工学会,2013年,p.587-588
米村 正寿 Masatoshi Yonemura Masatoshi Yonemura,レーザー支援エッチングによる多成分ガラス基板への貫通孔形成 Through holes formation in multi component glass substrates by laser-assisted etching,<第62回>応用物理学会春季学術講演会講演予稿集 第62回 ,日本,応用物理学会,2015年02月26日,p.17-157,12p-B6-8

Also Published As

Publication number Publication date
JP2021052193A (en) 2021-04-01

Similar Documents

Publication Publication Date Title
JP2010157690A (en) Board for mounting electronic component thereon, and method of manufacturing the same
TW201524283A (en) Printed circuit board and manufacturing method thereof and semiconductor pacakage using the same
TW202226468A (en) Through electrode substrate, manufacturing method thereof and mounting substrate
TW201919457A (en) Through-electrode substrate, semiconductor device using through-electrode substrate, and through-electrode substrate manufacturing method
US20230335465A1 (en) Through electrode substrate and semiconductor device
JP6809511B2 (en) Through Silicon Via Substrates and Semiconductor Devices
JP6369653B1 (en) Through electrode substrate and semiconductor device
JP7088271B2 (en) Through Electrode Substrates and Semiconductor Devices
JP2016072433A (en) Through electrode substrate and method of manufacturing the same
JP7239045B2 (en) Penetration electrode substrate and semiconductor device
JP6446934B2 (en) Conductive material through-hole substrate and manufacturing method thereof
JP2023075206A (en) Penetration electrode substrate and semiconductor device
JP2022009156A (en) Electronic component mounting substrate and manufacturing method thereof
TW202407898A (en) Through electrode substrate and semiconductor device
JP6962052B2 (en) Electronic component mounting board and its manufacturing method
JP2019016733A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP6658846B2 (en) Through-electrode substrate
JP7435635B2 (en) Through electrode board
JP2016225360A (en) Through electrode substrate, and interposer and semiconductor device using the same
JP6435893B2 (en) Method for manufacturing through electrode substrate
JP2022170149A (en) Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board
JP2019016732A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate
JP2022170131A (en) Multilayer wiring board, composite wiring board, packaged device, and method for manufacturing multilayer wiring board
JP2017022223A (en) Through electrode substrate, method of manufacturing the same, and interposer and semiconductor device using the same
JP2022170158A (en) multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7088271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150