JP2017069411A - Through electrode substrate, and interposer and semiconductor device using the same - Google Patents
Through electrode substrate, and interposer and semiconductor device using the same Download PDFInfo
- Publication number
- JP2017069411A JP2017069411A JP2015193897A JP2015193897A JP2017069411A JP 2017069411 A JP2017069411 A JP 2017069411A JP 2015193897 A JP2015193897 A JP 2015193897A JP 2015193897 A JP2015193897 A JP 2015193897A JP 2017069411 A JP2017069411 A JP 2017069411A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- electrode
- interposer
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置に関し、特に、貫通電極基板に形成された貫通孔の形状に関する。 The present invention relates to a through electrode substrate, an interposer using the through electrode substrate, and a semiconductor device, and more particularly, to a shape of a through hole formed in the through electrode substrate.
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置（チップ）から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。 In recent years, integrated circuits have become more miniaturized and complicated with higher performance of integrated circuits. In such an integrated circuit, a connection terminal for inputting a power supply and a logic signal necessary for circuit operation from an external device (chip) is arranged. However, the connection terminals on the integrated circuit are arranged at a very narrow pitch due to the miniaturization and complexity of the integrated circuit, which is several to several tens of times smaller than the pitch of the connection terminals of the chip.
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。 As described above, an interposer serving as an intermediary substrate for converting the pitch size of connection terminals is used when an integrated circuit and a chip having different connection terminal pitches are connected. In the interposer, an integrated circuit is mounted on the wiring arranged on one surface of the substrate, a chip is mounted on the wiring arranged on the other surface, and the wiring arranged on both sides of the substrate is connected to the substrate. They are connected by penetrating through electrodes.
インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Through-Silicon Via）やガラス基板を使用した貫通電極基板であるＴＧＶ（Through-Glass Via）が開発されている（例えば、特許文献１及び特許文献２）。特に、ＴＧＶの場合、例えば４．５世代と呼ばれる、ガラス基板の縦横サイズが７３０ｍｍ×９２０ｍｍの大型のガラス基板を使用して製造することができるため、製造コストを下げることができる点で有利である。また、ＴＧＶの場合、ガラス基板の特性である透明性を利用した部品への展開を図ることができる点で有利である。 As the interposer, TSV (Through-Silicon Via) which is a through electrode substrate using a silicon substrate and TGV (Through-Glass Via) which is a through electrode substrate using a glass substrate have been developed (for example, Patent Document 1). And Patent Document 2). In particular, in the case of TGV, for example, it can be manufactured using a large glass substrate having a vertical and horizontal size of 730 mm × 920 mm called the 4.5th generation, which is advantageous in that the manufacturing cost can be reduced. is there. Moreover, in the case of TGV, it is advantageous at the point which can expand | deploy to the components using the transparency which is the characteristic of a glass substrate.
しかし、集積回路の微細化・複雑化に伴い、ＴＳＶやＴＧＶにおいて貫通孔のアスペクト比（孔径に対する孔の深さ）が大きくなると、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が悪くなってしまう。貫通電極の埋め込み性又は付き回り性が悪くなると、上記の基板の両面にそれぞれ配置された配線同士の電気的接続を確保することができなくなる。また、当該配線同士の電気的接続がかろうじて確保された場合であっても、貫通電極の接続面積が小さくなってしまう。このような場合、貫通孔の一部の領域に形成された貫通電極に電流が集中するため、過剰な自己発熱による貫通電極の破壊などの問題が発生してしまう。以上のように、ＴＳＶやＴＧＶにおいて貫通孔のアスペクト比が大きくなると、貫通電極の埋め込み性又は付き回り性が悪くなり、貫通電極基板としての信頼性が悪化する。そのため、ＴＳＶやＴＧＶの微細化には限界があった。 However, when the aspect ratio of the through hole (hole depth with respect to the hole diameter) in TSV or TGV increases with the miniaturization and complexity of the integrated circuit, it is used for the embedding property of the through electrode filled in the through hole or the through electrode. As a result, the throwing power of the thin film is deteriorated. If the penetrating property of the through electrode or the throwing power of the through electrode is deteriorated, it becomes impossible to ensure electrical connection between the wirings arranged on both surfaces of the substrate. Moreover, even if the electrical connection between the wirings is barely ensured, the connection area of the through electrodes is reduced. In such a case, current concentrates on the through electrode formed in a partial region of the through hole, which causes problems such as destruction of the through electrode due to excessive self-heating. As described above, when the aspect ratio of the through hole is increased in TSV or TGV, the embedding property or throwing power of the through electrode is deteriorated, and the reliability as the through electrode substrate is deteriorated. Therefore, miniaturization of TSV and TGV has a limit.
本発明は、そのような課題に鑑みてなされたものであり、微細化され、且つ信頼性の高い貫通電極基板を提供することを目的とする。 This invention is made | formed in view of such a subject, and it aims at providing the through-electrode board | substrate refined | miniaturized and highly reliable.
本発明の一実施形態に係る貫通電極基板は、第１面及び前記第１面に対向する第２面を有する基板と、前記第１面及び前記第２面を貫通する貫通孔と、前記貫通孔に設けられ、互いに電気的に独立した第１貫通電極及び第２貫通電極と、を備える。 A through electrode substrate according to an embodiment of the present invention includes a substrate having a first surface and a second surface facing the first surface, a through hole penetrating the first surface and the second surface, and the through A first through electrode and a second through electrode which are provided in the hole and are electrically independent from each other;
上記の貫通電極基板によれば、微細化が実現されるとともに、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-mentioned through electrode substrate, miniaturization is realized and good throwing power of the through electrode with respect to the through hole can be obtained.
前記貫通孔は、平面視において少なくとも第１方向に伸延された形状を有し、前記第１貫通電極は、前記貫通孔の前記第１方向の一方の端部に設けられ、前記第２貫通電極は、前記貫通孔の前記第１方向の他方の端部に設けられてもよい。 The through hole has a shape extending in at least a first direction in plan view, and the first through electrode is provided at one end of the through hole in the first direction, and the second through electrode May be provided at the other end of the through hole in the first direction.
上記の貫通電極基板によれば、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above-described through electrode substrate, it is possible to obtain good coverage of the through electrode with respect to the through hole.
本発明の一実施形態に係るインターポーザは、上記の貫通電極基板と、貫通電極基板の第１面側に設けられた配線に接続された第１配線構造体と、貫通電極基板の第２面側に設けられた配線に接続された第２配線構造体と、を備える。 An interposer according to an embodiment of the present invention includes the above-described through electrode substrate, a first wiring structure connected to a wiring provided on the first surface side of the through electrode substrate, and a second surface side of the through electrode substrate. And a second wiring structure connected to the wiring provided in.
上記のインターポーザによれば、微細化が実現されるとともに、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the above interposer, miniaturization is realized and good throwing power of the through electrode with respect to the through hole can be obtained.
本発明の一実施形態に係る半導体装置は、上記の貫通電極基板と、貫通電極基板に並んで配置された他の基板またはチップを有する。 A semiconductor device according to an embodiment of the present invention includes the above-described through electrode substrate and another substrate or a chip arranged side by side with the through electrode substrate.
上記の半導体装置によれば、微細化が実現されるとともに、貫通孔に対する貫通電極の良好な付き回り性を得ることができる。 According to the semiconductor device described above, miniaturization is achieved and good throwing power of the through electrode with respect to the through hole can be obtained.
本発明の一実施形態に係る貫通電極基板の製造方法は、第１面及び第２面を有する基板に前記第１面及び前記第２面を貫通する貫通孔を形成し、前記貫通孔にシード層を形成し、少なくとも第１方向における前記貫通孔の両端部を除く、前記貫通孔の一部に重畳するように、前記基板の前記第１面及び前記第２面にレジスト層を形成し、前記レジスト層から露出した前記シード層上にめっき層を形成し、前記めっき層から露出した前記シード層を除去し、互いに電気的に独立した第１貫通電極及び第２貫通電極を形成すること、を含む。 In a method of manufacturing a through electrode substrate according to an embodiment of the present invention, a through hole penetrating the first surface and the second surface is formed in a substrate having a first surface and a second surface, and the through hole is seeded. Forming a layer and forming a resist layer on the first surface and the second surface of the substrate so as to overlap at least a part of the through-hole excluding both end portions of the through-hole in the first direction; Forming a plating layer on the seed layer exposed from the resist layer, removing the seed layer exposed from the plating layer, and forming a first through electrode and a second through electrode electrically independent from each other; including.
上記の貫通電極基板の製造方法によれば、貫通電極基板の微細化を実現できるとともに、貫通孔内部の側壁に対するシード層の付き回り性を向上させ、貫通電極基板の信頼性を向上させることができる。 According to the above method for manufacturing a through electrode substrate, the through electrode substrate can be miniaturized, the seed layer can be attached to the side wall inside the through hole, and the reliability of the through electrode substrate can be improved. it can.
本発明の別の実施形態に係る貫通電極基板の製造方法は、第１面及び第２面を有する基板に前記第１面及び前記第２面を貫通する貫通孔を形成し、少なくとも第１方向における前記貫通孔の両端部を除く、前記貫通孔の一部に重畳するように、前記基板の前記第１面及び前記第２面にレジスト層を形成し、前記貫通孔にシード層を形成し、前記シード層上にめっき層を形成し、前記レジスト層を除去し、前記貫通孔の前記第１方向の両端部に互いに電気的に独立した第１貫通電極及び第２貫通電極を形成すること、を含む。 In a method of manufacturing a through electrode substrate according to another embodiment of the present invention, a through hole penetrating the first surface and the second surface is formed in a substrate having a first surface and a second surface, and at least in a first direction. A resist layer is formed on the first surface and the second surface of the substrate so as to overlap a part of the through hole except for both end portions of the through hole in the substrate, and a seed layer is formed on the through hole. Forming a plating layer on the seed layer, removing the resist layer, and forming a first through electrode and a second through electrode that are electrically independent from each other at both ends of the through hole in the first direction. ,including.
上記の貫通電極基板の製造方法によれば、貫通電極基板の微細化を実現できるとともに、貫通孔内部の側壁に対するシード層の付き回り性を向上させ、貫通電極基板の信頼性を向上させることができる。 According to the above method for manufacturing a through electrode substrate, the through electrode substrate can be miniaturized, the seed layer can be attached to the side wall inside the through hole, and the reliability of the through electrode substrate can be improved. it can.
上記いずれかの貫通電極基板の製造方法において、前記貫通孔は、平面視において前記第１方向に伸延された形状を有してもよい。 In any one of the above methods for manufacturing a through electrode substrate, the through hole may have a shape extended in the first direction in a plan view.
上記の貫通電極基板の製造方法によれば、貫通孔内部の側壁に対するシード層の付き回り性を向上させることができる。 According to the above method for manufacturing a through electrode substrate, the throwing power of the seed layer with respect to the side wall inside the through hole can be improved.
上記の貫通電極基板の製造方法によれば、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。 According to the above method for manufacturing the through electrode substrate, the seed layer can be formed using a conventional film forming apparatus and film forming process.
本発明によれば、微細化され、且つ信頼性の高い貫通電極基板を提供することができる。 According to the present invention, it is possible to provide a through electrode substrate that is miniaturized and highly reliable.
以下、図面を参照して本発明に係る貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置について説明する。但し、本発明の貫通電極基板、貫通電極基板の製造方法、並びに貫通電極基板を用いたインターポーザ及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。 Hereinafter, a through electrode substrate, a manufacturing method of a through electrode substrate, an interposer using the through electrode substrate, and a semiconductor device according to the present invention will be described with reference to the drawings. However, the through electrode substrate, the manufacturing method of the through electrode substrate, the interposer and the semiconductor device using the through electrode substrate of the present invention can be implemented in many different modes, and the description of the embodiments described below It is not construed as limited to. Note that in the drawings referred to in this embodiment, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted. In addition, for convenience of explanation, the description will be made using the terms “upper” or “lower”, but the vertical direction may be reversed.
図１〜図５を用いて、本発明の一実施形態に係る貫通電極基板１０について説明する。
A through
（第１実施形態）
図１は、本発明の第１の実施形態に係る貫通電極基板の概要を示す平面図である。図２は、図１に示した貫通電極基板におけるＡ領域の拡大図である。図３は、図２に示した貫通電極基板におけるＡ領域の斜視図である。
(First embodiment)
FIG. 1 is a plan view showing an outline of a through electrode substrate according to the first embodiment of the present invention. FIG. 2 is an enlarged view of a region A in the through electrode substrate shown in FIG. 3 is a perspective view of a region A in the through electrode substrate shown in FIG.
図１に示すように、本発明の第１の実施形態に係る貫通電極基板１０では、基板１０１に貫通孔１０３が設けられている。また、図３に示すように、貫通電極基板１０においては、貫通孔１０３に貫通電極１０７、１０９（以下、第１貫通電極１０７、第２貫通電極１０９という）が設けられている。
As shown in FIG. 1, in the through
基板１０１は、第１面１０１ａ、及び第１面１０１ａに対向する第２面１０１ｂを有する。また、基板１０１には、第１面１０１ａと第２面１０１ｂとを貫通する貫通孔１０３が設けられており、貫通孔１０３の内部には第１面１０１ａと第２面１０１ｂとを接続する側壁１０５が設けられる。
The
貫通電極基板１０に設けられた貫通孔１０３の形状は、限定されるわけではないが、平面視において、少なくとも任意の第１方向に伸延された形状を有することが好ましい。図１〜図５において、一例として、貫通孔１０３は、図中におけるｘ方向に短軸を有し、ｙ方向に長軸を有する楕円形状である。楕円形状を有する貫通孔１０３の短軸の長さ（短径）はＬ１であり、長軸の長さ（長径）はＬ２である。貫通孔１０３の形状は、楕円形状に限定されず、例えば、ｘ方向に長辺を有し、ｙ方向に短辺を有する長方形であってもよい。
The shape of the through
貫通孔１０３には、側壁１０５上に互いに電気的に独立した複数の貫通電極が設けられる。図３〜図５においては、楕円形状を有する貫通孔１０３の長軸方向（ｙ軸方向）の両端部の側壁１０５に互いに電気的に独立した２つの第１貫通電極１０７、第２貫通電極１０９がそれぞれ設けられている。第１貫通電極１０７は、貫通孔１０３の長軸方向（ｙ軸方向）の一方の端部に設けられ、第２貫通電極１０９は、貫通孔１０３の長軸方向（ｙ軸方向）の他方の端部に設けられる。尚、本発明に係る貫通電極基板において、貫通孔に形成される貫通電極の数は２つに限定されるわけではない。
The through-
上述したように、微細化を実現するために、貫通孔のアスペクト比（孔径に対する孔の深さ）を大きくすると、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が悪くなってしまう。例えば、スパッタリング法などの成膜方法によって貫通孔にシード層を形成する際に、貫通孔のアスペクト比が大きい場合、シード層の付き回り性が悪くなる。このような場合、基板１０１の第１面１０１ａ側に設けられた配線と第２面１０１ｂ側に設けられた配線の安定した電気的接続（以降、「上下配線の安定した電気的接続」という）を得ることが難しくなり、上下配線が電気的に絶縁状態になってしまう虞がある。
As described above, when the aspect ratio of the through hole (depth of the hole with respect to the hole diameter) is increased in order to realize miniaturization, the embedding property of the through electrode filled in the through hole or the attachment of the thin film used for the through electrode is increased. Rotation will be worse. For example, when the seed layer is formed in the through hole by a film forming method such as a sputtering method, if the aspect ratio of the through hole is large, the throwing power of the seed layer is deteriorated. In such a case, stable electrical connection between the wiring provided on the
しかしながら、本発明の第１の実施形態に係る貫通電極基板１０においては、貫通孔１０３が楕円形状、即ち、少なくとも任意の第１方向に伸延された形状を有するため、貫通孔１０３の短径Ｌ１に対する孔の深さのアスペクト比（以下、短径のアスペクト比ともいう）は相対的に大きくなるが、長径のアスペクト比は相対的に小さくなる。そのため、少なくとも相対的にアスペクト比が小さい、貫通孔１０３の長軸方向（ｙ方向）の両端部では、スパッタリング法などの成膜方法によってシード層を形成する際に、貫通孔１０３の長軸方向（ｙ方向）に対して、基板１０１の第１面１０１ａ側又は第２面１０１ｂ側の斜め上から入射されたスパッタリング原子が、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に到達する。そのため、少なくとも貫通孔１０３の長軸方向（ｙ方向）の両端部では、貫通孔１０３に充填される第１貫通電極１０７及び第２貫通電極１０９の良好な埋め込み性又は第１貫通電極１０７、第２貫通電極１０９に用いられる薄膜の良好な付き回り性が維持され、第１貫通電極１０７、第２貫通電極１０９を形成することができる。
However, in the through-
図４は図２に示した貫通電極基板１０のＡ領域をＹ−Ｙ´線に沿ってｘ方向から見た断面図であり、図５は図２に示した貫通電極基板１０のＡ領域をＸ−Ｘ´線に沿ってｙ方向から見た断面図である。スパッタリング法によってスパッタリング原子を基板１０１の第１面１０１ａ側及び第２面１０１ｂ側から貫通孔１０３に入射させてシード層４０１を形成する場合、図４に示すように、貫通孔１０３の長径のアスペクト比が相対的に小さいため、貫通孔１０３の長軸方向（ｙ方向）の両端部では、スパッタリング原子が貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に堆積し、貫通孔１０３において第１面１０１ａ側から第２面１０１ｂ側にかけてシード層４０１を形成することができる。このシード層４０１上にめっき層４０３を電解めっき法によって形成し、図４に示すように、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域に第１貫通電極１０７、第２貫通電極１０９をそれぞれ形成することができる。
4 is a cross-sectional view of the A region of the through
一方、貫通孔１０３の短径のアスペクト比は相対的に大きいため、貫通孔１０３の短軸方向（ｘ方向）では、スパッタリング原子が貫通孔１０３の深部にまで到達せず、主に第１面１０１ａ側及び第２面１０１ｂ側に堆積する。シード層４０１上にめっき層４０３を電解めっき法によって形成する前に、貫通孔１０３の短軸方向（ｘ方向）側の側壁１０５の第１面１０１ａ側及び第２面１０１ｂ側に形成されたシード層４０１上にレジスト５０１を形成すると、レジスト５０１が形成された領域ではめっき層が形成されない。したがって、電解めっき法によって貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５の全域にめっき層４０３を形成した後、レジスト５０１を除去し、さらに、めっき層４０３から露出したシード層４０１を除去することにより、図５に示すように、貫通孔１０３の短軸方向（ｘ方向）側の側壁１０５には、側壁１０５が露出された領域が形成される。露出された側壁１０５によって、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５上に形成された第１貫通電極１０７と第２貫通電極１０９とは互いに分離される。その結果、貫通孔１０３には、図３に示すような、互いに電気的に独立した第１貫通電極１０７及び第２貫通電極１０９が形成される。
On the other hand, since the aspect ratio of the minor diameter of the through
以上に述べたように、本発明に係る貫通電極基板１０において、貫通孔１０３が楕円形状である場合、貫通孔１０３の短径のアスペクト比が相対的に大きい。そのため、貫通孔１０３の短軸方向（ｘ方向）側の側壁１０５では、シード層４０１の付き回り性が悪くなる。一方、貫通孔１０３の長径のアスペクト比は相対的に小さいため、貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５では、シード層４１０の良好な付き回り性が実現できる。したがって、１つの貫通孔１０３の長軸方向（ｙ方向）の両端部の側壁１０５に互いに電気的に独立した２つの貫通電極、即ち、第１貫通電極１０７及び第２貫通電極１０９を形成することができる。
As described above, in the through
本発明に係る貫通電極基板１０においては、１つの貫通孔１０３内に互いに電気的に独立した第１貫通電極１０７及び第２貫通電極１０９が設けられ、これらの第１貫通電極１０７、第２貫通電極１０９による上下配線の安定した電気的接続を実現できる。そのため、信頼性を維持しながら、貫通孔１０３の長軸方向（ｙ方向）、即ち、貫通孔１０３の伸延方向（第１方向）に貫通電極基板１０の微細化を実現することができる。また、貫通孔１０３が、ｘ方向に短軸を有し、ｙ方向に長軸を有する楕円形状であるため、短軸方向（ｘ方向）、即ち、貫通孔１０３の伸延方向（第１方向）とは異なる方向へのさらなる微細化を実現することができる。
In the through
以上では、図１〜図５を参照して、貫通孔１０３がｘ方向に短軸を有し、ｙ方向に長軸を有する楕円形状である例を説明したが、上述したように、本発明の貫通電極基板における貫通孔の形状は楕円形状に限定さるわけではない。例えば、貫通孔は、平面視において、長方形であってもよい。また、貫通孔の形状は、平面視において、少なくとも任意の第１方向に伸延された形状に限定されない。貫通孔の形状は、貫通孔内に電気的に独立した貫通電極が複数形成できればよく、例えば、貫通孔は円形状であってもよい。無電解めっきによって貫通孔にシード層を形成する場合、貫通孔のアスペクト比に関係なく、貫通孔におけるシード層の良好な付き回り性を実現できる。
In the above, an example in which the through
上述したように、貫通孔の形状が、平面視において、少なくとも任意の第１方向に伸延された形状でない場合でも、１つの貫通孔に電気的に独立した複数の貫通電極が形成できれば、貫通電極基板の信頼性を維持しながら、微細化を実現することができる。一方、貫通孔の形状が、平面視において、少なくとも任意の第１方向に伸延された形状であり、且つ、貫通孔の第１方向の孔径に対する孔の深さのアスペクト比が貫通孔の第１方向の端部全域にシード層が堆積できる程度に小さい場合、貫通電極基板の信頼性を維持しながら、第１方向に微細化できるとともに、第１方向とは異なる方向にさらに微細化することができる。 As described above, even when the shape of the through hole is not a shape extended in at least an arbitrary first direction in plan view, if a plurality of electrically independent through electrodes can be formed in one through hole, the through electrode Miniaturization can be realized while maintaining the reliability of the substrate. On the other hand, the shape of the through hole is a shape extended in at least an arbitrary first direction in a plan view, and the aspect ratio of the depth of the hole to the hole diameter in the first direction of the through hole is the first of the through hole. When the seed layer is small enough to be deposited over the entire end portion in the direction, it can be miniaturized in the first direction while maintaining the reliability of the through electrode substrate, and further refined in a direction different from the first direction. it can.
（第２実施形態）
図６〜図２６を用いて、本発明の第２の実施形態に係るインターポーザ６０の構成及び製造方法について説明する。本実施形態では、インターポーザ６０の貫通電極基板として第１の実施形態で説明した貫通電極基板１０を用いた例について説明する。
(Second Embodiment)
The configuration and manufacturing method of the
図６は、本発明の一実施形態に係るインターポーザの概要を示す平面図である。また、図７は、本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図６及び図７に示すように、本発明に係るインターポーザ６０は、第１面（上面）６０１及び第２面（下面）６０３を有し、第１面６０１と第２面６０３とを貫通する貫通孔６０５が設けられた基板６００と、貫通孔６０５の内部に配置され、第１面６０１と第２面６０３とを接続する第１貫通電極６０６及び第２貫通電極６０７とを有する。第１貫通電極６０６及び第２貫通電極６０７とは、互いに電気的に独立している。
FIG. 6 is a plan view showing an outline of an interposer according to an embodiment of the present invention. FIG. 7 is a cross-sectional view of the interposer according to the present invention as seen from the x direction along B-B ′. As shown in FIGS. 6 and 7, the
図７において、第１貫通電極６０６及び第２貫通電極６０７は、それぞれシード層６０９及びめっき層６１１を含み、シード層６０９は貫通孔６０５の側壁６１３上に配置され、めっき層６１１はシード層６０９上に配置される。めっき層６１１を電解めっき法で形成する場合、シード層６０９に通電することでめっき層６１１を形成する。また、シード層６０９にはめっき層６１１が基板６００中に拡散することを抑制する材料を用いる。貫通孔６０５の形状は、図１〜図５に示す貫通孔１３と同様に、図中におけるｘ方向に短軸を有し、ｙ方向に長軸を有する楕円形状である。
In FIG. 7, the first through
基板６００の第１面６０１側には、第１絶縁層６１５と第１配線６１９とが設けられている。第１絶縁層６１５は、基板６００の第１面６０１、第１貫通電極６０６及び第２貫通電極６０７の一部の上に配置され、第１貫通電極６０６及び第２貫通電極６０７の一部を露出する開口部６１７、６１８が設けられている。第１配線６１９は、第１絶縁層６１５上及び開口部６１７、６１８内部に配置され、第１貫通電極６０６及び第２貫通電極６０７とそれぞれ電気的に接続される。また、第１配線６１９は、第１絶縁層６１５、第１貫通電極６０６及び第２貫通電極６０７上に配置されたシード層６２１と、シード層６２１上に配置されためっき層６２３とを含む。ここで、第１絶縁層６１５及び第１配線６１９を第１配線構造体ともいう。
A first insulating
また、基板６００の第２面６０３側にも第１面６０１側と同様に、第２絶縁層６２５と第２配線６３１とが設けられている。第２絶縁層６２５には、基板６００の第２面６０３、第１貫通電極６０６及び第２貫通電極６０７の一部の上に配置され、第１貫通電極６０６及び第２貫通電極６０７の一部をそれぞれ露出する開口部６２７、６２８が設けられている。第２配線６２９は、第２絶縁層６２５上及び開口部６２７、６２８内部に配置され、第１貫通電極６０６及び第２貫通電極６０７とそれぞれ電気的に接続される。また、第２配線６２９は、第２絶縁層６２５、第１貫通電極６０６及び第２貫通電極６０７上に配置されたシード層６３１と、シード層６３１上に配置されためっき層６３３とを含む。ここで、第２絶縁層６２５及び第２配線６２９を第２配線構造体ともいう。
The second
基板６００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０−６［／Ｋ］以上１７×１０−６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。基板６００の厚さは、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板６００の厚さは、より好ましくは、２００μｍ以上４００μｍ以下である。上記の基板の厚さの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。また、上記の基板の厚さの上限よりも基板が厚くなると貫通孔の形成工程が長くなる。その影響で、製造工程が長期化し、製造コストも上昇してしまう。
As the
シード層６０９は、下地の基板６００と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層６１１が銅（Ｃｕ）を含む場合、シード層６０９は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層６０９の厚さは、特に制限はないが、例えば、５０ｎｍ以上４００ｎｍ以下の範囲で適宜選択することができる。
The
めっき層６１１は、シード層６０９との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。めっき層６１１は貫通孔６０５内部の側壁６１３に沿って配置されている。つまり、貫通孔６０５の内部には空洞が設けられている。ただし、上記の構造に限定されることはなく、貫通孔６０５内部がめっき層６１１によって充填されていてもよい。又は側壁６１３に沿って配置されためっき層６１１の内側の領域に樹脂材料などの充填材料が配置されていてもよい。
The
第１絶縁層６１５及び第２絶縁層６２３は、ガスや水分を透過する性質を有する樹脂層を使用することができる。樹脂層としては、上記のポリイミドの他に、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、第１絶縁層６１５及び第２絶縁層６２３に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
As the first insulating
また、第１絶縁層６１５及び第２絶縁層６２３は樹脂層に限定されず、無機絶縁層を使用することもできる。無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、第１絶縁層６１５及び第２絶縁層６２３として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。また、第１絶縁層６１５及び第２絶縁層６２３として、樹脂層と無機絶縁層とを積層してもよい。
Further, the first insulating
また、第１絶縁層６１５及び第２絶縁層６２３として、フィルム状樹脂を用いることができる。フィルム状樹脂とは、１μｍ以上１００μｍ以下のフィルムであり、基板に形成する前からフィルム状となっている樹脂である。フィルム状樹脂は、シート状樹脂又はラミネート状樹脂ということもできる。
Further, a film-like resin can be used for the first insulating
シード層６２１、６３１は、下地の第１絶縁層６１５及び第２絶縁層６２３と密着性がよい導電材料を使用することができる。例えば、シード層６０９と同様に、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層６２３、６３３が銅（Ｃｕ）を含む場合、シード層６２１、６３１は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層６２１、６３１の厚さは、特に制限はないが、例えば、２０ｎｍ以上１μｍ以下の範囲で適宜選択することができる。また、シード層６２１、６３１の厚さは、より好ましくは１００ｎｍ以上３００ｎｍ以下である。
The seed layers 621 and 631 can be formed using a conductive material having good adhesion to the first insulating
めっき層６２３、６３３は、シード層６２１、６３１との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、めっき層６１１と同様に、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。
For the plating layers 623 and 633, a conductive material having good adhesion to the seed layers 621 and 631 and high electrical conductivity can be used. For example, like the
以上のように、本発明の第２の実施形態に係るインターポーザ６０によると、互いに電気的に独立して、上下配線の安定した電気的接続を実現する第１貫通電極６０６及び第２貫通電極６０７を得ることができるため、信頼性の高いインターポーザを提供することができる。また、第１絶縁層６１５及び第２絶縁層６２３がガスや水分を透過するため、貫通孔６０５内部の空洞に含まれるガスや水分が外部に放出されやすくなる。したがって、第１貫通電極６０６及び第２貫通電極６０７の酸化を抑制することができ、インターポーザ６０を構成する材料から放出されるガスが充満し、貫通孔６０５内部の内圧が上昇することに起因する破裂などの問題を抑制することができる。
As described above, according to the
［貫通電基板及びインターポーザの製造方法（１）］
図８〜図２８を用いて、本発明の第２の実施形態に係るインターポーザ６０の製造方法を説明する。図８〜図２８において、図７に示す構成と同じ又は類似の構成には同一の符号を付した。ここで、貫通電極基板としてガラス基板を使用したガラスインターポーザの製造方法について説明する。
[Method for manufacturing feedthrough substrate and interposer (1)]
A method for manufacturing the
図８は、本発明の一実施形態に係るインターポーザの製造方法において、基板内部にレーザ光を照射する工程を示す断面図である。図８では、フェムト秒レーザを基板６００に照射することで、貫通孔を形成したい領域の基板の材料を変質させ、エッチングする方法について説明する。尚、図８は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。ここで、光源８００から出射されたレーザ光８０１は基板６００の第１面６０１側から入射され、基板６００の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光８０１が焦点を結んだ位置では、高いエネルギーが基板６００に供給され、基板の材料が変質する。
FIG. 8 is a cross-sectional view showing a step of irradiating a substrate with laser light in the method of manufacturing an interposer according to an embodiment of the present invention. FIG. 8 illustrates a method of etching by changing the material of the substrate in a region where a through hole is to be formed by irradiating the
上記では、変質層を形成する方法としてフェムト秒レーザを用いた製造方法を例示したが、フェムト秒レーザ以外の方法で変質層を形成することができる。例えば、波長λのパルスレーザをレンズで集光することで変質層を形成してもよい。尚、レーザ光８０１は、基板６００の第２面６０３側から入射されてもよく、第１面６０１側及び第２面６０３側から入射されてもよい。
In the above, the manufacturing method using the femtosecond laser is exemplified as the method for forming the deteriorated layer, but the deteriorated layer can be formed by a method other than the femtosecond laser. For example, the altered layer may be formed by condensing a pulse laser having a wavelength λ with a lens. The
上記のレーザのパルス幅、波長、及びエネルギー等は、基板に用いられる材質の組成及び吸収係数等に応じて適宜設定される。例えば、ガラス基板に変質層を形成する場合、パルスレーザのパルス幅は１ナノ秒（ｎｓｅｃ）以上２００ｎｓｅｃ以下の範囲とするとよい。パルス幅が下限よりも短いと、高価なレーザ発振器が必要となり、パルス幅が上限よりも長いと、レーザパルスの尖頭値が低下して加工性が低下するという問題が生じる。また、パルスレーザの波長λは、５３５ｎｍ以下とするとよい。波長λが上限よりも長いと、照射スポットが大きくなるため、微小孔を形成することが困難になる、及び熱の影響で照射スポットの周囲が割れやすくなるという問題が生じる。 The pulse width, wavelength, energy, and the like of the laser are appropriately set according to the composition of the material used for the substrate, the absorption coefficient, and the like. For example, when an altered layer is formed on a glass substrate, the pulse width of the pulse laser is preferably in the range of 1 nanosecond (nsec) to 200 nsec. When the pulse width is shorter than the lower limit, an expensive laser oscillator is required, and when the pulse width is longer than the upper limit, the peak value of the laser pulse is lowered and the workability is lowered. The wavelength λ of the pulse laser is preferably 535 nm or less. When the wavelength λ is longer than the upper limit, the irradiation spot becomes large, so that it becomes difficult to form a microhole, and the surroundings of the irradiation spot are likely to be broken due to heat.
図９は、基板６００の内部に変質領域を形成する工程を示す断面図である。尚、図９は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図９に示すように、上記のレーザ照射によって基板６００には第１面６０１側から第２面６０３側に向かって変質領域９０１が形成される。変質領域９０１の領域が後の貫通孔６０５になるため、貫通孔６０５の形状及び大きさに合わせて変質領域９０１を調整する。ここで、変質領域９０１は貫通孔６０５の形状に合わせて、楕円形状となるよう形成する。
FIG. 9 is a cross-sectional view showing a process of forming a denatured region inside the
ここで、変質領域について詳しく説明する。上記のように、ガラス基板のレーザ光が照射された領域では、光化学的な反応が起きる。その結果、レーザ光が照射された領域では、Ｅ’センターや非架橋酸素などの欠陥、及び／又は、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造が生成される。上記の欠陥及び疎なガラス構造は、レーザ光の照射を行っていない領域のガラス基板に比べて所定のエッチング液に対してエッチングされやすくなる。 Here, the altered region will be described in detail. As described above, a photochemical reaction occurs in the region of the glass substrate irradiated with the laser light. As a result, in the region irradiated with the laser beam, defects such as E ′ center and non-bridging oxygen, and / or a sparse glass structure in a high temperature region generated by rapid heating / cooling by the laser irradiation are generated. . The defect and the sparse glass structure are more easily etched with a predetermined etching solution than a glass substrate in a region where laser light irradiation is not performed.
図１０は、本発明の一実施形態に係るインターポーザの製造方法において、薬液を使用して基板の変質領域をエッチングする工程を示す断面図である。尚、図９は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。基板６００を薬液１００１に浸漬させると、変質領域９０１には微小な孔や微小な溝が形成されるため、変質領域９０１は変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板６００全体を薬液１００１に浸漬させることで変質領域９０１が選択的に又は変質していない領域に比べて早い速度でエッチングされる。図１０では、容器１０００に入れられた薬液１００１に基板６００を浸漬することで第１面６０１側及び第２面６０３側の両面側からエッチングを行う方法を示す。
FIG. 10 is a cross-sectional view showing a process of etching a denatured region of a substrate using a chemical solution in the method of manufacturing an interposer according to an embodiment of the present invention. 9 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x direction along B-B ′. When the
ここで、エッチングに使用する薬液１００１は、変質領域９０１以外の領域に対して変質領域９０１を選択的又は早いエッチングレートでエッチングできる薬液を用いる。例えば、基板６００がガラス基板であれば、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。ここで、エッチング液、エッチング時間、エッチング処理温度については、形成された変質領域９０１の形状や、目的とする貫通孔の加工形状に応じて適宜選択されてもよい。
Here, as the
図１１は、本発明の一実施形態に係るインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。尚、図９は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。上記の薬液１００１を使用したエッチングによって変質領域９０１を除去することで、側壁６１３によって囲まれた貫通孔６０５を形成する。貫通孔６０５は、短径（ｘ方向の径）及び長径（ｙ方向の径）を有する楕円形状である。
FIG. 11 is a cross-sectional view showing a process of forming a through hole in a substrate in the method of manufacturing an interposer according to an embodiment of the present invention. 9 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x direction along B-B ′. By removing the altered
ここで、図８至図１１は、基板６００において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板６００に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはＣＯ２レーザなどを使用することができる。
Here, FIGS. 8 to 11 illustrate a method of forming a through hole by irradiating a laser beam to a region where a through hole is to be formed in the
図１２及び図１３は、本発明の一実施形態に係るインターポーザの製造方法において、基板の一方の面（第１面６０１）側から貫通孔内部にシード層を形成する工程を示す断面図である。尚、図１２は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図１３は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 12 and 13 are cross-sectional views showing a process of forming a seed layer in the through hole from the one surface (first surface 601) side of the substrate in the interposer manufacturing method according to one embodiment of the present invention. . 12 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 13 is a cross-sectional view of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along '.
図１２に示すように、基板６００に設けられた貫通孔６０５に対して、第１面６０１及び側壁６１３に第１シード層６０９Ａを形成する。ここで、図１２に示すシード層６０９のうち、第１面６０１及び第１面６０１側の側壁６１３に形成されるシード層６０９を第１シード層６０９Ａという。
As shown in FIG. 12, a
第１シード層６０９Ａは、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。第１シード層６０９Ａに使用する材料は、後に第１シード層６０９Ａ上に形成するめっき層６１１と同じ材質を選択することができる。ここで、第１シード層６０９Ａは、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、第１シード層６０９Ａは、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。貫通孔６０５が楕円形状であるため、図１２に示すように、貫通孔６０５の長軸方向（ｙ方向）の両端部において、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、第１シード層６０９Ａが形成される。
The
一方、貫通孔６０５の短軸方向では、スパッタリング原子が主に第１面６０１側に堆積する。基板６００の第１面６０１側に第１シード層６０９Ａを形成する工程において、貫通孔６０５の短軸方向側（ｘ方向側）の領域では、貫通孔６０５の短軸方向側のアスペクト比が相対的に大きい。そのため、図１３に示すように、スパッタリング原子は、貫通孔６０５の深部にまで到達せず、主に第１面６０１側に堆積する。
On the other hand, in the minor axis direction of the through
図１４及び図１５は、本発明の一実施形態に係るインターポーザの製造方法において、基板の他方の面（第２面６０３）側から貫通孔内部にシード層を形成する工程を示す断面図である。尚、図１４は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図１５は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 14 and 15 are cross-sectional views illustrating a process of forming a seed layer in the through hole from the other surface (second surface 603) side of the substrate in the method of manufacturing the interposer according to the embodiment of the present invention. . 14 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 15 is a cross-sectional view of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along '.
図１４に示すように、基板６００に設けられた貫通孔６０５に対して、第２面６０３及び側壁６１３に第２シード層６０９Ｂを形成する。ここで、図７に示すシード層６０９のうち、第２面６０３及第２面６０３側の側壁６１３に形成されるシード層６０９を第２シード層６０９Ｂという。
As shown in FIG. 14, the
第２シード層６０９Ｂは、第１シード層６０９Ａと同様に、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。第２シード層６０９Ｂに使用する材料は、後に第２シード層６０９Ｂ上に形成するめっき層６１１と同じ材質を選択することができる。つまり、第１シード層６０９Ａと同様の材料を選択することができる。ここで、第２シード層６０９Ｂは、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、第２シード層６０９Ｂは、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。貫通孔６０５が楕円形状であるため、図１３に示すように、貫通孔６０５の長軸方向の両端部において、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、第２シード層６０９Ｂが形成される。以下、第１シード層６０９Ａ及び第２シード層６０９Ｂを併せてシード層６０９という。図１３に示すように、貫通孔６０５の長軸方向の両端部の側壁６１３全域に、シード層６０９が形成される。
Similarly to the
尚、シード層６０９は、基板６００の一方の面側（第１面６０１側又は第２面６０３側）から真空蒸着法などによって形成されてもよい。例えば、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾斜した方向から基板の表面に到達するように設定することにより、貫通孔６０５内にシード層６０９を形成してもよい。
Note that the
一方、貫通孔６０５の短軸方向では、スパッタリング原子が主に第２面６０３側に堆積する。基板６００の第２面６０３側に第２シード層６０９Ｂを形成する工程において、貫通孔６０５の短軸方向側（ｘ方向側）の領域では、貫通孔６０５の短軸方向側のアスペクト比が相対的に大きい。そのため、図１５に示すように、スパッタリング原子は、貫通孔６０５の深部にまで到達せず、主に第２面６０３側に堆積する。したがって、貫通孔６０５の短軸方向側（ｘ方向側）のでは、側壁６１３が露出された領域が形成される。
On the other hand, in the minor axis direction of the through-
図１６は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にレジストマスク及びめっき層を形成する工程を示す断面図である。尚、図１６は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図１６に示すように、まず、シード層６０９上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン１４００を形成する。レジストパターン１４００は、貫通孔６０５の長軸方向の両端部を除く、貫通孔６０５の一部に重畳するように形成される。言い換えれば、レジストパターン１４００は、貫通孔６０５が伸延した方向である、貫通孔６０５の長軸方向の両端部を露出するように形成される。レジストパターン１４００を形成した後、シード層６０９に通電することで電解めっきを行い、レジストパターン１４００から露出しているシード層６０９上にめっき層６１１を形成する。
FIG. 16 is a cross-sectional view showing a step of forming a resist mask and a plating layer on the seed layer in the method of manufacturing an interposer according to the embodiment of the present invention. 16 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as viewed from the x-direction along B-B ′. As shown in FIG. 16, first, after applying a photoresist on the
図１７は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にレジストマスクを形成する工程を示す断面図である。尚、図１７は、図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。基板６００の第１面６０１側及び第２面６０３側に第１シード層６０９Ａ及び第２シード層６０９Ｂをそれぞれ形成する工程において、貫通孔６０５の短軸方向側（ｘ方向側）の領域では、貫通孔６０５の短軸方向側のアスペクト比が相対的に大きいため、スパッタリング原子が貫通孔６０５の深部にまで到達せず、主に第１面６０１側及び第２面６０３側に堆積している。図１７に示すように、シード層上にレジストパターンを形成する工程において、貫通孔６０５の短軸方向（ｘ方向）の両端部では、第１シード層６０９Ａ及び第２シード層６０９Ｂが露出しないように、レジストパターン１４００は、第１シード層６０９Ａ及び第２シード層６０９Ｂに重畳するように形成される。
FIG. 17 is a cross-sectional view showing a step of forming a resist mask on the seed layer in the method of manufacturing an interposer according to the embodiment of the present invention. FIG. 17 is a cross-sectional view taken from the y direction along C-C ′ of the interposer according to the present invention shown in FIG. 6. In the step of forming the
貫通孔６０５の短軸方向（ｘ方向）の両端部では、基板６００の第１面６０１側及び第２面６０３側に形成された第１シード層６０９Ａ及び第２シード層６０９Ｂは、レジストパターン１４００によって覆われており、露出されていない。したがって、電解めっきを行う際、貫通孔６０５の短軸方向（ｘ方向）の両端部では、めっき層は形成されない。
At both ends in the minor axis direction (x direction) of the through
図１８及び図１９は、本発明の一実施形態に係るインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図１８は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図１９は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 18 and 19 are cross-sectional views showing a step of removing the resist mask in the method of manufacturing the interposer according to the embodiment of the present invention. 18 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 19 is a cross-sectional view taken along the line CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
図１８に示すように、めっき層６１１を形成した後に、レジストパターン１４００を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。図１８に示すように、貫通孔６０５の長軸方向側では、めっき層６１１及びシード層６０９が残る。
As shown in FIG. 18, after the
一方、図１９に示すように、貫通孔６０５の短軸方向側では、レジストパターン１４００を除去した後、基板６００には、第１面６０１側に第１シード層６０９Ａが残り、第２面６０３側の第２シード層６０９Ｂが残る。
On the other hand, as shown in FIG. 19, on the short-axis direction side of the through
図２０及び図２１は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図２０は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図２１は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 20 and 21 are cross-sectional views showing a step of etching the seed layer exposed from the plating layer in the method of manufacturing an interposer according to one embodiment of the present invention. 20 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 21 is a cross-sectional view taken along the line CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
図２０に示すように、レジストパターン１４００によって覆われ、めっき層６１１が形成されなかった領域のシード層６０９を除去する。めっき層６１１から露出したシード層６０９を除去することにより、１つの貫通孔６０５内に互いに電気的に独立した第１貫通電極６０６及び第２貫通電極６０７を形成することができる。
As shown in FIG. 20, the
一方、図２１に示すように、貫通孔６０５の短軸方向側では、第１面６０１側に形成された第１シード層６０９Ａ及び第２面６０３側に形成された第２シード層６０９Ｂが除去される。これにより、貫通孔６０５の短軸方向（ｘ方向）の両端部の側壁６１３には、側壁６１３が露出された領域が形成される。露出された側壁６１３によって、貫通孔６０５の長軸方向（ｙ方向）の両端部の側壁６１３上に形成された第１貫通電極６０６と第２貫通電極６０７とは互いに分離される。その結果、貫通孔６０５には、図７に示すような、互いに電気的に独立した第１貫通電極６０６及び第２貫通電極６０７が形成される。
On the other hand, as shown in FIG. 21, the
図１６、図１８及び図２０の工程において、貫通孔６０５の内部に第１貫通電極６０６、第２貫通電極６０７及び第１貫通電極６０６と第２貫通電極６０７とに接続された第１面６０１及び第２面６０３上の配線とは電気的に独立した配線を第１面６０１及び第２面６０３上に形成することもできる。具体的には、第１貫通電極６０６及び第２貫通電極６０７から電気的に独立した配線を形成したい領域が開口されたレジストパターン１４００を形成し、その領域のシード層６０９を露出させ、めっき層６１１を形成し、めっき層６１１が形成されていない領域のシード層６０９を除去する。これによって、図１６、図１８及び図２０の工程で形成された第１貫通電極６０６及び第２貫通電極６０７と同じ工程で配線を形成することができる。
16, 18 and 20, the
図２２は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の上面（第１面６０１）に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。尚、図２２は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。ここで、第１絶縁層６１５として、感光性ポリイミドを使用した方法について説明する。図２２に示すように、第１絶縁層６１５として感光性ポリイミドをスピンコート法等の塗布法を使用して基板６００の第１面６０１上に塗布し、フォトマスクを用いて露光し、現像することで、第１貫通電極６０６及び第２貫通電極６０７の少なくとも一部を露出する開口部６１７、６１８を形成する。
FIG. 22 shows a step of forming an insulating layer provided with an opening exposing a wiring formed on the upper surface (first surface 601) of the through electrode substrate in the method of manufacturing an interposer according to an embodiment of the present invention. It is sectional drawing shown. FIG. 22 is a cross-sectional view of the interposer according to the present invention shown in FIG. Here, a method using photosensitive polyimide as the first insulating
開口部６１７、６１８を形成した後に、塗布した第１絶縁層６１５を硬化させるために熱硬化処理を行う。熱硬化処理は、使用する第１絶縁層６１５のガラス転移温度以下に設定することが好ましい。ガラス転移温度を越す温度で硬化させると、開口部６１７、６１８の形状が変形してしまい、設計寸法よりも開口径が大きくなるなどの問題が発生するからである。例えば、第１絶縁層６１５として感光性ポリイミドを使用した場合、感光性ポリイミドのガラス転移温度が２８０℃であれば、２５０℃で熱処理を行うことが好ましく、例えば、２５０℃、１時間、窒素雰囲気下で熱処理を行うとよい。なお、熱硬化の処理に限らず、この工程以降の熱処理は、感光性ポリイミドのガラス転移温度を越えないようにして行うことが好ましい。
After the
ここで、第１絶縁層６１５として塗布法によって樹脂材料を形成する絶縁層の代わりに、フィルム状樹脂を貼り付けることで得られる絶縁層を用いてもよい。フィルム状樹脂は基板に形成する前からフィルム状の形状を保持しているため、貫通孔６０５上に形成しても樹脂が貫通孔６０５内部にほとんど落ち込むことなく貫通孔６０５の端部を覆って中空構造を形成することができる。第１絶縁層６１５としてフィルム状樹脂を用いた場合、フォトリソグラフィ工程及びエッチング工程によって開口部６１７、６１８を形成することができる。又は、レーザ等のエネルギー線を用いて樹脂を昇華させることで開口部６１７を形成してもよい。
Here, as the first insulating
図２３は、本発明の一実施形態に係るインターポーザの製造方法において、絶縁層及び開口部に露出された配線上にシード層を形成する工程を示す断面図である。尚、図２３は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図２３に示すように、第１絶縁層６１５上及び開口部６１７、６１８の内部で露出された第１貫通電極６０６及び第２貫通電極６０７上に、シード層６２１を形成する。シード層６２１は、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、ＰＶＤ法（真空蒸着法およびスパッタリング法等）又はＣＶＤ法等により形成することができる。シード層６２１に使用する材料は、後にシード層６２１上に形成するめっき層６２３と同じ材質を選択することができる。ここで、シード層６２１は、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層６２１は、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。
FIG. 23 is a cross-sectional view showing a step of forming a seed layer on the insulating layer and the wiring exposed in the opening in the method of manufacturing the interposer according to the embodiment of the present invention. 23 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as viewed from the x direction along B-B ′. As shown in FIG. 23, the
図２４は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。尚、図２４は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図２４に示すように、シード層６２１上にフォトレジストを塗布した後に、露光及び現像を行うことにより、配線パターンを形成したい領域が開口されたレジストパターン１９００を形成する。次に、シード層６２１に通電することで電解めっきを行い、レジストパターン１９００から露出しているシード層６２１上にめっき層６２３を形成する。
FIG. 24 is a cross-sectional view showing a step of forming a plating layer on the seed layer in the method of manufacturing an interposer according to one embodiment of the present invention. 24 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x-direction along B-B ′. As shown in FIG. 24, after applying a photoresist on the
図２５は、本発明の一実施形態に係るインターポーザの製造方法において、シード層上のレジストマスクを除去する工程を示す断面図である。尚、図２５は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図２５に示すように、めっき層６２３を形成した後に、レジストパターン１９００を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
FIG. 25 is a cross-sectional view showing a step of removing the resist mask on the seed layer in the method of manufacturing an interposer according to the embodiment of the present invention. 25 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x direction along B-B ′. As shown in FIG. 25, after forming the
図２６は、本発明の一実施形態に係るインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。尚、図２６は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図２６に示すように、レジストパターン１９００によって覆われ、めっき層６２３が形成されなかった領域のシード層６２１を除去（エッチング）することで、各々の配線を電気的に分離する。シード層６２１のエッチングによって、めっき層６２３の表面もエッチングされて薄膜化されるため、この薄膜化の影響を考慮してめっき層６２３の膜厚を設定することが好ましい。この工程におけるエッチングとしては、ウェットエッチングやドライエッチングを使用することができる。また、この工程によって、貫通電極６０７上及び第１絶縁層６１５上にシード層６２１及びめっき層６２３を含む第１配線６１９が形成される。
FIG. 26 is a cross-sectional view showing a step of etching the seed layer exposed from the plating layer in the method of manufacturing the interposer according to the embodiment of the present invention. 26 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x direction along B-B ′. As shown in FIG. 26, by removing (etching) the
図２７は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面（第２面６０３）に形成された配線を露出する開口部が設けられた絶縁層を形成する工程を示す断面図である。尚、図２７は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。図２７に示す第２絶縁層６２５は、第１絶縁層６１５と同じ材料及び方法で形成することができる。開口部６１７、６１８と同様にして、第２絶縁層６２５には、第１貫通電極６０６及び第２貫通電極６０７の少なくとも一部を露出する開口部６２７、６２８が形成される。
FIG. 27 shows a step of forming an insulating layer provided with an opening exposing a wiring formed on the lower surface (second surface 603) of the through electrode substrate in the method of manufacturing an interposer according to an embodiment of the present invention. It is sectional drawing shown. 27 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x-direction along B-B ′. The second
図２８は、本発明の一実施形態に係るインターポーザの製造方法において、貫通電極基板の下面（第２面６０３）側にシード層及びめっき層を形成する工程を示す断面図である。尚、図２８は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。ここでは、図２３〜図２６に示す工程と同じ処理を行うことで、基板６００の第２面６０３側に第２配線６２９を形成する。
FIG. 28 is a cross-sectional view showing a step of forming a seed layer and a plating layer on the lower surface (second surface 603) side of the through electrode substrate in the method for manufacturing an interposer according to an embodiment of the present invention. FIG. 28 is a cross-sectional view of the interposer according to the present invention shown in FIG. Here, the
以上のように、実施形態２に係るインターポーザ６０の製造方法によると、貫通孔６０５内部の側壁６１３に対するシード層６０９の付き回り性を向上させることができ、１つの貫通孔６０５内に信頼性が高く、互いに電気的に独立した２つの貫通電極６０６、６０７を形成することができる。したがって、貫通孔側壁に対する付き回り性を向上させるためにシード層の形成方法を工夫する必要がなくなり、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。
As described above, according to the manufacturing method of the
［貫通電基板及びインターポーザの製造方法（２）］
図２９〜図３８を用いて、本発明の第２の実施形態に係るインターポーザ６０の製造方法の別の例を説明する。図２９〜図３８において、図７に示す構成と同じ又は類似の構成には同一の符号を付した。尚、図８〜図２８を参照して説明した、本発明の第２の実施形態に係るインターポーザ６０の製造方法と同じ工程については説明を省略する。
[Method for manufacturing feedthrough substrate and interposer (2)]
Another example of the manufacturing method of the
図２９〜図３８を参照して、以下に説明する本発明の第２の実施形態に係るインターポーザ６０の製造方法の別の例においては、貫通電極を形成しない領域、即ち、貫通孔内に形成される複数の貫通電極を互いに電気的に分離するために設けられる、貫通孔の側壁が露出する領域に、貫通孔にシード層を形成する前に予めレジストマスクを形成し、レジストマスク上に形成されたシード層をリフトオフするという点において、図８〜図２８を参照して説明した前述のインターポーザ６０の製造方法とは異なる。
With reference to FIGS. 29 to 38, in another example of the manufacturing method of the
図２９は、本発明の一実施形態に係る別のインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。尚、図２９は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。貫通孔６０５を形成する方法については、図８〜図１０を参照して述べた基板に貫通孔を形成する方法と同じである。貫通孔６０５は、短径（ｘ方向の径）及び長径（ｙ方向の径）を有する楕円形状である。
FIG. 29 is a cross-sectional view showing a step of forming a through hole in a substrate in another interposer manufacturing method according to an embodiment of the present invention. 29 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x-direction along B-B ′. The method for forming the through
図３０及び図３１は、本発明の一実施形態に係る別のインターポーザの製造方法において、基板上にレジストマスクを形成する工程を示す断面図である。図３０は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図３１は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 30 and 31 are cross-sectional views showing a step of forming a resist mask on a substrate in another method of manufacturing an interposer according to an embodiment of the present invention. 30 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction, and FIG. 31 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
図３０に示すように、レジストパターン２８００は、基板６００の第１面６０１及び第２面６０３上において、貫通孔６０５の長軸方向（ｙ方向）の両端部を除く領域に形成される。また、図３１に示すように、貫通孔６０５の短軸方向側（ｘ方向側）の領域において、貫通孔６０５の短軸方向（ｘ方向）の両端部に重畳するように、基板６００の第１面６０１及び第２面６０３上にレジストパターン２８００を形成する。レジストパターン２８００は、フォトレジストを基板６００上に塗布した後に、露光及び現像を行うことにより形成される。
As shown in FIG. 30, the resist
図３２及び図３３は、本発明の一実施形態に係る別のインターポーザの製造方法において、基板６００の一方の面（第１面６０１）側から貫通孔内部にシード層を形成する工程を示す断面図である。図３２は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図３３は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。シード層は、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。
32 and 33 are cross-sectional views showing a process of forming a seed layer in the through hole from one surface (first surface 601) side of the
図３２に示すように、貫通孔６０５の長軸方向側（ｙ方向側）では、基板６００上に形成されたレジストパターン２８００、第１面６０１及び側壁６１３に第１シード層６０９Ａを形成する。貫通孔６０５の長軸方向（ｙ方向）の両端部では、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、貫通孔６０５の内部に第１シード層６０９Ａが形成される。一方、貫通孔６０５の短軸方向（ｘ方向）の両端部では、図３３に示すように、スパッタリング原子が貫通孔６０５の内部にまで到達せず、主にレジストパターン２８００上に堆積する。
As shown in FIG. 32, the
図３４及び図３５は、本発明の一実施形態に係る別のインターポーザの製造方法において、基板６００の他方の面（第２面６０３）側から貫通孔内部にシード層を形成する工程を示す断面図である。図３４は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図３５は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。
34 and 35 are cross-sectional views showing a process of forming a seed layer in the through hole from the other surface (second surface 603) side of the
図３４に示すように、貫通孔６０５の長軸方向側（ｙ方向側）では、基板６００上に形成されたレジストパターン２８００、第２面６０３及び側壁６１３に第２シード層６０９Ｂを形成する。貫通孔６０５の長軸方向（ｙ方向）の両端部では、スパッタリング原子が貫通孔６０５の半分以上の深さまで到達して側壁６１３上に堆積し、貫通孔６０５の内部に第２シード層６０９Ｂが形成される。以下、第１シード層６０９Ａ及び第２シード層６０９Ｂを合わせてシード層６０９という。一方、貫通孔６０５の短軸方向（ｘ方向）の両端部では、図３５に示すように、スパッタリング原子が貫通孔６０５の内部にまで到達せず、主にレジストパターン２８００上に堆積する。そのため、貫通孔６０５の短軸方向（ｘ方向）の両端部では、側壁６１３が露出されている。
As shown in FIG. 34, the
図３６及び図３７は、本発明の一実施形態に係る別のインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図３６は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図３７は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 36 and 37 are cross-sectional views showing a process of removing the resist mask in another method of manufacturing an interposer according to an embodiment of the present invention. 36 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction. FIG. 37 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
レジストパターン２８００は、有機溶媒により除去される。なお、レジストパターン２８００の除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。図３６に示すように、貫通孔６０５の長軸方向側（ｙ方向側）では、レジストパターン２８００とともに、レジストパターン２８００上に形成されたシード層６０９も除去され、貫通孔６０５の側壁６１３、第１面６０１及び第２面６０３上に形成されたシード層６０９のみが残留する。貫通孔６０５の短軸方向（ｘ方向）の両端部においても、図３７に示すように、シード層６０９がレジストパターン２８００ごと除去される。
The resist
図３８は、本発明の一実施形態に係るインターポーザの別の製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図３８は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。 FIG. 38 is a cross-sectional view showing a step of forming a plating layer on the seed layer in another method of manufacturing an interposer according to an embodiment of the present invention. 38 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x direction along B-B ′.
図３８に示すように、シード層６０９に通電することで電界めっきを行い、シード層６０９上にめっき層６１１を形成する。図３６に示したように、レジストパターン２８００の除去により、シード層６０９はパターニングされている。そのため、新たにレジストマスクを形成する必要はない。図示はしないが、貫通孔６０５の短軸方向（ｘ方向）の両端部においては、シード層６０９が形成されておらず側壁６１３が露出されているため、めっき層は形成されない。図３８に示すように、貫通孔６０５の長軸方向（ｙ方向）の両端部では、シード層６０９及びめっき層６１１により第１貫通電極６０６及び第２貫通電極６０７が形成される。第１貫通電極６０６と第２貫通電極６０７とは、貫通孔６０５の短軸方向（ｘ方向）の両端部に形成された側壁６１３が露出された領域によって互いに分離される。その結果、貫通孔６０５には、図７に示すような、互いに電気的に独立した第１貫通電極６０６及び第２貫通電極６０７が形成される。
As shown in FIG. 38, electroplating is performed by energizing the
この後、図２２〜図２８を参照して説明したように、基板６００の第１面６０１側に第１絶縁層６１５を形成し、必要に応じて第１配線６１９を形成する。同様に、基板６００の第２面６０３側に第２絶縁層６２５を形成し、必要に応じて第１配線６２９を形成する。
Thereafter, as described with reference to FIGS. 22 to 28, the first insulating
以上のように、実施形態２に係るインターポーザ６０の別の製造方法によると、貫通孔６０５内部の側壁６１３に対するシード層６０９の付き回り性を向上させることができ、１つの貫通孔６０５内に信頼性が高く、互いに電気的に独立した２つの貫通電極６０６、６０７を形成することができる。したがって、貫通孔側壁に対する付き回り性を向上させるためにシード層の形成方法を工夫する必要がなくなり、従来の成膜装置及び成膜プロセスを用いてシード層を形成することができる。
As described above, according to another method for manufacturing the
［貫通電基板及びインターポーザの製造方法（３）］
図３９〜図４９を用いて、本発明の第２の実施形態に係るインターポーザ６０の製造方法のさらに別の例を説明する。図３９〜図４９において、図７に示す構成と同じ又は類似の構成には同一の符号を付した。尚、図８〜図２８を参照して説明した、本発明の第２の実施形態に係るインターポーザ６０の製造方法と同じ工程については説明を省略する。
[Method for manufacturing feedthrough substrate and interposer (3)]
Still another example of the method for manufacturing the
図３９〜図４９を参照して、以下に説明する本発明の第２の実施形態に係るインターポーザ６０の製造方法のさらに別の例においては、無電解めっきによって貫通孔にシード層を形成するという点において、図８〜図２８を参照して説明した前述のインターポーザ６０の製造方法とは異なる。
39 to 49, in still another example of the method of manufacturing the
図３９は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。尚、図３９は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。貫通孔６０５を形成する方法については、図８〜図１０を参照して述べた基板に貫通孔を形成する方法と同じである。貫通孔６０５は、短径（ｘ方向の径）及び長径（ｙ方向の径）を有する楕円形状である。
FIG. 39 is a cross-sectional view showing a step of forming a through hole in a substrate in still another method of manufacturing an interposer according to an embodiment of the present invention. 39 is a cross-sectional view of the interposer according to the present invention shown in FIG. 6 as seen from the x-direction along B-B ′. The method for forming the through
図４０及び図４１は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、基板上にシード層を形成する工程を示す断面図である。図４０は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図４１は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 40 and 41 are cross-sectional views showing a process of forming a seed layer on a substrate in still another method of manufacturing an interposer according to an embodiment of the present invention. 40 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 41 is a cross-sectional view taken along the line CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
シード層６０９は、無電解めっきによって基板６００全面に形成される。即ち、図４０及び図４１に示すように、シード層６０９は、基板６００の両面（第１面６０１及び第２面６０３）上だけではなく、貫通孔６０５の側壁６１３上に形成される。
The
図４２及び図４３は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、後述するめっき層を形成させない領域において、基板上にレジストマスクを形成する工程を示す断面図である。図４２は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図４３は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 42 and 43 are cross-sectional views showing a step of forming a resist mask on a substrate in a region where a plating layer to be described later is not formed in still another interposer manufacturing method according to an embodiment of the present invention. 42 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 43 is a cross-sectional view taken along the line CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
図４２に示すように、レジストパターン４２００は、基板６００の第１面６０１及び第２面６０３上において、貫通孔６０５の長軸方向（ｙ方向）の両端部を除く領域において、シード層６０９上に形成する。また、図４３に示すように、貫通孔６０５の短軸方向側（ｘ方向側）の領域において、貫通孔６０５の短軸方向（ｘ方向）の両端部に重畳するように、基板６００の第１面６０１上、第２面６０３上及び貫通孔６０５の側壁６１３上に形成されたシード層６０９上にレジストパターン４２００を形成する。レジストパターン４２００は、フォトレジストを基板６００上に塗布した後に、露光及び現像を行うことにより形成される。
As shown in FIG. 42, the resist
図４４は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、シード層上にめっき層を形成する工程を示す断面図である。図４４は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図４５は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 FIG. 44 is a cross-sectional view showing a step of forming a plating layer on a seed layer in still another method of manufacturing an interposer according to an embodiment of the present invention. 44 is a sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction. FIG. 45 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
めっき層６１１は、シード層６０９に通電することで電解めっきにより形成される。図４４に示すように、めっき層６１１は、露出されたシード層６０９上に形成される。また、図４５に示すように、貫通孔６０５の短軸方向（ｘ方向）の両端部では、基板６００の第１面６０１上、第２面６０３上及び貫通孔６０５の側壁６１３上に形成されたシード層６０９は、レジストパターン４２００によって覆われており、露出されていない。したがって、電解めっきを行う際、貫通孔６０５の短軸方向（ｘ方向）の両端部では、めっき層は形成されない。
The
図４６及び図４７は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図４６は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図４７は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 46 and 47 are cross-sectional views showing a step of removing the resist mask in still another method of manufacturing an interposer according to an embodiment of the present invention. 46 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 47 is a cross-sectional view taken along the line CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
レジストパターン４２００は、有機溶媒により除去される。なお、レジストパターン４２００の除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。図４６に示すように、貫通孔６０５の長軸方向側では、めっき層６１１及びシード層６０９が残る。一方、図４７に示すように、貫通孔６０５の短軸方向側では、レジストパターン４２００を除去した後、基板６００には、シード層６０９のみが残る。
The resist
図４８及び図４９は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、めっき層から露出したシード層をエッチングする工程を示す断面図である。図４８は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図４９は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 48 and 49 are cross-sectional views showing a step of etching the seed layer exposed from the plating layer in still another method of manufacturing an interposer according to an embodiment of the present invention. 48 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6, and FIG. 49 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
図４８に示すように、レジストパターン４２００によって覆われ、めっき層６１１が形成されなかった領域のシード層６０９を除去する。めっき層６１１から露出したシード層６０９を除去することにより、１つの貫通孔６０５内に互いに電気的に独立した第１貫通電極６０６及び第２貫通電極６０７を形成することができる。
As shown in FIG. 48, the
一方、図４９に示すように、貫通孔６０５の短軸方向側では、基板６００上に形成されたシード層６０９が除去される。これにより、貫通孔６０５の短軸方向（ｘ方向）の両端部の側壁６１３には、側壁６１３が露出される。露出された側壁６１３によって、貫通孔６０５の長軸方向（ｙ方向）の両端部の側壁６１３上に形成された第１貫通電極６０６と第２貫通電極６０７とは互いに分離される。その結果、貫通孔６０５には、図７に示すような、互いに電気的に独立した第１貫通電極６０６及び第２貫通電極６０７が形成される。
On the other hand, as shown in FIG. 49, the
この後、図２２〜図２８を参照して説明したように、基板６００の第１面６０１側に第１絶縁層６１５を形成し、必要に応じて第１配線６１９を形成する。同様に、基板６００の第２面６０３側に第２絶縁層６２５を形成し、必要に応じて第１配線６２９を形成する。
Thereafter, as described with reference to FIGS. 22 to 28, the first insulating
以上のように、実施形態２に係るインターポーザ６０のさらに別の製造方法によると、１つの貫通孔６０５内に信頼性が高く、互いに電気的に独立した２つの貫通電極６０６、６０７を形成することができる。この製造方法では、無電解めっきによってシード層を基板の全面に形成し、めっき層を形成しない領域において、シード層上にレジストパターンを形成する。無電解めっきによってシード層を形成するため、貫通孔のアスペクト比が大きい場合でも、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が向上される。
As described above, according to still another manufacturing method of the
図３９〜図４９では、基板に形成された貫通孔の形状は、平面視において、ｙ方向に長軸を有する楕円形状である例を説明した。しかしながら、貫通孔の形状は、平面視において、少なくとも任意の第１方向に伸延された形状に限定されず、例えば、貫通孔は円形状であってもよい。 39 to 49, the example in which the shape of the through hole formed in the substrate is an elliptical shape having a major axis in the y direction in plan view has been described. However, the shape of the through hole is not limited to a shape extended in at least an arbitrary first direction in plan view. For example, the through hole may be circular.
［貫通電基板及びインターポーザの製造方法（４）］
図５０〜図５６を用いて、本発明の第２の実施形態に係るインターポーザ６０の製造方法のさらに別の例を説明する。図５０〜図５６において、図７に示す構成と同じ又は類似の構成には同一の符号を付した。尚、図２９〜図３８を参照して説明した、本発明の第２の実施形態に係るインターポーザ６０の製造方法と同じ工程については説明を省略する。
[Method for manufacturing feedthrough substrate and interposer (4)]
Still another example of the method for manufacturing the
図５０〜図５６を参照して、以下に説明する本発明の第２の実施形態に係るインターポーザ６０の製造方法のさらに別の例においては、無電解めっきによって貫通孔にシード層を形成するという点において、図２９〜図３８を参照して説明した前述のインターポーザ６０の製造方法とは異なる。
With reference to FIGS. 50 to 56, in yet another example of the method of manufacturing the
図５０は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、基板に貫通孔を形成する工程を示す断面図である。尚、図５０は、図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図である。貫通孔６０５を形成する方法については、図８〜図１０を参照して述べた基板に貫通孔を形成する方法と同じである。貫通孔６０５は、短径（ｘ方向の径）及び長径（ｙ方向の径）を有する楕円形状である。
FIG. 50 is a cross-sectional view showing a step of forming a through hole in a substrate in still another method of manufacturing an interposer according to an embodiment of the present invention. FIG. 50 is a cross-sectional view of the interposer according to the present invention shown in FIG. The method for forming the through
図５１及び図５２は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、基板上にレジストマスクを形成する工程を示す断面図である。図５１は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図５２は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。基板上にレジストマスク（レジストパターン２８００）を形成する方法は、図３０及び図３１を参照して説明したレジストパターン２８００の形成方法と同様のため、詳細な説明は省略する。
51 and 52 are cross-sectional views showing a step of forming a resist mask on a substrate in still another method of manufacturing an interposer according to an embodiment of the present invention. 51 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction. FIG. 52 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along. The method for forming the resist mask (resist pattern 2800) on the substrate is the same as the method for forming the resist
図５３及び図５４は、本発明の一実施形態に係るさらに別のインターポーザの製造方法において、基板上にシード層を形成する工程を示す断面図である。図５３は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図５４は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 53 and 54 are cross-sectional views showing a process of forming a seed layer on a substrate in still another method of manufacturing an interposer according to an embodiment of the present invention. 53 is a cross-sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction, and FIG. 54 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
シード層６０９は、無電解めっきによって基板６００全面に形成される。即ち、図５３及び図５４に示すように、シード層６０９は、基板６００の両面（第１面６０１及び第２面６０３）上だけではなく、貫通孔６０５の側壁６１３上に形成される。
The
図５５及び図５６は、本発明の一実施形態に係る別のインターポーザの製造方法において、レジストマスクを除去する工程を示す断面図である。図５５は図６に示した本発明に係るインターポーザのＢ−Ｂ’に沿ってｘ方向から見た断面図であり、図５６は図６に示した本発明に係るインターポーザのＣ−Ｃ’に沿ってｙ方向から見た断面図である。 55 and 56 are cross-sectional views showing a step of removing the resist mask in another method of manufacturing an interposer according to an embodiment of the present invention. 55 is a sectional view taken along the line BB ′ of the interposer according to the present invention shown in FIG. 6 from the x direction. FIG. 56 is a cross-sectional view taken along CC ′ of the interposer according to the present invention shown in FIG. It is sectional drawing seen from the y direction along.
レジストパターン２８００は、有機溶媒により除去される。なお、レジストパターン２８００の除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。図５５に示すように、貫通孔６０５の長軸方向側（ｙ方向側）では、レジストパターン２８００とともに、レジストパターン２８００上に形成されたシード層６０９も除去され、貫通孔６０５の側壁６１３、第１面６０１及び第２面６０３上に形成されたシード層６０９のみが残留する。貫通孔６０５の短軸方向（ｘ方向）の両端部においては、図５６に示すように、シード層６０９がレジストパターン２８００ごと除去される。
The resist
この後、貫通孔６０５の長軸方向側（ｙ方向側）に残留したシード層６０９に通電して電解めっきを行い、めっき層を形成する。めっき層を形成した後は、図２２〜図２８を参照して説明したように、基板６００の第１面６０１側に第１絶縁層６１５を形成し、必要に応じて第１配線６１９を形成する。同様に、基板６００の第２面６０３側に第２絶縁層６２５を形成し、必要に応じて第１配線６２９を形成する。
Thereafter, the
以上のように、実施形態２に係るインターポーザ６０のさらに別の製造方法によると、１つの貫通孔６０５内に信頼性が高く、互いに電気的に独立した２つの貫通電極６０６、６０７を形成することができる。この製造方法では、貫通電極を形成しない領域、即ち、貫通孔内に形成される複数の貫通電極を互いに電気的に分離するために設けられる、貫通孔の側壁が露出する領域に、貫通孔にシード層を形成する前に予めレジストマスクを形成し、基板上及びレジストマスク上に無電解めっきによってシード層を形成し、レジストマスク上に形成されたシード層をリフトオフする。無電解めっきによってシード層を形成するため、貫通孔のアスペクト比が大きい場合でも、貫通孔に充填される貫通電極の埋め込み性又は貫通電極に用いられる薄膜の付き回り性が向上される。
As described above, according to still another manufacturing method of the
図５０〜図５６では、基板に形成された貫通孔の形状は、平面視において、ｙ方向に長軸を有する楕円形状である例を説明した。しかしながら、貫通孔の形状は、平面視において、少なくとも任意の第１方向に伸延された形状に限定されず、例えば、貫通孔は円形状であってもよい。 50 to 56, the example in which the shape of the through hole formed in the substrate is an elliptical shape having a major axis in the y direction in plan view has been described. However, the shape of the through hole is not limited to a shape extended in at least an arbitrary first direction in plan view. For example, the through hole may be circular.
（実施形態３）
第３の実施形態では、第１の実施形態に示す貫通電極基板１０又は第２の実施形態に示すインターポーザ６０を用いて製造される半導体装置について説明する。以下の説明では、第１の実施形態に示す貫通電極基板１０を用いた半導体装置について説明するが、貫通電極基板１０をインターポーザ６０に置き換えてもよい。
(Embodiment 3)
In the third embodiment, a semiconductor device manufactured using the through
図５７は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置３９００は、３つの貫通電極基板３９０１、３９０３、３９０５が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板３９０７に接続されている。貫通電極基板３９０１は、第１面（上面）側に設けられた配線、及び第２面（下面）側に設けられた配線等で形成された接続端子３９０９、３９１１を有している。これらの貫通電極基板３９０１、３９０３、３９０５はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子３９１１は、ＬＳＩ基板３９０７の接続端子３９１９とバンプ３９２１により接続されている。接続端子３９０９は、貫通電極基板３９０３の接続端子３９１５とバンプ３９２３により接続されている。貫通電極基板３９０３の接続端子３９１３と、貫通電極基板３９０５の接続端子３９１７と、についても、接続端子同士がバンプ３９２５を介して接続する。バンプ３９２１、３９２３、３９２５は、例えば、インジウム、銅、金等の金属を用いる。
FIG. 57 is a cross-sectional view showing a semiconductor device using a through electrode substrate according to an embodiment of the present invention. In the
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。 In addition, when laminating | stacking a through-electrode board | substrate, not only three layers but two layers may be sufficient, and also four or more layers may be sufficient. Further, the connection between the through-electrode substrate and another substrate is not limited to using bumps, and other bonding techniques such as eutectic bonding may be used. Alternatively, polyimide, epoxy resin, or the like may be applied and baked to bond the through electrode substrate and another substrate.
図５８は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図４０に示す半導体装置４０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）４００１、４００３、および貫通電極基板４００５が積層され、ＬＳＩ基板４００７に接続されている。
FIG. 58 is a cross-sectional view showing another example of a semiconductor device using a through electrode substrate according to an embodiment of the present invention. A
半導体チップ４００１と半導体チップ４００３との間に貫通電極基板４００５が配置され、バンプ４０１７、４０１９により接続されている。ＬＳＩ基板４００７上に半導体チップ４００１が載置され、ＬＳＩ基板４００１と半導体チップ４００３とはワイヤ４０２１により接続されている。この例では、貫通電極基板４００５は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ４００１を３軸加速度センサとし、半導体チップ４００３を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
A through
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板２５０５に形成してもよい。 When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier, and the like may also be formed on the semiconductor chip or the through electrode substrate 2505.
図５９は、本発明の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。図５７及び図５８に示した２つの例は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図５９に示す例では、ＬＳＩ基板４１１３には、６つの貫通電極基板４１０１、４１０３、４１０５、４１０７、４１０９、４１１１が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
FIG. 59 is a cross-sectional view showing still another example of a semiconductor device using a through electrode substrate according to an embodiment of the present invention. The two examples shown in FIG. 57 and FIG. 58 are three-dimensional implementations, but in this example, this is an example applied to the combined implementation of two dimensions and three dimensions (sometimes referred to as 2.5 dimensions). . In the example shown in FIG. 59, six through-
図５９の例では、ＬＳＩ基板４１１３上に貫通電極基板４１０１、４１０９が接続され、貫通電極基板４１０１上に貫通電極基板４１０３、４１０７が接続され、貫通電極基板４１０３上に貫通電極基板４１０５が接続され、貫通電極基板４１０９上に貫通電極基板４１１１が接続されている。尚、貫通電極基板を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、図４１に示す貫通電極基板４１０５、４１０７、４１１１などが半導体チップに置き換えられてもよい。
In the example of FIG. 59, the through
図５７〜図５９を参照して説明した半導体装置は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。 The semiconductor devices described with reference to FIGS. 57 to 59 include, for example, mobile terminals (mobile phones, smartphones, notebook personal computers, etc.), information processing devices (desktop personal computers, servers, car navigation systems, etc.), home appliances, and the like. Installed in various electrical equipment.
以上のように、本発明に係る貫通電極基板によると、１つの貫通孔内に互いに電気的に独立した複数の貫通電極が設けられ、これらの貫通電極による上下配線の安定した電気的接続を実現できる。そのため、信頼性を維持しながら、貫通電極基板の微細化を実現することができる。また、貫通孔が、少なくとも第１方向に伸延した形状を有する場合、貫通孔の伸延方向（第１方向）とは異なる方向へのさらなる微細化を実現することができる。 As described above, according to the through electrode substrate of the present invention, a plurality of through electrodes that are electrically independent from each other are provided in one through hole, and stable electrical connection between the upper and lower wirings is realized by these through electrodes. it can. Therefore, miniaturization of the through electrode substrate can be realized while maintaining reliability. Further, when the through hole has a shape extended at least in the first direction, further miniaturization in a direction different from the extending direction (first direction) of the through hole can be realized.
尚、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.
１０：貫通電極基板
１０１、６００：基板
１０１ａ、６０１：第１面
１０１ｂ、６０３：第２面
１０３、６０５：貫通孔
１０５、６１３：側壁
１０７、６０６：第１貫通電極
１０６、６０７：第２貫通電極
４０１、６０９：シード層
４０３、６１１：めっき層
６１５：第１絶縁層
６２５：第２絶縁層
６１９：第１配線
６２９：第２配線
３９００、４０００、４１００：半導体装置
10: Through
Claims (7)
前記第１面及び前記第２面を貫通する貫通孔と、
前記貫通孔に設けられ、互いに電気的に独立した第１貫通電極及び第２貫通電極と、
を備える、貫通電極基板。 A substrate having a first surface and a second surface opposite to the first surface;
A through-hole penetrating the first surface and the second surface;
A first through electrode and a second through electrode provided in the through hole and electrically independent from each other;
A through electrode substrate.
前記第１貫通電極は、前記貫通孔の前記第１方向の一方の端部に設けられ、
前記第２貫通電極は、前記貫通孔の前記第１方向の他方の端部に設けられる、
請求項１に記載の貫通電極基板。 The through hole has a shape extended in at least the first direction in plan view,
The first through electrode is provided at one end of the through hole in the first direction,
The second through electrode is provided at the other end of the through hole in the first direction.
The through electrode substrate according to claim 1.
前記貫通電極基板の前記第１面側に設けられた前記配線に接続された第１配線構造体と、
前記貫通電極基板の前記第２面側に設けられた前記配線に接続された第２配線構造体と、
を備えるインターポーザ。 The through electrode substrate according to claim 1 or 2,
A first wiring structure connected to the wiring provided on the first surface side of the through electrode substrate;
A second wiring structure connected to the wiring provided on the second surface side of the through electrode substrate;
Interposer with
前記貫通電極基板に並んで配置された他の基板またはチップと、
を備える半導体装置。 The through electrode substrate according to claim 1 or 2,
Other substrates or chips arranged side by side with the through electrode substrate,
A semiconductor device comprising:
前記貫通孔にシード層を形成し、
少なくとも第１方向における前記貫通孔の両端部を除く、前記貫通孔の一部に重畳するように、前記基板の前記第１面及び前記第２面にレジスト層を形成し、
前記レジスト層から露出した前記シード層上にめっき層を形成し、
前記めっき層から露出した前記シード層を除去し、互いに電気的に独立した第１貫通電極及び第２貫通電極を形成すること、
を含む貫通電極基板の製造方法。 Forming a through-hole penetrating the first surface and the second surface in a substrate having a first surface and a second surface;
Forming a seed layer in the through hole;
Forming a resist layer on the first surface and the second surface of the substrate so as to overlap at least a part of the through-hole excluding both end portions of the through-hole in the first direction;
Forming a plating layer on the seed layer exposed from the resist layer;
Removing the seed layer exposed from the plating layer to form a first through electrode and a second through electrode that are electrically independent from each other;
The manufacturing method of the penetration electrode substrate containing this.
少なくとも第１方向における前記貫通孔の両端部を除く、前記貫通孔の一部に重畳するように、前記基板の前記第１面及び前記第２面にレジスト層を形成し、
前記貫通孔にシード層を形成し、
前記シード層上にめっき層を形成し、
前記レジスト層を除去し、前記貫通孔の前記第１方向の両端部に互いに電気的に独立した第１貫通電極及び第２貫通電極を形成すること、
を含む貫通電極基板の製造方法。 Forming a through-hole penetrating the first surface and the second surface in a substrate having a first surface and a second surface;
Forming a resist layer on the first surface and the second surface of the substrate so as to overlap at least a part of the through-hole excluding both end portions of the through-hole in the first direction;
Forming a seed layer in the through hole;
Forming a plating layer on the seed layer;
Removing the resist layer, and forming first and second through electrodes electrically independent from each other at both ends of the through hole in the first direction;
The manufacturing method of the penetration electrode substrate containing this.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015193897A JP2017069411A (en) | 2015-09-30 | 2015-09-30 | Through electrode substrate, and interposer and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015193897A JP2017069411A (en) | 2015-09-30 | 2015-09-30 | Through electrode substrate, and interposer and semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017069411A true JP2017069411A (en) | 2017-04-06 |
Family
ID=58495249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015193897A Pending JP2017069411A (en) | 2015-09-30 | 2015-09-30 | Through electrode substrate, and interposer and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017069411A (en) |
-
2015
- 2015-09-30 JP JP2015193897A patent/JP2017069411A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6596906B2 (en) | Penetration electrode substrate, interposer and semiconductor device using penetration electrode substrate | |
| JP5568357B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2016063114A (en) | Through electrode substrate and manufacturing method of the same | |
| JP2010171377A (en) | Through-hole electrode substrate and method of manufacturing the same | |
| JP2010157690A (en) | Board for mounting electronic component thereon, and method of manufacturing the same | |
| TW200527612A (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
| TW202226468A (en) | Through electrode substrate, manufacturing method thereof and mounting substrate | |
| TW201919457A (en) | Through-electrode substrate, semiconductor device using through-electrode substrate, and through-electrode substrate manufacturing method | |
| US9076796B2 (en) | Interconnection structure for package and fabrication method thereof | |
| TW202207380A (en) | Semiconductor package and manufacturing method of semiconductor package | |
| JP2018085412A (en) | Through electrode substrate and manufacturing method thereof | |
| JP4900508B2 (en) | Through electrode substrate and manufacturing method thereof | |
| JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
| JP2006134914A (en) | Module with built-in electronic part | |
| JP2016225360A (en) | Through electrode substrate, and interposer and semiconductor device using the same | |
| JP6690142B2 (en) | Through electrode substrate, method of manufacturing through electrode substrate, and interposer using through electrode substrate | |
| JP2017069411A (en) | Through electrode substrate, and interposer and semiconductor device using the same | |
| JP7435635B2 (en) | Through electrode board | |
| JP6658846B2 (en) | Through-electrode substrate | |
| JP2019016733A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate | |
| JP6369653B1 (en) | Through electrode substrate and semiconductor device | |
| JP7172105B2 (en) | Wiring substrate, semiconductor device having wiring substrate, and method for manufacturing semiconductor device | |
| JP6809511B2 (en) | Through Silicon Via Substrates and Semiconductor Devices | |
| JP6435893B2 (en) | Method for manufacturing through electrode substrate | |
| JP6341245B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device |