JP6368924B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6368924B2
JP6368924B2 JP2013178847A JP2013178847A JP6368924B2 JP 6368924 B2 JP6368924 B2 JP 6368924B2 JP 2013178847 A JP2013178847 A JP 2013178847A JP 2013178847 A JP2013178847 A JP 2013178847A JP 6368924 B2 JP6368924 B2 JP 6368924B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
mounting member
semiconductor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013178847A
Other languages
English (en)
Other versions
JP2014063995A (ja
Inventor
哲平 国宗
哲平 国宗
蔵本 雅史
雅史 蔵本
悟 小川
悟 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2013178847A priority Critical patent/JP6368924B2/ja
Publication of JP2014063995A publication Critical patent/JP2014063995A/ja
Application granted granted Critical
Publication of JP6368924B2 publication Critical patent/JP6368924B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、半導体装置に関し、特に半導体素子を実装部材に接合する接合部材を備える半導体装置に関するものである。
従来、半導体素子を実装部材に接合する接合部材として、樹脂を含む接着剤や共晶半田が多く使用されている。樹脂を含む接着剤は、銀などの金属粒子を含むものもあるが、いずれも一般的に150〜180℃程度の比較的低温で硬化し、半導体素子を実装部材に接合することができる。しかしながら、樹脂を含む接着剤は、半導体素子からの熱や光による樹脂の劣化や、熱伝導性が比較的悪い、といった欠点がある。一方、共晶半田は、金属接合を形成するため、このような劣化耐性や熱伝導性の点では樹脂を含む接着剤より優れている。だが、半導体素子の実装に使用される鉛フリーの共晶半田は、一般的に融点が300℃以上であるため、接合時の熱による半導体素子や実装部材の劣化や、半導体素子と実装部材の熱膨張率の差により発生する応力で半導体素子が損傷しやすい、といった欠点がある。また、共晶半田は、接合後も融点付近の温度で再溶融するため、その耐熱限界は一般的に接合温度以下となる。
特開2010−257880号公報 特開2011−091213号公報 WO2011/010659号公報 WO2010/084746号公報 WO2010/084742号公報 特開2010−170916号公報 WO2009/090915号公報
以上のようなことから、半導体素子を、この半導体素子との熱膨張率の差が大きい実装部材に、高い耐熱性を付与しながら、損傷なく接合することは困難であった。
そこで、本発明は、かかる事情に鑑みてなされたものであり、熱膨張率の差が大きい実装部材と半導体素子において耐熱性に優れる接合がなされた半導体装置を提供することを目的とする。
上記課題を解決するために、本発明に係る半導体装置は、基板と、前記基板の上面側に設けられた素子構造と、を有する半導体素子と、前記半導体素子が実装される実装部材と、前記半導体素子の基板の下面側と前記実装部材を接合する接合部材と、を備え、前記半導体素子の基板は、半導体を母材とし、前記実装部材は、繊維強化樹脂、銅、鉄入り銅、アルミニウム、アルミニウム合金のうちのいずれか1つを母材とする基体を有する配線基板であって、前記接合部材は、金属粒子の焼結体であって、多孔質であることを特徴とする。
また、本発明に係る別の半導体装置は、基板と、前記基板の上面側に設けられた素子構造と、を有する半導体素子と、前記半導体素子が実装される実装部材と、前記半導体素子の基板の下面側と前記実装部材を接合する接合部材と、を備え、前記半導体素子の基板は、半導体を母材とし、前記実装部材は、銅、鉄入り銅、鉄のうちのいずれか1つを母材とするリードフレームを有し、前記接合部材は、金属粒子の焼結体であって、多孔質であることを特徴とする。
また、本発明に係る発光装置は、以下のように構成することができる。
前記実装部材の基体の母材は、ガラスエポキシであってもよい。
前記半導体素子の基板の母材と、前記実装部材の基体又はリードフレームの母材と、の熱膨張率の差は、10ppm/℃以上であってもよい。
前記半導体素子の基板の母材は、シリコンであってもよい。
前記金属粒子は、銀又は銀合金であってもよい。
本発明によれば、低温での接合が可能で且つ耐熱性に優れ、柔軟性に富む接合部材によって、半導体素子を、この半導体素子との熱膨張率の差が大きい実装部材にも損傷なく接合することができる。したがって、半導体素子や実装部材の材料を、熱膨張率に縛られることなく、熱伝導率などの他の特性や費用を優先して選択し、半導体装置を作製することができる。
本発明の一実施の形態に係る半導体装置の概略上面図(a)と、そのA−A断面における概略断面図(b)である。 本発明の一実施の形態に係る半導体装置の概略上面図(a)と、そのB−B断面における概略断面図(b)である。
以下、発明の実施の形態について適宜図面を参照して説明する。但し、以下に説明する半導体装置は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。
<実施の形態1>
図1(a)は、実施の形態1に係る半導体装置を示す概略上面図であり、図1(b)は、図1(a)におけるA−A断面を示す概略断面図である。図1に示すように、実施の形態1に係る半導体装置100は、発光装置である。半導体装置100は、半導体素子10と、実装部材20と、接合部材30と、を備えている。半導体素子10は、基板11と、その基板の上面側に設けられた素子構造13と、を有する。実装部材20は、半導体素子10が実装される部材である。接合部材30は、半導体素子の基板11の下面側と実装部材20を接合する部材である。また、半導体装置100は、半導体素子10を封止する封止部材40をさらに備えている。
半導体素子10は、発光ダイオード(LED)チップであり、複数個設けられている。半導体素子10は、基板11と素子構造13の間に、接合層15を有している。なお、基板11の下面には、金属膜17が設けられていてもよい。
実装部材20は、基体21と、この基体21の上面側に設けられた配線22と、を有する配線基板である。実装部材20の上面には、配線22上に実装される全ての半導体素子10を囲むように、枠状の突起が設けられている。この突起は、樹脂の硬化物である。
封止部材40は、突起の内側に充填され、全ての半導体素子10を覆っており、その表面はほぼ平坦に形成されている。この封止部材40は、蛍光体を含有する樹脂の硬化物であり、波長変換部材50でもある。
接合部材30は、金属粒子35の焼結体であって、多孔質である。接合部材30は、基板11の下面側に加え側面の一部を被覆して、各半導体素子10と実装部材20を接合している。この接合部材30は、金属粒子焼結型ペーストが焼成されたものである。
この金属粒子焼結型ペーストは、金属粒子35を有機溶剤に分散させたものであって、例えば200℃前後の加熱により、有機溶剤を揮発させ金属粒子35同士を焼結させることで、接合を行うことができる。また、その接合後の理論的耐熱限界は、その金属粒子35の融点(例えば銀であれば約962℃)となる。このため、金属粒子焼結型ペーストは、鉛フリーの共晶半田に比べ、接合温度、耐熱性において優れており、樹脂を含む接着剤と比べても、耐熱性や放熱性において優れている。
さらに、平均粒径の比較的大きい(例えばμmオーダ、より詳細には下記のような範囲の平均粒径の)金属粒子35を含む金属粒子焼結型ペーストを焼成して得られる焼結体は、隣接する金属粒子35間の隙間が空隙となって内部に残り、多孔質となる。したがって、このような接合部材30は、柔軟性に富み、半導体素子10と実装部材20の間に生じる応力を緩和する作用があり、半導体素子10と実装部材20の熱膨張率の差が大きい場合においても、半導体素子10の損傷を抑制することができる。また、接合後の信頼性にも優れている。
半導体素子の基板11の母材と、配線基板の基体21の母材と、の熱膨張率の差が大きいほど、半導体素子10と実装部材20の間に生じる応力が大きくなり、半導体素子10が損傷しやすくなる。したがって、本実施形態は、半導体素子の基板11の母材と、配線基板の基体21の母材と、の熱膨張率の差が10ppm/℃以上である場合に好適であり、20ppm/℃以上である場合により好適であり、100ppm/℃以上である場合によりいっそう好適である。
<実施の形態2>
図2(a)は、実施の形態2に係る半導体装置を示す概略上面図であり、図2(b)は、図2(a)におけるB−B断面を示す概略断面図である。図2に示すように、実施の形態2に係る半導体装置200は、発光装置である。半導体装置200は、半導体素子10と、実装部材20と、接合部材30と、を備えている。半導体素子10は、基板11と、その基板の上面側に設けられた素子構造13と、を有する。実装部材20は、半導体素子10が実装される部材である。接合部材30は、半導体素子の基板11の下面側と実装部材20を接合する部材である。また、半導体装置200は、半導体素子10を封止する封止部材40をさらに備えている。
半導体素子10は、1個のLEDチップである。半導体素子10は、基板11と素子構造13の間に、接合層15を有している。また、半導体素子10の上面には、蛍光体を含有する波長変換部材51が設けられている。波長変換部材51は、上面視において、半導体素子10と略同じ形状である。よって、この半導体素子10は、波長変換部材一体型の発光素子と考えることもできる。なお、基板11の下面には、金属膜17が設けられていてもよい。
実装部材20は、正負一対のリードフレーム23と、このリードフレーム23と一体成形された成形体24と、を有するパッケージである。実装部材20は凹部を備えており、半導体素子10はその凹部内に収容されている。
封止部材40は、ほぼ透明な樹脂の成形体である。封止部材40は、実装部材20の凹部に充填され、さらにその表面が上方に突出した凸面に形成されている。
接合部材30は、金属粒子35の焼結体であって、多孔質である。接合部材30は、基板11の下面側に加え側面の一部を被覆して、半導体素子10と実装部材20を接合している。この接合部材30は、金属粒子焼結型ペーストが焼成されたものである。
上述のように、このような接合部材30は、柔軟性に富み、半導体素子10と実装部材20の間に生じる応力を緩和する作用があり、半導体素子10と実装部材20の熱膨張率の差が大きい場合においても、半導体素子10の損傷を抑制することができる。また、接合後の信頼性にも優れている。半導体素子の基板11の母材と、リードフレーム23の母材と、の熱膨張率の差が大きいほど、半導体素子10と実装部材20の間に生じる応力が大きくなり、半導体素子10が損傷しやすくなる。したがって、本実施形態は、半導体素子の基板11の母材と、リードフレーム23の母材と、の熱膨張率の差が10ppm/℃以上である場合に好適であり、20ppm/℃以上である場合により好適であり、100ppm/℃以上である場合によりいっそう好適である。
以下、本発明の半導体装置の各構成要素について説明する。
(半導体素子10)
半導体素子は、少なくとも基板と、素子構造と、により構成される。半導体素子は、発光ダイオード(LED)や半導体レーザ(LD)などの発光素子であってもよいし、フォトダイオードや太陽電池などの受光素子であってもよいし、トランジスタ、ICやLSIなどの電子素子であってもよい。半導体素子の実装側主面(下面)の形状は、四角形、特に矩形又は正方形であることが好ましいが、その他の形状であってもよい。半導体素子(特に基板)の側面は、上面に対して、略垂直であってもよいし、内側又は外側に傾斜していてもよい。半導体素子は、p電極とn電極が素子の上面と下面に別個に設けられる、上下電極(対向電極)構造のものが好ましい。上下電極構造は、実装側主面の接合が素子の電気特性、放熱性、信頼性などに影響しやすいので、本発明が特に効果を奏する。また、半導体素子は、同一面側にp,n両電極を有する構造のものでもよい。
(基板11)
基板は、素子構造を構成する半導体の結晶を成長可能な結晶成長用基板であってもよいし、結晶成長用基板から分離した素子構造に接合させる接合用基板であってもよい。基板が導電性を有することで、上下電極(対向電極)構造を採用することができる。また、素子構造に面内均一に給電しやすく、電力効率を高めやすい。結晶成長用基板の母材としては、サファイア、スピネル、窒化ガリウム、窒化アルミニウム、シリコン、炭化珪素、ガリウム砒素、ガリウム燐、インジウム燐、硫化亜鉛、酸化亜鉛、セレン化亜鉛、ダイヤモンドなどが挙げられる。また、素子構造から基板内部への光の進行を抑制する接合層があれば、基板は、光学特性よりも熱伝導性や導電性を優先的に考慮して選択することができる。特に、基板は、遮光性基板であることが好ましい。遮光性基板は、熱伝導性に優れるものが多く、半導体素子の放熱性を高めやすい。具体的には、そのような基板の母材は、シリコン、炭化珪素、窒化アルミニウム、銅、銅−タングステン、ガリウム砒素、セラミックスなどを用いることができる。なかでも、素子構造との熱膨張率差の観点では、シリコン、炭化珪素、銅−タングステンが好ましく、費用の観点では、シリコン、銅−タングステンが好ましい。また特に、母材が半導体である基板は、比較的脆いものが多く、半導体素子と実装部材の間に発生する応力によって損傷しやすい。このような半導体基板として、シリコン、炭化珪素、窒化ガリウム、窒化アルミニウム、ガリウム砒素、ガリウム燐、セレン化亜鉛、硫化亜鉛、酸化亜鉛のうちのいずれか1つを母材とするものが挙げられる。なかでも、シリコンは、ビッカース硬度(HV)が、1046程度であり、サファイア(2300程度)や炭化珪素(2000〜3000程度)に比べて低く、損傷しやすい。基板の厚さは、例えば20μm以上1000μm以下であり、基板の強度や発光装置の厚さの観点において、50μm以上500μm以下であることが好ましい。
(素子構造13)
素子構造は、半導体層の積層体であり、少なくともn型半導体層とp型半導体層を含み、さらに活性層をその間に介することが好ましい。電極や保護膜を含んでもよい。電極は、金、銀、錫、プラチナ、チタン、アルミニウム、タングステン、パラジウム、ニッケル又はこれらの合金で構成することができる。保護膜は、珪素、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムからなる群より選択される少なくとも一種の元素の酸化物又は窒化物で構成することができる。半導体素子が発光素子又は受光素子である場合、素子構造の発光波長又は受光波長は、半導体材料やその混晶比によって、紫外から赤外まで選択することができる。半導体材料としては、蛍光体を効率良く励起できる短波長の光を発光可能な、また高周波及び高温動作の電子デバイスの実現が可能な、さらに高効率の太陽電池を実現可能な材料である、窒化物半導体(主として一般式InAlGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)で表される)を用いることが好ましい。このほか、InAlGaAs系半導体、InAlGaP系半導体、硫化亜鉛、セレン化亜鉛、炭化珪素などを用いることもできる。
(接合層15)
接合層は、上述の接合用基板である基板と、結晶成長用基板から分離した素子構造と、を接合させる層である。この接合層は、金属反射膜又は誘電体多層膜を含んでいることが好ましい。これにより、半導体素子が発光素子である場合、素子構造から出射される光を接合層の金属反射膜又は誘電体多層膜によって上方に効率良く反射させ、素子構造から出射される光が基板内部に進行することを抑制して、光の取り出し効率を高めることができる。半導体素子が受光素子である場合においても、素子外部から入射される光を接合層の金属反射膜又は誘電体多層膜によって上方に効率良く反射させ、光が基板内部に進行することを抑制して、素子構造への光の結合効率を高めることができる。このように、半導体素子を金属粒子の焼結体である接合部材により実装部材と接合することで、放熱性や耐熱性に優れながら、さらに接合層により、光の取り出し効率の高い又は受光効率の高い半導体装置とすることができる。なお、接合層の金属反射膜又は誘電体多層膜は、素子構造に接して、又は、素子構造に接して設けられた導電性酸化物膜などの透光膜に接して、設けられることが、その光反射機能を発揮しやすいので好ましい。接合層が含む金属反射膜は、銀、アルミニウム、ロジウム、プラチナ、金、又はこれらの合金を用いることができ、なかでも光反射性に優れる銀又は銀合金が好ましい。接合層が含む誘電体多層膜は、例えば(Nb/SiO(ただしnは自然数)の積層構造など、シリコン、チタン、ジルコニウム、ニオブ、タンタル、アルミニウムのうちのいずれか一種の酸化物又は窒化物の少なくとも2つを繰り返し積層したものを用いることができる。金属反射膜は、接合層の一部又は全部に設けられ、誘電体多層膜は、接合層の一部に設けられる。金属反射膜や誘電体多層膜が接合層の一部に設けられる場合、接合層の他の部位は、金、錫、プラチナ、パラジウム、ロジウム、ニッケル、タングステン、モリブデン、クロム、チタン、又はこれらの合金やそれらの組み合わせにより構成することができる。なお、接合層は、基板が結晶成長用基板である場合、又は接合用基板である基板と、結晶成長用基板から分離した素子構造と、を表面活性化接合や熱圧着などにより直接接合する場合には、省略することができる。
(金属膜17)
金属膜が基板の下面に設けられることで、半導体素子の実装部材への接合強度を高めることができ、また低温で高い接合強度が得られやすくなる。金属膜の材料としては、銀、プラチナ、金、チタン、アルミニウム又はこれらの合金を用いることができ、なかでも銀が好ましい。金属膜は、単層膜でも多層膜でもよい。金属膜は、スパッタ法、めっき法、蒸着法などにより形成することができる。なお、金属膜は省略することもでき、基板の下面が接合部材と接していてもよい。
(実装部材20)
実装部材は、主として、基体と配線を含む配線基板の形態や、リードフレームと成形体を含むパッケージの形態が挙げられる。実装部材は、平板状のものや凹部(カップ部)を有するものなどを用いることができる。平板状のものは半導体素子を実装しやすく、凹部を有するものは光の取り出し効率を高めやすい。また、実装部材は、成形体を成形後に鍍金などにより配線を設けたり、予め配線を設けた薄板を積層したり、することでも作製することができる。なお、実装部材は、例えばランプ型(砲弾型)の発光装置(不図示)のように、リードフレームが基体を兼ねる形態であってもよい。
(基体21)
基体は、配線基板において配線を保持するベースとなるものである。基体は、その母材が電気的絶縁性のものでもよいし、導電性の母材であっても、絶縁膜などを介することで配線と電気的に絶縁させることができる。配線基板を構成する基体の母材としては、酸化アルミニウム、窒化アルミニウム、酸化ジルコニウム、窒化ジルコニウム、酸化チタン、窒化チタン又はこれらの混合物を含むセラミックスや、銅、鉄、ニッケル、クロム、アルミニウム、銀、金、チタン又はこれらの合金を含む金属や、エポキシ樹脂、BTレジン、ポリイミド樹脂などの樹脂又はこれらの繊維強化樹脂(強化材はガラスやアルミナなど)が挙げられる。特に、配線基板の基体の母材において、熱膨張率の大きいものは、繊維強化樹脂、銅、鉄入り銅、アルミニウム、アルミニウム合金のうちのいずれか1つが挙げられる。なかでも、ガラスエポキシは、電子素子実装用のプリント基板の基体の母材として多く使われており、セラミックスや金属に比べて非常に安価である。また、ガラスエポキシは、同用途でよく使われている紙フェノールと比べて、電気特性や耐熱性が優れており、半導体装置用の基体の母材として好適である。
(配線22)
配線は、半導体素子と電気的に接続され、好ましくは半導体素子が接合される。配線は、基体の少なくとも上面に形成され、基体の内部、下面や側面にも形成されていてもよい。また、配線は、半導体素子が接合されるランド(ダイパッド)部、外部接続用の端子部、これらを接続する引き出し配線部などを有するものでもよい。配線の材料としては、銅、ニッケル、パラジウム、タングステン、クロム、チタン、アルミニウム、銀、金又はそれらの合金が挙げられる。特に、放熱性の観点においては銅又は銅合金が好ましい。配線の表面には、銀、プラチナ、錫、金、銅、ロジウム、又はこれらの合金、若しくは酸化銀や銀合金の酸化物などの被膜が形成されていてもよい。特に、配線の半導体素子が接合される部位の表面が銀で被覆されていてもよい。これらの配線や被膜は、コファイア法、ポストファイア法、鍍金、蒸着、スパッタ、印刷、塗布などにより形成することができる。
(リードフレーム23)
リードフレームは、半導体素子が接合され、また半導体素子と電気的に接続され、半導体素子に電力を供給する。リードフレームの母材としては、銅、鉄、ニッケル、パラジウム、タングステン、クロム、アルミニウム、銀、金、チタン又はそれらの合金が挙げられる。特に、放熱性の観点においては銅又は銅合金、半導体素子との接合信頼性においては鉄又は鉄合金が好ましい。なかでも、銅又は鉄入り銅は、熱膨張率が比較的大きく、半導体素子の損傷を比較的起こしやすいが、その良好な放熱性のため、半導体分野では多く使われている。リードフレームは、これらの金属板にプレスやエッチングなどの加工を施すことで作製することができる。また、リードフレームの表面には、銀、ニッケル、パラジウム、プラチナ、錫、金、銅、ロジウム、又はこれらの合金、若しくは酸化銀や銀合金の酸化物などの被膜が形成されていてもよい。特に、リードフレームの半導体素子が接合される部位の表面が銀で被覆されていてもよい。これらの被膜は、鍍金、蒸着、スパッタ、印刷、塗布などにより形成することができる。
(成形体24)
成形体の材料としては、例えばポリフタルアミドや液晶ポリマーなどの熱可塑性樹脂や、エポキシ樹脂などの熱硬化性樹脂などが挙げられる。また、これらの樹脂に酸化チタンやカーボンブラックなどの充填剤を配合してもよい。成形体の成形方法としては、インサート成形、射出成形、押出成形、トランスファ成形などを用いることができる。
(接合部材30)
接合部材は、金属粒子と有機溶剤を含有する金属粒子焼結型ペーストを焼成することにより得られるものである。接合部材は、樹脂を実質的に含有しない。金属粒子は、金、銀、銅、ニッケル、パラジウム、プラチナ、ロジウム、アルミニウム、亜鉛、又はこれらの合金を用いることができる。なかでも、金属粒子は、焼結温度や大気雰囲気での焼結性の観点において、銀又は銀合金であることが好ましい。また、金属粒子が銀又は銀合金である場合には、金属粒子焼結型ペーストに金属酸化物の粒子、好ましくは酸化銀の粒子を添加してもよい。金属粒子の平均粒径(メジアン径)は、低温で半導体素子と実装部材を接合しやすくするために、0.02μm以上10μm以下であることが好ましく、0.06μm以上7μm以下であることがより好ましい。なお、金属粒子の平均粒径(メジアン径)は、レーザ回折・散乱法などにより測定することができる。また、金属粒子の比表面積は、例えば0.1m/g以上3m/g以下であり、0.15m/g以上2.8m/g以下であることが好ましく、0.19m/g以上2.7m/g以下であることがより好ましい。金属粒子の比表面積がこのような範囲であれば、金属粒子同士の結合面積を大きくでき、低温で半導体素子と実装部材を接合しやすい。なお、金属粒子の比表面積は、BETなどにより測定することができる。金属粒子は、2種類の粒子の混合物であってもよい。この場合、金属粒子は、平均粒径(メジアン径)が0.1μm以上1μm以下の第1粒子と、平均粒径(メジアン径)が2μm以上15μm以下の第2粒子と、の混合物であることが好ましい。また、第1粒子と第2粒子の重量比は、2:3であることが好ましい。このような粒子の混合物を用いることにより、低温で半導体素子と実装部材を接合しやすい。
有機溶剤は、各種の低級アルコールを用いることができるが、低温で半導体素子と実装部材を接合しやすくするために、ジオールとエーテルの混合物であることが好ましい。ジオールとしては、例えば、2−エチル−1,3−ヘキサンジオールなどの脂肪族ジオール類;2,2−ビス(4−ヒドロキシシクロヘキシル)プロパン、およびそのアルキレンオキサイド付加物;1,4−シクロヘキサンジオールなどの脂環族ジオール類が挙げられる。エーテルとしては、例えば、トリプロピレングリコールメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノブチルエーテル、エチレングリコールモノエチルエーテルなどが挙げられる。金属粒子と有機溶剤の重量比は、低温で半導体素子と実装部材を接合しやすくするために、4〜9:1であることが好ましく、8〜9:1であることがより好ましい。なお、金属粒子と有機溶剤を混合した後、メッシュなどを用いてろ過することで、均質な金属粒子焼結型ペーストが得られ、低温で均質に半導体素子と実装部材を接合しやすい。
(接合工程)
半導体素子は、例えば次のようにして実装部材に接合することができる。まず、実装部材上に金属粒子焼結型ペーストを塗布する。このとき、金属粒子焼結型ペーストは、半導体素子の下面側の全面が濡れる量で設けられることが好ましい。そうすることで、半導体素子と実装部材との接合の耐熱衝撃性を高めやすい。次に、金属粒子焼結型ペースト上に半導体素子を載置した後、加熱して、半導体素子と実装部材を接合する。このときの加熱温度(焼成温度)は、150℃以上250℃以下であることが好ましい。また、半導体素子が上述の接合層を有する場合、接合層の溶融による半導体素子の損傷を避けるために、この加熱温度が接合層の融点より低いことが好ましい。また、加熱時間は、0.5時間以上5時間以下であることが好ましい。さらに、加熱は、(特に金属粒子が銀又は銀合金である場合、)大気雰囲気中又は酸素雰囲気中で行われるのが好ましい。このような雰囲気中で加熱することにより、金属粒子同士の接合点が増加しやすく、半導体素子と実装部材の接合強度の向上が期待できる。なお、実装部材には、発光素子や受光素子に加え、ツェナーダイオード等の静電保護素子の他、抵抗やコンデンサなどの電子素子を実装してもよく、これらの電子素子を金属粒子焼結型ペーストにより実装部材に接合してもよい。
(封止部材40)
封止部材は、半導体素子やワイヤ、配線やリードフレームの一部などを、封止して、埃や外力などから保護する部材である。封止部材の母材は、電気的絶縁性を有し、素子構造から出射される光又は装置外部から受光すべき光を透過可能(好ましくは透過率70%以上)であればよい。また、半導体素子が電子素子の場合には、封止部材と上述の成形体が一体として設けられてもよい。封止部材の具体的な母材としては、シリコーン樹脂、シリコーン変性樹脂、シリコーン変成樹脂、エポキシ樹脂、フェノール樹脂、ポリカーボネート樹脂、アクリル樹脂、TPX樹脂、ポリノルボルネン樹脂、又はこれらの樹脂を1種以上含むハイブリッド樹脂が挙げられる。ガラスでもよい。なかでも、シリコーン樹脂は、耐熱性や耐光性に優れ、固化後の体積収縮が少ないため、好ましい。特に、封止部材の母材は、フェニルシリコーン樹脂を主成分とすることが好ましい。封止部材の表面を凸面とする場合には、ジメチルシリコーン樹脂よりフェニルシリコーン樹脂が光の取り出し効率に優れている。また、フェニルシリコーン樹脂は、ガスバリア性にも優れ、腐食性ガスによる配線やリードフレームの劣化を抑制しやすい。
封止部材は、その母材中に、充填剤や蛍光体など、種々の機能を持つ粒子が添加されてもよい。充填剤は、拡散剤や着色剤などを用いることができる。具体的には、シリカ、酸化チタン、酸化マグネシウム、炭酸マグネシウム、水酸化マグネシウム、炭酸カルシウム、水酸化カルシウム、珪酸カルシウム、酸化亜鉛、チタン酸バリウム、酸化アルミニウム、酸化鉄、酸化クロム、酸化マンガン、ガラス、カーボンブラックなどが挙げられる。充填剤の粒子の形状は、破砕状でも球状でもよい。また、中空又は多孔質のものでもよい。
蛍光体は、発光素子構造から出射される一次光の少なくとも一部を吸収して、一次光とは異なる波長の二次光を出射する。具体的には、セリウムで賦活されたイットリウム・アルミニウム・ガーネット(YAG)、ユウロピウム及び/又はクロムで賦活された窒素含有アルミノ珪酸カルシウム(CaO−Al2O−SiO)、ユウロピウムで賦活されたシリケート((Sr,Ba)SiO)などが挙げられる。これにより、可視波長の一次光及び二次光の混色光(例えば白色系)を出射する発光装置や、紫外光の一次光に励起されて可視波長の二次光を出射する発光装置とすることができる。
(波長変換部材50,51)
波長変換部材は、上記のような蛍光体を含有する透光性の部材である。具体的には、波長変換部材は、上記封止部材と同様の樹脂又はガラスの母材中に蛍光体を添加して成形したものの他、蛍光体の結晶や焼結体、又は蛍光体と無機物の結合材との焼結体などを用いることができる。波長変換部材は、図2に示すような平板状や薄膜状に形成することができ、またその表面を凸面や凹面、凹凸面などにしてもよい。また特に、波長変換部材が発光素子の近傍に設けられ、封止部材が実質的に蛍光体を含有しない構成とすることで、発光素子の近傍に限って蛍光体による光の波長変換及び散乱がなされるため、封止部材の表面に対して光源部を小さくでき、光の取り出し効率を高めやすく、また本発光装置を光源として利用する装置の光学設計が容易となる。
以下、本発明に係る実施例について詳述する。なお、本発明は以下に示す実施例のみに限定されないことは言うまでもない。
<実施例1>
実施例1の半導体装置は、図1に示す例の構造を有する、表面実装型のLEDである。実施例1では、本半導体装置を以下のように作製する。
半導体素子は、上面視2mm角の略直方体形状のLEDチップである。この半導体素子は、厚さ0.3mmのシリコン基板(熱膨張率3.5ppm/℃)の上面に、厚さ4μmの窒化物半導体の発光素子構造が接合されたものである。接合層は、発光素子構造側に銀の金属反射膜を含み、その他の大部分は金−錫で構成されている。また、基板の下面には、厚さ0.5μmの金の金属膜が設けられている。
実装部材は、ガラスエポキシ製の平板状の基体(熱膨張率30ppm/℃)の上面に、表面に金の鍍金が施された銅箔である正負一対の配線が設けられた、配線基板である。
まず、金属粒子と有機溶剤を重量比5:0.47で混合して、金属粒子焼結型ペーストを得る。金属粒子は、フレーク状銀粒子(製品名「AgC−239」(福田金属箔粉工業株式会社製)、平均粒径(メジアン径):2.0〜3.2μm、比表面積:0.6〜0.9m/g)と、球状銀粒子(製品名「EHD」(三井金属鉱業株式会社製)、平均粒径(メジアン径):0.4〜1.2μm、比表面積:1.6m/g)と、を重量比6:4で混合したものである。有機溶剤は、2−エチル−1,3−ヘキサンジオールと、ジエチレングリコールモノブチルエーテルと、を重量比8:2で混合したものである。
そして、金属粒子焼結型ペーストを、スタンピング法により、実装部材の正極の配線の上面における素子実装予定の9箇所に塗布して、その上に半導体素子を各々載置する。次に、半導体素子が載置された実装部材を、120℃の大気雰囲気下で30分間、さらに175℃で90分加熱し、その後冷却する。これにより、金属粒子焼結型ペーストが焼成されて多孔質の焼結体の接合部材となり、各半導体素子の基板の下面側が配線に接合される。なお、接合部材は、各半導体素子の基板の側面の一部を被覆している。次に、各半導体素子の突起電極と、実装部材の負極の配線と、を金のワイヤによって接続する。次に、全ての半導体素子を囲むように、シリコーン樹脂を実装部材の上面に枠状に塗布して硬化させる。最後に、その枠状の突起内に、YAG:Ceの蛍光体を含有するシリコーン樹脂の封止部材を充填して硬化させ、半導体装置を得る。
<実施例2>
実施例2の半導体装置は、図2に示す例の構造を有する、表面実装型のLEDである。実施例2では、本半導体装置を以下のように作製する。
半導体素子は、上面視2mm角の略直方体形状のLEDチップである。この半導体素子は、厚さ0.3mmのシリコン基板(熱膨張率3.5ppm/℃)の上面に、厚さ4μmの窒化物半導体の発光素子構造が接合されたものである。接合層は、発光素子構造側に銀の金属反射膜を含み、その他の大部分は金−錫で構成されている。また、半導体素子の基板の下面には、厚さ0.5μmの金の金属膜が設けられている。さらに、発光素子構造の上面には、金の突起電極と、該突起電極を除く領域を被覆する波長変換部材としてYAG:Ceの蛍光体を含有するシリコーン樹脂の硬化物(厚さ50μm)と、が設けられている。
実装部材は、正負一対のリードフレームに、黒色のポリフタルアミド樹脂製の成形体が一体成形されたパッケージである。リードフレームは、表面に銀の鍍金が施された鉄入り銅製の板材(熱膨張率17.6ppm/℃)をプレス又はエッチングにより加工したものである。実装部材には、リードフレーム23の上面を底面に含む凹部が設けられている。
まず、実施例1と同様にして、金属粒子焼結型ペーストを得る。そして、金属粒子焼結型ペーストを、スタンピング法により、実装部材の凹部底面に位置する正極のリードフレーム上に塗布して、その上に半導体素子を載置する。次に、半導体素子が載置された実装部材を、120℃の大気雰囲気下で30分間(1次焼成)、さらに175℃で90分加熱し(2次焼成)、その後冷却する。これにより、金属粒子焼結型ペーストが焼成されて多孔質の焼結体の接合部材となり、半導体素子の基板の下面側が正極のリードフレームに接合される。なお、接合部材は、半導体素子の基板の側面の一部を被覆している。次に、半導体素子の突起電極と、実装部材の負極のリードフレームと、を金のワイヤによって接続する。最後に、ほぼ透明なシリコーン樹脂の封止部材を、略半球状の表面を有するように実装部材上に形成して、半導体装置を得る。
<検証>
以上実施例1,2の半導体装置の優位性について、以下に検証する。
<実験例1>
実験例1のサンプルは、実施例1と同じ実装部材に、実施例2と同じ半導体素子(波長変換部材一体型のLEDチップ)を1個、実施例1と同じ金属粒子焼結型ペーストを用いて、実施例1と同様に接合して作製する。
<実験例2>
実験例2のサンプルは、実施例2と同じ実装部材に、実施例2と同じ半導体素子(波長変換部材一体型のLEDチップ)を1個、実施例2と同じ金属粒子焼結型ペーストを用いて、実施例2と同様に接合して作製する。
<実験例3>
実験例3のサンプルは、基体の材質を熱膨張率160ppm/℃のガラスエポキシに変更すること以外、実験例1と同様に作製する。
<実験例4>
実験例4のサンプルは、金属粒子焼結型ペーストの焼成(2次焼成)の温度を175℃から200℃に、時間を90分から60分に変更すること以外、実験例2と同様に作製する。
<比較例1>
比較例1のサンプルは、金属粒子焼結型ペーストの代わりに、金−錫ペースト(フラックス含有、融点280℃付近)を用いて、280℃付近のリフロー炉で接合を行うこと以外、実験例1と同様に作製する。
<比較例2>
比較例2のサンプルは、金属粒子焼結型ペーストの代わりに、金−錫ペースト(フラックス含有、融点280℃付近)を用いて、280℃付近のリフロー炉で接合を行うこと以外、実験例2と同様に作製する。
<比較例3>
比較例3のサンプルは、金属粒子焼結型ペーストの代わりに、金−錫ペースト(フラックス含有、融点280℃付近)を用いて、280℃付近のリフロー炉で接合を行うこと以外、実験例3と同様に作製する。
以上、実験例1〜4では、半導体素子の損傷なく、半導体装置を得ることができる。しかしながら、比較例1〜3では、リフロー炉の冷却工程において、半導体素子の基板が破断し、半導体装置を得ることができない。高温での接合のため、ガラスエポキシ製の基体や鉄入り銅製のリードフレームの冷却時に発生する応力に半導体素子が耐えられないのだと考えられる。
<実施例3、実験例5>
実施例3の半導体装置(実験例5のサンプル)は、表面に銀の鍍金が施された鉄入り銅製(熱膨張率17.6ppm/℃)の砲弾型LED用リードフレームである実装部材に、GaP(熱膨張率5.3ppm/℃)を基板とする上面視250μm角のLEDチップ(信越化学工業株式会社製)である半導体素子を1個、実施例2と同様に、実施例1と同じ金属粒子焼結型ペーストを用いて接合し且つワイヤボンディングし、最後にほぼ透明なエポキシ樹脂(熱膨張率180ppm/℃)の封止部材で砲弾型状に封止して作製する。
<比較例4>
比較例4のサンプルは、金属粒子焼結型ペーストの代わりに、銀ペースト(製品名「T−3100」住友金属鉱山株式会社製)を用いて、180℃付近のリフロー炉で接合を行うこと以外、実験例5と同様に作製する。
実験例5及び比較例4のサンプルについて、PCT試験により信頼性を評価する。試験条件は、温度121℃、湿度100%、圧力2atm、時間15hourである。このPCT試験後において、比較例4のサンプルの不灯率は14%であるのに対して、実験例5のサンプルの不灯率は2〜4%である。この不灯は、封止部材などの熱膨張により生じる応力と接合部材の劣化に起因して起こるものと考えられ、実験例5のサンプルは信頼性に優れていることがわかる。
本発明に係る半導体装置は、発光又は受光素子を含む場合には、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイ、広告や行き先案内等の各種表示装置、プロジェクタ装置、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、各種センサなどに利用することができる。また、電子素子を含む場合には、パソコンなどの各種電子計算機やそれらに搭載される回路基板などに利用することができる。
10…半導体素子(11…基板、13…素子構造、15…接合層、17…金属膜)
20…実装部材(21…基体、22…配線、23…リードフレーム、24…成形体)
30…接合部材(35…金属粒子)
40…封止部材
50,51…波長変換部材
100,200…半導体装置

Claims (5)

  1. 基板と、前記基板の上面側に設けられた素子構造と、を有する半導体素子と、
    前記半導体素子が実装される実装部材と、
    前記半導体素子の基板の下面側と前記実装部材を接合する接合部材と、を備え、
    前記半導体素子の基板は、半導体を母材とし、
    前記半導体素子の基板の母材はシリコンであり、
    前記半導体素子の基板の厚さは50μm以上500μm以下であり、
    前記実装部材は、繊維強化樹脂、銅、鉄入り銅、アルミニウム、アルミニウム合金のうちのいずれか1つを母材とする基体を有する配線基板であって、
    前記接合部材は、金属粒子の焼結体であって、多孔質である半導体装置。
  2. 前記実装部材の基体の母材は、ガラスエポキシである請求項1に記載の半導体装置。
  3. 基板と、前記基板の上面側に設けられた素子構造と、を有する半導体素子と、
    前記半導体素子が実装される実装部材と、
    前記半導体素子の基板の下面側と前記実装部材を接合する接合部材と、を備え、
    前記半導体素子の基板は、半導体を母材とし、
    前記半導体素子の基板の母材はシリコンであり、
    前記半導体素子の基板の厚さは50μm以上500μm以下であり、
    前記実装部材は、銅、鉄入り銅、鉄のうちのいずれか1つを母材とするリードフレームを有し、
    前記接合部材は、金属粒子の焼結体であって、多孔質である半導体装置。
  4. 前記半導体素子の基板の母材と、前記実装部材の基体又はリードフレームの母材と、の熱膨張率の差は、10ppm/℃以上である請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記金属粒子は、銀又は銀合金である請求項1乃至のいずれか一項に記載の半導体装置。
JP2013178847A 2012-08-30 2013-08-30 半導体装置 Active JP6368924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013178847A JP6368924B2 (ja) 2012-08-30 2013-08-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012189764 2012-08-30
JP2012189764 2012-08-30
JP2013178847A JP6368924B2 (ja) 2012-08-30 2013-08-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2014063995A JP2014063995A (ja) 2014-04-10
JP6368924B2 true JP6368924B2 (ja) 2018-08-08

Family

ID=50618908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013178847A Active JP6368924B2 (ja) 2012-08-30 2013-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JP6368924B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210562B2 (ja) * 2014-09-30 2017-10-11 ニホンハンダ株式会社 発光ダイオード装置の製造方法
JP6484983B2 (ja) * 2014-09-30 2019-03-20 日亜化学工業株式会社 発光装置およびその製造方法
JP2017038031A (ja) * 2015-08-14 2017-02-16 シチズン電子株式会社 発光装置及びその製造方法
JP2017041479A (ja) 2015-08-18 2017-02-23 セイコーエプソン株式会社 接合体、電子装置、プロジェクターおよび接合体の製造方法
JP6759783B2 (ja) * 2016-07-12 2020-09-23 日亜化学工業株式会社 光反射膜及び発光素子
JP6888401B2 (ja) 2017-04-28 2021-06-16 日亜化学工業株式会社 金属粉焼結ペースト及びその製造方法、ならびに導電性材料の製造方法
JP6887321B2 (ja) * 2017-06-14 2021-06-16 スタンレー電気株式会社 発光装置、および、その製造方法
DE112018003868T5 (de) 2017-08-23 2020-04-16 Ngk Insulators, Ltd. Transparentes Einkapselungselement und optische Komponente
KR102654494B1 (ko) * 2018-09-03 2024-04-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4304984B2 (ja) * 2003-01-07 2009-07-29 日亜化学工業株式会社 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
CN101911219B (zh) * 2008-01-17 2015-12-16 日亚化学工业株式会社 导电性材料及其制造方法、电子设备、发光装置及其制造方法
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5417861B2 (ja) * 2009-01-23 2014-02-19 日亜化学工業株式会社 導電性材料、その製造方法、導電性材料を含む電子機器、発光装置
JP5673536B2 (ja) * 2009-07-21 2015-02-18 日亜化学工業株式会社 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、および発光装置
JP2011198992A (ja) * 2010-03-19 2011-10-06 Hitachi Cable Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP2014063995A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
JP6368924B2 (ja) 半導体装置
KR102205837B1 (ko) 발광 장치
JP7054025B2 (ja) 発光装置
CN107425107B (zh) 发光装置
KR102390293B1 (ko) 발광 장치 및 그 제조 방법
TWI661580B (zh) 發光裝置
KR102491241B1 (ko) 발광 장치
JP6291713B2 (ja) 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6048001B2 (ja) 発光装置
JP2010199547A (ja) 発光装置及びその製造方法
JP6432639B2 (ja) 発光装置
JP2016122693A (ja) 発光装置
JP6387677B2 (ja) 発光装置及びその製造方法
JP6669197B2 (ja) 発光装置及びその製造方法
JP2018129434A (ja) 発光装置
JP6760324B2 (ja) 発光装置
JP6521032B2 (ja) 光半導体装置及びその製造方法
JP6326830B2 (ja) 発光装置及びそれを備える照明装置
JP5515693B2 (ja) 発光装置
US20160091180A1 (en) Light emitting device, light emitting module, and method for manufacturing light emitting device
JP2016184653A (ja) 発光素子収納用パッケージおよび発光装置
JP2018191015A (ja) 発光装置の製造方法
JP2017224867A (ja) 発光装置及びその製造方法
JP6888650B2 (ja) 発光装置
JP6544410B2 (ja) 発光素子実装用基体及びそれを備える発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170614

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180613

R150 Certificate of patent or registration of utility model

Ref document number: 6368924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250