JP6365593B2 - 電圧変換回路及びその制御方法 - Google Patents

Description

本発明は、直流電圧を変換する電圧変換回路及びその制御方法に関する。

直流電圧を昇降圧するスイッチング型の電圧変換回路が知られている。電源電圧をより高い電圧に昇圧するために、複数の昇圧チョッパを直列に接続して出力電圧を高める構成が提案されている。すなわち、昇圧比が高い場合、昇圧チョッパを複数段繋いで昇圧を行うことによって１段で昇圧するよりも回路損失を低減できることが示されている。（特許文献１）

また、二つの入力端子間に互いに直列に接続された第１のスイッチ素子と第１のインダクタと第１のコンデンサと、第１のコンデンサと閉回路を構成するよう接続された第２のスイッチ素子と電流循環用素子と、電流循環用素子と閉回路を構成するよう接続された第２のインダクタと第２のコンデンサと、第１のスイッチ素子と第１のインダクタとが接続される点と、第２のスイッチ素子と第２のインダクタと電流循環用素子とが接続される点との間に接続された第３のコンデンサと、を備え、第３のコンデンサは第１のスイッチ素子がオンのときに充電され、第１のスイッチ素子のオフの期間に第１のスイッチ素子の両端に印加される電圧は二つの入力端子の間の電圧と第３のコンデンサの充電電圧との差の電圧である降圧形コンバータが開示されている。（特許文献２）

特開２０１１−２１１７６９号公報 特開２００９−２７３２３６号公報

ところで、スイッチング損失は、スイッチ素子を流れる電流を遮断したり、スイッチ素子を接続したりする瞬間にスイッチ素子に発生する電気的な損失である。スイッチ素子がオフ状態のときの素子の端子電圧が高いほど、またオン状態のときの素子に流れる電流が大きいほど、スイッチング損失は大きくなる。

一方、電圧変換回路の小型化が望まれており、そのためにはスイッチ素子のスイッチング周期を高周波化することが必要である。スイッチング周期の高周波化に伴ってスイッチング回数が増加するため、高周波化に伴うスイッチ素子におけるスイッチング損失を低減する必要がある。

また、特許文献２の技術では、第３のコンデンサを第１のスイッチ素子に繋ぐことで第１のスイッチ素子が遮断状態であるときに受け持つ電圧を電源と第３のコンデンサとの差電圧となるようにして第１のスイッチ素子での損失を低減している。しかしながら、第３のコンデンサは、スイッチング制御中に電圧が変動しない程度に大容量である必要があり、回路のサイズが大型化してしまい、製造コストも増大する点で不利である。また、第１のスイッチ素子以外の損失は低減することができない。さらに、電源の電圧が第１のコンデンサの電圧の２倍を超えるような状態では第１のリアクトルの電流が増え続けると考えられ、出力電圧や各コンデンサの端子電圧の関係に制約を設ける必要がある。

本発明の１つの態様は、それぞれダイオードを有する第１の上アーム及び第１の下アームを備え、前記第１の上アーム及び前記第１の下アームの少なくとも一方は当該ダイオードに並列に接続されたスイッチ素子を有する第１のチョッパ回路と、それぞれダイオードを有する第２の上アーム及び第２の下アームを備え、前記第２の上アーム及び前記第２の下アームの少なくとも一方は当該ダイオードに並列に接続されたスイッチ素子を有する第２のチョッパ回路と、が接続された電力変換回路であって、前記第１の上アームの第１端は前記第１の下アーム及び前記第２の下アームの第１端に接続され、前記第１の上アームの第２端はコンデンサの第１端に接続され、前記第１の下アームの第２端は前記コンデンサの第２端に接続され、前記第２の下アームの第２端は第１のリアクトルの第１端に接続され、前記第１のリアクトルの第２端は前記第１の下アームの第２端に接続され、前記第１の下アームの第１端と第２端の少なくとも一方に第２のリアクトルが接続され、前記第１の上アームの第２端と前記第２の下アームの第２端の少なくとも一方に前記第２の上アームが接続された構成を有する電力変換回路である。

ここで、前記第１の下アームの第１端と第２端との間に前記第２のリアクトルを介して電源要素又は負荷が接続され、前記第１の上アームの第２端と前記第２の下アームの第２端との間に前記第２の上アームを介して電源要素又は負荷が接続された状態で使用されることが好適である。

また、前記第１のリアクトルを流れる電流が前記コンデンサを介さずに流れる状態を含むように前記第１のチョッパ回路及び前記第２のチョッパ回路に含まれるスイッチ素子を制御することを電力変換回路の制御方法とすることが好適である。

本発明によれば、電力変換回路においてスイッチング損失を低減し、スイッチ素子に対する要求耐圧を低下させることができる。

本発明の実施の形態における電力変換回路の基本構成を示す図である。 本発明の実施の形態における電力変換回路のスイッチング状態を説明する図である。 本発明の実施の形態における電力変換回路の各状態間の遷移でのスイッチング損失を説明する図である。 本発明の実施の形態におけるスイッチング損失の低減を説明する図である。 本発明の実施の形態におけるスイッチング損失及び要求耐圧の低減を説明する図である。 本発明の実施の形態におけるデューティ比の合計が１以上の高昇圧制御を説明する図である。 本発明の実施の形態におけるデューティ比の合計が１以上の高昇圧制御を示すタイミングチャートである。 本発明の実施の形態におけるデューティ比の合計が１未満の低昇圧制御を説明する図である。 本発明の実施の形態におけるデューティ比の合計が１未満の低昇圧制御を示すタイミングチャートである。 本発明の実施の形態におけるデューティ比の合計が１未満の低昇圧制御の別例を説明する図である。 本発明の実施の形態におけるデューティ比の合計が１未満の低昇圧制御の別例を示すタイミングチャートである。 本発明の実施の形態における電力変換回路の他の制御方法を示す図である。 本発明の実施の形態における電力変換回路の他の制御方法を示す図である。 本発明の実施の形態における電力変換回路の他の制御方法を示す図である。 本発明の実施の形態における電力変換回路の変形例を示す図である。 本発明の実施の形態における電力変換回路の変形例を示す図である。 本発明の実施の形態における電力変換回路の変形例を示す図である。 本発明の実施の形態における電力変換回路の変形例を示す図である。 本発明の実施の形態における電力変換回路の変形例を示す図である。

本発明の実施の形態における電力変換回路１００は、図１に示すように、４つのスイッチ素子Ｓ１〜Ｓ４、４つのダイオードＤ１〜Ｄ４、２つのリアクトルＬｂ，Ｌｍ及びコンデンサＣ１を含んで構成される。

リアクトルＬｂの一端は端子ＩＮ_Ｈに接続され、他端はスイッチ素子Ｓ１の一端に接続される。スイッチ素子Ｓ１の他端は端子ＩＮ_Ｌに接続される。リアクトルＬｂとスイッチ素子Ｓ１の接続点はスイッチ素子Ｓ２の一端及びスイッチ素子Ｓ３の一端に接続される。スイッチ素子Ｓ２の他端はコンデンサＣ１の一端及び端子ＯＵＴ_Ｈに接続される。コンデンサＣ１の他端は端子ＩＮ_Ｌに接続される。また、スイッチ素子Ｓ３の他端は、リアクトルＬｍの一端及びスイッチ素子Ｓ４の一端に接続される。リアクトルＬｍの他端は端子ＩＮ_Ｌに接続される。スイッチ素子Ｓ４の他端は端子ＯＵＴ_Ｌに接続される。

スイッチ素子Ｓ１〜Ｓ４は、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ）や絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等とすることができる。スイッチ素子Ｓ１〜Ｓ４には、図１に示すように、それぞれバイパスダイオードＤ１〜Ｄ４が並列に接続される。

電力変換回路１００において、端子ＩＮ_Ｈ及びＩＮ_Ｌは電源１０に接続される。また、端子ＯＵＴ_Ｈ及びＯＵＴ_Ｌは負荷１０２等に接続される。電力変換回路１００では、電源１０の電源電圧Ｖ１を昇圧して端子ＯＵＴ_Ｈ及びＯＵＴ_Ｌから出力電圧Ｖ３として負荷１０２に出力する。すなわち、電源電圧Ｖ１、コンデンサＣ１の端子電圧Ｖ２、出力電圧Ｖ３は、Ｖ１≦Ｖ２≦Ｖ３の関係を示す。また、電力変換回路１００は、端子ＯＵＴ_Ｈ及びＯＵＴ_Ｌに印加された入力電圧Ｖ３を電源電圧Ｖ１に降圧して端子ＩＮ_Ｈ及びＩＮ_Ｌに出力電圧Ｖ１として出力することもできる。例えば、負荷１０２がモータ・ジェネレータである場合、負荷１０２から電源１０へ電力を回生させることができる。

電力変換回路１００において、スイッチ素子Ｓ１は、電力変換回路１００の１段目の昇圧チョッパにおける下アームのスイッチ素子に相当する。スイッチ素子Ｓ２は、電力変換回路１００の１段目の昇圧チョッパにおける上アームのスイッチ素子に相当する。スイッチ素子Ｓ３は、電力変換回路１００の２段目の昇圧チョッパにおける下アームのスイッチ素子に相当する。スイッチ素子Ｓ４は、電力変換回路１００の２段目の昇圧チョッパにおける上アームのスイッチ素子に相当する。

ここで、上アームとは、出力の高圧側および低圧側をそれぞれ始点および終点とする経路のうち、電源とリアクトルとを含む経路に含まれるスイッチング素子を意味する。また、下アームとは、電源の正極側および負極側をそれぞれ始点および終点とする経路のうち、リアクトルを含み、出力を含まない経路に含まれるスイッチング素子を意味する。すなわち、上アームを導通状態にしている期間は、リアクトル電流が電源および負荷の両方を流れるため電源と負荷とで電力授受があり、電源と負荷の差電圧に比例してリアクトル電流が減少する。また、下アームを導通状態にしている期間は、電源と出力とで電力授受がなく、電源電圧に比例してリアクトル電流が増加する。昇圧チョッパは、これら上アームおよび下アームを導通状態にする期間の比率を制御し、電源から負荷へ伝送する電流を制御する。

電力変換回路１００が取り得るスイッチング状態について説明する。スイッチ素子Ｓ１〜Ｓ４のそれぞれについてオン状態とオフ状態があり、図２に示すように、４種類の状態が存在する。

すなわち、第１の状態は、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオン状態であり、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオフ状態である（図中：Ｕｐ−Ｕｐ）。第２の状態は、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態であり、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態である（図中：Ｕｐ−Ｌｏｗ）。第３の状態は、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオン状態であり、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオフ状態である（図中：Ｌｏｗ−Ｕｐ）。第４の状態は、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態であり、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態である（図中：Ｌｏｗ−Ｎｅｕｔｒａｌ）。

ここで、電力変換回路１００では、２段目の昇圧チョッパの下アームが１段目の昇圧チョッパの上アームと一体となっていることから、従来の電力変換回路のように１段目と２段目の昇圧チョッパの下アームを同時にオン状態とするとスイッチ素子Ｓ１及びスイッチ素子Ｓ２を同時にオン状態とすることになり、コンデンサＣ１の両端子が短絡されてしまう。したがって、電力変換回路１００では、Ｌｏｗ−Ｌｏｗの状態は禁止であり、代わりにＬｏｗ−Ｎｅｕｔｒａｌの状態で使用される。このＬｏｗ−Ｎｅｕｔｒａｌの状態は電力変換回路１００に特有の状態であり、この状態を活用する新たな制御方法により、高い昇圧比に対応でき、スイッチング損失や要求耐圧を低減することができる。

まず、図２に示した４つの状態を切り替える際にスイッチ素子Ｓ１〜Ｓ４の各々に生ずるスイッチング損失について示す。図３は、４つの状態の間を切り替えた際のスイッチング損失を示す図である。

図３において、矢印はそれぞれ２つの状態の間を切り替えることを示し、各矢印に沿って記載した数式はその矢印で示される状態遷移において生ずるスイッチ素子Ｓ１〜Ｓ４におけるスイッチング損失を示す。図３において、リアクトルＬｍを流れる電流をＩＬｍ、リアクトルＬｂを流れる電流をＩＬｂと示す。また、＠Ｓ１、＠Ｓ２、＠Ｓ３、＠Ｓ４は、それぞれスイッチ素子Ｓ１〜Ｓ４の各々におけるスイッチング損失を示す。図において、α×β＠γの表記は、αが遮断又は導通電流を示し、βが印加電圧を示し、γが損失を発生させるスイッチを意味する。

例えば、ＩＬｍ×（Ｖ３−Ｖ２）＠Ｓ３とは、リアクトルＬｍを流れる電流ＩＬｍがスイッチ素子Ｓ３の遮断又は導通電流であり、その時にスイッチ素子Ｓ３には電圧（Ｖ３−Ｖ２）が印加されており、スイッチングを行うことによりスイッチ素子Ｓ３にＩＬｍ及び（Ｖ３−Ｖ２）に応じた電力損失が発生することを意味する。

例えば、Ｕｐ−Ｕｐの状態からＬｏｗ−Ｕｐの状態に遷移する場合には、ＩＬｂ×Ｖ２＠Ｓ１のスイッチング損失が生ずる。これは、スイッチ素子Ｓ１において、スイッチ素子Ｓ１をオン状態にしたときにリアクトルＬｂに流れる電流ＩＬｂと、スイッチ素子Ｓ１がオフ状態であるときに受け持つ電圧Ｖ２との積が大きいほど、大きなスイッチング損失が生ずることを示す。数式の値が負になる場合は、スイッチング損失でなく、並列に接続されているダイオードのリカバリー損失を示す。

このような状態遷移において、スイッチ素子Ｓ１及びスイッチ素子Ｓ２のスイッチング損失を低減することができる。すなわち、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態であり、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態である場合、スイッチ素子Ｓ２を流れる電流が低減する。すなわち、図４（ａ）の破線円箇所に示すように、スイッチ素子Ｓ２においてリアクトルＬｂとリアクトルＬｍを流れる電流が打ち消し合うような状態となり電流値が小さくなる。また、１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態であり、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態である場合、スイッチ素子Ｓ１を流れる電流が低減する。すなわち、図４（ｂ）の破線円箇所に示すように、スイッチ素子Ｓ１においてリアクトルＬｂとリアクトルＬｍを流れる電流が打ち消し合うような状態となり電流値が小さくなる。したがって、従来の電力変換回路に比べてスイッチ素子Ｓ１及びＳ２を遮断する際の遮断電流が低減され、スイッチング損失を低減することができる。このことを積極的に活用するためには、１段目の昇圧チョッパによる電力制御のためにスイッチ素子Ｓ１及びＳ２をスイッチングする必要がある場合には上記２つの状態（Ｕｐ−Ｌｏｗ状態及びＬｏｗ−Ｎｅｕｔｒａｌ状態）の切り替えにて行うことが好適である。

また、スイッチ素子Ｓ３及びスイッチ素子Ｓ４のスイッチング損失を低減することができる。１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオン状態であり、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオフ状態である場合、スイッチ素子Ｓ４には電圧Ｖ３ではなく、電圧Ｖ３とコンデンサＣ１の端子電圧Ｖ２の差の電圧（Ｖ３−Ｖ２）だけが印加される。したがって、この状態から１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態、かつ１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態とするときには、スイッチ素子Ｓ４の遮断電圧は電圧Ｖ３ではなく、電圧（Ｖ３−Ｖ２）に低減されており、スイッチング損失及びサージが低減される。

しかしながら、スイッチ素子Ｓ３を遮断電圧Ｖ３でスイッチングすると、スイッチ素子Ｓ３でのスイッチング損失やサージを低減することができない。そこで、図５に示すように、状態遷移の際に１段目の昇圧チョッパの下アームであるスイッチ素子Ｓ１と２段目の昇圧チョッパの下アームであるスイッチ素子Ｓ３がオン状態であり、１段目の昇圧チョッパの上アームであるスイッチ素子Ｓ２と２段目の昇圧チョッパの上アームであるスイッチ素子Ｓ４がオフ状態であるＬｏｗ−Ｎｅｕｔｒａｌ状態を介することが好適である。これによって、スイッチ素子Ｓ３をスイッチングする際には、スイッチ素子Ｓ３の遮断電圧は電圧（Ｖ３−Ｖ２）に低減されるため、スイッチング損失やサージをより低減することができる。また、スイッチ素子Ｓ３及びＳ４に要求される耐圧も電圧Ｖ３の２倍程度から電圧（Ｖ３−Ｖ２）の２倍程度まで低減することができる。

なお、Ｕｐ−Ｌｏｗ状態とＵｐ−Ｕｐ状態との切り替え時にはＬｏｗ−Ｎｅｕｔｒａｌ状態を介してもスイッチ素子Ｓ３の遮断電圧を低減できない。したがって、Ｕｐ−Ｌｏｗ状態とＵｐ−Ｕｐ状態との切り替え時を含まないように電力変換回路１００を制御することが好適である。

以下、デューティ比に応じた電力変換回路１００の制御方法について具体的に説明する。まず、図６及び図７を参照して、デューティ比の合計が１以上の高昇圧制御において、素子への要求耐圧及びスイッチング損失を低減する方法について説明する。

１段目及び２段目の昇圧チョッパにおけるデューティ比が共に１を超える場合、各段における上アームのスイッチ素子Ｓ２及びスイッチ素子Ｓ４がオン状態になっている期間が短いので、スイッチ素子Ｓ２及びスイッチ素子Ｓ４がオン状態になるタイミングをずらせばＵｐ−Ｕｐ状態は不要になる。したがって、Ｕｐ−Ｌｏｗ状態、Ｌｏｗ−Ｕｐ状態及びＬｏｗ−Ｎｅｕｔｒａｌ状態の３状態を切り替えることで電力変換回路１００を制御する。ここで、Ｕｐ−Ｌｏｗ状態とＬｏｗ−Ｕｐ状態とを直接切り替えると、スイッチ素子Ｓ４の遮断電圧が電圧Ｖ３となりスイッチ素子Ｓ４への要求耐圧が高くなるのでＬｏｗ−Ｎｅｕｔｒａｌ状態を介して切り替えを行う。

図７は、本実施の形態における電力変換回路１００の制御方法におけるタイミングチャートを示す。本実施の形態においては、従来技術と同様に、三角波キャリアとデューティ値を用いて制御信号ＳＤ１，ＳＤ２を生成し、制御信号ＳＤ１，ＳＤ２によりスイッチ素子Ｓ１〜Ｓ４のスイッチングを制御する。通常の昇圧チョッパと同様に１段目のデューティ比から、デューティ値Ｄ１＝（Ｖ２−Ｖ１）／Ｖ２とする。一方、１段目の昇圧チョッパのスイッチ素子Ｓ２がオン状態（Ｕｐ）の期間、すなわち１−（Ｖ２−Ｖ１）／Ｖ２＝Ｖ１／Ｖ２は２段目の昇圧チョッパのスイッチ素子Ｓ３がオン状態（Ｌｏｗ）である。残りの期間については、２段目の昇圧チョッパはＮｅｕｔｒａｌ状態かＵｐ状態のいずれかとなるが、その比率を調整する自由度がある。２段目においてスイッチ素子Ｓ４がオン状態（Ｕｐ）の期間及びスイッチ素子Ｓ３がオン状態（Ｌｏｗ）の期間の比率は、（Ｖ２／Ｖ３）：（Ｖ３−Ｖ２）／Ｖ３＝Ｖ２：（Ｖ３−Ｖ２）である必要がある。したがって、スイッチ素子Ｓ４がオン状態（Ｕｐ）の期間とするデューティ値Ｄ２＝（Ｖ１／Ｖ２）×Ｖ２／（Ｖ３−Ｖ２）＝Ｖ１／（Ｖ３−Ｖ２）である。これらのデューティ値Ｄ１，Ｄ２に基づいて制御信号ＳＤ１，ＳＤ２を生成し、図７に示したゲートロジックにてスイッチ素子Ｓ１〜Ｓ４のスイッチングを制御する。

なお、Ｕｐ−Ｌｏｗ状態とＬｏｗ−Ｕｐ状態とを直接切り替えず、Ｌｏｗ−Ｎｅｕｔｒａｌ状態を介してＵｐ−Ｌｏｗ状態とＬｏｗ−Ｕｐ状態とを切り替えることによってスイッチング損失の発生回数は従来と変わらないが、１回のスイッチング当たりの損失が低減されているため全体としてスイッチング損失を低減することができる。このようにして、デューティ比の和が１を超える場合にスイッチング損失と要求耐圧を低減することができる。

次に、図８及び図９を参照して、デューティ比の合計が１未満の低昇圧制御において、素子への要求耐圧を低減する方法について説明する。

１段目及び２段目の昇圧チョッパにおけるデューティ比の合計が１未満である場合、各段における上アームのスイッチ素子Ｓ２及びスイッチ素子Ｓ４がオン状態になっている期間（Ｕｐ期間）が長いので、スイッチ素子Ｓ２及びスイッチ素子Ｓ４がオン状態になるタイミングをどのようにずらしてもＵｐ−Ｕｐ状態が必要となる。したがって、Ｕｐ−Ｕｐ状態、Ｌｏｗ−Ｕｐ状態、Ｌｏｗ−Ｎｅｕｔｒａｌ状態、Ｕｐ−Ｌｏｗ状態の４状態を順次に切り替えることで電力変換回路１００を制御する。ここで、Ｕｐ−Ｌｏｗ状態とＬｏｗ−Ｕｐ状態とを直接切り替えたり、Ｕｐ−Ｕｐ状態とＵｐ−Ｌｏｗ状態とを直接切り替えたりすると、スイッチ素子Ｓ３，Ｓ４の遮断電圧が電圧Ｖ３となりスイッチ素子Ｓ３，Ｓ４への要求耐圧が高くなるのでＬｏｗ−Ｎｅｕｔｒａｌ状態を介して切り替えを行う。

図９は、本実施の形態における電力変換回路１００の制御方法におけるタイミングチャートを示す。上記の４つの状態を遷移する際にＬｏｗ−Ｎｅｕｔｒａｌ状態は僅かな期間だけ経由すればよく、Ｌｏｗ−Ｎｅｕｔｒａｌ状態を除く３つの状態の比率を考えることでデューティ比を設定する。まず、通常の昇圧チョッパと同様に２段目のデューティ値Ｄ２＝１−（Ｖ３−Ｖ２）／Ｖ３＝Ｖ２／Ｖ３に設定する。次に、２段目の昇圧チョッパのスイッチ素子Ｓ３がオン状態のとき、１段目の昇圧チョッパではスイッチ素子Ｓ２がオン状態で確定しているので、１−Ｄ２＝（Ｖ３−Ｖ２）／Ｖ３の期間はスイッチ素子Ｓ２がオン状態である。残りの期間、すなわち２段目の昇圧チョッパのスイッチ素子Ｓ４がオン状態となる期間においては１段目の昇圧チョッパはスイッチ素子Ｓ１又はスイッチ素子Ｓ２のいずれもがオン状態となることができ、その比率を調整する自由度がある。そこで、１周期のうちスイッチ素子Ｓ２がオン状態となる期間は合計でＶ１／Ｖ２であればよいから、デューティ値Ｄ１＝Ｖ１／Ｖ２−（Ｖ３−Ｖ２）／Ｖ３を用いてスイッチ素子Ｓ２がオン状態となる期間を設定すればよい。最後に、Ｌｏｗ−Ｎｅｕｔｒａｌ状態を挿入するためにデューティ値Ｄ２’＝Ｄ２−αを利用する。例えば、αは、Ｄ２の０．０５倍程度の値とすればよい。これらのデューティ値Ｄ１，Ｄ２，Ｄ２’に基づいて制御信号ＳＤ１，ＳＤ２，ＳＤ２’を生成し、図９に示したゲートロジックにてスイッチ素子Ｓ１〜Ｓ４のスイッチングを制御する。

本制御方法によれば、スイッチング回数は６回に増えているが、そのうち４回は電流又は電圧が低減されており、全体としてのスイッチング損失を従来に比べて低減することができる。また、スイッチングの際にスイッチ素子Ｓ３及びＳ４に電圧Ｖ３が印加された状態を避けることができ、スイッチ素子Ｓ３及びＳ４に対する要求耐圧を低減することができる。

なお、２段目の昇圧チョッパにおける要求耐圧が高くてもよい場合には、必ずしもスイッチ素子Ｓ３及びＳ４での遮断電圧を低減させる必要がない。すなわち、スイッチ素子Ｓ３及びＳ４に電圧Ｖ３が印加された状態でのスイッチングを回避する必要はなく、スイッチング損失が最小となるような制御とすることが好適である。図１０及び図１１を参照して、デューティ比の合計が１未満である場合にスイッチング損失を低減させる制御方法について説明する。

デューティ比の合計が１未満である場合、スイッチ素子Ｓ２及びスイッチ素子Ｓ４がオン状態になるタイミングをどのようにずらしてもＵｐ−Ｕｐ状態が必要となる。したがって、図１０に示すように、Ｕｐ−Ｕｐ状態→Ｕｐ−Ｌｏｗ状態→Ｌｏｗ−Ｎｅｕｔｒａｌ状態→Ｌｏｗ−Ｕｐ状態→Ｕｐ−Ｕｐ状態・・・のように４状態をローテーションさせて切り替えることで電力変換回路１００を制御する。

図１１は、本実施の形態における電力変換回路１００の制御方法におけるタイミングチャートを示す。この場合、図９と同様のデューティ比及びゲートロジックでよいが、４つの状態をローテーションさせるためにキャリア波形を三角波からノコギリ波に変更する。

本制御方法によれば、Ｕｐ−Ｕｐ状態からＵｐ−Ｌｏｗ状態への遷移が直接行われる。従来の電力変換回路とスイッチング回数は同等であるが、そのうち２回についてはスイッチング損失が低減されており、全体としてもスイッチング損失は低減される。一方、Ｕｐ−Ｕｐ状態からＵｐ−Ｌｏｗ状態への遷移の際にはスイッチ素子Ｓ３及びＳ４に電圧Ｖ３が印加された状態でスイッチングが行われる。したがって、スイッチ素子Ｓ３及びＳ４に対する要求耐圧を低減に対する効果は小さい。ただし、キャリア波であるノコギリ波の極性を適宜選択すれば（力行の場合には、図１１に示すように時間と共に減少するノコギリ波とする。回生の場合には、時間と共に増加するノコギリ波とする。）、電圧Ｖ３でスイッチングするときの電流ＩＬｍを低減できるためサージを抑制することができる。したがって、この点において要求耐圧を低減させるために有利である。

なお、電力変換回路１００は、他の動作状態で使用することもできる。例えば、図１２に示すように、１段目の昇圧チョッパを止めて、２段目の昇圧チョッパにおける上アームのスイッチ素子Ｓ４をオン状態及び下アームのスイッチ素子Ｓ３をオフ状態に維持して使用することができる。また、図１３に示すように、１段目の昇圧チョッパを昇圧状態とし、２段目の昇圧チョッパにおける上アームのスイッチ素子Ｓ４をオン状態及び下アームのスイッチ素子Ｓ３をオフ状態に維持して使用することができる。また、図１４に示すように、１段目及び２段目の昇圧チョッパにおける上アームのスイッチ素子Ｓ２及びＳ４をオン状態、下アームのスイッチ素子Ｓ１及びＳ３をオフ状態に維持して使用することもできる。

これは、出力電圧と入力電圧とが等しいとき、上アームのスイッチング素子をオン状態に維持することで昇圧することなく電力を伝送する制御方法である。昇圧チョッパにおいてスイッチングを行わないためにスイッチング損失がなく、リアクトルに流れる電流も直流になるためにリアクトルＬｂ，Ｌｍにおける鉄損も抑制することができる。

また、電力変換回路１００において電力供給の向きを限定することによりスイッチ素子Ｓ１〜Ｓ４のいずれかを省略した構成とすることもできる。第１例として、リアクトル電流ＩＬｂ≧ＩＬｍ≧０の電流条件が満たされる場合（力行）、１段目及び２段目の上アームではダイオードのみに電流が流れるので、図１５（ａ）のように、スイッチ素子Ｓ２及びＳ４を省略することができる。第２例として、リアクトル電流ＩＬｂ≦０，ＩＬｍ≧０の電流条件が満たされる場合、１段目の下アーム及び２段目の上アームではダイオードのみに電流が流れるので、図１５（ｂ）のように、スイッチ素子Ｓ１及びＳ４を省略することができる。第３例として、リアクトル電流ＩＬｂ≧０，ＩＬｍ≦０の電流条件が満たされる場合、１段目の上アーム及び２段目の下アームではダイオードのみに電流が流れるので、図１５（ｃ）のように、スイッチ素子Ｓ２及びＳ３を省略することができる。第４例として、リアクトル電流０≧ＩＬｍ≧ＩＬｂの電流条件が満たされる場合、１段目の下アーム及び２段目の下アームではダイオードのみに電流が流れるので、図１５（ｄ）のように、スイッチ素子Ｓ１及びＳ３を省略することができる。

すなわち、電力変換回路１００は、使用条件に応じて、１段目の昇圧チョッパの上アーム又は下アームの少なくとも一方がスイッチ素子を含み、２段目の昇圧チョッパの上アーム又は下アームの少なくとも一方がスイッチ素子を含めばよい。なお、上記第１例〜第４例の２つの条件を網羅しようとする場合には４つのスイッチ素子Ｓ１〜Ｓ４のうち、その２つの条件で共通して省略可能としているスイッチ素子を省略することができる。

また、図１６に示すように、電力変換回路１００の構成を上下反転させると共にダイオードＤ１〜Ｄ４の向きも反転させた構成としてもよい。また、図１７に示すように、電力変換回路１００に含まれる電源１０とリアクトルＬｂを入れ替えたり、図１８に示すように、負荷１０２とスイッチ素子Ｓ４とを入れ替えたりしてもよい。さらに、図１９に示すように、リアクトルＬｂを分割して、電源１０の両側に配置した構成としてもよい。

本実施の形態における電力変換回路及びその制御方法によれば、スイッチ素子において生ずるスイッチング損失を低減することができる。これによって、単位時間当たりのスイッチング回数、すなわちスイッチング周波数を高めることができる。これに伴って、電力変換回路に含まれるリアクトルやコンデンサを小容量化することができ、回路全体を小型化することができる。

また、スイッチ素子に要求される耐圧性が低減されるため、より安価な素子や性能は良いが耐圧が低いために使用できなかった素子を使用することが可能となる。これに伴って、電力変換回路を安価に高性能化することができる。

Ｃ１ コンデンサ、Ｄ１-Ｄ４ ダイオード、Ｌｂ，Ｌｍ リアクトル、Ｓ１-Ｓ４ スイッチ素子、１０ 電源、１００ 電力変換回路、１０２ 負荷。

Claims (3)

1. それぞれダイオードを有する第１の上アーム及び第１の下アームを備え、前記第１の上アーム及び前記第１の下アームの少なくとも一方は当該ダイオードに並列に接続されたスイッチ素子を有する第１のチョッパ回路と、
   それぞれダイオードを有する第２の上アーム及び第２の下アームを備え、前記第２の上アーム及び前記第２の下アームの少なくとも一方は当該ダイオードに並列に接続されたスイッチ素子を有する第２のチョッパ回路と、
   が接続された電力変換回路であって、
   前記第１の上アームの第１端は前記第１の下アーム及び前記第２の下アームの第１端に接続され、前記第１の上アームの第２端はコンデンサの第１端に接続され、前記第１の下アームの第２端は前記コンデンサの第２端に接続され、前記第２の下アームの第２端は第１のリアクトルの第１端に接続され、前記第１のリアクトルの第２端は前記第１の下アームの第２端に接続され、
   前記第１の下アームの第１端と第２端の少なくとも一方に第２のリアクトルが接続され、前記第１の上アームの第２端と前記第２の下アームの第２端の少なくとも一方に前記第２の上アームが接続された構成を有する電力変換回路。
2. 請求項１に記載の電力変換回路であって、
   前記第１の下アームの第１端と第２端との間に前記第２のリアクトルを介して電源要素又は負荷が接続され、前記第１の上アームの第２端と前記第２の下アームの第２端との間に前記第２の上アームを介して電源要素又は負荷が接続された状態で使用されることを特徴とする電力変換回路。
3. 請求項１又は２に記載の電力変換回路の制御方法であって、
   前記第１のリアクトルを流れる電流が前記コンデンサを介さずに流れる状態を含むように前記第１のチョッパ回路及び前記第２のチョッパ回路に含まれるスイッチ素子を制御することを特徴とする電力変換回路の制御方法。
   

Images