JP5820978B2 - 電力変換回路 - Google Patents

Description

本発明は、電圧を変換する電力変換回路に関し、特に、双方向に電力を伝送するものに関する。

近年、負荷を蓄電池に接続して利用するケースが増えてきている。例えば、負荷や系統（商用電源を供給するライン）を蓄電池に接続させるケースや、ＨＥＶ、ＰＨＥＶ、ＥＶで使用される蓄電池を、電動モータに接続させるケースが増えてきている。

また蓄電池と負荷側における電圧の違いに対応するため、これらの間には、電圧を変換するコンバータ（電力変換回路）が設けられる。このようなコンバータの一例として、特許文献１には、昇降圧チョッパ回路を用いた昇降圧チョッパ装置が開示されている。

この昇降圧チョッパ装置によれば、低電圧側から高電圧側へ電力を伝送するときは昇圧がなされ、高電圧側から低電圧側へ電力を伝送するときは降圧がなされる。これにより、双方向への電力伝送が適切に行われるようになっている。なお昇降圧チョッパ回路によれば、昇圧比や降圧比は、スイッチング素子の通流率（デューティ比＝スイッチ（スイッチング素子を含む）ＯＮの時間／（スイッチＯＮの時間＋スイッチＯＦＦの時間））を通じて制御することが可能である。

特開２００７−２６７５８２号公報

ところで昇降圧チョッパ回路において、昇圧比をＲ１、降圧比をＲ２とすると、これらは次の式で表される。
Ｒ１＝１／（１−α）
Ｒ２＝α
但しαは、スイッチング素子のデューティ比を示す。また昇圧時におけるデューティ比と昇圧比の関係を表すグラフ、および降圧時におけるデューティ比と降圧比の関係を表すグラフを、図１７に示す。

上式および図１７から明らかな通り、昇圧比Ｒ１の増分とデューティ比αの増分との比（図１７に示したグラフにおける、傾きに相当する）は、デューティ比が大きくなるに連れて著しく増大する。ここで高電圧側と低電圧側との電位差が大きい場合、低電圧側から高電圧側へ電力を伝送するにあたっては、昇圧比を高くする必要がある。しかし昇圧比を高くするために、デューティ比をあまりに大きくすると、例えばデューティ比αに対する昇圧比の変動幅が大きくなるため、αのズレに対する昇圧比の変動が大きくなり、昇圧動作の制御精度の低下を招くおそれがある。

なお高い昇圧比を確保するための方策としては、例えば、トランスを用いたフライバック方式、フォワード方式、もしくはプッシュプル方式を採用することが考えられる。しかし何れの場合にも、素子耐圧などの観点から、双方向への電力伝送は容易ではない。

そこで高い昇圧比を確保するための別の方策として、昇降圧チョッパ回路に、別の昇圧チョッパ回路を直列に接続したもの（便宜的に、「多段チョッパ回路」と称する）を利用することが考えられる。これにより、複数のチョッパ回路の各々をαの小さい領域で動作させることが出来、全体として、高い昇圧比での制御において制御精度の改善をする事が出来る。

なお降圧比Ｒ２の増分とデューティ比αの増分との比については、デューティ比の大きさに関わらずほぼ一定である。そのため、上述した多段チョッパ回路を利用する場合であっても、多くの場合は一部のチョッパ回路に降圧を行わせるだけで、降圧動作の制御精度を良好に維持することが可能である。

しかし多段チョッパ回路を利用する場合、高電圧側から低電圧側への電力伝送にあたっては、不使用（本願では、降圧チョッパ回路として実質的に動作させないという意）のチョッパ回路をも電力が通ることになり、その分の無駄な電力損失が発生する。電力の伝送効率の観点から、このような電力損失は出来るだけ低減されることが望ましい。

本発明は上述した問題に鑑み、双方向回路での電力損失を低減させることが可能となる電力変換回路の提供を目的とする。

上記目的を達成するため、本発明にかかる電力変換回路は、第１端と第２端との間に、
一端とグランドラインにコイルと第１のスイッチング素子とを順に接続し、ダイオードと
コンデンサとを他端を介して直列に接続した直列回路を第１のスイッチング素子に並列に
接続して成ると共に、前記ダイオードと並列に第２のスイッチング素子を接続して第１の
スイッチング素子のみを制御して前記一端に印加される電圧を昇圧して前記他端から出力
する昇圧動作と、第２のスイッチング素子のみを制御して前記他端に印加される電圧を降
圧して前記一端から出力する降圧動作とを成すチョッパ回路を複数前記一端と前記他端と
を順に直列につないで構成し、少なくとも昇圧動作をまたは降圧動作のいずれか一方の動
作の一部をバイパスするバイパスラインを備える構成とする。

本構成によれば、第２伝送動作を行うときに、第２回路を降圧回路として実質的に動作させないことで、電力損失を低減させることが可能となる。

上述した通り、本発明に係る電力変換回路によれば、双方向回路での電力損失を低減させることが可能となる。

本発明の実施形態に係る双方向ＤＣＤＣコンバータについての、使用形態の一例に関する説明図である。 本発明の第２実施形態に係る双方向ＤＣＤＣコンバータの構成図である。 本発明の第２実施形態に係る電力伝送部の構成図である。 本発明の第２実施形態に係る各信号のタイミングチャートである。 パルス信号生成回路の構成図である。 本発明の第３実施形態に係る双方向ＤＣＤＣコンバータの構成図である。 本発明の第３実施形態に係る電力伝送部の構成図である。 本発明の第３実施形態に係る各信号のタイミングチャートである。 本発明の第４実施形態に係る電力伝送部の構成図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインが設けられる形態に関する説明図である。 バイパスラインに設けられるスイッチの形態に関する説明図である。 昇降圧チョッパ回路における、デューティ比と昇圧比または降圧比の関係を表すグラフである。

本発明の実施形態について、第１実施形態から第４実施形態の各々を例に挙げて、以下に説明する。

１．第１実施形態
まず第１実施形態について、双方向ＤＣＤＣコンバータ（以下、「コンバータ１」と略記することがある）を挙げて説明する。コンバータ１は、電圧の異なる装置等の間、すなわち低電圧側と高電圧側の間に設けられて使用される。より具体的にはコンバータ１は、端子Ｔ１（第１端）と端子Ｔ２（第２端）が設けられており、端子Ｔ１が低電圧側に接続され、端子Ｔ２が高電圧側に接続される。一例としては、図１に示すように、端子Ｔ１が蓄電池に接続され、端子Ｔ２が、系統に繋がった双方向ＡＣＤＣコンバータに接続される。

またコンバータ１は、より具体的には他の実施形態として詳細に説明するが、次のような構成となっている。コンバータ１は、端子Ｔ１と端子Ｔ２の間に複数のチョッパ回路を備えており、端子Ｔ１に入力された電力を昇圧させた上で端子Ｔ２から出力する第１伝送動作、および、端子Ｔ２に入力された電力を降圧させた上で端子Ｔ１から出力する第２伝送動作、を行う。

このように第１伝送動作や第２伝送動作がなされることにより、低電圧側と高電圧側の間で、双方向への電力伝送が適切に行われるようになっている。なおコンバータ１（後述する、主制御部１２）は、低電圧側から高電圧側へ電力を伝送すべき期間（第１伝送動作を行うべき期間）の情報、および高電圧側から低電圧側へ電力を伝送すべき期間（第２伝送動作を行うべき期間）の情報を取得するようになっている。

また前記複数のチョッパ回路は、端子Ｔ１から端子Ｔ２へ向かう方向への昇圧動作、および、端子Ｔ２から端子Ｔ１へ向かう方向への降圧動作をするよう形成された第１回路と、端子Ｔ１から端子Ｔ２へ向かう方向への昇圧動作をするよう形成された第２回路と、の各々を少なくとも一つずつ含んでいる。そして第１伝送動作を行うときは、第１回路および第２回路が、第１端から第２端へ向かう方向への前記昇圧動作を行う。また第２伝送動作を行うときは、第１回路および第２回路が第２端から第１端へ向かう方向への前記降圧動作を行い、少なくとも第２回路の一つは、第２回路のみでは実質的に降圧動作を行わない。

このような構成となっているため、コンバータ１において、第２回路が双方向で昇降圧動作するように形成されている場合は、第２伝送動作を行うときに、第２回路に実質的に降圧動作を行わせない。そのため、第２回路は降圧動作した場合の出力を出力しないので、当該回路における降圧のためのスイッチング動作等による電力損失が回避され、その結果、コンバータ１は電力損失を低減させることが可能となっている。また、第２回路が端子Ｔ１から端子Ｔ２への単方向の昇圧動作をするように構成されている場合は、第１伝送動作を行うときに、効率改善が図られる場合がある。

第２回路に実質的に降圧動作を行わせないようにする形態の例は、後述する第２から第４実施形態の説明にて明らかとなる。なお第２および第４実施形態では、降圧回路をバイパスすることで降圧回路の入出力をショートさせる形態（形式的な降圧動作（スイッチング動作等）がなされていても、ショートされているために降圧動作とはならない場合を含む）が採用されている。また第３実施形態では、降圧回路のスイッチング素子を常時オンとする形態が採用されている。

２．第２実施形態
次に本発明の第２実施形態について、以下に説明する。

［双方向ＤＣＤＣコンバータの構成等について］
図２は、コンバータ１の構成に関するブロック図である。本図に示すようにコンバータ１は、電力伝送部１１、主制御部１２、第１信号生成部１３ａ、および第２信号生成部１３ｂを備えている。また図３は、電力伝送部１１の構成図（回路図）である。

電力伝送部１１は、低電圧側に接続される端子Ｔ１と、高電圧側に接続される端子Ｔ２が設けられており、これらの端子間において、双方向に電力の伝送が可能となっている。また電力伝送部１１においては、図３に示すように、複数個（ここでは一例として、２個とする）の昇降圧チョッパ回路（１１ａ、１１ｂ）が直列に接続されている。

昇降圧チョッパ回路１１ａは、コイルＬ１、第１のスイッチング素子に相当するスイッチ
ング素子（ＩＧＢＴ）Ｑ１、第２のスイッチング素子に相当するスイッチング素子（ＩＧ
ＢＴ）Ｑ３、およびコンデンサＣ２が、それぞれ適切に接続されて形成されている。

より具体的には、コイルＬ１の一端は、スイッチング素子Ｑ１のコレクタとスイッチング素子Ｑ３のエミッタに接続されている。またスイッチング素子Ｑ３のコレクタは、コンデンサＣ２の一端に接続されている。またスイッチング素子Ｑ１のエミッタとコンデンサＣ２の他端は、グランドラインＧＮＤ（通常、０Ｖに設定される）に接続されている。なお各スイッチング素子（Ｑ１、Ｑ３）におけるエミッタとコレクタは、ダイオード（アノードがエミッタ側となっている）を介して接続されている。なお、コイルＬ１の他端は端子Ｔ１に接続されている。

またスイッチング素子Ｑ１のＯＮ／ＯＦＦ（コレクタ−エミッタ間における導通と非導通）の切替は、後述する信号Ｓ１によって制御される。またスイッチング素子Ｑ３のＯＮ／ＯＦＦの切替は、後述する信号Ｓ２によって制御される。

昇降圧チョッパ回路１１ａは、スイッチング素子Ｑ３がＯＦＦにされ、スイッチング素子Ｑ１によるチョッピング（ＯＮ／ＯＦＦの高速切替による、電力の導通と遮断の繰返し）が行われるとき、コイルＬ１においてエネルギーの蓄積と放出を繰り返す。その結果、昇降圧チョッパ回路１１ａは、一端（端子Ｔ１の側）に入力された電力を昇圧させた上で、他端（昇降圧チョッパ回路１１ｂの側）から出力する動作（昇圧動作）を行う。

一方、昇降圧チョッパ回路１１ａは、スイッチング素子Ｑ１がＯＦＦにされ、スイッチング素子Ｑ３によるチョッピングが行われるとき、コイルＬ１においてエネルギーの蓄積と放出を繰り返す。その結果、昇降圧チョッパ回路１１ａは、一端（昇降圧チョッパ回路１１ｂの側）に入力された電力を降圧させた上で、他端（端子Ｔ１の側）から出力する動作（降圧動作）を行う。

上述の説明から明らかなように、スイッチング素子Ｑ１は昇圧用スイッチング素子に、スイッチング素子Ｑ３は降圧用スイッチング素子に、それぞれ該当している。なお昇降圧チョッパ回路において、昇圧動作および降圧動作が可能であることは公知であるため、この点に関するより詳細な説明については省略する。

また昇降圧チョッパ回路１１ｂは、コイルＬ２、第１のスイッチング素子に相当するスイ
ッチング素子（ＩＧＢＴ）Ｑ２、第２のスイッチング素子に相当するスイッチング素子（
ＩＧＢＴ）Ｑ４、およびコンデンサＣ３が、それぞれ適切に接続されて形成されている。

より具体的には、コイルＬ２の一端は、スイッチング素子Ｑ２のコレクタとスイッチング素子Ｑ４のエミッタに接続されている。またスイッチング素子Ｑ４のコレクタは、コンデンサＣ３の一端に接続されている。またスイッチング素子Ｑ２のエミッタとコンデンサＣ３の他端は、グランドラインＧＮＤに接続されている。なお各スイッチング素子（Ｑ２、Ｑ４）におけるエミッタとコレクタは、ダイオード（アノードがエミッタ側となっている）を介して接続されている。なお、コイルＬ２の他端はスイッチング素子Ｑ３のコレクタに接続され、スイッチング素子Ｑ４のコレクタは端子Ｔ２にも接続されている。

なおスイッチング素子Ｑ２のＯＮ／ＯＦＦの切替は、後述する信号Ｓ１’によって制御される。またスイッチング素子Ｑ４のＯＮ／ＯＦＦの切替は、後述する信号Ｓ２’によって制御される。

昇降圧チョッパ回路１１ｂは、スイッチング素子Ｑ４がＯＦＦにされ、スイッチング素子Ｑ２によるチョッピングが行われるとき、コイルＬ２においてエネルギーの蓄積と放出を繰り返す。その結果、昇降圧チョッパ回路１１ｂは、一端（昇降圧チョッパ回路１１ａの側）に入力された電力を昇圧させた上で、他端（端子Ｔ２の側）から出力する動作（昇圧動作）を行う。上述の説明から明らかなように、スイッチング素子Ｑ２は昇圧用スイッチング素子に該当している。

そして更に、端子Ｔ１はコンデンサＣ１の一端に接続されており、コンデンサＣ１の他端はグランドラインＧＮＤに接続されている。また端子Ｔ２とスイッチング素子Ｑ４との間、およびコイルＬ２とスイッチング素子Ｑ３との間には、それぞれ、バイパスラインＢＹＰの一端と他端が接続されている。

すなわち昇降圧チョッパ回路１１ｂと並列になるように、バイパスラインＢＹＰが設けられている。バイパスラインＢＹＰは、バイパスラインＢＹＰの開閉を切替えるスイッチＳＷが設けられており、スイッチＳＷが閉じられたとき、両端間が導通した状態となる。

なおバイパスラインＢＹＰは、電力の通過に伴う電力損失が極力小さくなるように配慮されている。バイパスラインＢＹＰを電力が通過するときの電力損失は、昇降圧チョッパ回路１１ｂを電力が通過するときの電力損失に比べて、大幅に小さくなっている。なおスイッチＳＷの開閉は、後述する信号Ｓ０によって制御される。

図２に戻り、主制御部１２は、第１伝送動作を行うべき期間および第２伝送動作を行うべき期間の、何れの期間であるかに応じて、コンバータ１の各部を制御する。より具体的には、主制御部１２は、信号Ｓ０を出力してスイッチＳＷの開閉を制御するとともに、各信号を生成させるように、第１信号生成回路１３ａおよび第２信号生成回路１３ｂを制御する。

第１信号生成部１３ａは、主制御部１２の指示に応じて信号Ｓ１および信号Ｓ１’を生成し、スイッチング素子Ｑ１に信号Ｓ１を、スイッチング素子Ｑ２に信号Ｓ１’を、それぞれ出力する。また第２信号生成部１３ｂは、主制御部１２の指示に応じて信号Ｓ２および信号Ｓ２’を生成し、スイッチング素子Ｑ３に信号Ｓ２を、スイッチング素子Ｑ４に信号Ｓ２’を、それぞれ出力する。各信号の状態については、改めて説明する。なお信号Ｓ１’は信号Ｓ１と同じであっても良い。また信号Ｓ２’は信号Ｓ２と同じであっても良い。

［双方向ＤＣＤＣコンバータの動作等について］
次に、コンバータ１の動作についてより詳細に説明する。図４は、信号Ｓ０、信号Ｓ１および信号Ｓ２のタイミングチャートを表している。なお当該タイミングチャート（図８のものも同様）において、縦軸は電圧を表し、横軸は時間を表している。また信号Ｓ１’および信号Ｓ２’のタイミングチャートについては、それぞれ信号Ｓ１および信号Ｓ２のものと同等（デューティ比等は異なっていても構わない）であるため、ここでは省略する。本図に示すように第１信号生成部１３ａは、第１伝送動作を行うべき期間において、Ｈレベルの期間をＯＮ期間（スイッチング素子をＯＮにする期間）としたパルス信号を、信号Ｓ１（デューティ比をα１とする）および信号Ｓ１’（デューティ比をα１’とする）として生成する。また第１信号生成部１３ａは、第２伝送動作を行うべき期間において、Ｌレベルに固定された信号を、信号Ｓ１および信号Ｓ１’として生成する。

一方、第２信号生成部１３ｂは、第１伝送動作を行うべき期間において、Ｌレベルに固定された信号を、信号Ｓ２および信号Ｓ２’として生成する。また第２信号生成部１３ｂは、第２伝送動作を行うべき期間において、Ｈレベルの期間をＯＮ期間としたパルス信号を、信号Ｓ２（デューティ比をα２とする）および信号Ｓ２’（デューティ比をα２’とする）として生成する。

また主制御部１２は、第１伝送動作を行うべき期間においてはスイッチＳＷが開くように、第２伝送動作を行うべき期間においてはスイッチＳＷが閉じるように、信号Ｓ０を生成する。このように生成された各信号（Ｓ０、Ｓ１、Ｓ１’、Ｓ２、Ｓ２’）を受け、電力伝送部１１は次のように動作する。

まず第１伝送動作を行うべき期間において、昇降圧チョッパ回路１１ａは、端子Ｔ１に入力された電力を昇降圧チョッパ回路１１ｂへ伝送する昇圧動作を行う。また昇降圧チョッパ回路１１ｂは、昇降圧チョッパ回路１１ａから入力された電力を端子Ｔ２へ伝送する昇圧動作を行う。なおこのとき、スイッチＳＷは開いているため、電力はバイパスラインＢＹＰを通らない。これらの昇圧動作が並行してなされる結果、第１伝送動作が達成される。

第１伝送動作における昇圧比は、各昇降圧チョッパ回路（１１ａ、１１ｂ）の昇圧動作における昇圧比の積で表される。なお第１伝送動作の実行時においては、端子Ｔ２から出力される出力電圧が目標電圧（例えば、系統の標準電圧）に近づくように、デューティ比α１およびα１’（昇圧比を決める要素）が調節される。

次に第２伝送動作を行うべき期間において、バイパスラインＢＹＰは導通状態となるため、端子Ｔ２に入力された電力は、バイパスラインＢＹＰを通って、昇降圧チョッパ回路１１ａへ伝送される。その結果、端子Ｔ２から昇降圧チョッパ回路１１ａへ電力を伝送するにあたり、当該電力が昇降圧チョッパ回路１１ｂを通ると仮定した場合に比べ、電力の損失は大幅に低減される。

また昇降圧チョッパ回路１１ａは、バイパスラインＢＹＰから入力された電力を端子Ｔ１へ伝送する降圧動作を行う。その結果、第２伝送動作が達成される。第２伝送動作の実行時においては、端子Ｔ１から出力する出力電圧が目標電圧（例えば、蓄電池の標準電圧）に近づくように、デューティ比α２（降圧比を決める要素）が調節される。

なお、出力電圧が目標電圧に近づくようにデューティ比を調節する手段としては、種々の手段が採用され得る。一例としては、図５に示すようなパルス信号生成回路２０を設けることによって、上述したデューティ比の調整が可能となる。

図５に示すように、パルス信号生成回路２０は、減算回路２１、アンプ２２、コンパレータ２３、三角波生成回路２４、およびドライバ２５を備えている。減算回路２１は、出力電圧が反転入力端子に、目標電圧が非反転入力端子に、それぞれ入力されるようになっている。

減算回路２１から出力された信号はアンプ２２によって増幅され、コンパレータ２３の非反転入力端子に入力される。またコンパレータ２３の反転入力端子には、三角波生成回路２４によって生成された三角波が入力される。ドライバ２５は、コンパレータ２３から出力された信号に応じて、スイッチング素子を駆動するパルス信号を生成して出力する。

パルス信号生成回路２０によれば、出力電圧が目標電圧より小さいときはデューティ比を増やすように、出力電圧が目標電圧より大きいときはデューティ比を減らすように、パルス信号が生成される。その結果、第１伝送動作の実行時（昇圧動作がなされるとき）、および第２伝送動作の実行時（降圧動作がなされるとき）において、出力電圧が目標電圧に近づくようにデューティ比を調節することが可能となる。

なおデューティ比の調整手法としては、その他の様々な形態を採用することが可能であり、例えば、三角波の代わりに鋸波が使用されるようにしても構わない。

［各チョッパ回路の役割について］
上述したように電力伝送部１１には、チョッパ回路として、昇降圧チョッパ回路１１ａおよび昇降圧チョッパ回路１１ｂが用いられている。そして昇降圧チョッパ回路１１ａは、第１実施形態の説明において言及した第１回路としての役割を果している。一方、昇降圧チョッパ回路１１ｂは、第１実施形態の説明において言及した第２回路としての役割を果している。

コンバータ１は、第１伝送動作の実行時には、第１回路と第２回路の両方に昇圧動作を行わせる。そのためコンバータ１によれば、全体として高い昇圧比を確保しつつも、各回路のデューティ比の増大が出来るだけ抑えられ、昇圧動作の制御精度を良好に維持することが可能となっている。

またコンバータ１は、第２伝送動作の実行時には、電力が第２回路と並列であるバイパスラインＢＹＰを通るようにしつつ、第１回路に降圧動作を行わせる。そのためコンバータ１によれば、第２回路をショートさせて電力の損失を低減させることが可能となっている。

また第１回路および第２回路の何れについても昇降圧チョッパ回路を用いる場合、コンバータ１の製造に際して、第１回路と第２回路の部品を共通化することが可能であり、製造効率の観点から有利となる。但し、第２回路として、降圧動作の機能を有していない一般的な昇圧チョッパ回路を用いても構わない。

３．第３実施形態
次に、本発明の第３実施形態について説明する。なお第３実施形態の説明にあたっては、第２実施形態と異なる点に重点を置き、第２実施形態と同等の点については、説明を省略することがある。

図６は、コンバータ１の構成に関するブロック図である。本図に示すようにコンバータ１は、電力伝送部１１、主制御部１２、第１信号生成部１３ａ、第２信号生成部１３ｂ、および第３信号生成部１３ｃを備えている。また図７は、電力伝送部１１の構成図である。

電力伝送部１１は、低電圧側に設けられた端子Ｔ１と、高電圧側に設けられた端子Ｔ２が設けられており、これらの端子間において、双方向に電力の伝送が可能となっている。また電力伝送部１１においては、複数個（ここでは一例として、２個とする）の昇降圧チョッパ回路（１１ａ、１１ｂ）が直列に接続されている。これらの点は、第２実施形態の場合と同様である。但し本実施形態では、スイッチング素子Ｑ４のＯＮ／ＯＦＦの切替は、後述する信号Ｓ３によって制御される。また第２実施形態では設けられていたバイパスラインＢＹＰは、本実施形態では設けられていない。

主制御部１２は、第１伝送動作を行うべき期間および第２伝送動作を行うべき期間の何れの期間であるかに応じて、各信号を生成させるように、第１信号生成回路１３ａ、第２信号生成回路１３ｂ、および第３信号生成回路１３ｃを制御する。

第１信号生成部１３ａは、主制御部１２の指示に応じて信号Ｓ１および信号Ｓ１’を生成し、信号Ｓ１をスイッチング素子Ｑ１に、信号Ｓ１’をスイッチング素子Ｑ２にそれぞれ出力する。また第２信号生成部１３ｂは、主制御部１２の指示に応じて信号Ｓ２を生成し、スイッチング素子Ｑ３に出力する。また第３信号生成部１３ｃは、主制御部１２の指示に応じて信号Ｓ３を生成し、スイッチング素子Ｑ４に出力する。

次に、コンバータ１の動作についてより詳細に説明する。図８は、信号Ｓ１（信号Ｓ１’も同様）、信号Ｓ２および信号Ｓ３のタイミングチャートを表している。本図に示すように第１信号生成部１３ａは、第１伝送動作を行うべき期間において、Ｈレベルの期間をＯＮ期間としたパルス信号を、信号Ｓ１（デューティ比をα１とする）および信号Ｓ１’（デューティ比をα１’とする）として生成する。また第１信号生成部１３ａは、第２伝送動作を行うべき期間において、Ｌレベルに固定された信号を、信号Ｓ１および信号Ｓ１’として生成する。

第２信号生成部１３ｂは、第１伝送動作を行うべき期間において、Ｌレベルに固定された信号を、信号Ｓ２として生成する。また第２信号生成部１３ｂは、第２伝送動作を行うべき期間において、Ｈレベルの期間をＯＮ期間としたパルス信号（デューティ比をα２とする）を、信号Ｓ２として生成する。

第３信号生成部１３ｃは、第１伝送動作を行うべき期間において、Ｌレベルに固定された信号を、信号Ｓ３として生成する。また第３信号生成部１３ｃは、第２伝送動作を行うべき期間において、Ｈレベルに固定された信号を、信号Ｓ３として生成する。このように生成された各信号（Ｓ１、Ｓ１’、Ｓ２、Ｓ３）を受け、電力伝送部１１は次のように動作する。

まず第１伝送動作を行うべき期間において、昇降圧チョッパ回路１１ａは、端子Ｔ１に入力された電力を昇降圧チョッパ回路１１ｂへ伝送する昇圧動作を行う。また昇降圧チョッパ回路１１ｂは、昇降圧チョッパ回路１１ａから入力された電力を端子Ｔ２へ伝送する昇圧動作を行う。これらの昇圧動作が並行してなされる結果、第１伝送動作が達成される。

第１伝送動作における昇圧比は、各昇降圧チョッパ回路（１１ａ、１１ｂ）の昇圧動作における昇圧比の積で表される。なお第１伝送動作の実行時においては、端子Ｔ２から出力する出力電圧が目標電圧に近づくように、デューティ比α１およびα１’が調節される。

次に第２伝送動作を行うべき期間において、信号Ｓ３はＨレベルに固定されるため、スイッチング素子Ｑ４はＯＮに固定される。この状態では、端子Ｔ２に入力された電力は、スイッチング素子Ｑ４とコイルＬ２を通って、昇降圧チョッパ回路１１ａへ伝送される。

なおこのとき、スイッチング素子Ｑ４はＯＮに固定されるため、スイッチング損失による電力損失は発生しない。そのため、端子Ｔ２から昇降圧チョッパ回路１１ａへ電力を伝送するにあたり、スイッチング素子Ｑ４がスイッチングを行うと仮定した場合に比べ、電力の損失は低減される。

また昇降圧チョッパ回路１１ａは、昇降圧チョッパ回路１１ｂから入力された電力を端子Ｔ１へ伝送する降圧動作を行う。その結果、第２伝送動作が達成される。第２伝送動作の実行時においては、端子Ｔ１から出力する出力電圧が目標電圧に近づくように、デューティ比α２が調節される。

また以上の説明から明らかなように、本実施形態においては、昇降圧チョッパ回路１１ａが第１回路としての役割を果しており、昇降圧チョッパ回路１１ｂが第２回路としての役割を果している。また本実施形態のコンバータ１は、第２伝送動作の実行時において、第２回路の降圧用スイッチング素子をＯＮに固定しつつ、第１回路に降圧動作を行わせる。そのため、第２回路のスイッチング動作に伴う電力の損失を低減させることが可能となっている。

なお本実施形態のコンバータ１は、第２実施形態のものに比べ、バイパスラインＢＹＰを設ける必要が無いために、より簡潔な構成とすることが可能である。また必要に応じて信号Ｓ２と信号Ｓ３の出力先を変更することにより、昇降圧チョッパ回路１１ａを第２回路に変更することや、昇降圧チョッパ回路１１ｂを第１回路に変更することも可能である。

４．第４実施形態
次に、本発明の第４実施形態について説明する。なお第４実施形態の説明にあたっては、第２実施形態と異なる点に重点を置き、第２実施形態と同等の点については、説明を省略することがある。

図９は、電力伝送部１１の構成図である。本図に示すように電力伝送部１１においては、複数個（ここでは一例として３個とするが、２個または４個以上であってもよい）の昇降圧チョッパ回路（１１ａ、１１ｂ、１１ｃ）が直列に接続されている。なお昇降圧チョッパ回路（１１ａ、１１ｂ）の構成については、第２実施形態の場合と同等である。但し本実施形態では、昇降圧チョッパ回路（１１ａ、１１ｂ）は第２回路としての役割を果たす。

昇降圧チョッパ回路１１ｃは、コイルＬ３、スイッチング素子（ＩＧＢＴ）Ｑ５、スイッチング素子（ＩＧＢＴ）Ｑ６、およびコンデンサＣ４が、それぞれ適切に接続されて形成されている。

より具体的には、コイルＬ３の一端は、スイッチング素子Ｑ５のコレクタとスイッチング素子Ｑ６のエミッタに接続されている。またスイッチング素子Ｑ６のコレクタは、コンデンサＣ４の一端に接続されている。またスイッチング素子Ｑ５のエミッタとコンデンサＣ４の他端は、グランドラインＧＮＤに接続されている。なお各スイッチング素子（Ｑ５、Ｑ６）におけるエミッタとコレクタは、ダイオード（アノードがエミッタ側となっている）を介して接続されている。なお、コイルＬ３の他端はスイッチング素子Ｑ４のコレクタに接続され、スイッチング素子Ｑ６のコレクタは端子Ｔ２にも接続されている。

なおスイッチング素子Ｑ５のＯＮ／ＯＦＦの切替は、信号Ｓ１”によって制御される。またスイッチング素子Ｑ６のＯＮ／ＯＦＦの切替は、信号Ｓ２”によって制御される。信号Ｓ１”は、信号Ｓ１と同様にして生成される信号であり、信号Ｓ２”は、信号Ｓ２と同様にして生成される信号である。

昇降圧チョッパ回路１１ｃは、スイッチング素子Ｑ６がＯＦＦにされ、スイッチング素子Ｑ５によるチョッピングが行われるとき、コイルＬ３においてエネルギーの蓄積と放出を繰り返す。その結果、昇降圧チョッパ回路１１ｃは、一端（昇降圧チョッパ回路１１ｂの側）に入力された電力を昇圧させた上で、他端（端子Ｔ２の側）から出力する動作（昇圧動作）を行う。

一方、昇降圧チョッパ回路１１ｃは、スイッチング素子Ｑ５がＯＦＦにされ、スイッチング素子Ｑ６によるチョッピングが行われるとき、コイルＬ３においてエネルギーの蓄積と放出を繰り返す。その結果、昇降圧チョッパ回路１１ｃは、一端（端子Ｔ２の側）に入力された電力を降圧させた上で、他端（昇降圧チョッパ回路１１ｂの側）から出力する動作（降圧動作）を行う。

上述の説明から明らかなように、スイッチング素子Ｑ５は昇圧用スイッチング素子に、スイッチング素子Ｑ６は降圧用スイッチング素子に、それぞれ該当している。

また第２実施形態とは異なり、バイパスラインＢＹＰの一端と他端は、スイッチング素子Ｑ４のコレクタとコイルＬ３との間、およびスイッチング素子Ｑ３のエミッタとコイルＬ１との間に、それぞれ接続されている。すなわち昇降圧チョッパ回路１１ｂおよび昇降圧チョッパ回路１１ａ（コイルＬ１の部分は除く）と並列になるように、バイパスラインＢＹＰが設けられている。なおバイパスラインＢＹＰは、コイルＬ１とは直列になっている。

バイパスラインＢＹＰは、バイパスラインＢＹＰの開閉を切替えるスイッチＳＷが設けられており、スイッチＳＷが閉じられたとき、両端間が導通した導通状態となる。スイッチＳＷの開閉は、信号Ｓ０によって制御される。

主制御部１２は、第１伝送動作を行うべき期間においてはスイッチＳＷが開くように、第２伝送動作を行うべき期間においてはスイッチＳＷが閉じるように、信号Ｓ０を生成する。第１信号生成部１３ａは、主制御部１２の指示に応じて信号Ｓ１、信号Ｓ１’および信号Ｓ１”を生成し、スイッチング素子Ｑ１に信号Ｓ１を、スイッチング素子Ｑ２に信号Ｓ１’を、スイッチング素子Ｑ５に信号Ｓ１”を、それぞれ出力する。また第２信号生成部１３ｂは、主制御部１２の指示に応じて信号Ｓ２、信号Ｓ２’および信号Ｓ２”を生成し、スイッチング素子Ｑ３に信号Ｓ２を、スイッチング素子Ｑ４に信号Ｓ２’を、スイッチング素子Ｑ６に信号Ｓ２”を、それぞれ出力する。信号Ｓ１”および信号Ｓ２”のタイミングチャートは、図４に示す信号Ｓ１および信号Ｓ２のものと同等（デューティ比等は異なっていても構わない）である。このように生成された各信号（Ｓ０〜Ｓ２、Ｓ１’Ｓ２’、Ｓ１”、Ｓ２”）を受け、電力伝送部１１は次のように動作する。

まず第１伝送動作を行うべき期間において、昇降圧チョッパ回路１１ａは、端子Ｔ１に入力された電力を昇降圧チョッパ回路１１ｂへ伝送する昇圧動作を行う。また昇降圧チョッパ回路１１ｂは、昇降圧チョッパ回路１１ａから入力された電力を昇降圧チョッパ回路１１ｃへ伝送する昇圧動作を行う。また昇降圧チョッパ回路１１ｃは、昇降圧チョッパ回路１１ｂから入力された電力を端子Ｔ２へ伝送する昇圧動作を行う。これらの昇圧動作が並行してなされる結果、第１伝送動作が達成される。

第１伝送動作における昇圧比は、各昇降圧チョッパ回路（１１ａ〜１１ｃ）の昇圧動作における、それぞれの昇圧比の積で表される。なお第１伝送動作の実行時においては、端子Ｔ２から出力する出力電圧が目標電圧に近づくように、信号Ｓ１、信号Ｓ１’および信号Ｓ１”のデューティ比が調節される。

また第２伝送動作を行うべき期間において、昇降圧チョッパ回路１１ｃは、端子Ｔ２に入力された電力を昇降圧チョッパ回路１１ｂの側へ伝送する降圧動作を行う。なおこのとき、バイパスラインＢＹＰは導通状態となっている。そのため、昇降圧チョッパ回路１１ｃによる降圧動作のなされた電力は、バイパスラインＢＹＰを通って、スイッチング素子Ｑ３のコレクタとコイルＬ１との間へ伝送される。

その結果、昇降圧チョッパ回路１１ｃからスイッチング素子Ｑ３のコレクタとコイルＬ１との間へ電力を伝送するにあたり、昇降圧チョッパ回路１１ｂとスイッチング素子Ｑ３を当該電力が通ると仮定した場合に比べ、電力の損失は大幅に低減される。

バイパスラインＢＹＰを通ってきた電力は、更にコイルＬ１を通って、端子Ｔ１へ伝送される。その結果、第２伝送動作が達成される。第２伝送動作の実行時においては、端子Ｔ１から出力する出力電圧が目標電圧に近づくように、信号Ｓ２”のデューティ比が調節される。

また以上の説明から明らかなように、本実施形態においては、昇降圧チョッパ回路１１ｃが第１回路としての役割を果しており、昇降圧チョッパ回路１１ａと昇降圧チョッパ回路１１ｂは第２回路としての役割を果している。

またコンバータ１は、第２伝送動作の実行時には、第２回路（但し、コイルＬ１の部分を除く）と並列であるバイパスラインＢＹＰを電力が通るようにしつつ、第１回路に降圧動作を行わせる。そのためコンバータ１によれば、第２回路のスイッチング動作に伴う電力の損失を低減させることが可能となっている。

またバイパスラインＢＹＰは、昇降圧チョッパ回路１１ａについて、スイッチング素子Ｑ３（降圧用スイッチング素子）とは並列であるが、コイルＬ１とは直列に設けられている。そのため第２伝送動作の実行時において、コイルＬ１は電力の伝送経路に含まれることになる。

その結果、本実施形態のコンバータ１によれば、第２伝送動作の実行時において、一つのスイッチング素子Ｑ６の使用に対して、コイルＬ１とコイルＬ３の二つのコイルが使用される。これにより、一つのコイルのみが使用される場合（第２実施形態を参照）に比べて、出力電流のリップルを抑制することが可能となっている。

５．その他
上述した通り各実施形態のコンバータ１は、端子Ｔ１（第１端）と端子Ｔ２（第２端）の間に複数のチョッパ回路を備えており、端子Ｔ１に入力された電力を昇圧させた上で端子Ｔ２から出力する第１伝送動作、および、端子Ｔ２に入力された電力を降圧させた上で端子Ｔ１から出力する第２伝送動作、を行うようになっている。

なお複数のチョッパ回路は、第１端から第２端へ向かう方向への昇圧動作、および、第２端から第１端へ向かう方向への降圧動作をするよう形成された第１回路と、第１端から第２端へ向かう方向への昇圧動作をするよう形成された第２回路と、の各々を少なくとも一つずつ含んでいる。そして第１伝送動作を行うときは、第１回路および第２回路が、端子Ｔ１から端子Ｔ２へ向かう方向への前記昇圧動作を行い、第２伝送動作を行うときは、第１回路および第２回路が端子Ｔ２から端子Ｔ１へ向かう方向への降圧動作を行い、少なくとも第２回路の一つは、第２回路のみでは実質的に降圧動作を行わないようになっている。

なお第２実施形態および第４実施形態のコンバータ１は、複数のチョッパ回路における第２回路からなる回路の部分の全部または一部と並列に設けられたバイパスラインＢＹＰ（バイパス）を備え、第２伝送動作を行うときに、電力がバイパスラインＢＹＰを通るようにすることで、第２回路が実質的に降圧動作を行わないようになっている。

なお、バイパスラインＢＹＰが、第２回路からなる回路の部分の全部または一部と並列に設けられる形態としては、既に図３や図９に示したものの他、様々な形態が考えられる。例えば当該形態には、図１０から図１５に示すものも含まれる。

なお図１０に示す回路は、第２実施形態のコンバータ１（図３を参照）において、昇降圧チョッパ回路１１ｂを第１回路とし、昇降圧チョッパ回路１１ａを第２回路とし、バイパスラインＢＹＰが第２回路と並列になるように改変したものである。すなわち当該回路は、第１回路と第２回路の位置が入れ替わった点を除き、図３に示す回路と同等の回路である。また図１１に示す回路は、図１０に示す回路において、バイパスラインＢＹＰが第２回路のコイルと直列になるように改変したものである。また図１２に示す回路は、図１１に示す回路において、バイパスラインＢＹＰが第１回路のコイルと並列になるように改変したものである。

また図１３〜図１５に示す回路は、それぞれ、図１０〜図１２に示した回路において、第２回路を降圧機能を有しない昇圧チョッパ回路１１ｄ（昇降圧チョッパ回路１１ａについて、スイッチング素子Ｑ３を省略したものに相当）に改変したものである。図１３〜図１５に示す回路では、バイパスラインＢＹＰは、第２回路が有しているダイオードＤ１（昇圧動作時に整流を行う、昇圧用整流素子）と並列になっている。図１０〜図１５の何れの回路においても、昇降圧チョッパ回路１１ｂが第１回路であり、昇降圧チョッパ回路１１ａ（または昇圧チョッパ回路１１ｄ）が第２回路である点は変わらない。

図３、図１０、および図１３に示した回路は、バイパスラインＢＹＰが、全ての第２回路からなる回路の部分の全部と並列に設けられた例といえる。また図９、図１１、図１２、図１４、および図１５に示した回路は、バイパスラインＢＹＰが、全ての第２回路からなる回路の部分の一部と並列に設けられた例といえる。なお図９、図１１、図１２、図１４、および図１５に示した回路における第２回路（図９での昇降圧チョッパ回路１１ｂを除く）は、第２伝送動作の実行時において、第１回路のスイッチング動作に付随して降圧動作を行う（特にコイルが降圧動作に寄与する）が、第２回路のみでは実質的に降圧動作を行わない。

また第２実施形態および第４実施形態のコンバータ１（図１０〜図１２に示した回路を有するものも同様）は、第２回路は昇降圧チョッパ回路として形成されており、バイパスラインＢＹＰは、第２回路の降圧用スイッチング素子と並列に設けられている。特に第４実施形態のコンバータ（図１１および図１２に示した回路を有するものも同様）では、バイパスラインＢＹＰは、このバイパスラインＢＹＰが降圧用スイッチング素子と並列に設けられている第２回路について、コイルとは直列に設けられている。

またバイパスラインＢＹＰと並列な第２回路は、コンバータ１が有する複数のチョッパ回路の一部として、任意の位置に任意の個数だけ設けることが可能である。そしてこのような第２回路を複数設ける場合、これらの第２回路は連続（隣り合う状態）であっても良く、非連続であっても良い。なお非連続とする場合、スイッチＳＷを有するバイパスラインＢＹＰは複数存在することになる。

また第３実施形態のコンバータにおいては、第２回路は昇降圧チョッパ回路として形成されており、第２伝送動作を行うときに、第２回路の降圧用スイッチング素子を導通状態に固定することで、第２回路に実質的に降圧動作を行わせないようにしている。

また第３実施形態では、導通状態に固定する降圧用スイッチング素子として、スイッチング素子Ｑ４を選択しているが、これは一例であって、他のスイッチング素子を選択することも可能である。

また降圧用スイッチング素子を導通状態に固定する第２回路は、コンバータ１が有する複数のチョッパ回路の一部として、任意の位置に任意の個数だけ設けることが可能である。そしてこのような第２回路を複数設ける場合、これらの第２回路は連続（隣り合う状態）であっても良く、非連続であっても良い。またこのような第２回路を複数設ける場合は、導通状態に固定される降圧用スイッチング素子は複数存在することになる。

また本発明の実施形態について以上の通り説明したが、上述したものはその一例に過ぎない。本発明はその主旨を逸脱しない範囲において、様々な形態で実施され得る。当該実施形態に関する変形例としては、例えば次のようなものが挙げられる。

電力伝送部１１において直列に接続される複数のチョッパ回路において、第１回路や第２回路の個数（直列数）については、特に限定されない。コンバータ１の設計方針などに応じて、任意の個数とすることが可能である。

また、バイパスラインＢＹＰに設けられるスイッチＳＷは、種々の形態とすることが可能である。例えばスイッチＳＷとしては、リレースイッチを用いても良く、ＩＧＢＴやＦＥＴといった半導体素子を用いても良い。但し半導体素子を用いる場合は、第１伝送動作が阻害されないよう、例えば図１６に示すように、複数の半導体素子を向きを変えて接続する必要がある。また各スイッチング素子（Ｑ１〜Ｑ６）について、ＩＧＢＴの代わりにＦＥＴなどが用いられても構わない。

また電力伝送部１１において直列に接続される複数のチョッパ回路において、第１回路および第２回路をどの位置に（どのような順番で）配置するかについても、特に限定されない。但し、コンバータ１の設計方針によっては、以下に示す形態を採用することが考えられる。

まず各コイル（Ｌ１〜Ｌ３）については、一般的に、低電圧側に近いほど、定格電流の大きなものが用いられる（逆に言えば、高電圧側に近いほど定格電流の小さなものが用いられる）ことになる。また例えば第２実施形態では、第２回路のコイルは、第２伝送動作の実行時においてバイパスされるため、電力を通さずに済む。そのため、大きな電力を伝送可能とすることを重視する場合は、複数のチョッパ回路のうち、少なくとも端子Ｔ２に最も近いものを第２回路とするのが望ましい。これにより、定格電流の比較的小さいコイルが用いられないようにし、伝送可能な電力の上限値が小さくならないようにすることが可能となる。

また例えば第３実施形態では、仮に昇降圧チョッパ回路１１ａ（端子Ｔ１に近い方）を第２回路とすると、コイルＬ１とコイルＬ２の両方を、降圧の動作に利用することが可能となる。そのため、昇降圧チョッパ回路１１ｂを第２回路とした場合（コイルＬ１のみが降圧の動作に利用される）に比べ、出力電流のリップルを低減させることが可能となる。このようなことから、リップルの低減を重視する場合は、複数のチョッパ回路のうち、少なくとも端子Ｔ１に最も近いものを第２回路とするのが望ましい。

なお、第２回路に実質的に降圧動作を行わせないため、バイパスラインＢＹＰを用いる実施形態において、少なくとも端子Ｔ１に最も近いものを第２回路とする場合、バイパスラインＢＹＰは、少なくとも端子Ｔ１に最も近い第２回路と並列に設けられる。また少なくとも端子Ｔ２に最も近いものを第２回路とする場合、バイパスラインＢＹＰは、少なくとも端子Ｔ２に最も近い第２回路と並列に設けられる。

また、第２回路に実質的に降圧動作を行わせないため、降圧用スイッチング素子を導通状態に固定する実施形態において、少なくとも端子Ｔ１に最も近いものを第２回路とする場合、少なくとも端子Ｔ１に最も近い第２回路の降圧用スイッチング素子が、導通状態に固定される。また少なくとも端子Ｔ２に最も近いものを第２回路とする場合、少なくとも端子Ｔ２に最も近い第２回路の降圧用スイッチング素子が、導通状態に固定される。

また本発明の利用分野は、これまでに挙げた実施形態には限定されない。本発明は、電圧を変換して双方向に電力を伝送する、様々な用途に利用することが可能である。特に、電圧の異なる装置や部品間において双方向に電力を伝送するための回路として、本発明は好適に利用される。

本発明は、電圧を変換する電力変換回路に利用することができる。

１ 双方向ＤＣＤＣコンバータ（電力変換回路）
１１ 電力伝送部
１１ａ〜１１ｃ 昇降圧チョッパ回路
１１ｄ 昇圧チョッパ回路
１２ 主制御部
１３ａ 第１信号生成部
１３ｂ 第２信号生成部
１３ｃ 第３信号生成部
ＢＹＰ バイパスライン
Ｃ１〜Ｃ４ コンデンサ
Ｄ１ ダイオード（昇圧用整流素子）
ＧＮＤ グランドライン
Ｌ１〜Ｌ３ コイル
Ｑ１〜Ｑ６ スイッチング素子
Ｓ０〜Ｓ２、Ｓ１’、Ｓ２’、Ｓ１”、Ｓ２” 信号
ＳＷ スイッチ
Ｔ１ 第１端（端子）
Ｔ２ 第２端（端子）

Claims (3)

1. 第１端と第２端との間に、一端とグランドラインにコイルと第１のスイッチング素子とを
   順に接続し、ダイオードとコンデンサとを他端を介して直列に接続した直列回路を第１の
   スイッチング素子に並列に接続して成ると共に、前記ダイオードと並列に第２のスイッチ
   ング素子を接続して第１のスイッチング素子のみを制御して前記一端に印加される電圧を
   昇圧して前記他端から出力する昇圧動作と、第２のスイッチング素子のみを制御して前記
   他端に印加される電圧を降圧して前記一端から出力する降圧動作とを成すチョッパ回路を
   複数前記一端と前記他端とを順に直列につないで構成し、少なくとも昇圧動作をまたは降
   圧動作のいずれか一方の動作の一部をバイパスするバイパスラインを備えることを特徴と
   する電力変換回路。
2. バイパスラインには当該バイパスラインの開閉を切替えるスイッチを設けることを特徴
   とする請求項１に記載の電力変換回路。
3. 第１端に最も近いチョッパ回路は第２のスイッチング素子を備えないことを特徴とする
   請求項２に記載の電力変換回路。