JP6365020B2 - 光書込み装置および画像形成装置 - Google Patents
光書込み装置および画像形成装置 Download PDFInfo
- Publication number
- JP6365020B2 JP6365020B2 JP2014136086A JP2014136086A JP6365020B2 JP 6365020 B2 JP6365020 B2 JP 6365020B2 JP 2014136086 A JP2014136086 A JP 2014136086A JP 2014136086 A JP2014136086 A JP 2014136086A JP 6365020 B2 JP6365020 B2 JP 6365020B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- voltage dividing
- light emitting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Facsimile Heads (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
Description
本発明は、光ビームにより感光体に書込みを行う光書込み装置およびこれを備える画像形成装置に関する。
プリンターなどの画像形成装置には、微小の発光素子をライン状に並べて各発光素子から発せられる光ビームにより感光体に画像を書き込む光書込部を用いるものがある。
特許文献１には、光書込部として、発光素子である有機ＥＬ素子が基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機ＥＬ素子のそれぞれが、アノード側が駆動回路を介して電源側の電源線Ａに接続され、カソード側が接地側の電源線Ｂに接続されてなる回路を有する構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Ｃと接地側の補助電源線Ｄが別途、配線されている。
特許文献１には、光書込部として、発光素子である有機ＥＬ素子が基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機ＥＬ素子のそれぞれが、アノード側が駆動回路を介して電源側の電源線Ａに接続され、カソード側が接地側の電源線Ｂに接続されてなる回路を有する構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Ｃと接地側の補助電源線Ｄが別途、配線されている。
基板上の電源線Ａと防湿板上の補助電源線Ｃとが複数箇所で電気的に接続され、基板上の電源線Ｂと防湿板上の補助電源線Ｄとが複数箇所で電気的に接続されることにより、各有機ＥＬ素子に対する給電点の数を増加させた回路構成になっている。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、１つの給電点から各有機ＥＬ素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機ＥＬ素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、１つの給電点から各有機ＥＬ素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機ＥＬ素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。
しかしながら、特許文献１の構成のように給電点の数をある程度多くしても、電源線上において電流の流れる方向に沿って１つの給電点と次の給電点との間の電源線の部分では、各発光素子への供給電流が流れることによる電位降下が生じることには変わらないので、その電位降下による発光量のばらつきが解消されないという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであって、電源線の電位降下に起因する各発光素子の発光量のばらつきをより抑制可能な光書込み装置およびこれを備える画像形成装置を提供することを目的としている。
本発明は、上記の問題点に鑑みてなされたものであって、電源線の電位降下に起因する各発光素子の発光量のばらつきをより抑制可能な光書込み装置およびこれを備える画像形成装置を提供することを目的としている。
上記目的を達成するため、本発明に係る光書込み装置は、複数の発光素子のそれぞれから発せられる光ビームにより感光体に書込みを行う光書込み装置であって、電源から延出される電源線と、前記発光素子ごとに設けられ、前記電源線との接続点の電圧を、当該電源線上における前記電源から接続点までの長さに応じて予め設定された分圧比で分圧する分圧回路と、前記発光素子ごとに設けられた保持素子と、前記発光素子ごとに、対応する分圧回路の分圧電圧を基準に発光量の指示電圧を生成し、対応する保持素子に書き込んで保持させる電圧書込回路と、前記発光素子ごとに設けられ、前記電源線からの電流を当該発光素子に対応する保持素子に保持された電圧に応じて制御して当該発光素子に供給する駆動回路と、を備えることを特徴とする。
また、前記分圧回路ごとに、対応する保持素子に前記電圧を書き込むサンプル期間には前記電源線からの電流が当該分圧回路に流れる通電状態と、当該サンプル期間の終了後のホールド期間には前記電源線から当該分圧回路への電流が遮断される遮断状態とを切り換える分圧切換スイッチを備えるとしても良い。
ここで、前記分圧切換スイッチは、対応する分圧回路の分圧点を挟んで前記電源線側またはこれとは反対側に設けられているとしても良い。
ここで、前記分圧切換スイッチは、対応する分圧回路の分圧点を挟んで前記電源線側またはこれとは反対側に設けられているとしても良い。
また、発光素子ごとにその発光量を示す信号を出力する信号出力部と、前記各保持素子に対応して設けられた電源切換スイッチと、を備え、前記駆動回路は、電界効果トランジスターであり、前記保持素子は、コンデンサーであり、当該コンデンサーの一方端側が前記電界効果トランジスターのゲートに接続され、前記電源切換スイッチは、前記分圧回路の分圧電圧と前記電源線の電圧のうち、前記分圧回路の分圧電圧が前記コンデンサーの他方側に供給される第１回路と、前記電源線の電圧が前記コンデンサーの他方端側に供給される第２回路のいずれかに切り換え可能であり、前記電圧書込回路は、前記指示電圧を書き込むサンプル期間には、前記信号を前記コンデンサーの一方端側に入力させるとともに前記電源切換スイッチに指示して前記第１回路を構成させ、前記サンプル期間の終了後のホールド期間には、前記コンデンサーの一方端側への前記信号の入力を遮断させるとともに前記電源切換スイッチに指示して前記第２回路を構成させるとしても良い。
さらに、発光素子ごとにその発光量を示す信号を出力する信号出力部と、前記分圧回路ごとに、その分圧点を挟んで前記電源線側とは反対側に設けられ、当該分圧回路に電流が流れる通電状態と流れない遮断状態とを切り換える切換スイッチと、を備え、前記駆動回路は、電界効果トランジスターであり、前記保持素子は、コンデンサーであり、当該コンデンサーの一方端側が前記電界効果トランジスターのゲートに接続され、前記分圧回路の分圧点は、前記コンデンサーの他方端側に接続されており、前記電圧書込回路は、前記指示電圧を書き込むサンプル期間には、前記信号を前記コンデンサーの一方端側に入力させるとともに前記切換スイッチに指示して前記通電状態にさせ、当該サンプル期間の終了後のホールド期間には、前記コンデンサーの一方端側への前記信号の入力を遮断させるとともに前記切換スイッチに指示して前記遮断状態にさせるとしても良い。
また、アース端子から延出されるアース線を備え、前記分圧回路のそれぞれは、一端が前記電源線に接続され、他端が前記アース線に接続され、当該分圧回路において分圧点を挟んで前記電源線側の抵抗をＲｖｃｃ、分圧点を挟んで前記アース線側の抵抗をＲｇｎｄとし、前記電源線上における電源から当該分圧回路までの間の配線インピーダンスをＺｖｃｃ、前記アース線上におけるアース端子から当該分圧回路までの間の配線インピーダンスをＺｇｎｄとしたとき、前記分圧比は、ＲｖｃｃとＲｇｎｄの比率で表され、Ｚｖｃｃ＜Ｒｖｃｃ，Ｚｇｎｄ＜Ｒｇｎｄ，Ｚｖｃｃ＜Ｒｇｎｄ，Ｚｇｎｄ＜Ｒｖｃｃ，Ｚｖｃｃ≠Ｚｇｎｄの場合に、Ｒｖｃｃ：Ｒｇｎｄ＝Ｚｇｎｄ：Ｚｖｃｃの関係を満たすように設定されているとしても良い。
さらに、アース端子から延出されるアース線を備え、前記分圧回路のそれぞれは、一端が前記電源線に接続され、他端が前記アース線に接続され、当該分圧回路において分圧点を挟んで前記電源線側の抵抗をＲｖｃｃ、分圧点を挟んで前記アース線側の抵抗をＲｇｎｄとし、前記電源線上における電源から当該分圧回路までの間の配線インピーダンスをＺｖｃｃ、前記アース線上におけるアース端子から当該分圧回路までの間の配線インピーダンスをＺｇｎｄとしたとき、前記分圧比は、ＲｖｃｃとＲｇｎｄの比率で表され、Ｚｖｃｃ＝Ｚｇｎｄの場合に、Ｒｖｃｃ＝Ｒｇｎｄの関係を満たすように設定されているとしても良い。
また、前記分圧回路のそれぞれは、インピーダンスを有する複数個の素子を含み、そのうち少なくとも一つがトランジスターであるとしても良い。
さらに、前記発光素子は、有機ＬＥＤであるとしても良い。
本発明に係る画像形成装置は、光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、前記光書込部として、上記の光書込み装置を備えることを特徴とする。
さらに、前記発光素子は、有機ＬＥＤであるとしても良い。
本発明に係る画像形成装置は、光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、前記光書込部として、上記の光書込み装置を備えることを特徴とする。
上記の構成をとれば、複数の保持素子のそれぞれに、対応する発光素子の発光量の指示電圧が書き込まれるときの基準電圧を、分圧回路の分圧比の設定により、保持素子ごとに同じまたは同程度の大きさに設定することができる。これにより、電源線の配線抵抗などによる電位降下の影響を受けずに各保持素子に発光量の指示電圧を書き込んで保持することが可能になり、各発光素子の発光量のばらつきをより抑制することができる。
以下、本発明に係る光書込み装置および画像形成装置の実施の形態を、タンデム型カラープリンター（以下、単に「プリンター」という。）を例にして説明する。
＜実施の形態１＞
図１は、本実施の形態に係るプリンター１の全体構成を示す概略図である。
同図に示すようにプリンター１は、電子写真方式により画像を形成するものであり、画像プロセス部１０と、中間転写部２０と、給送部３０と、定着部４０と、制御部５０を備え、ネットワーク（例えばＬＡＮ）を介して外部の端末装置（不図示）からのジョブの実行要求に基づき、カラーの画像形成（プリント）を実行する。
＜実施の形態１＞
図１は、本実施の形態に係るプリンター１の全体構成を示す概略図である。
同図に示すようにプリンター１は、電子写真方式により画像を形成するものであり、画像プロセス部１０と、中間転写部２０と、給送部３０と、定着部４０と、制御部５０を備え、ネットワーク（例えばＬＡＮ）を介して外部の端末装置（不図示）からのジョブの実行要求に基づき、カラーの画像形成（プリント）を実行する。
画像プロセス部１０は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）の現像色に対応した作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋを有する。
作像部１０Ｙは、像担持体としての感光体ドラム１１と、その周囲に配された帯電部１２、露光部１３、現像部１４、クリーナ１５などを備えている。
帯電部１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
作像部１０Ｙは、像担持体としての感光体ドラム１１と、その周囲に配された帯電部１２、露光部１３、現像部１４、クリーナ１５などを備えている。
帯電部１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
露光部（光書込部）１３は、帯電された感光体ドラム１１を光ビームＬにより露光して、感光体ドラム１１上に静電潜像を形成する。本実施の形態では、いわゆる反転現像方式を採用しているので、感光体ドラム１１上の周面の帯電領域のうち、トナー像が形成されるべき部分が露光されることにより静電潜像が形成される。
また、露光部１３には、発光素子である電流駆動型の有機ＥＬ素子（以下、「ＯＬＥＤ」という。）が感光体ドラム１１のドラム軸方向（以下、「主方向」という。）に沿って並ぶように基板上に多数個、配列されたプリントヘッドが含まれる。このプリントヘッドの構成については、後述する。
また、露光部１３には、発光素子である電流駆動型の有機ＥＬ素子（以下、「ＯＬＥＤ」という。）が感光体ドラム１１のドラム軸方向（以下、「主方向」という。）に沿って並ぶように基板上に多数個、配列されたプリントヘッドが含まれる。このプリントヘッドの構成については、後述する。
現像部１４は、感光体ドラム１１上の静電潜像をＹ色のトナーで現像する。これにより感光体ドラム１１上にＹ色のトナー像が作像され、作像されたＹ色トナー像は、中間転写部２０の中間転写ベルト２１上に一次転写される。クリーナ１５は、感光体ドラム１１上における、一次転写後の残留トナーを清掃する。他の作像部１０Ｍ〜１０Ｋについても作像部１０Ｙと同様の構成であり、同図では符号が省略されている。
中間転写部２０は、駆動ローラー２４と従動ローラー２５に張架されて矢印方向に循環走行される中間転写ベルト２１と、中間転写ベルト２１を挟んで各作像部１０Ｙ〜１０Ｋの感光体ドラム１１と対向配置される一次転写ローラー２２と、中間転写ベルト２１を介して駆動ローラー２４と対向配置される二次転写ローラー２３を備える。
給送部３０は、シート、ここでは用紙Ｓを収容するカセット３１と、カセット３１から用紙Ｓを１枚ずつ搬送路３９に繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
給送部３０は、シート、ここでは用紙Ｓを収容するカセット３１と、カセット３１から用紙Ｓを１枚ずつ搬送路３９に繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
定着部４０は、定着ローラー４１とこれに圧接される加圧ローラー４２を有する。
制御部５０は、画像プロセス部１０〜定着部４０の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部５０により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部１０Ｙ〜１０Ｋの露光部１３に配された複数個のＯＬＥＤを発光させるための駆動データが生成される。
制御部５０は、画像プロセス部１０〜定着部４０の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部５０により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部１０Ｙ〜１０Ｋの露光部１３に配された複数個のＯＬＥＤを発光させるための駆動データが生成される。
この駆動データは、ここではデジタル信号のため、制御部５０の輝度信号出力部５１（図３）において、それぞれのＯＬＥＤごとにその発光量を指示するアナログの光量設定信号（以下、「輝度信号」という。）に変換されて露光部１３に送られる。露光部１３の各ＯＬＥＤは、このアナログの輝度信号に基づく光量の光ビームＬを出射する。
作像部１０Ｙ〜１０Ｋごとに、露光部１３の各ＯＬＥＤをから光ビームＬが発せられ、帯電されている感光体ドラム１１が光ビームＬにより露光されると、感光体ドラム１１上に静電潜像が形成され、感光体ドラム１１上に作像された静電潜像は、トナーにより現像されてトナー像が作像される。
作像部１０Ｙ〜１０Ｋごとに、露光部１３の各ＯＬＥＤをから光ビームＬが発せられ、帯電されている感光体ドラム１１が光ビームＬにより露光されると、感光体ドラム１１上に静電潜像が形成され、感光体ドラム１１上に作像された静電潜像は、トナーにより現像されてトナー像が作像される。
作像部１０Ｙ〜１０Ｋのそれぞれの感光体ドラム１１上に作像されたトナー像は、その感光体ドラム１１に中間転写ベルト２１を介して配置された一次転写ローラー２２の静電作用により中間転写ベルト２１上に一次転写される。
作像部１０Ｙ〜１０Ｋによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト２１の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。
作像部１０Ｙ〜１０Ｋによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト２１の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。
この作像タイミングに合わせて、給送部３０からは、カセット３１から用紙Ｓが二次転写ローラー２３に向けて搬送されて来ており、二次転写ローラー２３と中間転写ベルト２１の間を用紙Ｓが通過する際に、中間転写ベルト２１上に多重転写された各色トナー像が二次転写ローラー２３の静電作用により用紙Ｓに一括して二次転写される。
各色トナー像が二次転写された後の用紙Ｓは、定着部４０まで搬送され、定着部４０の定着ローラー４１と加圧ローラー４２との間を通過する際に加熱、加圧されることにより、用紙Ｓ上のトナーがその用紙Ｓに融着して定着される。定着部４０を通過した用紙Ｓは、排紙ローラー３５によって排紙トレイ３６上に排出（出力）される。
各色トナー像が二次転写された後の用紙Ｓは、定着部４０まで搬送され、定着部４０の定着ローラー４１と加圧ローラー４２との間を通過する際に加熱、加圧されることにより、用紙Ｓ上のトナーがその用紙Ｓに融着して定着される。定着部４０を通過した用紙Ｓは、排紙ローラー３５によって排紙トレイ３６上に排出（出力）される。
図２は、露光部１３に含まれるプリントヘッド６０の概略構成を示す図である。
同図に示すようにプリントヘッド６０は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２と、これらを収容する筐体６３を備える。
ＯＬＥＤパネル６１は、ライン状に配置された複数個のＯＬＥＤ１０１を有し、複数個のＯＬＥＤ１０１のそれぞれは、個別に光ビームＬを出射する。
同図に示すようにプリントヘッド６０は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２と、これらを収容する筐体６３を備える。
ＯＬＥＤパネル６１は、ライン状に配置された複数個のＯＬＥＤ１０１を有し、複数個のＯＬＥＤ１０１のそれぞれは、個別に光ビームＬを出射する。
ロッドレンズアレイ６２は、それぞれのＯＬＥＤ１０１から発せられる光ビームＬを感光体ドラム１１表面に結像させる。
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。
同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（thin film transistor）基板７１と、封止板７２と、ソースＩＣ７３を備える。
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。
同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（thin film transistor）基板７１と、封止板７２と、ソースＩＣ７３を備える。
ＴＦＴ基板７１には、複数個のＯＬＥＤ１０１が主方向に沿って並ぶように配置されるとともに、それぞれのＯＬＥＤ１０１に対して後述の駆動回路と保持素子と電源切換スイッチと分圧回路などが設けられており、これらが同一のＴＦＴ基板７１上に形成される回路構成になっている。
封止板７２は、ＴＦＴ基板７１上におけるＯＬＥＤ１０１の配置領域を外気に触れないように封止するものである。
封止板７２は、ＴＦＴ基板７１上におけるＯＬＥＤ１０１の配置領域を外気に触れないように封止するものである。
ソースＩＣ７３は、ＴＦＴ基板７１上の、封止板７２の配置領域以外の領域に実装されており、制御部５０の輝度信号出力部５１から出力されるデジタルの輝度信号を、それぞれのＯＬＥＤ１０１ごとにその発光量を指示するアナログ電圧の輝度信号に変換するデジタル／アナログ変換器（以下、「ＤＡＣ」という。）や後述のシフトレジスターを含んでいる。
図４は、ＴＦＴ基板７１に設けられるＯＬＥＤ１０１と駆動回路１０２とＳ／Ｈ（サンプル／ホールド）回路１０３とソースＩＣ７３との関係を模式的に示す図である。
同図に示すように、Ｓ／Ｈ回路１０３は、スイッチ１０６と保持素子（コンデンサーなど）１０７が直列接続されてなり、１つのＳ／Ｈ回路１０３が１つの駆動回路１０２に対応し、１つの駆動回路１０２が１つのＯＬＥＤ１０１に対応する関係になっている。
同図に示すように、Ｓ／Ｈ回路１０３は、スイッチ１０６と保持素子（コンデンサーなど）１０７が直列接続されてなり、１つのＳ／Ｈ回路１０３が１つの駆動回路１０２に対応し、１つの駆動回路１０２が１つのＯＬＥＤ１０１に対応する関係になっている。
一方、ソースＩＣ７３には、複数個のＤＡＣ７４が含まれており、１つのＤＡＣ７４が複数個のＳ／Ｈ回路１０３に対応して設けられ、それぞれのＳ／Ｈ回路１０３ごとにその対応する各ＯＬＥＤ１０１への輝度信号ＳＧを順次出力する構成になっている。
例えば、１つのＤＡＣ７４に対応する複数個のＳ／Ｈ回路１０３のスイッチ１０６が全てオフ（非導通）になっている状態で、そのＤＡＣ７４から画像データに基づく輝度信号ＳＧ１、ＳＧ２・・が時間順に１つずつ出力される場合を想定すると、次のようになる。
例えば、１つのＤＡＣ７４に対応する複数個のＳ／Ｈ回路１０３のスイッチ１０６が全てオフ（非導通）になっている状態で、そのＤＡＣ７４から画像データに基づく輝度信号ＳＧ１、ＳＧ２・・が時間順に１つずつ出力される場合を想定すると、次のようになる。
すなわち、ＤＡＣ７４から輝度信号ＳＧ１が出力されるとそのタイミングと同期して、複数のＳ／Ｈ回路１０３のうち、輝度信号ＳＧ１が書き込まれるべき１つのＳ／Ｈ回路１０３ａのスイッチ１０６ａだけがオフからオン（導通）に切り換わり、輝度信号ＳＧ１がＳ／Ｈ回路１０３ａの保持素子１０７ａに書き込まれる（輝度信号のサンプル）。この書込みは、後述のように輝度信号ＳＧの電圧Ｖｄａｃと基準電圧Ｖｒとの差の電圧Ｖｆに相当する電荷が保持素子１０７に蓄積されることにより行われる。
なお、複数個のＳ／Ｈ回路１０３のうち、１０３ａとは別の各Ｓ／Ｈ回路１０３におけるスイッチ１０６はオフのままなので、他の保持素子１０７に輝度信号ＳＧ１が書き込まれることはない。
Ｓ／Ｈ回路１０３ａにおける輝度信号ＳＧ１の保持素子１０７ａへの書込みが終了すると、Ｓ／Ｈ回路１０３ａのスイッチ１０６ａがオフに戻るが、書き込まれた電圧が保持素子１０７ａに保持（ホールド）された状態が維持される。
Ｓ／Ｈ回路１０３ａにおける輝度信号ＳＧ１の保持素子１０７ａへの書込みが終了すると、Ｓ／Ｈ回路１０３ａのスイッチ１０６ａがオフに戻るが、書き込まれた電圧が保持素子１０７ａに保持（ホールド）された状態が維持される。
その後、次の輝度信号ＳＧ２がＤＡＣ７４から出力されるタイミングになると、そのタイミングと同期して、輝度信号ＳＧ２が書き込まれるべきＳ／Ｈ回路１０３ｂのスイッチ１０６ｂだけがオフからオンに切り換わり、輝度信号ＳＧ２がその保持素子１０７ｂに書き込まれる。輝度信号ＳＧ２の保持素子１０７ｂへの書込みが終了すると、Ｓ／Ｈ回路１０３ｂのスイッチ１０６ｂがオフに戻るが、書き込まれた電圧が保持素子１０７ｂに保持された状態が維持される。
それぞれのＳ／Ｈ回路１０３ごとに、輝度信号ＳＧの入力タイミングに応じてスイッチ１０６を切り換えてその輝度信号ＳＧの書込み動作が時間順に実行される。この切り換えには、シフトレジスター９９（図５）が用いられる。
それぞれの駆動回路１０２は、電源（不図示）からの電流を、対応する保持素子１０７に保持されている電圧に応じて制御して、ＯＬＥＤ１０１に供給する。この電流供給により、それぞれのＯＬＥＤ１０１は、輝度信号ＳＧに基づく発光量で発光する。
それぞれの駆動回路１０２は、電源（不図示）からの電流を、対応する保持素子１０７に保持されている電圧に応じて制御して、ＯＬＥＤ１０１に供給する。この電流供給により、それぞれのＯＬＥＤ１０１は、輝度信号ＳＧに基づく発光量で発光する。
なお、画像データには、トナー画像が形成されない非露光領域（原稿の下地部分など）を示すデータも含まれており、この非露光領域に対する輝度信号ＳＧは発光量が０（ゼロ）を示す信号、例えば電圧が０Ｖの信号になる。この発光量が０を示す輝度信号の場合、駆動回路１０２からＯＬＥＤ１０１に電流が供給されず、ＯＬＥＤ１０１は消灯したままになる。
ＤＡＣ７４からの輝度信号ＳＧ１、ＳＧ２・・の出力タイミングに応じて、それぞれのＳ／Ｈ回路１０３におけるスイッチ１０６のオンオフ切り換えタイミングが予め決められており、主方向に沿った１ライン単位で、全てのＯＬＥＤ１０１に対する輝度信号ＳＧの書込み、保持、発光が実行されることにより、感光体ドラム１１が露光される。
図５は、ＯＬＥＤ１０１を含む発光部１００がＴＦＴ基板７１上にｎ（複数）個、設けられている回路構成を示す図であり、図６は、１つの発光部１００の拡大図であり、（ａ）が輝度信号のサンプル期間の様子を示し、（ｂ）が輝度信号のホールド期間の様子を示している。なお、図５では、各発光部１００を区別すべく、符号１００の後に１，２，３・・ｎが付されており、これら各発光部１００の並ぶ方向が主方向に相当する。
図５は、ＯＬＥＤ１０１を含む発光部１００がＴＦＴ基板７１上にｎ（複数）個、設けられている回路構成を示す図であり、図６は、１つの発光部１００の拡大図であり、（ａ）が輝度信号のサンプル期間の様子を示し、（ｂ）が輝度信号のホールド期間の様子を示している。なお、図５では、各発光部１００を区別すべく、符号１００の後に１，２，３・・ｎが付されており、これら各発光部１００の並ぶ方向が主方向に相当する。
図５に示すように、複数個の発光部１００のそれぞれには、ＯＬＥＤ１０１の他に駆動回路１０２とＳ／Ｈ回路１０３と電源切換スイッチ１０４と分圧回路１０５が含まれる。
複数のＯＬＥＤ１０１のそれぞれは、電源Ｐから延伸される電源線、ここでは電源線９１と、アース線９２との間に介在し、電源線９１の長さ方向に沿って異なる複数の位置から分岐した電流供給線１１０のそれぞれに駆動回路１０２を介して設けられている。ここで、電源Ｐの電位は、一定のＶｃｃになっている。
複数のＯＬＥＤ１０１のそれぞれは、電源Ｐから延伸される電源線、ここでは電源線９１と、アース線９２との間に介在し、電源線９１の長さ方向に沿って異なる複数の位置から分岐した電流供給線１１０のそれぞれに駆動回路１０２を介して設けられている。ここで、電源Ｐの電位は、一定のＶｃｃになっている。
なお、図５では、電源線９１とアース線９２のそれぞれが有する配線抵抗をｒで示している。後述の信号線９４についても同様に配線抵抗をｒで示しているが、各線の抵抗値が同じ場合もあれば異なる場合もあり得る。
図５では、一番左端の発光部１００−１が電源Ｐからの配線距離（電源Ｐから発光部１００−１までの間の電源線９１の線部分の長さ）が最も短く、その右隣の発光部１００−２が２番目に配線距離が短く、さらに右側に移るに連れてそれぞれの発光部１００に対する配線距離が長くなる回路の構成例を示している。
図５では、一番左端の発光部１００−１が電源Ｐからの配線距離（電源Ｐから発光部１００−１までの間の電源線９１の線部分の長さ）が最も短く、その右隣の発光部１００−２が２番目に配線距離が短く、さらに右側に移るに連れてそれぞれの発光部１００に対する配線距離が長くなる回路の構成例を示している。
ＤＡＣ７４は、電源線９１の途中から分岐している電源線９３とアース線９２との間に介在され、電源Ｐから供給される電圧により動作し、その出力端子７４１から延伸される信号線９４に、それぞれのＯＬＥＤ１０１の発光量を示す電圧の信号である輝度信号ＳＧ１、ＳＧ２・・を時間順に出力する。
駆動回路１０２は、図６（ａ）に示すように、ゲート端子１２１と入力端子１２２と出力端子１２３を有する電圧入力型の駆動回路であり、ここではＰ型の電界効果トランジスター（ＦＥＴ：Field Effect Transistor）から構成され、入力端子１２２がソース、出力端子１２３がドレインに相当する。
駆動回路１０２は、図６（ａ）に示すように、ゲート端子１２１と入力端子１２２と出力端子１２３を有する電圧入力型の駆動回路であり、ここではＰ型の電界効果トランジスター（ＦＥＴ：Field Effect Transistor）から構成され、入力端子１２２がソース、出力端子１２３がドレインに相当する。
駆動回路１０２の入力端子１２２は、電流供給線１１０を介して電源線９１（プラス側の電源線に相当）に接続され、電源Ｐからの電流が電源線９１、電流供給線１１０を介して駆動回路１０２の入力端子１２２に入力される。
駆動回路１０２は、入力端子１２２に入力される電源線９１からの電流を、ゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧（電位差）の大きさに応じた大きさの電流に制御して出力端子１２３から出力する。
駆動回路１０２は、入力端子１２２に入力される電源線９１からの電流を、ゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧（電位差）の大きさに応じた大きさの電流に制御して出力端子１２３から出力する。
駆動回路１０２の出力端子１２３は、ＯＬＥＤ１０１を介してアース線９２に接続されている。
ＯＬＥＤ１０１は、そのアノード１１１が駆動回路１０２の出力端子１２３と接続され、そのカソード１１２がアース線９２に接続されており、駆動回路１０２から供給される電流の大きさに応じた発光量で発光する。
ＯＬＥＤ１０１は、そのアノード１１１が駆動回路１０２の出力端子１２３と接続され、そのカソード１１２がアース線９２に接続されており、駆動回路１０２から供給される電流の大きさに応じた発光量で発光する。
アース線９２は、その一方端が各発光部１００とＤＡＣ７４のそれぞれに共通のアース（ＧＮＤ：図５）に接続される。
駆動回路１０２のゲート端子１２１は、スイッチ素子として用いられるＦＥＴ１０６を介して、ＤＡＣ７４から出力される輝度信号ＳＧ１、ＳＧ２・・を伝送する信号線９４と接続されている。
駆動回路１０２のゲート端子１２１は、スイッチ素子として用いられるＦＥＴ１０６を介して、ＤＡＣ７４から出力される輝度信号ＳＧ１、ＳＧ２・・を伝送する信号線９４と接続されている。
ＦＥＴ１０６は、ゲート端子１６１と、入力端子１６２と、出力端子１６３を有する。
ＦＥＴ１０６の入力端子１６２は、信号線９４と接続され、出力端子１６３は、駆動回路１０２のゲート端子１２１と接続されている。
ＦＥＴ１０６のゲート端子１６１は、シフトレジスター９９の出力端子ＳＨ１と接続されている。出力端子ＳＨ１は、ハイレベルとローレベルとが交互に繰り返されてなるパルス状のＳＨ信号φ１（図７）を出力する端子である。
ＦＥＴ１０６の入力端子１６２は、信号線９４と接続され、出力端子１６３は、駆動回路１０２のゲート端子１２１と接続されている。
ＦＥＴ１０６のゲート端子１６１は、シフトレジスター９９の出力端子ＳＨ１と接続されている。出力端子ＳＨ１は、ハイレベルとローレベルとが交互に繰り返されてなるパルス状のＳＨ信号φ１（図７）を出力する端子である。
ＳＨ信号φ１は、輝度信号ＳＧ１が一定周期でＤＡＣ７４から出力される間だけＨ（ハイ）レベルになり、別の輝度信号ＳＧ２，３・・が出力されている間にはＬ（ロー）レベルになる信号であり、そのＨレベルの出力タイミングがＤＡＣ７４からの輝度信号ＳＧ１の出力タイミングと同期するように予め決められている。
ＦＥＴ１０６は、そのゲート端子１６１にＨレベルのＳＨ信号φ１が入力されると、入力端子１６２と出力端子１６３が導通状態（オン）になり、ＬレベルのＳＨ信号φ１が入力されると、非導通状態（オフ）になるように機能する。なお、ここでは、スイッチ素子としてＦＥＴ１０６を用いるとしたが、スイッチ機能を有する他の素子を用いることもできる。以下、ＦＥＴ１０６をスイッチ１０６という。
ＦＥＴ１０６は、そのゲート端子１６１にＨレベルのＳＨ信号φ１が入力されると、入力端子１６２と出力端子１６３が導通状態（オン）になり、ＬレベルのＳＨ信号φ１が入力されると、非導通状態（オフ）になるように機能する。なお、ここでは、スイッチ素子としてＦＥＴ１０６を用いるとしたが、スイッチ機能を有する他の素子を用いることもできる。以下、ＦＥＴ１０６をスイッチ１０６という。
コンデンサーからなる保持素子１０７は、一方の端子１７１が駆動回路１０２のゲート端子１２１と接続され、他方の端子１７２が電源切換スイッチ１０４に接続されている。
電源切換スイッチ１０４は、いわゆる１回路２接点スイッチの機能を有する切換回路からなり、例えばＦＥＴを含む回路などで構成することができる。
電源切換スイッチ１０４は、シフトレジスター９９の出力端子ＳＨ１から出力されるＳＨ信号φ１がＨレベルのときに接点１４０と接点１４１とが接続されるサンプル状態（図６（ａ））になり、ＳＨ信号φ１がＬレベルのときに接点１４０と接点１４２とが接続されるホールド状態（図６（ｂ））になるように接点を切り換える機能を有する。このような切り換え機能を設けているのは、各ＯＬＥＤ１０１の発光量のばらつきを抑制するためである。発光量のばらつきを抑制できる理由については、後述する。電源切換スイッチ１０４の接点１４１は、分圧回路１０５の分圧点１５３に接続されている。
電源切換スイッチ１０４は、いわゆる１回路２接点スイッチの機能を有する切換回路からなり、例えばＦＥＴを含む回路などで構成することができる。
電源切換スイッチ１０４は、シフトレジスター９９の出力端子ＳＨ１から出力されるＳＨ信号φ１がＨレベルのときに接点１４０と接点１４１とが接続されるサンプル状態（図６（ａ））になり、ＳＨ信号φ１がＬレベルのときに接点１４０と接点１４２とが接続されるホールド状態（図６（ｂ））になるように接点を切り換える機能を有する。このような切り換え機能を設けているのは、各ＯＬＥＤ１０１の発光量のばらつきを抑制するためである。発光量のばらつきを抑制できる理由については、後述する。電源切換スイッチ１０４の接点１４１は、分圧回路１０５の分圧点１５３に接続されている。
分圧回路１５０は、抵抗１０８と１０９とが直列接続された回路からなり、その一方の端子１５１が電源線９１に接続され、その他方の端子１５２がアース線９２に接続されている。分圧回路１５０は、電源線９１に接続される端子１５１とアース線９２に接続される端子１５２との間の電圧を抵抗１０８と１０９の抵抗値の比率に応じた電圧に分圧して、その分圧した分圧電圧Ｖｒを基準電圧として分圧点１５３から出力する。以下、分圧電圧Ｖｒを基準電圧Ｖｒという場合がある。
分圧回路１５０から出力された基準電圧Ｖｒは、電源切換スイッチ１０４の接点１４１に供給される。
分圧回路１０５は、複数個の発光部１００のそれぞれに設けられているが、それぞれの発光部１００において、その基準電圧Ｖｒが略同じになるように、その分圧比が予め決められている。これは、電源線９１上での電位降下の影響による各ＯＬＥＤ１０１の発光ばらつきを抑制するためである。この詳細については後述する。
分圧回路１０５は、複数個の発光部１００のそれぞれに設けられているが、それぞれの発光部１００において、その基準電圧Ｖｒが略同じになるように、その分圧比が予め決められている。これは、電源線９１上での電位降下の影響による各ＯＬＥＤ１０１の発光ばらつきを抑制するためである。この詳細については後述する。
電源切換スイッチ１０４の接点１４２は、電流供給線１１０の、電源線９１と駆動回路１０２の入力端子１２２との間の部分に接続される。
図６（ａ）に示すサンプル期間において信号線９４上に輝度信号ＳＧ１が伝送されている間には、これと同期してシフトレジスター９９からのＳＨ信号φ１がＨレベルになり、スイッチ１０６が導通状態かつ電源切換スイッチ１０４がサンプル状態になるので、信号線９４からスイッチ１０６、保持素子１０７、電源切換スイッチ１０４を介して分圧回路１０５の分圧点１５３に至るまでの第１回路が形成される。このとき、電源線９１の電圧Ｖｐは、保持素子１０７に供給されない。これにより、信号線９４上を伝送される輝度信号ＳＧ１の保持素子１０７への書込み（サンプル）が行われる。
図６（ａ）に示すサンプル期間において信号線９４上に輝度信号ＳＧ１が伝送されている間には、これと同期してシフトレジスター９９からのＳＨ信号φ１がＨレベルになり、スイッチ１０６が導通状態かつ電源切換スイッチ１０４がサンプル状態になるので、信号線９４からスイッチ１０６、保持素子１０７、電源切換スイッチ１０４を介して分圧回路１０５の分圧点１５３に至るまでの第１回路が形成される。このとき、電源線９１の電圧Ｖｐは、保持素子１０７に供給されない。これにより、信号線９４上を伝送される輝度信号ＳＧ１の保持素子１０７への書込み（サンプル）が行われる。
この輝度信号ＳＧ１の書込みは、保持素子１０７の端子１７１に印加される輝度信号ＳＧの電圧Ｖｄａｃ（駆動回路１０２のゲート端子１２１の印加電圧に相当）と、保持素子１０７の端子１７２に印加される基準電圧Ｖｒ（分圧回路１０５の分圧点１５３から出力される分圧電圧Ｖｒ）との差の電圧Ｖｆの大きさに相当する電荷が保持素子１０７にチャージされることにより行われる（保持素子１０７の充放電に相当）。
シフトレジスター９９からのＳＨ信号φ１がＨからＬレベルに切り換わると、輝度信号ＳＧ１の書込みの終了として、図６（ｂ）に示すようにホールド期間に移り、スイッチ１０６が非導通状態かつ電源切換スイッチ１０４がホールド状態になる。これにより、駆動回路１０２のゲート端子１２１から保持素子１０７、電源切換スイッチ１０４、電流供給線１１０上における駆動回路１０２の入力端子１２２に至るまでの第２回路が形成される。このとき、基準電圧Ｖｒは、保持素子１０７に供給されない。
スイッチ１０６が非導通状態であり、スイッチ１０６の出力端子１６３が開放状態に等しく（輝度信号ＳＧの入力が遮断され）、電源切換スイッチ１０４がホールド状態になって、基準電圧Ｖｒが保持素子１０７に供給されなくなるので、この直前のサンプル期間での輝度信号ＳＧ１の書込みにより保持素子１０７に蓄えられた電荷により生じる保持素子１０７の両端間の電圧Ｖｆがホールド期間でもそのまま維持され、この電圧Ｖｆが駆動回路１０２のゲート端子１２１と入力端子１２２間の電位差に相当する。
ホールド期間において駆動回路１０２は、その直前のサンプル期間に保持素子１０７に書き込まれた電荷により生じる、ゲート端子１２１と入力端子１２２間の電位差に相当する電圧Ｖｆの大きさに応じた大きさの電流をＯＬＥＤ１０１に供給する。
これにより、サンプル期間に入力された輝度信号ＳＧ１で指示された発光量に相当する電流がＯＬＥＤ１０１に供給され、輝度信号ＳＧ１に基づく発光量でＯＬＥＤ１０１が点灯することになる。
これにより、サンプル期間に入力された輝度信号ＳＧ１で指示された発光量に相当する電流がＯＬＥＤ１０１に供給され、輝度信号ＳＧ１に基づく発光量でＯＬＥＤ１０１が点灯することになる。
この意味で、電圧ＶｆがＯＬＥＤ１０１の発光量の指示電圧に相当し、ＤＡＣ７４、電源切換スイッチ１０４、スイッチ１０６、シフトレジスター９９などが、基準電圧Ｖｒを基準にして輝度信号ＳＧの信号電圧から発光量の指示電圧Ｖｆを生成し、対応する保持素子１０７にその電圧Ｖｆを書き込んで保持させる電圧書込手段として機能するといえる。
また、ＳＨ信号φ１の出力が上記の第１回路と第２回路を切り換える指示を行うことに相当する。さらに、図６（ａ）に示すサンプル期間では、電圧Ｖｆが書き込まれるときの基準となる基準電圧Ｖｒが分圧回路１０５から供給される状態になる期間であり、図６（ｂ）に示すホールド期間とは、保持素子１０７に保持された電圧Ｖｆに対する基準となる電圧が電源線９１から供給される状態になる期間といえる。
また、ＳＨ信号φ１の出力が上記の第１回路と第２回路を切り換える指示を行うことに相当する。さらに、図６（ａ）に示すサンプル期間では、電圧Ｖｆが書き込まれるときの基準となる基準電圧Ｖｒが分圧回路１０５から供給される状態になる期間であり、図６（ｂ）に示すホールド期間とは、保持素子１０７に保持された電圧Ｖｆに対する基準となる電圧が電源線９１から供給される状態になる期間といえる。
図６（ａ）では、１つのＤＡＣ７４からの輝度信号ＳＧ１が発光部１００−１の保持素子１０７に書き込まれるサンプル期間の様子の例を示しているが、他の発光部１００−２，１００−３・・において輝度信号ＳＧ２，ＳＧ３・・が保持素子１０７に書き込まれる場合も、上記同様の電源切換スイッチ１０４とスイッチ１０６の切り換えが実行される。
例えば、図５においてＤＡＣ７４から輝度信号ＳＧ２が出力されると、これと同期して、シフトレジスター９９の出力端子ＳＨ１〜ＳＨｎのうち、ＳＨ２からだけＨレベルのＳＨ信号φ２が出力される。これにより、各発光部１００のうち、発光部１００−２だけにおいてそのスイッチ１０６が導通状態かつ電源切換スイッチ１０４がサンプル状態になり、輝度信号ＳＧ２が発光部１００−２の保持素子１０７に書き込まれる。
例えば、図５においてＤＡＣ７４から輝度信号ＳＧ２が出力されると、これと同期して、シフトレジスター９９の出力端子ＳＨ１〜ＳＨｎのうち、ＳＨ２からだけＨレベルのＳＨ信号φ２が出力される。これにより、各発光部１００のうち、発光部１００−２だけにおいてそのスイッチ１０６が導通状態かつ電源切換スイッチ１０４がサンプル状態になり、輝度信号ＳＧ２が発光部１００−２の保持素子１０７に書き込まれる。
シフトレジスター９９は、例えば、一番左端の発光部１００−１に対する輝度信号ＳＧ１がＤＡＣ７４から出力されるときにだけ発光部１００−１のスイッチ１０６にＨレベルのＳＨ信号φ１を出力端子ＳＨ１から出力し、次に左端から２番目の発光部１００−２に対する輝度信号ＳＧ２がＤＡＣ７４から出力されるときにだけ発光部１００−２のスイッチ１０６にＨレベルのＳＨ信号φ２を出力端子ＳＨ２から出力するというように、Ｈレベルの出力タイミングを時間順にずらしたＳＨ信号φ１、φ２・・を出力する。
発光部１００−１における輝度信号ＳＧ１の書込みが終わると発光部１００−１のスイッチ１０６がオフになり、書き込まれた輝度信号ＳＧ１がホールドされる。そして、次に２番目の発光部１００−２のスイッチ１０６がオンに切り換わると、その発光部１００−２に対する輝度信号ＳＧ２の書込みが開始される。
このように発光部１００ごとに、自己に入力されるべき輝度信号ＳＧの入力と同期してスイッチ１０６が導通状態になり、その輝度信号ＳＧがスイッチ１０６を介して保持素子１０７に入力されて書き込まれ、スイッチ１０６が非導通状態に戻ると、その書き込まれた輝度信号ＳＧが次の書込みが開始されるまでの間、ホールドされる。
このように発光部１００ごとに、自己に入力されるべき輝度信号ＳＧの入力と同期してスイッチ１０６が導通状態になり、その輝度信号ＳＧがスイッチ１０６を介して保持素子１０７に入力されて書き込まれ、スイッチ１０６が非導通状態に戻ると、その書き込まれた輝度信号ＳＧが次の書込みが開始されるまでの間、ホールドされる。
それぞれの発光部１００ごとに、輝度信号ＳＧの書込みが行われている期間がサンプル期間になる。
サンプル期間は、発光部１００ごとに同じ長さであり、シフトレジスター９９からのＳＨ信号φがＨレベルの期間に相当し、コンデンサーである保持素子１０７への電荷のチャージの開始から終了までに要する時間よりも長い一定の時間が予め決められている。
サンプル期間は、発光部１００ごとに同じ長さであり、シフトレジスター９９からのＳＨ信号φがＨレベルの期間に相当し、コンデンサーである保持素子１０７への電荷のチャージの開始から終了までに要する時間よりも長い一定の時間が予め決められている。
従って、１回のサンプル期間内において、保持素子１０７の両端間の電圧が電圧Ｖｄａｃと基準電圧Ｖｒとの差の電圧Ｖｆに達し、その後、その電圧Ｖｆが維持されることになる。このような輝度信号ＳＧの書込みが、それぞれの発光部１００においてサンプル期間ごとに実行されるように、サンプル期間の長さ、コンデンサーの容量や時定数などが予め設定されている。
そして、それぞれの発光部１００ごとに、１回のサンプル期間が終了してから、次のサンプル期間の開始に至るまでの期間がその書き込んだ輝度信号ＳＧを保持するホールド期間になる。
図７は、各発光部１００におけるサンプル期間とホールド期間のタイミングチャートを示す図であり、いわゆるローリング駆動によるＯＬＥＤ１０１の発光制御方法を示している。ここで、同図では、各発光部１００のＯＬＥＤ１０１と電源切換スイッチ１０４がどの発光部１００に属するかを区別すべく、符号の後に、発光部１００と同様の１，２・・ｎを付して示している。
図７は、各発光部１００におけるサンプル期間とホールド期間のタイミングチャートを示す図であり、いわゆるローリング駆動によるＯＬＥＤ１０１の発光制御方法を示している。ここで、同図では、各発光部１００のＯＬＥＤ１０１と電源切換スイッチ１０４がどの発光部１００に属するかを区別すべく、符号の後に、発光部１００と同様の１，２・・ｎを付して示している。
同図に示すように、輝度信号ＳＧ１が出力されている間に同期してシフトレジスター９９からのＳＨ信号φ１がＨレベルになっている間に、電源切換スイッチ１０４−１だけがＳ側（サンプル状態）になっており、輝度信号ＳＧ１が発光部１００−１の保持素子１０７に書き込まれる。この輝度信号ＳＧ１の書込み期間が発光部１００−１に対するサンプル期間Ｔａになる。
輝度信号ＳＧ１の出力が終了すると（ＳＨ信号φ１がＨからＬレベルに切り換わると）、電源切換スイッチ１０４−１がＰ側（ホールド状態）に戻り、続いて輝度信号ＳＧ２の出力と同期してシフトレジスター９９からのＳＨ信号φ２がＨレベルになっている間に、電源切換スイッチ１０４−２だけがＳ側（サンプル状態）になり、輝度信号ＳＧ２が発光部１００−２の保持素子１０７に書き込まれる。輝度信号ＳＧ２の書込み期間が発光部１００−２に対するサンプル期間Ｔａになる。
以降、発光部１００−３・・１００−ｎのそれぞれの保持素子１０７に対して、対応する輝度信号ＳＧ３・・ＳＧｎの書込みが時間順にずれて行われる。
発光部１００ごとに、サンプル期間Ｔａ以外の期間がホールド期間Ｔｂになり、１回のホールド期間Ｔｂは、通常、１回のサンプル期間Ｔａに対して例えば１００倍程度の長さになっている。
発光部１００ごとに、サンプル期間Ｔａ以外の期間がホールド期間Ｔｂになり、１回のホールド期間Ｔｂは、通常、１回のサンプル期間Ｔａに対して例えば１００倍程度の長さになっている。
ＯＬＥＤ１０１−１に対するサンプル期間Ｔａの開始ｔ１からＯＬＥＤ１０１−ｎに対するサンプル期間Ｔａの終了ｔ２までの期間が１回の主走査期間（１ＨＳＹＮＣ）になる。この１回の主走査期間は、感光体ドラム１１上において主方向に１ライン分の静電潜像を形成するための時間に相当する。
１回の主走査期間の開始時期は、予め決められた間隔ごとにレベルがＨからＬに変化する主走査信号のそのレベル変化のタイミングで規定される。
１回の主走査期間の開始時期は、予め決められた間隔ごとにレベルがＨからＬに変化する主走査信号のそのレベル変化のタイミングで規定される。
図７では、１つのＤＡＣ７４がｎ個の発光部１００に対して輝度信号ＳＧ１、ＳＧ２・・ＳＧｎを時間順にシフトして出力する例を説明したが、ＤＡＣ７４が複数個ある場合には、それぞれのＤＡＣ７４ごとに、各発光部１００への輝度信号ＳＧの出力やその輝度信号ＳＧのサンプルとホールドのそれぞれの動作が並行して実行される。
１回の主走査期間（ｔ１〜ｔ２）が終わると、次の主走査期間（ｔ２〜ｔ３）に移ることが繰り返し実行され、回転する感光体ドラム１１上に主走査期間ごとに主方向に沿った１ライン分の静電潜像が形成されていく。これにより、感光体ドラム１１の回転方向（副走査方向）に１ページ分の画像に相当する静電潜像が形成される。
１回の主走査期間（ｔ１〜ｔ２）が終わると、次の主走査期間（ｔ２〜ｔ３）に移ることが繰り返し実行され、回転する感光体ドラム１１上に主走査期間ごとに主方向に沿った１ライン分の静電潜像が形成されていく。これにより、感光体ドラム１１の回転方向（副走査方向）に１ページ分の画像に相当する静電潜像が形成される。
図８は、全てのＯＬＥＤ１０１を点灯させる全点灯を行う場合に、サンプル期間とホールド期間における電源供給点からの各発光部１００までの距離と電位降下との関係などを示すグラフ１９１〜１９９を例示する図である。
具体的にグラフ１９１は、サンプル期間において各発光部１００について電源線９１から供給される電圧Ｖｐと電源供給点（電源Ｐ）からの電源線９１上の距離（以下、「電源からの距離」という。）との関係を示している。
具体的にグラフ１９１は、サンプル期間において各発光部１００について電源線９１から供給される電圧Ｖｐと電源供給点（電源Ｐ）からの電源線９１上の距離（以下、「電源からの距離」という。）との関係を示している。
グラフ１９２は、サンプル期間において各発光部１００についてその分圧回路１０５から出力される基準電圧Ｖｒと電源からの距離との関係を示している。
グラフ１９３は、サンプル期間において信号線９４から各発光部１００に入力される輝度信号ＳＧの電圧Ｖｄａｃと電源からの距離との関係を示している。
グラフ１９４は、サンプル期間でのアース線９２上における電源供給点（アース：ＧＮＤ）からの距離と電位降下との関係を示している。
グラフ１９３は、サンプル期間において信号線９４から各発光部１００に入力される輝度信号ＳＧの電圧Ｖｄａｃと電源からの距離との関係を示している。
グラフ１９４は、サンプル期間でのアース線９２上における電源供給点（アース：ＧＮＤ）からの距離と電位降下との関係を示している。
グラフ１９５は、ホールド期間において各発光部１００について電源線９１から供給される電圧Ｖｐと電源からの距離との関係を示している。
グラフ１９６は、ホールド期間において各発光部１００の駆動回路１０２のゲート端子１２１の電圧（ゲート電圧）と電源からの距離との関係を示している。
グラフ１９７は、ホールド期間において各発光部１００についてその分圧回路１０５から出力される基準電圧Ｖｒと電源からの距離との関係を示している。
グラフ１９６は、ホールド期間において各発光部１００の駆動回路１０２のゲート端子１２１の電圧（ゲート電圧）と電源からの距離との関係を示している。
グラフ１９７は、ホールド期間において各発光部１００についてその分圧回路１０５から出力される基準電圧Ｖｒと電源からの距離との関係を示している。
グラフ１９８は、ホールド期間でのアース線９２上における電源供給点（アース：ＧＮＤ）からの配線距離と電位降下との関係を示している。
グラフ１９９は、ホールド期間におけるＯＬＥＤ１０１の発光量が配線距離の大小によって変化しない（ばらつきがない）様子を示している。
なお、同図では、ｎ個の発光部１００のうち、電源線９１上において電源Ｐからの配線距離がある程度短い位置にある発光部１００を１００−ｋ、最も遠い位置にある発光部を１００−ｎ、発光部１００−ｋと発光部１００−ｎとの間に位置する発光部を１００−ｍとして表している。
グラフ１９９は、ホールド期間におけるＯＬＥＤ１０１の発光量が配線距離の大小によって変化しない（ばらつきがない）様子を示している。
なお、同図では、ｎ個の発光部１００のうち、電源線９１上において電源Ｐからの配線距離がある程度短い位置にある発光部１００を１００−ｋ、最も遠い位置にある発光部を１００−ｎ、発光部１００−ｋと発光部１００−ｎとの間に位置する発光部を１００−ｍとして表している。
サンプル期間のグラフ１９１を見ると、電源線９１の電圧Ｖｐが電源（電圧：Ｖｃｃ）からの距離が長くなるのに伴って徐々に低下していることが判る。これは、電源線９１の配線抵抗ｒによる電位降下によるものである。
例えば、電源線９１から発光部１００−ｋの駆動回路１０２の入力端子１２２に入力される電圧（印加電圧）をＶｐｋ、電源線９１から発光部１００−ｍの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｍ、電源線９１から発光部１００−ｎの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｎとすると、電源からの距離が長くなるほど電位降下による電圧の低下量が大きくなることから、Ｖｃｃ＞Ｖｐｋ＞Ｖｐｍ＞Ｖｐｎの関係が満たされる。
例えば、電源線９１から発光部１００−ｋの駆動回路１０２の入力端子１２２に入力される電圧（印加電圧）をＶｐｋ、電源線９１から発光部１００−ｍの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｍ、電源線９１から発光部１００−ｎの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｎとすると、電源からの距離が長くなるほど電位降下による電圧の低下量が大きくなることから、Ｖｃｃ＞Ｖｐｋ＞Ｖｐｍ＞Ｖｐｎの関係が満たされる。
一方、グラフ１９２を見ると、基準電圧Ｖｒは、電源からの距離に関係なく略一定になっている。これは、発光部１００ごとに、その分圧回路１０５の出力電圧Ｖｒが同じ値になるような分圧比が予め設定されていることによる。
ここでは、電源線９１とアース線９２における全点灯時の電位降下の特性（グラフ１９１，１９４の傾き）を予め実験などで求め、求めた電位降下の特性から、各発光部１００における基準電圧Ｖｒが略一定になるように、各発光部１００の分圧回路１０５の分圧比が発光部１００ごとに事前に設定されるようになっている。
ここでは、電源線９１とアース線９２における全点灯時の電位降下の特性（グラフ１９１，１９４の傾き）を予め実験などで求め、求めた電位降下の特性から、各発光部１００における基準電圧Ｖｒが略一定になるように、各発光部１００の分圧回路１０５の分圧比が発光部１００ごとに事前に設定されるようになっている。
具体的には、電源Ｐからの距離がどの大きさになっても、グラフ１９１で示される電源線９１の電圧Ｖｐとグラフ１９２で示される基準電圧Ｖｒとの差の電圧と、グラフ１９３で示されるアース線９２の電圧とグラフ１９２で示される基準電圧Ｖｒとの差の電圧が略同じになるように、例えばＶｈ１＝Ｖｈ１´，Ｖｈ２＝Ｖｈ２´，Ｖｈ３＝Ｖｈ３´になるように、各発光部１００における分圧回路１０５の分圧比が設定されている。つまり、分圧回路１０５ごとに分圧比が、当該分圧回路１０５において電源線９１との接続点１５１の電圧を電源線９１上における電源Ｐから接続点までの長さに応じて予め設定されている。分圧比の具体的な求め方については、後述する。
なお、全点灯時には、発光部１００ごとに、その分圧回路１０５にかかる電圧は、サンプル期間でもホールド期間でも略同じになるので、グラフ１９７で示すようにホールド期間においても基準電圧Ｖｒは、電源からの距離に関係なく略一定になっている。
グラフ１９３を見ると、電源からの距離に関係なく電圧Ｖｄａｃが略一定になっている。全点灯時には、各発光部１００に対してＤＡＣ７４から出力される輝度信号ＳＧ１，２・・の電圧Ｖｄａｃが同じ大きさになっており、その同じ大きさの電圧がほとんどそのまま各発光部１００に入力される。これは、次の理由による。
グラフ１９３を見ると、電源からの距離に関係なく電圧Ｖｄａｃが略一定になっている。全点灯時には、各発光部１００に対してＤＡＣ７４から出力される輝度信号ＳＧ１，２・・の電圧Ｖｄａｃが同じ大きさになっており、その同じ大きさの電圧がほとんどそのまま各発光部１００に入力される。これは、次の理由による。
すなわち、図５と図６に示すように信号線９４は、一方端がＤＡＣ７４の出力端子７４１に接続され、他方端側は、ｎ個の発光部１００のそれぞれに対応する異なる位置から分岐して、その分岐したそれぞれの線部分の先端がその対応する発光部１００に設けられたスイッチ１０６を介して保持素子１０７の一方の端子１７１と駆動回路１０２のゲート端子１２１に接続される構成になっている。
保持素子１０７は、コンデンサーであるので、サンプル期間の開始によりスイッチ１０６が導通状態になったときに、上記同様の保持素子１０７の充放電が行われ、信号線９４上においてその配線抵抗ｒによる電位降下が一時的に生じる場合がある。この電位降下が生じても、保持素子１０７の充放電が終わると、保持素子１０７に電流が流れなくなるので、サンプル期間の途中で信号線９４上での電位降下がなくなる。
また、駆動回路１０２はＦＥＴからなり、輝度信号ＳＧがスイッチ１０６を介して駆動回路１０２のゲート端子１２１に印加された場合に、そのゲート端子１２１から入力端子１２２と出力端子１２３に電流が流れることがほとんど生じない。
一方、他の全ての発光部１００は、ホールド期間になっており、スイッチ１０６が非導通状態になるので、信号線９４からスイッチ１０６を介して保持素子１０７に電流が流れることはなく、他の発光部１００のところで電位降下は生じない。
一方、他の全ての発光部１００は、ホールド期間になっており、スイッチ１０６が非導通状態になるので、信号線９４からスイッチ１０６を介して保持素子１０７に電流が流れることはなく、他の発光部１００のところで電位降下は生じない。
これらのことから、信号線９４に配線抵抗ｒが存在していても、信号線９４を電流がほとんど流れていない状態において配線抵抗ｒによる電位降下が実質生じず、または生じたとしても無視できる程度の大きさにすぎないからである。
従って、電源からの距離が異なる発光部１００−ｋ、ｍ、ｎのいずれでも、サンプル期間においては、分圧回路１０５からの基準電圧Ｖｒと信号線９４を伝送される輝度信号ＳＧの電圧Ｖｄａｃとの差の電圧Ｖｆが略同じ値になる。このことは、発光部１００−ｋ、ｍ、ｎ以外の他の発光部１００のそれぞれについても同様である。
従って、電源からの距離が異なる発光部１００−ｋ、ｍ、ｎのいずれでも、サンプル期間においては、分圧回路１０５からの基準電圧Ｖｒと信号線９４を伝送される輝度信号ＳＧの電圧Ｖｄａｃとの差の電圧Ｖｆが略同じ値になる。このことは、発光部１００−ｋ、ｍ、ｎ以外の他の発光部１００のそれぞれについても同様である。
このようにｎ個の発光部１００のいずれについても、その保持素子１０７の両端間の電圧Ｖｆが略同じになり、電圧Ｖｆ（発光量の指示電圧）に相当する電荷がその保持素子１０７に蓄えられることになる。
グラフ１９４を見ると、アース線９２の電圧がアースからの距離が長くなるのに伴って徐々に上がっていることが判る。これは、グラフ１９１と同様に、アース線９２の配線抵抗ｒによる電位降下によるものである。このことは、グラフ１９８についても同様である。
グラフ１９４を見ると、アース線９２の電圧がアースからの距離が長くなるのに伴って徐々に上がっていることが判る。これは、グラフ１９１と同様に、アース線９２の配線抵抗ｒによる電位降下によるものである。このことは、グラフ１９８についても同様である。
一方、ホールド期間のグラフ１９５を見ると、サンプル期間のグラフ１９１と同様に、電源からの距離が長くなるのに伴って電源線９１から各発光部１００への供給電圧Ｖｐが低下していくことが判る。
さらに、グラフ１９５と１９６から、発光部１００ごとに、電源線９１からの供給電圧Ｖｐから電圧Ｖｆを差し引いた値がその駆動回路１０２のゲート端子１２１の電圧（ゲート電圧）Ｖｇになっていることが判る。これは、次の理由による。
さらに、グラフ１９５と１９６から、発光部１００ごとに、電源線９１からの供給電圧Ｖｐから電圧Ｖｆを差し引いた値がその駆動回路１０２のゲート端子１２１の電圧（ゲート電圧）Ｖｇになっていることが判る。これは、次の理由による。
すなわち、図６（ａ）に示すようにサンプル期間に保持素子１０７に蓄えられた電荷により生じる電圧Ｖｆが保持素子１０７の両端間の電圧になり、その直後のホールド期間にもその電圧Ｖｆが保持素子１０７に保持される。
これにより、図６（ｂ）に示すようにホールド期間に電源切換スイッチ１０４がホールド状態になったときに駆動回路１０２の入力端子１２２とゲート端子１２１との間にその電圧Ｖｆに相当する電位差が生じる。
これにより、図６（ｂ）に示すようにホールド期間に電源切換スイッチ１０４がホールド状態になったときに駆動回路１０２の入力端子１２２とゲート端子１２１との間にその電圧Ｖｆに相当する電位差が生じる。
このことは、他の発光部１００のそれぞれでも同じであり、ホールド期間Ｔｂでは、入力端子１２２に入力される電圧Ｖｐに対して電圧Ｖｆの分だけオフセットして、ゲート端子１２１の電圧が電圧Ｖｐを基準に、電圧Ｖｆだけ低下した電圧になるからである。
従って、それぞれの発光部１００ごとに、電源からの距離の違いによって電源線９１からの駆動回路１０２への入力電圧Ｖｐが異なっても、駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差（＝Ｖｆ）は同じ値になる。
従って、それぞれの発光部１００ごとに、電源からの距離の違いによって電源線９１からの駆動回路１０２への入力電圧Ｖｐが異なっても、駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差（＝Ｖｆ）は同じ値になる。
上記のように駆動回路１０２は、入力端子１２２の電圧とゲート端子１２１の電圧との差の電圧の大きさに応じた大きさの電流を出力端子１２３から出力する電圧駆動型の駆動回路である。
従って、それぞれの発光部１００ごとに、ホールド期間における駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差がＶｆで同じということは、そのＯＬＥＤ１０１に流れる電流も同じになり、全点灯の場合、それぞれの発光部１００のＯＬＥＤ１０１が同じ発光量で点灯することになる。
従って、それぞれの発光部１００ごとに、ホールド期間における駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差がＶｆで同じということは、そのＯＬＥＤ１０１に流れる電流も同じになり、全点灯の場合、それぞれの発光部１００のＯＬＥＤ１０１が同じ発光量で点灯することになる。
グラフ１９９では、ｎ個の発光部１００のうち、代表する３つの発光部１００−ｋ、ｍ、ｎのそれぞれの発光量と、仮に電源供給点と等しい位置に１つの発光部が設けられていると仮定した場合のその発光量とが同じである例を示している。
このように、輝度信号ＳＧのサンプル期間には、それぞれの発光部１００ごとに、その分圧回路１０５から出力される、他の発光部１００と略同じ値に設定された基準電圧Ｖｒを用いて輝度信号ＳＧの保持素子１０７への書込みを行うことができる。
このように、輝度信号ＳＧのサンプル期間には、それぞれの発光部１００ごとに、その分圧回路１０５から出力される、他の発光部１００と略同じ値に設定された基準電圧Ｖｒを用いて輝度信号ＳＧの保持素子１０７への書込みを行うことができる。
輝度信号ＳＧの保持素子１０７への書込みは、上記のように輝度信号ＳＧの電圧の大きさに対応する量の電荷を保持素子１０７に蓄えることにより行われる。保持素子１０７に蓄えられる電荷の量は、保持素子１０７の両端間の電圧の差、すなわち一方の端子１７１に印加される電圧と他方の端子１７２に印加される電圧との差の大きさにより決まる。
このため、保持素子１０７の２つの端子のうち、輝度信号ＳＧの電圧が印加される端子１７１とは反対側の端子１７２に印加される基準電圧Ｖｒが、輝度信号ＳＧの保持素子１０７への書込み時の基準電圧としてどの発光部１００でも同じ値であれば、輝度信号ＳＧの電圧との差の電圧に相当する量の電荷を正確に保持素子１０７に蓄えることができる。
このため、保持素子１０７の２つの端子のうち、輝度信号ＳＧの電圧が印加される端子１７１とは反対側の端子１７２に印加される基準電圧Ｖｒが、輝度信号ＳＧの保持素子１０７への書込み時の基準電圧としてどの発光部１００でも同じ値であれば、輝度信号ＳＧの電圧との差の電圧に相当する量の電荷を正確に保持素子１０７に蓄えることができる。
例えば、全点灯の場合に、発光部１００のそれぞれに対する輝度信号ＳＧの電圧が同じ大きさであれば、発光部１００ごとに、保持素子１０７には同じ量の電荷が蓄えられ、保持素子１０７の両端の電圧の差Ｖｆが同じになり、変動することが生じない。
これに対し、例えば図９に示す比較例のように、それぞれの発光部９００ごとに、保持素子９０６の一方の端子９６１を駆動回路９０２のゲート端子９２１に接続し、保持素子９０６の他方の端子９６２を駆動回路９０２の入力端子９２２に接続する回路構成をとった場合、電源線９１からの供給電圧が常時、保持素子９０６の一方の端子９６２に印加されることになる。
これに対し、例えば図９に示す比較例のように、それぞれの発光部９００ごとに、保持素子９０６の一方の端子９６１を駆動回路９０２のゲート端子９２１に接続し、保持素子９０６の他方の端子９６２を駆動回路９０２の入力端子９２２に接続する回路構成をとった場合、電源線９１からの供給電圧が常時、保持素子９０６の一方の端子９６２に印加されることになる。
この比較例では、発光部９００ごとに、保持素子９０６の一方の端子９６２に印加される電圧は、電源線９１の配線抵抗による電位降下に起因して、図１０の全点灯時のグラフに示すように電源供給点から近い発光部９００よりも遠い発光部９００の方が低くなる。
つまり、全点灯時には輝度信号ＳＧの保持素子９０６への書込み時における基準電圧（保持素子９０６の端子９６２への印加電圧）が発光部９００ごとに変動することになる。
つまり、全点灯時には輝度信号ＳＧの保持素子９０６への書込み時における基準電圧（保持素子９０６の端子９６２への印加電圧）が発光部９００ごとに変動することになる。
従って、比較例の構成では、全点灯時に発光部９００ごとに、信号線９４を伝送される輝度信号ＳＧの電圧Ｖｄａｃが同じ電圧であっても、電源線９１の電位降下により保持素子９０６の端子９６２への印加電圧が発光部９００ごとに異なる場合のその差分だけ、保持素子９０６に蓄えられる電荷の量が異なる、すなわち保持素子９０６の両端間の電圧Ｖｆがそれぞれの発光部９００で異なってしまう（同図のＶｆ，Ｖｆ´参照）。
このことは、発光部９００ごとに、同じ発光量を示す輝度信号ＳＧが入力されても（Ｖｄａｃが同じ電圧であっても）、ＯＬＥＤ９０１の発光量がばらつくことを意味する。
一方、図６に示す実施例の構成では、上記のようにその基準電圧Ｖｒが発光部１００ごとに略同じになるので、電源からの距離の違いによる電位降下に起因する各ＯＬＥＤ１０１の発光量のばらつきを防止することができるようになる。
一方、図６に示す実施例の構成では、上記のようにその基準電圧Ｖｒが発光部１００ごとに略同じになるので、電源からの距離の違いによる電位降下に起因する各ＯＬＥＤ１０１の発光量のばらつきを防止することができるようになる。
なお、上記では全点灯時の場合の例を示したが、再現すべき画像によっては、１主走査期間において、例えば発光すべきＯＬＥＤ１０１の数が１個以上でｎ個未満の範囲内になる場合が生じる。この場合、ｎ個のうち、非発光になるＯＬＥＤ１０１の数が多くなるほど、電源線９１上における電位降下の大きさが全点灯時から変わり、各発光部１００の分圧回路１０５への入力電圧が変化することにより基準電圧Ｖｒの大きさがある程度変化することが生じ得る。
しかしながら、電源線９１から各発光部１００にそれぞれ入力される電圧Ｖｐの大きさの相対的な差分は、全点灯の場合に、電源線９１上において電源Ｐからの距離が最も近い発光部１００−１と最も遠い発光部１００―ｎとの間で最も大きくなり、消灯するＯＬＥＤ１０１の数が増えるに伴って小さくなる。従って、全点灯の場合を基準に各発光部１００の分圧回路１０５の基準電圧Ｖｒを設定すれば、電源線９１の電圧降下による発光ばらつきを最小限に抑えることができる。
例えば、非発光のＯＬＥＤ１０１の数が増えると、それだけ電源線９１とアース線９２を流れる電流の量が増えるので、配線抵抗による電位降下が大きくなる。電源からの距離が近い発光部１００を例に、その分圧回路１０５において、電源線９１と接続される端子１５１の電圧が全点灯時よりも低下すると、アース線９２と接続される端子１５２の電圧は全点灯時よりも上昇することになる。
電源線９１とアース線９２の配線抵抗を同程度とすると、端子１５１の電圧の低下量と端子１５２の電圧の上昇量がほとんど同じになるので、仮に分圧比を１対１またはこれに近い比率になるようにすれば、全点灯時とこれ以外のときとで分圧による基準電圧Ｖｒを同じまたは小さな差分に抑えることができる。
以下、分圧比の具体的な設定方法を説明する。
以下、分圧比の具体的な設定方法を説明する。
図５においてそれぞれの発光部１００ごとに、電源線９１上において電源Ｐからその発光部１００までの間の配線インピーダンスをＺｖｃｃ、アース線９２上においてアース（ＧＮＤ）からその発光部１００までの間の配線インピーダンスをＺｇｎｄ、分圧回路１０５における分圧点１５３を挟んで電源側の抵抗、ここでは抵抗１０８の抵抗値をＲｖｃｃ、ＧＮＤ側の抵抗、ここでは抵抗１０９の抵抗値をＲｇｎｄ、電源Ｐの電圧をＶｃｃ、基準電圧をＶｒ、ＺｖｃｃとＺｇｎｄを流れる電流をＩ１、ＲｖｃｃとＲｇｎｄを流れる電流をＩ２とした場合、次の（式１）、（式２）が成立し、これらの式から（式３）を得ることができる。
Ｖｒ＝（Ｚｇｎｄ×Ｉ１）＋（Ｒｇｎｄ×Ｉ２）・・・（式１）
Ｉ２＝〔（Ｖｃｃ−Ｖｇｎｄ）−（Ｚｖｃｃ＋Ｚｇｎｄ）×Ｉ１〕／（Ｒｖｃｃ＋Ｒｇｎｄ）・・・（式２）
Ｖｒ＝（Ｚｇｎｄ×Ｉ１）＋Ｒｇｎｄ×｛〔Ｖｃｃ−（Ｚｖｃｃ＋Ｚｇｎｄ）×Ｉ１〕／（Ｒｖｃｃ＋Ｒｇｎｄ）｝・・・（式３）
ここで、（式２）におけるＶｇｎｄは０Ｖとしている。
Ｉ２＝〔（Ｖｃｃ−Ｖｇｎｄ）−（Ｚｖｃｃ＋Ｚｇｎｄ）×Ｉ１〕／（Ｒｖｃｃ＋Ｒｇｎｄ）・・・（式２）
Ｖｒ＝（Ｚｇｎｄ×Ｉ１）＋Ｒｇｎｄ×｛〔Ｖｃｃ−（Ｚｖｃｃ＋Ｚｇｎｄ）×Ｉ１〕／（Ｒｖｃｃ＋Ｒｇｎｄ）｝・・・（式３）
ここで、（式２）におけるＶｇｎｄは０Ｖとしている。
電流Ｉ１は、ｎ個の発光部１００のうち電源Ｐからの距離が遠い発光部１００ほど、電源線９１とアース線９２上で小さくなる関係を有し、発光するＯＬＥＤ１０１と非発光のＯＬＥＤ１０１の組み合わせによって変動する。電流Ｉ１の変動は、（式３）より基準電圧Ｖｒの変動に繋がるので、電流Ｉ１の変動を小さくして、基準電圧Ｖｒの変動を極力小さな範囲内に抑えることが望ましい。
（式３）は、電流Ｉ１と基準電圧Ｖｒの一次関数で示されるので、電流Ｉ１の係数が０またはできるだけ０に近い値になるように、Ｒｖｃｃ，Ｒｇｎｄ，Ｚｖｃｃ，Ｚｇｎｄの値を設定すれば、電流Ｉ１が変動しても基準電圧Ｖｒの変動を少なくすることができる。
例えば、Ｒｖｃｃ，Ｒｇｎｄに対して、Ｚｖｃｃ，Ｚｇｎｄが大変小さい、すなわち、Ｚｖｃｃ≪Ｒｖｃｃ，Ｚｇｎｄ≪Ｒｇｎｄ，Ｚｖｃｃ≪Ｒｇｎｄ，Ｚｇｎｄ≪Ｒｖｃｃであり、Ｚｖｃｃ≠Ｚｇｎｄという関係を有する場合、次の（式４）とすることができる。
例えば、Ｒｖｃｃ，Ｒｇｎｄに対して、Ｚｖｃｃ，Ｚｇｎｄが大変小さい、すなわち、Ｚｖｃｃ≪Ｒｖｃｃ，Ｚｇｎｄ≪Ｒｇｎｄ，Ｚｖｃｃ≪Ｒｇｎｄ，Ｚｇｎｄ≪Ｒｖｃｃであり、Ｚｖｃｃ≠Ｚｇｎｄという関係を有する場合、次の（式４）とすることができる。
Ｒｖｃｃ：Ｒｇｎｄ＝Ｚｇｎｄ：Ｚｖｃｃ・・・（式４）
このＲｖｃｃとＲｇｎｄの比が分圧回路１０５の分圧比に相当する。
（式４）を満たす値の一例として、Ｒｖｃｃ＝１．００１ＭΩ，Ｒｇｎｄ＝１ＭΩ，Ｚｖｃｃ＝１Ω，Ｚｇｎｄ＝１．００１Ωを、（式３）に代入した場合の電流Ｉ１と基準電圧Ｖｒの関係は、図１１に示すグラフ１８１のようになる。グラフ１８１を見ると、電流Ｉ１の値が変動しても基準電圧Ｖｒがほとんど変動していないことが判る。
このＲｖｃｃとＲｇｎｄの比が分圧回路１０５の分圧比に相当する。
（式４）を満たす値の一例として、Ｒｖｃｃ＝１．００１ＭΩ，Ｒｇｎｄ＝１ＭΩ，Ｚｖｃｃ＝１Ω，Ｚｇｎｄ＝１．００１Ωを、（式３）に代入した場合の電流Ｉ１と基準電圧Ｖｒの関係は、図１１に示すグラフ１８１のようになる。グラフ１８１を見ると、電流Ｉ１の値が変動しても基準電圧Ｖｒがほとんど変動していないことが判る。
上記の（式３）は、配線インピーダンスを含むので、上記の（式４）により求められる分圧比は、全点灯時において、それぞれの発光部１００における分圧回路１０５の分圧電圧Ｖｒが同じになるように、発光部１００ごとに、電源線９１の長さに応じた分圧比として予め決められたものということができる。
また、（式４）を満たす値の別の例として、Ｒｖｃｃ＝１．００１ＭΩ，Ｒｇｎｄ＝１ＭΩ，Ｚｖｃｃ＝１００Ω，Ｚｇｎｄ＝１００．１Ωとした場合には、図１１に示すグラフ１８２のようになる。このグラフ１８２を見ると、電流Ｉ１の値が大きくなると基準電圧Ｖｒも徐々に大きくなる関係になっていることが判る。
また、（式４）を満たす値の別の例として、Ｒｖｃｃ＝１．００１ＭΩ，Ｒｇｎｄ＝１ＭΩ，Ｚｖｃｃ＝１００Ω，Ｚｇｎｄ＝１００．１Ωとした場合には、図１１に示すグラフ１８２のようになる。このグラフ１８２を見ると、電流Ｉ１の値が大きくなると基準電圧Ｖｒも徐々に大きくなる関係になっていることが判る。
グラフ１８１と１８２の違いは、グラフ１８１では、ＲｖｃｃがＺｖｃｃの約１０6倍の大きさであるのに対し、グラフ１８２では、ＲｖｃｃがＺｖｃｃの約１０4倍の大きさになっており、この大小関係の差により基準電圧Ｖｒの変動量の差が生じていることになる。上記の（式３）と（式４）では、ＲｖｃｃとＲｇｎｄがＺｖｃｃとＺｇｎｄに対して大きくなるほど、電流Ｉ１の係数が小さくなって、電流Ｉ１の変動に対する基準電圧Ｖｒの変動量が小さくなる。
従って、電源線９１とアース線９２の配線抵抗に対して分圧回路１０５の分圧に用いる抵抗１０８，１０９の抵抗値を大きくするほど、電流Ｉ１の変動に対する基準電圧Ｖｒの変動量を小さい範囲内に抑えることができる。
また、上記とは別に次の（式５）（式６）とすることもできる。
Ｚｖｃｃ＝Ｚｇｎｄ・・・（式５）
Ｒｖｃｃ＝Ｒｇｎｄ・・・（式６）
（式５）と（式６）の関係を満たせば、上記（式３）において、電流Ｉ１の係数が０になるので、図１２のグラフ１８３に示すように、電流Ｉ１が変動しても基準電圧Ｖｒが変動しない、すなわち一定になるので、理想的な基準電圧Ｖｒを生成することができる。このようにして、発光部１００ごとにその分圧回路１０５の分圧比を求めることができる。
また、上記とは別に次の（式５）（式６）とすることもできる。
Ｚｖｃｃ＝Ｚｇｎｄ・・・（式５）
Ｒｖｃｃ＝Ｒｇｎｄ・・・（式６）
（式５）と（式６）の関係を満たせば、上記（式３）において、電流Ｉ１の係数が０になるので、図１２のグラフ１８３に示すように、電流Ｉ１が変動しても基準電圧Ｖｒが変動しない、すなわち一定になるので、理想的な基準電圧Ｖｒを生成することができる。このようにして、発光部１００ごとにその分圧回路１０５の分圧比を求めることができる。
なお、電流Ｉ１の変動に起因して基準電圧Ｖｒがある程度変動したとしても、各ＯＬＥＤ１０１の発光量のばらつきが予め決められた許容範囲内に収まれば良いので、例えば図１１のグラフ１８２に示す設定とする構成をとることもできる。その許容範囲内において、例えばＺｖｃｃ＜Ｒｖｃｃ，Ｚｇｎｄ＜Ｒｇｎｄ，Ｚｖｃｃ＜Ｒｇｎｄ，Ｚｇｎｄ＜Ｒｖｃｃ，Ｚｖｃｃ≠Ｚｇｎｄの関係を有する場合に（式４）の関係を満たすように分圧比を設定するとしても良い。分圧電圧Ｖｒを基準に用いる回路構成をとれば、少なくとも分圧回路を設けない構成よりも、電源線９１の配線抵抗による電位降下の影響に起因する発光ばらつきを抑制できる。装置構成に応じてその装置に適した分圧比が予め設定される。
このように各発光部１００に分圧回路１０５を設ける回路構成をとることにより、発光部１００ごとに、発光量の指示電圧である電圧Ｖｆを保持素子１０７に書き込んで保持するときの基準電圧Ｖｒを同じまたは略同じ値にすることができ、電源線９１上に生じる電位降下の影響によるＯＬＥＤ１０１の発光ばらつきを低減することができる。
また、仮に、背景技術に記載のように給電点の数を増やす構成をとる場合でも、各発光部に分圧回路を設ければ、分圧回路を設けない構成よりも、隣り合う２つの給電点間に生じる電位降下による影響が抑制され、各ＯＬＥＤの発光ばらつきを低減できる。
また、仮に、背景技術に記載のように給電点の数を増やす構成をとる場合でも、各発光部に分圧回路を設ければ、分圧回路を設けない構成よりも、隣り合う２つの給電点間に生じる電位降下による影響が抑制され、各ＯＬＥＤの発光ばらつきを低減できる。
〔実施の形態１に係る回路構成の変形例〕
図１３は、実施の形態１に係る回路構成の変形例を示す図である。
図１３（ａ）は、発光部１００ａの分圧回路１３１が分圧点８３を挟んで電源線９１側の抵抗８１とアース線９２側のＦＥＴ８２を含む回路から構成される例であり、ＦＥＴ８２のゲートがアース線９２に接続されており、ＦＥＴ８２がオンしているときのＦＥＴ８２自体の抵抗が分圧比の設定用の抵抗として用いられる。発光部１００ごとにそれぞれの基準電圧Ｖｒが同じまたは所定の許容範囲内に収まるように各発光部１００の分圧回路１３１における分圧比がそれぞれ予め決められる。
図１３は、実施の形態１に係る回路構成の変形例を示す図である。
図１３（ａ）は、発光部１００ａの分圧回路１３１が分圧点８３を挟んで電源線９１側の抵抗８１とアース線９２側のＦＥＴ８２を含む回路から構成される例であり、ＦＥＴ８２のゲートがアース線９２に接続されており、ＦＥＴ８２がオンしているときのＦＥＴ８２自体の抵抗が分圧比の設定用の抵抗として用いられる。発光部１００ごとにそれぞれの基準電圧Ｖｒが同じまたは所定の許容範囲内に収まるように各発光部１００の分圧回路１３１における分圧比がそれぞれ予め決められる。
図１３（ｂ）は、発光部１００ｂの分圧回路１３２が分圧点８３を挟んで電源線９１側のＦＥＴ８２とアース線９２側の抵抗８１を含む回路から構成される例であり、ＦＥＴ８２のゲートが電源線９１に接続されてなる。
また、図１３（ｃ）は、発光部１００ｃの分圧回路１３３が分圧点８３を挟んで電源線９１側のＦＥＴ８５とアース線９２側のＦＥＴ８６を含む回路から構成される例であり、ＦＥＴ８５のゲートが電源線９１に接続され、ＦＥＴ８６のゲートがアース線９２に接続されてなる。
また、図１３（ｃ）は、発光部１００ｃの分圧回路１３３が分圧点８３を挟んで電源線９１側のＦＥＴ８５とアース線９２側のＦＥＴ８６を含む回路から構成される例であり、ＦＥＴ８５のゲートが電源線９１に接続され、ＦＥＴ８６のゲートがアース線９２に接続されてなる。
このように分圧回路を、抵抗やＦＥＴなどを含む電気的なインピーダンスを有する素子の２以上の組み合わせにより構成することができる。
＜実施の形態２＞
上記実施の形態１では、各発光部１００の分圧回路１０５にサンプル期間でもホールド期間でも電流が流れる構成例を説明したが、本実施の形態２では、ホールド期間には分圧回路１０５に電流が流れないように強制的に電流供給を遮断する構成としており、この点で実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
＜実施の形態２＞
上記実施の形態１では、各発光部１００の分圧回路１０５にサンプル期間でもホールド期間でも電流が流れる構成例を説明したが、本実施の形態２では、ホールド期間には分圧回路１０５に電流が流れないように強制的に電流供給を遮断する構成としており、この点で実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
図１４（ａ）は、実施の形態２に係る１つの発光部２００ａの回路構成の例を示す図である。図１４（ａ）に示すように、発光部２００ａの分圧回路２１０は、分圧点２１９を挟んで電源線９１側にＦＥＴ２１１と抵抗２１２が配され、アース線９２側に抵抗２１３が配される構成になっている。
ＦＥＴ２１１のゲートは、スイッチ１０６を構成するＦＥＴのゲートに接続され、シフトレジスター９９から出力されたＳＨ信号φがＨレベルのとき、すなわちサンプル期間のときには、ＦＥＴ２１１がオン状態になり、電源線９１からの電流が分圧回路２１０に供給される（通電状態）。
ＦＥＴ２１１のゲートは、スイッチ１０６を構成するＦＥＴのゲートに接続され、シフトレジスター９９から出力されたＳＨ信号φがＨレベルのとき、すなわちサンプル期間のときには、ＦＥＴ２１１がオン状態になり、電源線９１からの電流が分圧回路２１０に供給される（通電状態）。
電源線９１から分圧回路２１０への電流供給により、ＦＥＴ２１１、抵抗２１２，２１３に電流が流れ、ＦＥＴ２１１のオン時の抵抗、抵抗２１２，２１３の各値の比率により決まる分圧電圧（基準電圧）Ｖｒが分圧点２１９からスイッチ１０４に出力される。サンプル期間では、スイッチ１０４がＳ側（サンプル状態）になっているので、分圧回路２１０の分圧点２１９から分圧電圧Ｖｒが保持素子１０７に供給される。
図１４（ｅ）は、サンプル期間とホールド期間において分圧電圧Ｖｒが変化する様子を示す図であり、サンプル期間では、分圧比に基づく所定電圧になっていることが判る。
一方、図１４（ａ）においてＳＨ信号φがＨレベルからＬレベルに変わると、すなわちホールド期間に入るときには、ＦＥＴ２１１がオフ状態になり、かつ、スイッチ１０４がＰ側（ホールド状態）に切り換わる。ＦＥＴ２１１がオフ状態になるので、分圧回路２１０に電源線９１からの電流が流れなくなり（遮断状態）、図１４（ｅ）に示すようにホールド期間では分圧電圧Ｖｒはアース（ＧＮＤ）電位に等しくなる。
一方、図１４（ａ）においてＳＨ信号φがＨレベルからＬレベルに変わると、すなわちホールド期間に入るときには、ＦＥＴ２１１がオフ状態になり、かつ、スイッチ１０４がＰ側（ホールド状態）に切り換わる。ＦＥＴ２１１がオフ状態になるので、分圧回路２１０に電源線９１からの電流が流れなくなり（遮断状態）、図１４（ｅ）に示すようにホールド期間では分圧電圧Ｖｒはアース（ＧＮＤ）電位に等しくなる。
再度、サンプル期間に入るとき、すなわちＳＨ信号φがＬレベルからＨレベルに切り換わるときには、ＦＥＴ２１１が再度、オン状態になるので、電源線９１から分圧回路２１０への電流供給により分圧電圧Ｖｒの出力が再開される。このＦＥＴ２１１のオンオフ制御は、それぞれの発光部２００ａごとに個別に実行される。
このように発光部２００ａごとに、ＦＥＴ２１１がサンプル期間にはオン状態になりホールド期間にはオフ状態になるように、ＦＥＴ２１１のオンとオフを切り換える制御をとることにより、ホールド期間では電源線９１から分圧回路２１０への電流供給を遮断することができ、常時、分圧回路２１０に電流が流れる構成よりも、ＴＦＴ基板７１に供給されるトータルの消費電力の低減を図れる。
このように発光部２００ａごとに、ＦＥＴ２１１がサンプル期間にはオン状態になりホールド期間にはオフ状態になるように、ＦＥＴ２１１のオンとオフを切り換える制御をとることにより、ホールド期間では電源線９１から分圧回路２１０への電流供給を遮断することができ、常時、分圧回路２１０に電流が流れる構成よりも、ＴＦＴ基板７１に供給されるトータルの消費電力の低減を図れる。
図１４（ｂ）〜図１４（ｄ）のそれぞれは、図１４（ａ）に対する変形例を示す図である。具体的に図１４（ｂ）に示すように、１つの発光部２００ｂにおける分圧回路２２０は、その分圧点２２９を挟んで電源線９１側にＦＥＴ２２１と抵抗２２２が配され、アース線９２側にＦＥＴ２２３が配される構成になっている。
ここで、ＦＥＴ２２３のゲートがアース線９２に接続されており、サンプル期間におけるＦＥＴ２２１のオン時の抵抗、抵抗２２２、ＦＥＴ２２３のオン時の抵抗の比率により分圧比が設定される。ＦＥＴ２２１が、分圧比の設定と電流の供給と遮断の切換に兼用されている点は、図１４（ａ）と同じである。
ここで、ＦＥＴ２２３のゲートがアース線９２に接続されており、サンプル期間におけるＦＥＴ２２１のオン時の抵抗、抵抗２２２、ＦＥＴ２２３のオン時の抵抗の比率により分圧比が設定される。ＦＥＴ２２１が、分圧比の設定と電流の供給と遮断の切換に兼用されている点は、図１４（ａ）と同じである。
一方、図１４（ｃ）に示す発光部２００ｃにおける分圧回路２３０は、その分圧点２３９を挟んで電源線９１側にＦＥＴ２３１が配され、アース線９２側に抵抗２３２とＦＥＴ２３３が配される構成になっている。図１４（ｂ）との違いは、図１４（ｂ）では抵抗２２２が分圧点２２９を挟んで電源線９１側に配されるが、図１４（ｃ）では抵抗２３２が分圧点２３９を挟んでアース線９２側に配されている点である。
また、図１４（ｄ）に示す発光部２００ｄにおける分圧回路２４０は、その分圧点２４９を挟んで電源線９１側にＦＥＴ２４１が配され、アース線９２側にＦＥＴ２４２が配される構成になっている。この分圧回路２４０では、２つのＦＥＴだけが分圧比の設定に用いられており、この点が図１４（ａ）〜図１４（ｃ）とは異なっている。
図１４（ｂ）〜図１４（ｄ）に示す回路構成でも、サンプル期間に基準電圧Ｖｒを出力し、ホールド期間には分圧回路への電流供給を遮断することが可能になる。
図１４（ｂ）〜図１４（ｄ）に示す回路構成でも、サンプル期間に基準電圧Ｖｒを出力し、ホールド期間には分圧回路への電流供給を遮断することが可能になる。
なお、上記では、ＦＥＴ２１１，２２１などのスイッチ（分圧切換スイッチ）を分圧比の設定にも兼用する構成例を説明したが、これに限られない。発光部ごとに、オン時に抵抗値がほとんど０になるようなスイッチを用いる場合、その分圧切換スイッチと、これとは別に、他の抵抗などを含むインピーダンスを有する２以上の素子で構成された分圧回路とを直列接続して、サンプル期間には電源線９１から分圧回路に電流が供給される状態になり、ホールド期間にはその電流供給が遮断される状態になるように、その分圧切換スイッチのオンオフを切り換え制御する構成をとることもできる。
また、分圧切換スイッチの制御は、電源切換スイッチ１０４やシフトレジスター９９などからなり、発光量の指示電圧Ｖｆを保持素子１０７に書き込んで保持させる電圧書込手段が兼用する構成としたが、これに限られない。電圧書込手段が分圧切換スイッチを制御する分圧制御回路を兼用するとしても良いし、電圧書込手段とは別の回路が分圧制御回路を担当するとしても良い。
図１５（ａ）〜図１５（ｄ）は、図１４に示す各回路に対する変形例を示す図である。
図１５（ａ）に示す発光部２５０ａにおける分圧回路２６０は、その分圧点２６９を挟んで電源線９１側に抵抗２６１が配され、電源線９１側とは反対側のアース線９２側に抵抗２６２とＦＥＴ２６３が配される構成になっている。ここで、ＦＥＴ２６３のゲートがスイッチ１０６を構成するＦＥＴのゲートに接続され、ＳＨ信号φがＨレベル（サンプル期間）のときにはＦＥＴ２６３がオン状態になり、ＳＨ信号φがＬレベル（ホールド期間）のときにはＦＥＴ２６３がオフ状態になるように切り換えられる。
図１５（ａ）に示す発光部２５０ａにおける分圧回路２６０は、その分圧点２６９を挟んで電源線９１側に抵抗２６１が配され、電源線９１側とは反対側のアース線９２側に抵抗２６２とＦＥＴ２６３が配される構成になっている。ここで、ＦＥＴ２６３のゲートがスイッチ１０６を構成するＦＥＴのゲートに接続され、ＳＨ信号φがＨレベル（サンプル期間）のときにはＦＥＴ２６３がオン状態になり、ＳＨ信号φがＬレベル（ホールド期間）のときにはＦＥＴ２６３がオフ状態になるように切り換えられる。
ＦＥＴ２６３は、分圧比の設定用と、電源線９１から分圧回路２６０への電流の供給と遮断を切り換えるスイッチ素子としての機能を兼用しており、この点では、図１４に示す構成と同じであるが、図１５（ａ）では、ＦＥＴ２６３が分圧点２６９よりもアース線９２側に配されており、この点が図１４の構成と異なっている。このようにＦＥＴ２６３をアース線９２に接続する構成をとることもできる。
また、図１５（ｂ）に示す発光部２５０ｂにおける分圧回路２７０は、その分圧点２７９を挟んで電源線９１側に抵抗２７１が配され、アース線９２側にＦＥＴ２７２が配される構成になっている。
図１５（ｃ）に示す発光部２５０ｃにおける分圧回路２８０は、その分圧点２８９を挟んで電源線９１側にＦＥＴ２８１が配され、アース線９２側に抵抗２８２とＦＥＴ２８３が配される構成になっている。ＦＥＴ２８３が電源線９１から分圧回路２６０への電流の供給と遮断を切り換えるスイッチ素子として機能する。
図１５（ｃ）に示す発光部２５０ｃにおける分圧回路２８０は、その分圧点２８９を挟んで電源線９１側にＦＥＴ２８１が配され、アース線９２側に抵抗２８２とＦＥＴ２８３が配される構成になっている。ＦＥＴ２８３が電源線９１から分圧回路２６０への電流の供給と遮断を切り換えるスイッチ素子として機能する。
図１５（ｄ）に示す発光部２５０ｄにおける分圧回路２９０は、その分圧点２９９を挟んで電源線９１側にＦＥＴ２９１が配され、アース線９２側にＦＥＴ２９２が配される構成になっている。ＦＥＴ２９２が電源線９１から分圧回路２６０への電流の供給と遮断を切り換えるスイッチ素子として機能する。
図１５（ｅ）は、図１５（ａ）〜図１５（ｄ）のいずれかの構成をとった場合に、サンプル期間とホールド期間において分圧電圧Ｖｒが変化する様子を示す図であり、分圧電圧Ｖｒは、サンプル期間では分圧比に基づく所定電圧になり、ホールド期間では、実質、分圧回路の、電源線９１との接続点における電位（電源電位）に等しくなることが判る。
図１５（ｅ）は、図１５（ａ）〜図１５（ｄ）のいずれかの構成をとった場合に、サンプル期間とホールド期間において分圧電圧Ｖｒが変化する様子を示す図であり、分圧電圧Ｖｒは、サンプル期間では分圧比に基づく所定電圧になり、ホールド期間では、実質、分圧回路の、電源線９１との接続点における電位（電源電位）に等しくなることが判る。
＜実施の形態３＞
上記実施の形態１では、発光部１００ごとに、サンプル期間には、分圧回路１０５の分圧電圧Ｖｒを保持素子１０７に入力させるが電源線９１の電圧を保持素子１０７に入力させず、ホールド期間には、電源線９１の電圧を保持素子１０７に入力させるが分圧回路１０５の分圧電圧Ｖｒを保持素子１０７に入力させないように回路を切り換える電源切換スイッチ１０４を設ける構成例を説明したが、本実施の形態３では、この切り換えを行わない構成としており、この点で実施の形態１と異なっている。
上記実施の形態１では、発光部１００ごとに、サンプル期間には、分圧回路１０５の分圧電圧Ｖｒを保持素子１０７に入力させるが電源線９１の電圧を保持素子１０７に入力させず、ホールド期間には、電源線９１の電圧を保持素子１０７に入力させるが分圧回路１０５の分圧電圧Ｖｒを保持素子１０７に入力させないように回路を切り換える電源切換スイッチ１０４を設ける構成例を説明したが、本実施の形態３では、この切り換えを行わない構成としており、この点で実施の形態１と異なっている。
図１６（ａ）は、実施の形態３に係る１つの発光部３００ａの回路構成の例を示す図である。図１６（ａ）に示すように、発光部３００ａにおける分圧回路３１０は、分圧点３１９を挟んで電源線９１側に抵抗３１１が配され、アース線９２側に抵抗３１２とＦＥＴ３１３が配される構成になっている。
分圧点３１９は、保持素子１０７の端子１７２に接続されており、実施の形態１に示す電源切換スイッチ１０４が設けられていない。
分圧点３１９は、保持素子１０７の端子１７２に接続されており、実施の形態１に示す電源切換スイッチ１０４が設けられていない。
ＦＥＴ３１３のゲートは、スイッチ１０６を構成するＦＥＴのゲートに接続され、ＳＨ信号φがＨレベルのとき（サンプル期間のとき）には、ＦＥＴ３１３がオン状態になり、電源線９１からの電流が分圧回路３１０に供給される（通電状態）。
電源線９１から分圧回路３１０への電流供給により、抵抗３１１，３１２、ＦＥＴ３１３に電流が流れ、抵抗３１１，３１２、ＦＥＴ３１３のオン時の抵抗の各値の比率により決まる分圧電圧Ｖｒが分圧点３１９から出力され、出力された分圧電圧Ｖｒが保持素子１０７の端子１７２に供給される。分圧電圧Ｖｒが保持素子１０７の端子１７２に供給される状態は、実施の形態１に示す電源切換スイッチ１０４がＳ側（サンプル状態）になっているときと同じである。
電源線９１から分圧回路３１０への電流供給により、抵抗３１１，３１２、ＦＥＴ３１３に電流が流れ、抵抗３１１，３１２、ＦＥＴ３１３のオン時の抵抗の各値の比率により決まる分圧電圧Ｖｒが分圧点３１９から出力され、出力された分圧電圧Ｖｒが保持素子１０７の端子１７２に供給される。分圧電圧Ｖｒが保持素子１０７の端子１７２に供給される状態は、実施の形態１に示す電源切換スイッチ１０４がＳ側（サンプル状態）になっているときと同じである。
図１６（ｅ）は、サンプル期間とホールド期間において分圧電圧Ｖｒが変化する様子を示す図であり、サンプル期間では、分圧比に基づく所定電圧になっていることが判る。
一方、図１６（ａ）においてＳＨ信号φがＨレベルからＬレベルに変わる（ホールド期間に入る）ときには、ＦＥＴ３１３がオフ状態に切り換わる。ＦＥＴ３１３がオフ状態になると、抵抗３１１，３１２に電流が流れない（遮断状態）。また、ＦＥＴ３１３が分圧点３１９を挟んでアース線９２側に配されているので、分圧点３１９の電圧が、電源線９１に接続される端子１５１の電圧と同じになる。
一方、図１６（ａ）においてＳＨ信号φがＨレベルからＬレベルに変わる（ホールド期間に入る）ときには、ＦＥＴ３１３がオフ状態に切り換わる。ＦＥＴ３１３がオフ状態になると、抵抗３１１，３１２に電流が流れない（遮断状態）。また、ＦＥＴ３１３が分圧点３１９を挟んでアース線９２側に配されているので、分圧点３１９の電圧が、電源線９１に接続される端子１５１の電圧と同じになる。
これにより、ホールド期間には、保持素子１０７の端子１７２に電源線９１の電圧と同じ電圧が供給され、図１６（ｅ）に示すようにホールド期間では分圧電圧Ｖｒは電源電位に等しくなる。この状態は、実施の形態１に示す電源切換スイッチ１０４がＰ側（ホールド状態）になっているときと実質、同じである。
再度、サンプル期間に入るとき（ＳＨ信号φがＬレベルからＨレベルに切り換わるとき）には、ＦＥＴ３１３が再度、オン状態になるので、電源線９１から分圧回路３１０への電流供給により分圧電圧Ｖｒの出力が再開される。このＦＥＴ３１３のオンオフ制御は、それぞれの発光部３００ａごとに個別に実行される。
再度、サンプル期間に入るとき（ＳＨ信号φがＬレベルからＨレベルに切り換わるとき）には、ＦＥＴ３１３が再度、オン状態になるので、電源線９１から分圧回路３１０への電流供給により分圧電圧Ｖｒの出力が再開される。このＦＥＴ３１３のオンオフ制御は、それぞれの発光部３００ａごとに個別に実行される。
このように発光部３００ａごとに、分圧点３１９と保持素子１０７の端子１７２とを直接接続する構成（電源切換スイッチ１０４を設けない構成）でも、サンプル期間には分圧電圧Ｖｒを保持素子１０７に供給し、ホールド期間には、電源線９１の電圧Ｖｐを保持素子１０７に供給することができるので、電源切換スイッチ１０４を設けない分、発光部３００ａの回路構成を簡素化することができる。
図１６（ｂ）〜図１６（ｄ）は、図１６（ａ）に示す回路に対する変形例を示す図である。図１６（ｂ）に示す発光部３００ｂにおける分圧回路３２０は、その分圧点３２９を挟んで電源線９１側に抵抗３２１が配され、アース線９２側にＦＥＴ３２２が配される構成になっている。
図１６（ｃ）に示す発光部３００ｃにおける分圧回路３３０は、その分圧点３３９を挟んで電源線９１側にＦＥＴ３３１が配され、アース線９２側に抵抗３３２とＦＥＴ３３３が配される構成になっている。
図１６（ｃ）に示す発光部３００ｃにおける分圧回路３３０は、その分圧点３３９を挟んで電源線９１側にＦＥＴ３３１が配され、アース線９２側に抵抗３３２とＦＥＴ３３３が配される構成になっている。
図１６（ｄ）に示す発光部３００ｄにおける分圧回路３４０は、その分圧点３４９を挟んで電源線９１側にＦＥＴ３４１が配され、アース線９２側にＦＥＴ３４２が配される構成になっている。装置構成に応じて適した回路構成を用いることができる。
本発明は、光書込み装置および画像形成装置に限られず、例えば感光体などの像担持体に光ビームを書き込む光書込み装置においてサンプル期間には保持素子に分圧電圧を供給し、ホールド期間には電源線の電圧を供給する方法としても良い。
本発明は、光書込み装置および画像形成装置に限られず、例えば感光体などの像担持体に光ビームを書き込む光書込み装置においてサンプル期間には保持素子に分圧電圧を供給し、ホールド期間には電源線の電圧を供給する方法としても良い。
また、その方法をコンピュータが実行するプログラムであるとしてもよい。さらに、本発明に係るプログラムは、例えば磁気テープ、フレキシブルディスク等の磁気ディスク、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＭＯ、ＰＤなどの光記録媒体等、コンピュータ読み取り可能な各種記録媒体に記録することが可能であり、当該記録媒体の形態で生産、譲渡等がなされる場合もあるし、プログラムの形態でインターネットを含む有線、無線の各種ネットワーク、放送、電気通信回線、衛星通信等を介して伝送、供給される場合もある。
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
（１）上記実施の形態では、保持素子１０７にコンデンサーを用いるとしたが、これに限られない。ＯＬＥＤ１０１の発光量の指示電圧Ｖｆを、輝度信号ＳＧに基づき分圧電圧Ｖｒを基準に生成して保持素子に書き込んで保持させる電圧書込回路であれば良い。
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
（１）上記実施の形態では、保持素子１０７にコンデンサーを用いるとしたが、これに限られない。ＯＬＥＤ１０１の発光量の指示電圧Ｖｆを、輝度信号ＳＧに基づき分圧電圧Ｖｒを基準に生成して保持素子に書き込んで保持させる電圧書込回路であれば良い。
また、上記では発光素子として、流れる電流量（電流の大きさ）に応じて発光量が変わる電流駆動型の発光素子であるＯＬＥＤ１０１を用いる例を説明したが、これに限られず、他の種類のもの、例えばＬＥＤなどを発光素子として用いることもできる。さらに、駆動回路１０２を電界効果トランジスター（ＦＥＴ）とする構成例を説明したが、これ以外の電圧駆動型の回路を用いるとしても良い。また、各回路構成や各回路素子、電圧の大小関係などが上記のものに限定されることもない。
（２）上記実施の形態では、ＯＬＥＤ１０１と、それぞれが薄膜トランジスター（ＴＦＴ）からなる駆動回路１０２と電源切換スイッチ１０４などを同一のＴＦＴ基板７１上に形成するとしたが、これとは別の回路構成をとるとしても良い。
また、１個以上のＤＡＣ７４を備えるソースＩＣ７３がＤＡＣ７４ごとに複数個のＯＬＥＤ１０１のそれぞれに対して輝度信号ＳＧを順番に出力する信号出力部を担当する構成例を説明したが、これに限られず、他の回路構成であって良い。
また、１個以上のＤＡＣ７４を備えるソースＩＣ７３がＤＡＣ７４ごとに複数個のＯＬＥＤ１０１のそれぞれに対して輝度信号ＳＧを順番に出力する信号出力部を担当する構成例を説明したが、これに限られず、他の回路構成であって良い。
（３）上記実施の形態では、光書込み装置をプリンター１に用いる構成例を説明したが、これに限られない。例えば、光ビームにより静電潜像などの画像が書き込まれる感光体ドラム１１などの感光体を有する複写機や複合機（ＭＦＰ：Multiple Function Peripheral）等の画像形成装置に用いられる光書込み装置に適用できる。また、画像形成装置に限られず、光ビームにより感光体に書込みを行う装置一般に適用できる。
また、上記実施の形態及び上記変形例の内容を可能な限りそれぞれ組み合わせるとしても良い。
本発明は、光書込み装置および画像形成装置に広く適用することができる。
１ プリンター（画像形成装置）
１１ 感光体ドラム
１３ 露光部（光書込み装置）
５０ 制御部
８３，１５３，２１９，２２９，２３９，２４９，２６９，２７９，２８９，２９９，３１９，３２９，３３９，３４９ 分圧点
８１，１０８，１０９，２１２，２１３，２２２，２３２，２６１，２６２，２７１，２８２，３１１，３１２，３２１，３３２ 抵抗
９１ 電源線
９２ アース線
９４ 信号線
９９ シフトレジスター
１００，２００，２５０，３００ 発光部
１０１ ＯＬＥＤ（発光素子）
１０２ 駆動回路
１０３ サンプル／ホールド回路
１０４ 電源切換スイッチ
１０５，１３１，１３２，１３３，２１０，２２０，２３０，２４０，２６０，２７０，２８０，２９０，３１０，３２０，３３０，３４０ 分圧回路
１０６ スイッチ
１０７ 保持素子
１１０ 電流供給線
Ｐ 電源
ＳＧ 輝度信号（発光量を示す信号）
Ｖｄａｃ 信号電圧
Ｖｆ 発光量の指示電圧
Ｖｒ 分圧電圧
Ｔａ サンプル期間
Ｔｂ ホールド期間
１１ 感光体ドラム
１３ 露光部（光書込み装置）
５０ 制御部
８３，１５３，２１９，２２９，２３９，２４９，２６９，２７９，２８９，２９９，３１９，３２９，３３９，３４９ 分圧点
８１，１０８，１０９，２１２，２１３，２２２，２３２，２６１，２６２，２７１，２８２，３１１，３１２，３２１，３３２ 抵抗
９１ 電源線
９２ アース線
９４ 信号線
９９ シフトレジスター
１００，２００，２５０，３００ 発光部
１０１ ＯＬＥＤ（発光素子）
１０２ 駆動回路
１０３ サンプル／ホールド回路
１０４ 電源切換スイッチ
１０５，１３１，１３２，１３３，２１０，２２０，２３０，２４０，２６０，２７０，２８０，２９０，３１０，３２０，３３０，３４０ 分圧回路
１０６ スイッチ
１０７ 保持素子
１１０ 電流供給線
Ｐ 電源
ＳＧ 輝度信号（発光量を示す信号）
Ｖｄａｃ 信号電圧
Ｖｆ 発光量の指示電圧
Ｖｒ 分圧電圧
Ｔａ サンプル期間
Ｔｂ ホールド期間
Claims (10)
- 複数の発光素子のそれぞれから発せられる光ビームにより感光体に書込みを行う光書込み装置であって、
電源から延出される電源線と、
前記発光素子ごとに設けられ、前記電源線との接続点の電圧を、当該電源線上における前記電源から接続点までの長さに応じて予め設定された分圧比で分圧する分圧回路と、
前記発光素子ごとに設けられた保持素子と、
前記発光素子ごとに、対応する分圧回路の分圧電圧を基準に発光量の指示電圧を生成し、対応する保持素子に書き込んで保持させる電圧書込回路と、
前記発光素子ごとに設けられ、前記電源線からの電流を当該発光素子に対応する保持素子に保持された電圧に応じて制御して当該発光素子に供給する駆動回路と、
を備えることを特徴とする光書込み装置。 - 前記分圧回路ごとに、対応する保持素子に前記電圧を書き込むサンプル期間には前記電源線からの電流が当該分圧回路に流れる通電状態と、当該サンプル期間の終了後のホールド期間には前記電源線から当該分圧回路への電流が遮断される遮断状態とを切り換える分圧切換スイッチを備えることを特徴とする請求項１に記載の光書込み装置。
- 前記分圧切換スイッチは、
対応する分圧回路の分圧点を挟んで前記電源線側またはこれとは反対側に設けられていることを特徴とする請求項２に記載の光書込み装置。 - 発光素子ごとにその発光量を示す信号を出力する信号出力部と、
前記各保持素子に対応して設けられた電源切換スイッチと、を備え、
前記駆動回路は、電界効果トランジスターであり、
前記保持素子は、コンデンサーであり、当該コンデンサーの一方端側が前記電界効果トランジスターのゲートに接続され、
前記電源切換スイッチは、
前記分圧回路の分圧電圧と前記電源線の電圧のうち、前記分圧回路の分圧電圧が前記コンデンサーの他方側に供給される第１回路と、前記電源線の電圧が前記コンデンサーの他方端側に供給される第２回路のいずれかに切り換え可能であり、
前記電圧書込回路は、
前記指示電圧を書き込むサンプル期間には、前記信号を前記コンデンサーの一方端側に入力させるとともに前記電源切換スイッチに指示して前記第１回路を構成させ、
前記サンプル期間の終了後のホールド期間には、前記コンデンサーの一方端側への前記信号の入力を遮断させるとともに前記電源切換スイッチに指示して前記第２回路を構成させることを特徴とする請求項１〜３のいずれか１項に記載の光書込み装置。 - 発光素子ごとにその発光量を示す信号を出力する信号出力部と、
前記分圧回路ごとに、その分圧点を挟んで前記電源線側とは反対側に設けられ、当該分圧回路に電流が流れる通電状態と流れない遮断状態とを切り換える切換スイッチと、
を備え、
前記駆動回路は、電界効果トランジスターであり、
前記保持素子は、コンデンサーであり、当該コンデンサーの一方端側が前記電界効果トランジスターのゲートに接続され、
前記分圧回路の分圧点は、前記コンデンサーの他方端側に接続されており、
前記電圧書込回路は、
前記指示電圧を書き込むサンプル期間には、前記信号を前記コンデンサーの一方端側に入力させるとともに前記切換スイッチに指示して前記通電状態にさせ、
当該サンプル期間の終了後のホールド期間には、前記コンデンサーの一方端側への前記信号の入力を遮断させるとともに前記切換スイッチに指示して前記遮断状態にさせることを特徴とする請求項１〜３のいずれか１項に記載の光書込み装置。 - アース端子から延出されるアース線を備え、
前記分圧回路のそれぞれは、
一端が前記電源線に接続され、他端が前記アース線に接続され、
当該分圧回路において分圧点を挟んで前記電源線側の抵抗をＲｖｃｃ、分圧点を挟んで前記アース線側の抵抗をＲｇｎｄとし、前記電源線上における電源から当該分圧回路までの間の配線インピーダンスをＺｖｃｃ、前記アース線上におけるアース端子から当該分圧回路までの間の配線インピーダンスをＺｇｎｄとしたとき、
前記分圧比は、ＲｖｃｃとＲｇｎｄの比率で表され、
Ｚｖｃｃ＜Ｒｖｃｃ，Ｚｇｎｄ＜Ｒｇｎｄ，Ｚｖｃｃ＜Ｒｇｎｄ，Ｚｇｎｄ＜Ｒｖｃｃ，Ｚｖｃｃ≠Ｚｇｎｄの場合に、Ｒｖｃｃ：Ｒｇｎｄ＝Ｚｇｎｄ：Ｚｖｃｃの関係を満たすように設定されていることを特徴とする請求項１〜５のいずれか１項に記載の光書込み装置。 - アース端子から延出されるアース線を備え、
前記分圧回路のそれぞれは、
一端が前記電源線に接続され、他端が前記アース線に接続され、
当該分圧回路において分圧点を挟んで前記電源線側の抵抗をＲｖｃｃ、分圧点を挟んで前記アース線側の抵抗をＲｇｎｄとし、前記電源線上における電源から当該分圧回路までの間の配線インピーダンスをＺｖｃｃ、前記アース線上におけるアース端子から当該分圧回路までの間の配線インピーダンスをＺｇｎｄとしたとき、
前記分圧比は、ＲｖｃｃとＲｇｎｄの比率で表され、
Ｚｖｃｃ＝Ｚｇｎｄの場合に、Ｒｖｃｃ＝Ｒｇｎｄの関係を満たすように設定されていることを特徴とする請求項１〜５のいずれか１項に記載の光書込み装置。 - 前記分圧回路のそれぞれは、
インピーダンスを有する複数個の素子を含み、そのうち少なくとも一つがトランジスターであることを特徴とする請求項１〜７のいずれか１項に記載の光書込み装置。 - 前記発光素子は、有機ＬＥＤであることを特徴とする請求項１〜８のいずれか１項に記載の光書込み装置。
- 光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、
前記光書込部として、請求項１〜９のいずれか１項に記載の光書込み装置を備えることを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014136086A JP6365020B2 (ja) | 2014-07-01 | 2014-07-01 | 光書込み装置および画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014136086A JP6365020B2 (ja) | 2014-07-01 | 2014-07-01 | 光書込み装置および画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016013640A JP2016013640A (ja) | 2016-01-28 |
| JP6365020B2 true JP6365020B2 (ja) | 2018-08-01 |
Family
ID=55230252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014136086A Active JP6365020B2 (ja) | 2014-07-01 | 2014-07-01 | 光書込み装置および画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6365020B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005144686A (ja) * | 2003-11-11 | 2005-06-09 | Seiko Epson Corp | ラインヘッドおよびそれを用いた画像形成装置 |
| KR100600332B1 (ko) * | 2004-08-25 | 2006-07-14 | 삼성에스디아이 주식회사 | 발광 표시장치 |
| JP2009117689A (ja) * | 2007-11-08 | 2009-05-28 | Seiko Epson Corp | 発光装置および電子機器 |
| KR101351247B1 (ko) * | 2012-07-17 | 2014-01-14 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
| JP6120511B2 (ja) * | 2012-09-20 | 2017-04-26 | キヤノン株式会社 | 発光装置、発光素子の駆動回路および駆動方法 |
| JP2014092671A (ja) * | 2012-11-02 | 2014-05-19 | Canon Inc | 駆動回路を含む回路装置 |
-
2014
- 2014-07-01 JP JP2014136086A patent/JP6365020B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016013640A (ja) | 2016-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6213205B2 (ja) | 光書込み装置及び画像形成装置 | |
| JP6083407B2 (ja) | 光書込装置および画像形成装置 | |
| JP6036936B2 (ja) | 光書込装置および画像形成装置 | |
| JP6760107B2 (ja) | 光書き込み装置及び画像形成装置 | |
| JP5130804B2 (ja) | 発光装置および画像形成装置 | |
| JP6225666B2 (ja) | 光書込装置および画像形成装置 | |
| US9471001B2 (en) | Optical writing device and image forming device | |
| JP6365020B2 (ja) | 光書込み装置および画像形成装置 | |
| JP2011156690A (ja) | 露光ヘッドおよび画像形成装置 | |
| JP6277855B2 (ja) | 光書込み装置及び画像形成装置 | |
| JP2007184125A (ja) | 発光装置および画像印刷装置 | |
| JP6696355B2 (ja) | 露光制御装置および画像形成装置 | |
| JP6264061B2 (ja) | 光書込み装置及び画像形成装置 | |
| JP6694596B2 (ja) | 露光装置、画像形成装置およびプログラム | |
| JP2009204794A (ja) | 電気光学装置および電子機器。 | |
| US9826588B2 (en) | Light-emission drive circuit and image forming apparatus | |
| JP2009116148A (ja) | 発光装置および電子機器 | |
| JP6217512B2 (ja) | 光書込み装置及び画像形成装置 | |
| JP2007076082A (ja) | 光ヘッド、その駆動方法および画像形成装置 | |
| JP2010258065A (ja) | 発光装置および電子機器 | |
| CN114236988A (zh) | 图像形成装置 | |
| JP2009117689A (ja) | 発光装置および電子機器 | |
| JP2020142425A (ja) | 画像形成装置 | |
| JP2007276332A (ja) | ラインヘッド及びその駆動方法並びに画像形成装置 | |
| JP2008091402A (ja) | 発光装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6365020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |