JP2014092671A - 駆動回路を含む回路装置 - Google Patents

Abstract

【課題】 複数の回路に電源電圧を供給する電源配線は、各回路に流れる電流に応じて電源から遠ざかるにつれて電圧が変化し、各回路の負荷を駆動する電流にバラツキが発生する。
【解決手段】 電源から延びる電源配線と、
前記電源配線に沿って複数個配置され、信号電圧によって定まる電流を前記電源配線から負荷に流して前記負荷を駆動する駆動回路と、
を有する回路装置であって、
前記電源配線と前記駆動回路の間に、ドレインを前記電源配線側に、ソースを前記駆動回路側に配置して接続され、
ゲートに、前記負荷に流れる電流の変化により前記ドレインの電圧が変動する範囲で前記ゲート−ドレイン間の電圧を常に逆バイアスにする一定電圧が印加される
トランジスタを備えていることを特徴とする回路装置。
【選択図】 図１

Description

本発明は、回路装置に関し、詳しくは、電源配線から負荷に電流を供給する駆動回路を含む回路装置に関する。

有機エレクトロルミネセンス（ＥＬ）素子は電流によって発光する発光素子であり、発光輝度はアノードとカソードの間を流れる電流にほぼ比例する。有機ＥＬ素子を用いた表示装置やプリントヘッドは、多数の有機ＥＬ素子をライン状或いはマトリクス状に配置して構成され、各有機ＥＬ素子に輝度データに応じた電流を流して発光させる。正確な発光輝度を得るには、有機ＥＬ素子の駆動回路において生成される電流を正確に制御しなければならない。

有機ＥＬ素子の駆動回路には輝度データである信号電圧が入力され、それに応じた電流が生成される。電流は、電源から電源配線を通じて駆動回路に供給される。

電源配線には抵抗があり、電流が流れると電圧降下が生じるため、駆動回路に与えられる電源電圧は、もとの電源の出力端の電圧とは異なっている。電源配線に流れる電流がゼロのときは、駆動回路の電源電圧は電源出力端の電圧に等しいが、電流が大きくなるにつれて両者の差が大きくなる。

一方、信号電圧は、電源配線とは別に設けられたデータ線を介して駆動回路に与えられるので、電源電圧とは独立している。駆動回路は、電源電圧を基準として信号電圧の大きさに応じた電流を生成するので、同じ信号電圧が与えられたとしても、電源電圧によって異なる電流を生成してしまう。

特許文献１は、表示領域外の電源配線に重なる補助電源線を設け、電源配線の抵抗を小さくする表示装置の発明を開示する。

特許文献２は、駆動回路内の容量の両端を駆動回路から切り離して、一端に一定電圧、他端に信号電圧を与え、この電圧を維持したまま駆動回路に再接続することにより、電源電圧によらない電流を生成する駆動回路の発明を開示する。

特開２０１２−３０８８号公報 特開２００６−３０８８４５号公報

電源配線の抵抗を下げるには、配線幅を広くするか、もしくは新たな配線層を設ける必要がある。電源電圧によらない電流を生成するためには、駆動回路に特別の機能を設ける必要がある。本発明は、新たな電源配線を付け加えることなく、また駆動回路の構成を複雑にすることなく、電源電圧の変動の影響を軽減することを目的とする。

本発明は、電源から延びる電源配線と、
前記電源配線に沿って複数個配置され、信号電圧によって定まる電流を前記電源配線から負荷に流して前記負荷を駆動する駆動回路と、
を有する回路装置であって、
前記電源配線と前記駆動回路の間に、ドレインを前記電源配線側に、ソースを前記駆動回路側に配置して接続され、
ゲートに、前記負荷に流れる電流の変化により前記ドレインの電圧が変動する範囲で前記ゲート−ドレイン間の電圧を常に逆バイアスにする一定電圧が印加される
トランジスタを備えていることを特徴とする。

電源配線と駆動回路の間に緩衝回路を設け、緩衝回路のトランジスタを飽和領域で動作させることにより、駆動回路の電源端子の電圧が電源配線の電圧変動の影響を受けないようになる。その結果、駆動回路が負荷を駆動する電流を均一にすることができる。

本発明の第１の実施形態である露光ヘッドの全体ブロック図である。 第１の実施形態の駆動回路の詳細を示す回路図である。 第１の実施形態の緩衝回路の詳細を示す回路図である。 本発明の第２の実施形態である露光ヘッドの全体ブロック図である。 第２の実施形態の緩衝回路の詳細を示す回路図である。 本発明の第３の実施形態である露光ヘッドの全体ブロック図である。 第３の実施形態の緩衝回路の詳細を示す回路図である。 実施例１の駆動回路と緩衝回路の詳細を示す回路図である。 トランジスタの特性を説明する図である。 実施例１の駆動回路の動作を示すタイミングチャートである。 実施例２の緩衝回路の詳細を示す回路図である。 実施例３の駆動回路と緩衝回路の詳細を示す回路図である。 実施例３の駆動回路の動作を示すタイミングチャートである。 実施例３の緩衝回路のトランジスタの特性を示す図である。 実施例３の駆動トランジスタの特性を示す図である。 実施例３の駆動トランジスタと緩衝回路のトランジスタの合成回路の特性を示す図である。 実施例４の駆動回路と緩衝回路の詳細を示す回路図である。 実施例５の駆動回路と緩衝回路の詳細を示す回路図である。

（第１の実施形態）
有機ＥＬ素子を行列状に配列した表示装置、もしくはライン状に配列した電子写真プリンタの露光ヘッドにおいては、有機ＥＬ素子と、有機ＥＬ素子に流れる電流を調節する駆動回路とが、同じ基板の上に形成されている。電源電圧は全ての駆動回路に共通で、１つの電源から電源配線によって配給される。一方、有機ＥＬ素子の発光輝度を与える信号電圧は、各駆動回路に個別に与えられる。

図１は、本発明の第１の実施形態である露光ヘッドの回路ブロック図である。
露光ヘッド１００は、電子写真プリンタなどの画像形成装置において、不図示の感光体に光を照射して潜像を形成するための装置である。ガラス、シリコンなどの材料で作られた基板１の上に、画素２がｘ方向に配列している。感光体は画素の配列とは直角のｙ方向に動く。画素の数Ｎは、プリンタの解像度によって決まっており、Ａ４短手方向の２０９ｍｍに６００ｄｐｉ（１インチ当たりのドット数）で印刷するプリンタの場合、約５０００個の画素が配列している。

基板１には、データ信号ｄａｔａを運ぶデータ線３と、走査信号Ｐ１を供給する走査線４が敷設されている。走査信号Ｐ１は走査回路４１で作られる。走査回路４１は、外部からクロック信号ＣＫ、走査開始信号ＳＴ、制御信号Ｐが入力され、各画素の走査線４に順次、走査信号Ｐ１（１）、・・・、Ｐ１（Ｎ）を出力する。図１では走査線４は各画素に１本であるが、駆動回路１０の構成により、走査線が各画素に複数設けられることもある。

基板１にはまた、駆動回路１０に正側の電源電圧を供給する第１電源配線５と、負側の電源電圧を供給する第２電源配線６が敷設されている。走査回路４１に入力される信号ＣＫ，ＳＴ，Ｐ、データ信号ｄａｔａ、ならびに第１電源配線５および第２電源配線６の電圧は、端子部７より供給される。

画素２は、有機ＥＬ素子ＥＬと、有機ＥＬ素子に流す電流を制御する駆動回路１０とを含む。第１電源配線５と駆動回路１０の間には、緩衝回路１１が設けられている。

緩衝回路１１、駆動回路１０、ならびに発光素子ＥＬは、第１電源配線５と第２電源配線６の間に直列に接続されており、第１電源配線５から緩衝回路１１に流れる電流は、そのまま駆動回路１０、および発光素子ＥＬに流れて、第２電源配線６に入る。

駆動回路１０は、データ線３の信号電圧Ｖｄａｔａを取り込んで、その値に基づいて電流Ｉを調整し発光素子ＥＬに供給する。

図２は駆動回路１０の詳細を示す回路図である。駆動回路１０は、選択トランジスタＴｒ１と、容量Ｃ１と駆動トランジスタＴｒ２とからなっている。

選択トランジスタＴｒ１は、走査線４に選択信号が入ったときに駆動回路１０をデータ線３に接続するスイッチである。ゲートは、走査線４に接続され、ソースまたはドレインの一方がデータ線３に、もう一方が駆動トランジスタＴｒ２のゲートにそれぞれ接続されている。

駆動トランジスタＴｒ２はｐチャネル型のＭＯＳトランジスタで、ゲートに入る信号電圧Ｖｄａｔａに応じてソースとドレイン間に流れる電流を調整し、ＥＬに供給する。駆動トランジスタＴｒ２のソースは緩衝回路１１に接続され、ドレインがＥＬのアノードに接続されている。

駆動トランジスタＴｒ２のゲートとソースの間には保持容量Ｃ１が接続されている。

データ線３に該当画素に対応するデータを設定したタイミングで、走査線に選択信号が入ると選択トランジスタＴｒ１がＯＮになり、データ線３の信号電圧Ｖｄａｔａが保持容量Ｃ１に書き込まれる。その後、Ｔｒ１がＯＦＦしても、信号電圧Ｖｄａｔａは保持容量Ｃ１に保持される。走査回路４１が走査線４に逐次選択信号を与え、選択された駆動回路１０に信号電圧Ｖｄａｔａが逐次書き込まれる。

駆動回路１０は図２に示したものに限らない。走査線４で動作が制御され、データ線３の信号電圧Ｖｄａｔａを取り込んでそれに応じた電流を発光素子ＥＬに供給する任意の回路であってよい。

緩衝回路１１は、第１電源配線５を介して供給される電源電圧の変動がそのまま画素に伝達されるのを防ぐための回路である。

図３は、緩衝回路１１の詳細を示す図である。

緩衝回路１１は１個のトランジスタＴｒａからなる。トランジスタＴｒａは、ｎチャネル型のＭＯＳ電界効果トランジスタであり、ソースが第１電源配線５に接続され、ドレインが駆動回路１０の電源端子ｘに接続されている。ゲートは、全ての緩衝回路１１に共通の定電圧線８に接続され、外部から端子７２を介して一定電圧Ｖｃａｓ１が印加されている。

第１電源配線５は、端子７１を介して外部の電源５１から電圧Ｖ１が与えられる。第１電源配線５は、金属製の導電線であり、有限の抵抗を持っている。外部の電源５１から端子７１までの抵抗は小さく無視できると仮定する。端子７１から緩衝回路１１の接続点ｙまでの抵抗Ｒ、接続点ｙから先の抵抗Ｒ’とする。

第１電源配線５は、それに沿って電流が流れるので、場所によって異なる電位を持っている。接続点ｙが端子７１から離れるほど電位は低くなる。

接続点ｙにおける電位は、端子７１と接続点ｙの間の電源配線５に流れる電流とその部分の抵抗Ｒに依存して、Ｖ１から低下する。緩衝回路１１は、ｙで電源配線５に接続されているもの以外に、端子７１と接続点ｙの間や、接続点ｙより先の電源配線５に接続されているものもある。端子７１と接続点ｙの間の電源配線５に流れる電流は、これら第１電源配線５に接続されたすべての画素２に流れる電流に応じて変動する。

接続点ｙの電位は、画素２に全く電流が流れないときがもっとも高い。このときは、全ての接続点の電位が電源５１から供給される電圧Ｖ１に等しい。

それぞれの画素に流れる電流が大きくなるにつれて接続点ｙの電位は低下する。また、接続点の位置によって電位に差が生じ、端子７１から遠い接続点ほど電位が低い。全ての画素２の発光素子ＥＬが最大輝度で発光しているとき、端子７１から最も離れた接続点で電位が最低になる。

トランジスタＴｒａのゲートＧには、この最低電位（Ｖｍｉｎとする）と同じかまたはそれより低い一定電位Ｖｃａｓ１が与えられる。すなわち、
Ｖｃａｓ１≦Ｖｍｉｎ （１）
である。

このとき、トランジスタＴｒａは、ドレイン電圧がその変動範囲のどこにあっても、ドレイン電圧よりゲート電圧の方が常に低い状態になる。ｎチャネル型トランジスタの場合、これを、ゲート−ドレイン間が逆バイアスになっていると言う。ゲート−ドレイン間が逆バイアス状態にあると、トランジスタＴｒａは、ドレイン電流がソース−ドレイン間電圧にほとんど依存しない、いわゆる飽和領域で動作する。

飽和領域においては、理想的なトランジスタ特性では、ドレイン電流は、ゲート−ソース間電圧と閾値電圧とで決まり、ソース電圧をＶＳとすると、
Ｉ＝（α／２）（Ｖｃａｓ１−ＶＳ−Ｖｔｈ（Ｔｒａ））^２ （２）
である。αは、キャリアの移動度、チャネルサイズ、ゲート絶縁膜の誘電率と厚さなどで決まる量で、トランジスタによって定まった量である。

（２）式より、ソース電圧は、
ＶＳ＝Ｖｃａｓ１−Ｖｔｈ（Ｔｒａ）−（２Ｉ／α）^１／２ （３）
すなわち、ゲート電圧Ｖｃａｓ１から、Ｖｔｈ（Ｔｒａ）と（２Ｉ／α）^１／２だけ低い電圧になる。

このように、トランジスタＴｒａを飽和領域で動作させることにより、緩衝回路１１の出力端、すなわち駆動回路１０の電源端子ｘの電圧は、第１電源配線５の電圧に依存しないようになる。したがって、有機ＥＬ素子ＥＬに流れる電流Ｉは、第１電源配線５の電圧変動の影響を受けることがない。

駆動回路１０は有機ＥＬ素子ＥＬにその輝度に応じて異なる電流を供給するから、トランジスタＴｒａに流れる電流Ｉは一定ではない。そのため、駆動回路１０の電源端子ｘの電圧は、上で説明したように電流Ｉによって変化する。しかし、これは問題にならない。すなわち、図２の駆動回路において、電流Ｉが大きいときは駆動トランジスタＴｒ２のソース電圧が低下するので、それに応じて信号電圧Ｖｄａｔａを低く設定しておけばよい。電流Ｉによる電源端子ｘの電圧変化は、トランジスタＴｒａの特性によって決まる変化であるから、あらかじめわかっている変化であり、それを考慮して信号電圧Ｖｄａｔａを決めておけば、信号電圧Ｖｄａｔａによって電流Ｉを一義的に決めることができる。

（第２の実施形態）
図４は本発明の第２の実施形態である露光ヘッドの回路構成を示す図である。図１と同じ部分には同じ符号を付した。駆動回路１０は、図２に示した実施形態１の駆動回路１０と同じである。

第１の実施形態では、緩衝回路１１が画素２に１つずつ設けられていた。本実施形態では、１つの緩衝回路１１が２以上の複数の画素２に共通に設けられる。図４は、３つの画素に１つの割合で緩衝回路１１が設けられた例である。

図５は、本実施形態の緩衝回路１１の詳細を示す回路図である。緩衝回路１１は実施形態１と同じ１つのｎチャネル型トランジスタＴｒａからなり、トランジスタＴｒａのゲートには、端子７２を介して外部から一定電圧Ｖｃａｓ１が与えられている。第１の実施形態と同じく、Ｖｃａｓ１の値は第１の電源配線５の最低電圧より低い電圧に設定されている。

緩衝回路に接続された３つの駆動回路１０−１，１０−２，１０−３は、それぞれ独立に有機ＥＬ素子を駆動する。中央の駆動回路１０−２の電源端子ｘの電圧は、駆動回路１０−２自身に流れる電流だけでなく、他の駆動回路１０−１と１０−３に流れる電流によっても変動する。実施形態１の場合と異なり、駆動回路１０−２は、電源端子ｘの電圧変化を考慮して信号電圧Ｖｄａｔａを決めることができない。

この場合は、緩衝回路１１のトランジスタＴｒａの電流供給能力を、駆動回路１０−１，１０−２，１０−３の駆動トランジスタＴｒ２より十分大きくする。これにより、電流Ｉによる電源端子ｘの電圧変化を小さく抑えることができる。

トランジスタの電流供給能力は、チャネル幅とチャネル長の比、キャリア移動度、およびゲート容量によって決まる。トランジスタＴｒａのチャネル幅を駆動トランジスタＴｒ２のチャネル幅より大きくする、あるいは、トランジスタＴｒａのキャリア移動度を駆動トランジスタＴｒ２のキャリア移動度より大きくする、などによりトランジスタＴｒａのソース電圧ＶＳの変動を小さく抑えることができる。その結果、駆動回路１０−２の電源端子ｘの電圧が、他の駆動回路に流れる電流Ｉによらずほぼ一定になり、有機ＥＬ素子ＥＬに供給する電流を駆動回路１０−２自身の信号電圧Ｖｄａｔａだけで決めることが可能になる。

（第３の実施形態）
トランジスタを流れる電流は、ソースとゲートの間の電圧によって決まるので、ソース側の電源電圧が電流に直接の影響を及ぼす。第１と第２の実施形態における緩衝回路は、駆動トランジスタのソース側の電源配線（第１電源配線）の電圧変動に対して緩衝作用をする。

しかし、飽和領域で駆動トランジスタを流れる電流はドレイン電圧によってもいくらか変動する。このため、有機ＥＬ素子のカソード側の電源配線（第２電源配線）の電位変動も駆動回路の電流に影響を及ぼす。

図６は、本発明の第３の実施形態である電子写真プリンタの露光ヘッドの回路構成を示す図である。駆動回路１０は、実施形態１，２と同じ、図２の回路である。

本実施形態では、有機ＥＬ素子ＥＬのアノードと駆動回路１０の間に緩衝回路１２を設ける。
図７は緩衝回路１２の詳細を示す回路図である。本実施形態の緩衝回路１２も、１個のトランジスタで構成されているが、実施形態１，２とは異なり、トランジスタＴｒｂはｐチャネル型トランジスタである。トランジスタＴｒｂのドレインＤは有機ＥＬ素子ＥＬのアノードに接続され、ソースＳは駆動回路１０の低電圧側の電源端子ｘ‘に接続される。ゲートＧには、全ての緩衝回路１２に共通の電圧線９から一定電圧Ｖｃａｓ２が印加される。

第２電源配線６は、端子７３を介して外部の負側の電源６１に接続され、電圧Ｖ２が供給される。第２電源配線６の電位は、有機ＥＬ素子ＥＬに流れる電流によって電圧Ｖ２から変動し、その変動は、有機ＥＬ素子ＥＬのアノードの電圧に影響する。全ての有機ＥＬ素子ＥＬに最大電流が流れたとき、接続点ｙ‘の電位は最も高くなる。そのとき、第２電源配線６の中では端子７３から最も離れた接続点が最高電位（Ｖｍａｘとする）になり、その接続点における有機ＥＬ素子ＥＬのアノード電圧も最高になる。

緩衝回路１２は、トランジスタＴｒｂのゲートに一定電圧Ｖｃａｓ２が印加される。Ｖｃａｓ２は、トランジスタＴｒｂのゲートとドレインが常に逆バイアスになるように、すなわち、この場合はＴｒｂがｐチャネル型であるから、ゲート電圧がドレイン電圧より常に高くなるように設定される。ドレイン電圧は、最も高いとき、第２電源配線６の最高電位Ｖｍａｘに、そのときの発光素子ＥＬの両端電圧ＶＥＬを加えた電圧になる。したがって、
Ｖｃａｓ２≧Ｖｍａｘ＋ＶＥＬ （４）
となるようにＶｃａｓ２を設定する。

このとき、トランジスタＴｒｂは飽和領域で動作し、ドレイン電圧すなわち駆動回路１０の低電圧側の電源端子ｘ‘の電圧は、Ｖｃａｓ２とトランジスタＴｒｂを流れる電流だけに依存する。第２電源配線６の電圧変動の影響は駆動回路に及ばず、駆動トランジスタＴｒ２は信号電圧Ｖｄａｔａに忠実に電流を生成する。

有機ＥＬ素子ＥＬが緩衝回路１２と第２電源配線６の間に接続されているので、トランジスタＴｒｂは、ドレインが第２電源配線６に直接接続されていない。しかし、第１、第２の実施形態と同様にソースが駆動回路側に配置され、ゲートドレイン間が逆バイアスになっているので、ソース電圧を安定させる作用がある。

図７では第１電源配線５の電圧変動は無視できるとしているが、第１配線５と駆動回路１０の間に高電圧側の緩衝回路１１を設けてもよい。

以上、画素がライン状に配列した露光ヘッドを例にとって説明したが、有機ＥＬ素子を用いた表示装置についても同様である。表示装置においては画素が２次元マトリクス状に配列し、走査線４はデータ線３と交差しており、マトリクスの行ごとに走査信号が印加される。
表示装置においても、各画素に流れる電流と、外部から入力される電源端子と画素位置に対応して流れる電流量に応じて、露光ヘッドと同様に電源電圧変動が発生する。表示装置の各行、または各列は、露光ヘッドと同様の画素が配列し、第１電源配線が各画素に電源電圧を供給している。ただし、有機ＥＬ素子のカソードに第２電源電圧を供給する配線は、全画素に共通の面状導電体で形成されることが多い。表示装置に上記本発明の実施形態１，２を適用することで、第１電源配線の電圧変動に起因した駆動電流バラツキを抑制することができる。

実施例１ないし３において、第１の電源配線の電圧を第２の電源配線の電圧より低くし、同時に、有機ＥＬ素子のアノードとカソードを入れ替え、緩衝回路のトランジスタＴｒａまたはＴｒｂと駆動回路の駆動トランジスタＴｒ２の極性をすべて反転させることにより、電流の向きが逆の回路を形成することができる。その場合も、ＴｒａとＴｒｂは、いずれも電源配線側にソース、駆動回路側にドレインが配置されるように接続される。ゲートに印加する一定電圧Ｖｃａｓ１，Ｖｃａｓ２は、それそれ、ｎチャネル型トランジスタＴｒａ、ｐチャネル型Ｔｒｂのゲート−ドレイン間を逆バイアスにする電圧である。

以上の説明は有機ＥＬ素子を例にとって説明したが、駆動回路の負荷は、有機ＥＬ素子以外に、無機ＥＬ素子、ＬＥＤ，電界放出素子などの発光素子であってもよい。発光素子でなく発熱体などの電流で動作する負荷であってもよい。

以下、実施例によって、第１ないし第３の実施形態の例とその変形例を説明する。

図８は、第１の実施形態の一例であり、電子写真プリンタの露光ヘッドの１つの画素を示している。緩衝回路１１の構成及び印加電圧Ｖｃａｓ１は、第１の実施形態で説明したものと同じである。

緩衝回路１１はトランジスタＴｒａで構成され、定電圧線８によってゲートに一定電圧Ｖｃａｓ１を印加する。電圧Ｖｃａｓ１は、Ｔｒａが飽和領域で動作するように設定される。

緩衝回路１１のｎチャネル型ＭＯＳトランジスタＴｒａと駆動回路１０のｐチャネル型ＭＯＳ駆動トランジスタＴｒ２は、互いのソースを接続させた直列接続になっている。

図９は、緩衝回路１１のトランジスタＴｒａの特性を示す図であり、ゲート電圧をＶｇｓ１またはＶｇｓ２に固定したときの、ソースドレイン間電圧（Ｖｄｓ）に対するドレイン電流（Ｉｄｓ）の変化を示す。

閾値電圧をＶｔｈとすると、Ｖｄｓ＝Ｖｇｓ−Ｖｔｈ となるピンチオフ点を境に、コンダクタンス（電圧に対する電流の変化率）が大きく変化する。飽和領域では、コンダクタンスが線形領域に比べて小さくなっており、Ｖｄｓが変化したときのＩｄｓの変化は非常に小さい。このため、第１電源配線の電圧が変動しても、それに依存しない電流を有機ＥＬ素子に供給することが可能になる。

駆動回路１０は、図２の回路とは異なり、Ｔｒ１からＴｒ６までの６つのトランジスタを含んでいる。選択トランジスタＴｒ１は、ゲートが選択走査線（ＳＥＬ）４１に接続され、ソースまたはドレインの一方がデータ線３に、他方が保持容量Ｃ１の一端にそれぞれ接続されている。駆動トランジスタＴｒ２は、ゲートが保持容量Ｃ１の他端に、ソースが緩衝回路１１に、ドレインが発光期間を制御するトランジスタＴｒ６を介して有機ＥＬ素子ＥＬのアノードに接続されている。

駆動回路１０は、このほかに、駆動トランジスタＴｒ２のゲート−ドレイン間を接続するトランジスタＴｒ３，保持容量Ｃ１の両端を接続するトランジスタＴｒ５、保持容量の一端を基準電圧Ｖｒｅｆに接続するトランジスタＴｒ４を含んでいる。トランジスタＴｒ１とＴｒ３は共通の選択走査線４１でオンとオフが切り替えられる。トランジスタＴｒ４は、選択走査線４１でＴｒ１とＴｒ３とは逆のタイミングでオン・オフが切り替えられる。トランジスタＴｒ５は、初期化のための走査線（ＰＲＥ）４２の選択信号でオンになり、保持容量Ｃ１に保持されていた電荷を放電する。トランジスタＴｒ６は、発光期間制御線（ＩＬＭ）４３で制御され、駆動トランジスタＴｒ２のドレインから有機ＥＬ素子ＥＬのアノードへの電流経路を導通させる。有機ＥＬ素子ＥＬのカソードは第２の電源配線６に接続されている。

駆動回路は、ＳＥＬ、ＰＲＥ、ＩＬＭの３つの走査信号で動作が制御される。これらの走査信号は画素ごとに順次印加される。

図１０は図８の駆動回路の動作を示すタイミングチャートである。

時刻ｔ１−ｔ３は、ｉ番目の画素に走査信号が印加される期間である。同様の信号が、全ての画素に時間をずらせて印加される。

時刻ｔ１から時刻ｔ２の間（プリチャージ期間）は、ＳＥＬ＝Ｌ、ＰＲＥ＝Ｈ、ＩＬＭ＝Ｈであり、トランジスタＴｒ４、Ｔｒ５がオン、Ｔｒ１、Ｔｒ３、Ｔｒ６がオフになる。駆動トランジスタＴｒ２のゲートと保持容量Ｃ１の両端はすべて基準電圧Ｖｒｅｆとなる。

時刻ｔ２からｔ３の間（Ａｚ（オートゼロ）期間）はＳＥＬ＝Ｈ、ＰＲＥ＝Ｌ、ＩＬＭ＝Ｈであり、トランジスタＴｒ１とＴｒ３がオン、Ｔｒ４、Ｔｒ５、Ｔｒ６がオフになる。保持容量Ｃ１の一端はデータ線３に接続され、信号電圧Ｖｄａｔａになる。保持容量Ｃ１の他端すなわち駆動トランジスタＴｒ２のゲートはドレインと接続されるので、ゲート−ソース間電圧（Ｖｇｓ）に応じたドレイン電流が保持容量Ｃ１に流れる。この電流で保持容量Ｃ１が充電され、ゲート電圧は上昇する。

ゲート電圧の上昇に伴いゲート−ソース間電圧が小さくなり、ゲート−ソース間電圧が閾値電圧になると、Ｔｒ２のドレイン電流がゼロになる。同時にゲート電圧の上昇も停止する。

ドレイン電流がゼロになった時点で、駆動トランジスタＴｒ２のソース電圧は、トランジスタＴｒａのゲート電圧Ｖｃａｓ１からトランジスタＴｒａの閾値電圧だけ下がった電圧Ｖｃａｓ１−Ｖｔｈ（Ｔｒａ）になる。また駆動トランジスタＴｒ２のゲート電圧は、上のソース電圧からさらに駆動トランジスタＴｒ２の閾値電圧だけ下がった電圧、すなわちＶｃａｓ１−Ｖｔｈ（Ｔｒａ）−Ｖｔｈ（Ｔｒ２）となる。

この結果、Ａｚ期間終了時点で保持容量Ｃ１の両端には、
ΔＶＣ１＝Ｖｃａｓ１−Ｖｔｈ（Ｔｒａ）−Ｖｔｈ（Ｔｒ２）−Ｖｄａｔａ （５）
の電位差が生じている。

時刻ｔ３以降は、ＳＥＬ＝Ｌ、ＰＲＥ＝Ｌ、ＩＬＭ＝Ｌなので、トランジスタＴｒ４、Ｔｒ６がオン、Ｔｒ１、Ｔｒ３、Ｔｒ５がオフになる。保持容量Ｃ１のデータ線側の端子が電圧Ｖｒｅｆになるので、ゲートはＶｒｅｆ＋ΔＶＣ１になる。この電圧によって駆動トランジスタＴｒ２に電流が流れる。

駆動トランジスタＴｒ２の電流Ｉは、緩衝回路１１のトランジスタＴｒａにも流れ、実施形態１で説明したように、駆動トランジスタのソース電圧をＶｃａｓ１−Ｖｔｈ（Ｔｒａ）−（２Ｉ／α）^１／２にする。

したがって、駆動トランジスタＴｒ２のゲート−ソース間電圧は、
Ｖｇｓ＝ Ｖｃａｓ１−Ｖｔｈ（Ｔｒａ）−（２Ｉ／α）^１／２−（Ｖｒｅｆ＋ΔＶｃ１）
＝Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ（Ｔｒ２）−（２Ｉ／α）^１／２ （６）
となる。このＶｇｓで決まる駆動トランジスタＴｒ２のドレイン電流がＩに等しいことから、電流Ｉが定まる。

理想的なトランジスタ特性を仮定すると、
Ｉ＝（β／２）（Ｖｇｓ−Ｖｔｈ（Ｔｒ２））^２
であるから、これに（６）式を代入して、
Ｉ＝（β／２）（Ｖｄａｔａ−Ｖｒｅｆ−（２Ｉ／α）^１／２）^２ （７）
を得る。電流Ｉはこの（７）式を満たすように決まる。
（７）式からわかるように、電流Ｉは、信号電圧Ｖｄａｔａと基準電圧Ｖｒｅｆの差で決定される。αとβがパラメータとして入ってくるが、それらはトランジスタＴｒａとトランジスタＴｒ２の特性であり、あらかじめ求めておくことができる。

駆動トランジスタの特性が理想的特性からずれると、上で用いた式が成り立たず、ドレイン電流がソース−ドレイン間電圧にも依存するようになる。しかし、駆動トランジスタＴｒ２のドレイン電圧は有機ＥＬ素子ＥＬの電流−電圧特性によって決まるので、結局、電流Ｉが信号電圧Ｖｄａｔａと基準電圧Ｖｒｅｆの差で決定されることには変わりがない。トランジスタＴｒａとＴｒ２の特性に加えて有機ＥＬ素子ＥＬの特性パラメータが入ってくるが、それもあらかじめ知ることができる。

以上のように、信号電圧がＶｄａｔａのとき、電流Ｉは一義的に決定される。逆に、所望の電流Ｉを得たいときの信号電圧Ｖｄａｔａも一義的に決めることができる。

本実施例の駆動回路は、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈ（Ｔｒ２）に依存しない電流を生成する。しかし、図２に示した駆動回路やそれ以外の駆動回路においても、第１電源配線と駆動トランジスタのソースの間に、飽和領域で動作するトランジスタをカスケード接続することにより、同様の効果を得ることができる。

本実施例は、第１の実施形態の他の例である。図１１は本実施例の緩衝回路１１の詳細図である。緩衝回路１１は実施例１の緩衝回路とは構成が異なる。駆動回路１０は実施例１と同じ図２に示した回路である。

Ｔｒ１１のドレインは第１の電源配線５に、ソースは電圧供給配線とＴｒ１５のゲートとＴｒ１７のドレインに、ゲートはＴｒ１３のソースとＴｒ１５のドレインに、それぞれ接続されている。Ｔｒ１２とＴｒ１３のソースはＶｄｄ電源線に、Ｔｒ１２のゲートはＴｒ１２のソースとＴｒ１３のゲートとＴｒ１４のドレインに接続されている。Ｔｒ１４のゲートにはＶｉｎという電圧が印加され、ソースはＴｒ１５のソースとＴｒ１６のドレインに接続されている。Ｔｒ１６のゲートとＴｒ１７のゲートはＶｂｉａｓに、ソースはＶＳＳに共通に接続されている。

Ｔｒ１１は、実施形態１，２の緩衝回路のトランジスタＴｒａに相当する。緩衝回路１１は、演算増幅器と同様の回路であり、Ｔｒ１１のソースから一定電圧Ｖｃａｓ１を出力する。

緩衝回路１１の電源ＶｄｄとＶＳＳは、有機ＥＬ素子の駆動に用いる電源とは別に設けられている。Ｖｂｉａｓに一定電圧を与え、Ｔｒ１２，Ｔｒ１４、Ｔｒ１３，Ｔｒ１５に電流を流すと、Ｔｒ１５のドレインに一定電圧が発生し、Ｔｒ１１のゲートに入る。このゲート電圧によってＴｒ１１が飽和領域で動作し、Ｖｉｎと同じ電圧がＴｒ１１のソースに生じる。入力電圧Ｖｉｎは、Ｔｒ１１が飽和領域で動作するように第１電源配線５の電圧より十分低い電圧に設定する。その結果、第１電源配線の電圧が変動しても、出力電圧である電圧供給配線の電圧は変動が抑制される。

駆動回路１０は、トランジスタＴｒ１１のソースに接続される。緩衝回路１１は、出力インピーダンスが非常に小さく、出力電流が変動しても電圧はほとんど変化しない。これは、出力のトランジスタＴｒ１１の電流供給能力を高くすることにより可能になる。

したがって、本実施例の緩衝回路１１に複数の駆動回路１０を接続し、第２の実施形態の例とすることもできる。複数の駆動回路１０を１つの緩衝回路１１に接続するときは、緩衝回路の駆動能力を、それに接続される駆動回路全体の駆動能力もしくはそれ以上にしておくことが好ましい。３個の駆動回路を１つの緩衝回路に接続するときは、緩衝回路のトランジスタの駆動能力を個々の駆動回路の駆動トランジスタの３倍以上にする。そうすることで、駆動回路に流す電流に依存して、駆動回路と緩衝回路の接続点の電圧変動を抑えることができる。

第１電源配線５と第２電源配線６に流れる全電流は等しい。第１電源配線５側に緩衝回路１１を設けることで、第１電源配線の配線抵抗を第２電源配線の配線抵抗より高くすることができる。第１電源配線の幅を狭くして、第１電源配線の占める面積を減らすことができる。図１１の緩衝回路に限らず、安定した定電圧を出力可能な任意の電源回路を緩衝回路として用いることができる。

図１２は、実施形態１と３の両方の特徴を備えた実施例であって、駆動回路の高電圧側と低電圧側にそれぞれ緩衝回路を設けた例である。

駆動回路１０は実施例１で説明したものと同じであるが、図８の駆動トランジスタＴｒ２と有機ＥＬ素子の間にあるトランジスタＴｒ６をＴｒｂに置き換え、低電圧側の緩衝回路１２としての役割を持たせた点が実施例１とは異なる。高電圧側の緩衝回路１１は実施形態１で用いたものと同じである。

図１３は図１２の駆動回路の動作を示すタイミングチャートである。

ＩＬＭ制御線のＬｏｗレベルに電圧Ｖｃａｓ２を印加する。

第１電源配線５と駆動回路１０の間に、緩衝回路１１としてトランジスタＴｒａが接続されている。トランジスタＴｒａのゲートには、飽和領域で動作するように第１電源配線の最低電圧Ｖｍｉｎに等しい、またはそれより低い電圧Ｖｃａｓ１が印加される。これにより第１電源配線５の変動が駆動回路１０に伝わることが抑制される。

駆動トランジスタＴｒ２からの電流を遮断する場合、ＴｒｂのゲートにはＴｒｂをオフにするＨ（ｈｉｇｈ）レベルの電圧を与える。

駆動トランジスタＴｒ２からの電流を有機ＥＬ素子ＥＬに流す場合は、Ｔｒｂが飽和領域で動作するようにゲート電極に電圧Ｖｃａｓ２を印加する。Ｔｒ２とＴｒｂはカスケード接続されている。

第２電源配線の電圧変動だけでなく、有機ＥＬ素子ＥＬのばらつきによるアノード電圧の変動も、Ｔｒ２のドレインに伝わらない。

Ｔｒｂのドレイン電圧がΔＶ１変動した時に、Ｔｒ２のドレイン電流に与える影響について、図１４、図１５を用いて説明する。図１４はＴｒｂのＶｄｓ−Ｉｄｓ特性およびＶｇｓ−Ｉｄｓ特性、図１５はＴｒ２のＶｄｓ−Ｉｄｓ特性を示す図である。

Ｔｒｂのソース−ドレイン間にＶｄｓ１の電圧が印加され、その時のゲート−ソース間電圧をＶｇｓ１、ドレイン電流をＩ１とする。Ｔｒｂのドレイン電圧がΔＶ１だけ上昇すると、Ｔｒｂのソース−ドレイン間電圧がＶｄｓ２になり、ドレイン電流はＩ１からＩ２に減少する。しかし、Ｔｒ２からＩ１の電流がＴｒｂのソースに流れ込んでくるため、Ｔｒｂのソース電圧が上昇し、Ｔｒｂのゲート−ソース間電圧がＶｇｓ２に変化する。Ｖｇｓ１からＶｇｓ２への電圧変化は、Ｖｇｓ−Ｉｄｓ特性のグラフ上ではΔＶ２の変化量であり、ソース−ドレイン間電圧の変化量ΔＶ１に比べて小さい。Ｔｒｂのソース電圧がΔＶ２だけ上昇すると、Ｔｒ２のＶｄｓがΔＶ２だけ減少し、その分電流がＩ１から減少する。このフィードバックがかかるため、電流はＩ１とＩ２の中間の電流値Ｉ３に落ち着く。Ｔｒｂのソース電圧はΔＶ２より小さいΔＶ３だけ上昇する。Ｔｒ２から見ると、図１５のように、ドレイン電圧がΔＶ３だけ上昇した分、ドレイン電流がＩ１からＩ３に減少する。結果として、Ｔｒｂが飽和領域で動作しているため、ΔＶ１の変動がΔＶ３に抑制される。

このようなメカニズムによって、Ｔｒｂを飽和領域で動作させると、第２電源配線の電圧変動をＴｒ２のドレインに伝わらないようにすることができる。

図１６は、Ｔｒ２のドレインとＴｒｂのソースを直列（カスケード）接続した合成トランジスタの特性を示す。横軸はＴｒ２のソースとＴｒｂのドレイン間の電圧、縦軸はＴｒ２およびＴｒｂに流れる電流である。

図の点線は、ＴｒｂのゲートにＬ（ｌｏｗ）レベルの電圧を印加した場合の特性である。Ｔｒｂは線形領域で動作するので、ソース−ドレイン間電圧Ｖｄｓは小さく、Ｔｒｂのドレイン電圧の変動がそのままＴｒ２のドレイン電圧に伝わる。この結果、合成特性はＴｒ２のＶｄｓ−Ｉｄｓ特性とほぼ同じになる。

一方、ＴｒｂのゲートにＶｃａｓ２の電圧を印加して飽和領域で動作させた場合は、図１４，１５によって説明したメカニズムにより、Ｔｒ２のソースとＴｒｂのドレイン間の電圧が変化しても、Ｔｒ２の飽和領域における電流の変化は非常に小さい。これが図１６の実線に示した特性である。

本実施例は、駆動回路内の駆動トランジスタの第１電源配線側に第１の緩衝回路１１を設け、第２電源配線側に第２の緩衝回路１２を設けた。２つの緩衝回路を接続する事で、電源電圧変動をより少なくすることができる。

図１７は、図１０の高電圧側の緩衝回路１１を省き、低電圧側の緩衝回路１２だけを設けた例である。低電圧側に緩衝回路１２をもうけたことにより、第２電源配線の配線抵抗を第１電源配線の配線抵抗よりも高くすることが可能になる。それにより第２電源配線の配線幅が細くなり、表示装置の額縁を狭くすることができる。

図１８は、低電圧側の緩衝回路１２の別の例であって、実施例１の駆動回路１０のトランジスタＴｒ６とは別に、緩衝回路１２のトランジスタＴｒｂを設けた例である。トランジスタＴｒｂは、駆動トランジスタＴｒ２のドレインとトランジスタＴｒ６のソースの間に設けられる。トランジスタＴｒｂのゲートには電圧Ｖｃａｓ３が印加される。その他は実施例１と同じである。

Ｖｃａｓ３は、Ｔｒｂのドレイン電圧の最大よりも高い電圧に設定される。Ｔｒ６はスイッチとして働くので、オンのときソース−ドレイン間電圧は非常に小さい。これが無視できるとすると、Ｖｃａｓ３はＶｃａｓ２と同じ電圧でよい。

Ｔｒｂのゲートに電圧Ｖｃａｓ３を供給する電圧線は、他の画素の緩衝回路と共有することができる。

ＥＬ 有機ＥＬ素子
２ 画素
３ データ線
４ 走査線
５ 第１電源配線
６ 第２電源配線
８、９ 定電圧線
１０ 駆動回路
１１、１２ 緩衝回路

Claims (12)

1. 電源から延びる電源配線と、
   前記電源配線に沿って配置され、信号電圧によって定まる電流を前記電源配線から負荷に流して前記負荷を駆動する複数の駆動回路と、
   を有する回路装置であって、
   前記電源配線と前記駆動回路の間に、ドレインを前記電源配線側に、ソースを前記駆動回路側に配置して接続され、
   ゲートに、前記負荷に流れる電流の変化により前記ドレインの電圧が変動する範囲で前記ゲート−ドレイン間の電圧を常に逆バイアスにする一定電圧が印加される
   トランジスタを備えていることを特徴とする回路装置。
2. 前記トランジスタのソースに複数の前記駆動回路が接続されていることを特徴とする請求項１に記載の回路装置。
3. 前記電源配線に沿って複数の前記トランジスタを備えており、前記トランジスタのゲートに印加される一定電圧は、前記複数のトランジスタに共通の電圧であることを特徴とする請求項１または２に記載の回路装置。
4. 前記駆動回路は、前記トランジスタに直列に接続された第２のトランジスタを有し、前記第２のトランジスタのゲートに前記信号電圧が入力されることを特徴とする請求項１ないし３のいずれか１項に記載の回路装置。
5. 前記トランジスタのドレインと前記電源配線の間に前記負荷が接続されていることを特徴とする請求項１ないし４のいずれか１項に記載の回路装置。
6. 前記電源配線が、前記駆動回路の高電圧側の電源電圧を供給する電源配線であり、前記トランジスタがｎチャネル型であることを特徴とする請求項１ないし５のいずれか１項に記載の回路装置。
7. 前記電源配線が、前記駆動回路の低電圧側の電源電圧を供給する電源配線であり、前記トランジスタがｐチャネル型であることを特徴とする請求項１ないし５のいずれか１項に記載の回路装置。
8. 前記電源配線が、前記駆動回路の高電圧側の電源電圧を供給する第１電源配線と、前記駆動回路の低電圧側の電源電圧を供給する第２電源配線とを含み、前記トランジスタが、前記第１の電源配線と前記駆動回路の間のｎチャネル型トランジスタと、前記第２の電源配線と前記駆動回路の間のｐチャネル型トランジスタとを含むことを特徴とする請求項１ないし５のいずれか１項に記載の回路装置。
9. 前記負荷が発光素子であることを特徴とする請求項１ないし８のいずれか１項に記載の回路装置。
10. 前記発光素子が有機ＥＬ素子であることを特徴とする請求項９に記載の回路装置。
11. 請求項１ないし１０のいずれか１項に記載の回路装置と発光素子とを含み、前記発光素子がマトリクス状に配置されていることを特徴とする表示装置。
12. 請求項１ないし１０のいずれか１項に記載の回路装置と発光素子とを含み、前記発光素子がライン状に配置されていることを特徴とする電子写真プリンタの露光ヘッド。

Images