JP6364015B2 - 構成可能な混載メモリシステム - Google Patents
構成可能な混載メモリシステム Download PDFInfo
- Publication number
- JP6364015B2 JP6364015B2 JP2015541879A JP2015541879A JP6364015B2 JP 6364015 B2 JP6364015 B2 JP 6364015B2 JP 2015541879 A JP2015541879 A JP 2015541879A JP 2015541879 A JP2015541879 A JP 2015541879A JP 6364015 B2 JP6364015 B2 JP 6364015B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- port
- block
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1069—I/O lines read out arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17732—Macroblocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
装置は、概して、メモリモジュールに関する。このメモリモジュールは、構成可能なハードマクロである。このメモリモジュールの一部は、カスケード型データと直接的なバス型データとの間で選択を行うように結合されたデータ入力マルチプレクサを含む。この部分はさらに、上記データ入力マルチプレクサからの出力を受取って格納するように結合されたメモリと、上記メモリからの読取データと上記カスケード型データとの間で選択を行うように結合されたレジスタ入力マルチプレクサとを含む。この部分はさらに、上記レジスタ入力マルチプレクサからの出力を受取るように結合されたレジスタと、上記メモリからの上記読取データと上記レジスタからの登録データとの間で選択を行うように結合されたラッチ/レジスタモードマルチプレクサと、上記カスケード型データと上記ラッチ/レジスタモードマルチプレクサからの出力との間で選択を行って出力データを提供するように結合されたデータ出力マルチプレクサとを含む。
Claims (12)
- メモリモジュールを備え、
前記メモリモジュールは、構成可能(コンフィギュラブル)なハードマクロであり、
前記メモリモジュールの第1の部分は、
カスケード型データと直接的なバス型データとの間で選択を行うように結合されたデータ入力マルチプレクサと、
前記データ入力マルチプレクサからの出力を受取って格納するように結合されたメモリと、
前記メモリからの読取データと前記カスケード型データとの間で選択を行うように結合されたレジスタ入力マルチプレクサと、
前記レジスタ入力マルチプレクサからの出力を受取るように結合されたレジスタと、
前記メモリからの前記読取データと前記レジスタからの登録データとの間で選択を行うように結合されたラッチ/レジスタモードマルチプレクサと、
前記カスケード型データと前記ラッチ/レジスタモードマルチプレクサからの出力との間で選択を行って出力データを提供するように結合されたデータ出力マルチプレクサとを備える、装置。 - 前記メモリモジュールの第2の部分は、前記メモリモジュールの前記第1の部分のコピーであり、
前記メモリモジュールの前記第1の部分は、前記メモリモジュールの出力バスの第1の部分のためのものであり、
前記メモリモジュールの前記第2の部分は、前記メモリモジュールの出力バスの第2の部分のためのものである、請求項1に記載の装置。 - メモリモジュールを備え、
前記メモリモジュールは、構成可能(コンフィギュラブル)なハードマクロであり、
前記メモリモジュールは、
データイン入力ポート、第1のカスケード入力ポート、カスケード/データイン選択ポート、および書込データ出力ポートを各々が有する複数のデータインマルチプレクサと、
書込データ入力ポート、第1のクロックポート、および読取データ出力ポートを各々が有する複数のメモリブロックと、
第1の読取データ入力ポート、第2のカスケード入力ポート、パイプライン選択ポート、およびレジスタデータ出力ポートを各々が有する複数のパイプラインマルチプレクサと、
レジスタデータ入力ポート、登録データ出力ポート、および第2のクロックポートを各々が有する複数のレジスタと、
第2の読取データ入力ポート、登録データ入力ポート、登録/未登録選択ポート、およびブロック出力ポートを各々が有する複数のデータアウトマルチプレクサと、
第3のカスケード入力ポート、ブロック入力ポート、制御選択ポート、およびデータアウトポートを各々が有する複数の制御マルチプレクサとを備える、装置。 - 前記複数のデータインマルチプレクサ、前記複数のパイプラインマルチプレクサ、および前記複数の制御マルチプレクサの各々の第1の部分のための前記第1のカスケード入力ポート、前記第2のカスケード入力ポート、および前記第3のカスケード入力ポートは、第1のカスケード入力ノードに共通して結合され、
前記複数のデータインマルチプレクサ、前記複数のパイプラインマルチプレクサ、および前記複数の制御マルチプレクサの各々の第2の部分のための前記第1のカスケード入力ポート、前記第2のカスケード入力ポート、および前記第3のカスケード入力ポートは、第2のカスケード入力ノードに共通して結合される、請求項3に記載の装置。 - 前記複数の制御マルチプレクサの第1のマルチプレクサは、その前記データアウトポートを有し、前記第1のマルチプレクサの前記データアウトポートは、前記メモリモジュールの出力バスの第1の部分であり、
前記複数の制御マルチプレクサの第2のマルチプレクサは、その前記データアウトポートを有し、前記第2のマルチプレクサの前記データアウトポートは、前記メモリモジュールの前記出力バスの第2の部分である、請求項3または4に記載の装置。 - 前記複数のデータインマルチプレクサの前記カスケード/データイン選択ポートは、それぞれ第1のコンフィギュレーションメモリセルに結合され、
前記複数のデータアウトマルチプレクサの前記登録/未登録選択ポートは、それぞれ第2のコンフィギュレーションメモリセルに結合される、請求項3から5のいずれか1項に記載の装置。 - 第1の構成可能(コンフィギュラブル)なハードマクロとして提供される第1のメモリモジュールと、
第2の構成可能(コンフィギュラブル)なハードマクロとして提供される第2のメモリモジュールとを備え、
前記第1のメモリモジュールは、前記第2のメモリモジュールよりも高いレベルのスタックにあり、
前記第1のメモリモジュールは、互いに分離された第1の上位メモリブロックと第1の下位メモリブロックとを有し、
前記第2のメモリモジュールは、第2の上位メモリブロックと第2の下位メモリブロックとを有し、
前記第1の上位メモリブロックおよび前記第2の上位メモリブロックを含む第1のメモリ列を提供するために、前記第1の上位メモリブロックに関連付けられた前記第1のメモリモジュールの第1のカスケード入力ノードは、前記第2の上位メモリブロックに関連付けられた前記第2のメモリモジュールの第1のデータアウトノードに結合され、
前記第1の下位メモリブロックおよび前記第2の下位メモリブロックを含む第2のメモリ列を提供するために、前記第1の下位メモリブロックに関連付けられた前記第1のメモリモジュールの第2のカスケード入力ノードは、前記第2の下位メモリブロックに関連付けられた前記第2のメモリモジュールの第2のデータアウトノードに結合され、
データイン入力ポート、第1のカスケード入力ポート、カスケード/データイン選択ポート、および書込データ出力ポートを各々が有する第1の複数のデータインマルチプレクサと、
書込データ入力ポート、第1のクロックポート、および読取データ出力ポートを各々が有する第1の複数のメモリブロックと、
第1の読取データ入力ポート、第2のカスケード入力ポート、パイプライン選択ポート、およびレジスタデータ出力ポートを各々が有する第1の複数のパイプラインマルチプレクサと、
レジスタデータ入力ポート、登録データ出力ポート、および第2のクロックポートを各々が有する第1の複数のレジスタと、
第2の読取データ入力ポート、登録データ入力ポート、登録/未登録選択ポート、およびブロック出力ポートを各々が有する第1の複数のデータアウトマルチプレクサと、
第3のカスケード入力ポート、ブロック入力ポート、制御選択ポート、およびデータアウトポートを各々が有する第1の複数の制御マルチプレクサとをさらに備える、装置。 - 前記第1のカスケード入力ノードは、前記第1の上位メモリブロックの前記第1のカスケード入力ポート、前記第2のカスケード入力ポート、および前記第3のカスケード入力ポートに結合され、
前記第2のカスケード入力ノードは、前記第1の下位メモリブロックの前記第1のカスケード入力ポート、前記第2のカスケード入力ポート、および前記第3のカスケード入力ポートに結合される、請求項7に記載の装置。 - 前記第1の上位メモリブロックのブロック出力ポートは、前記第1のメモリモジュールの出力バスの第1の部分のためのものであり、
前記第1の下位メモリブロックのブロック出力ポートは、前記第1のメモリモジュールの前記出力バスの第2の部分のためのものである、請求項7または請求項8に記載の装置。 - 前記第2の上位メモリブロックのブロック出力ポートは、前記第2のメモリモジュールの出力バスの第1の部分のためのものであり、
前記第2の下位メモリブロックのブロック出力ポートは、前記第2のメモリモジュールの前記出力バスの第2の部分のためのものである、請求項9に記載の装置。 - 前記第1の上位メモリブロックに関連付けられたデータアウトポート、および前記第2の上位メモリブロックに関連付けられたデータアウトポートは、組合わせられてバス出力を提供し、
その組合わせは、前記第1のメモリモジュールの前記出力バスの前記第1の部分と、前記第2のメモリモジュールの前記出力バスの前記第1の部分とからなる、請求項9または請求項10に記載の装置。 - 前記第1の上位メモリブロックおよび前記第2の上位メモリブロックは、第1の書込アドレスバスおよび第1の読取アドレスバスに結合され、
前記第1の下位メモリブロックおよび前記第2の下位メモリブロックは、第2の書込アドレスバスおよび第2の読取アドレスバスに結合される、請求項7から11のいずれか1項に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/673,892 US9075930B2 (en) | 2012-11-09 | 2012-11-09 | Configurable embedded memory system |
US13/673,892 | 2012-11-09 | ||
PCT/US2013/068797 WO2014074632A1 (en) | 2012-11-09 | 2013-11-06 | Configurable embedded memory system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016504650A JP2016504650A (ja) | 2016-02-12 |
JP6364015B2 true JP6364015B2 (ja) | 2018-07-25 |
Family
ID=49640188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015541879A Active JP6364015B2 (ja) | 2012-11-09 | 2013-11-06 | 構成可能な混載メモリシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9075930B2 (ja) |
EP (1) | EP2917844B1 (ja) |
JP (1) | JP6364015B2 (ja) |
KR (1) | KR101965476B1 (ja) |
CN (1) | CN104969208B (ja) |
WO (1) | WO2014074632A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9210486B2 (en) * | 2013-03-01 | 2015-12-08 | Qualcomm Incorporated | Switching fabric for embedded reconfigurable computing |
CN104347105B (zh) * | 2014-11-07 | 2017-09-15 | 中国科学院微电子研究所 | Ram输出寄存处理方法 |
US9786361B1 (en) * | 2015-07-31 | 2017-10-10 | Flex Logix Technologies, Inc. | Programmable decoupling capacitance of configurable logic circuitry and method of operating same |
CN108540127A (zh) * | 2017-03-03 | 2018-09-14 | 成都海存艾匹科技有限公司 | 基于三维印录存储器的可编程门阵列 |
CN105808474A (zh) * | 2016-03-11 | 2016-07-27 | 中国电子科技集团公司第五十八研究所 | 现场可编程器件fpga的block ram级联结构 |
US9590634B1 (en) * | 2016-06-13 | 2017-03-07 | Baysand Inc. | Metal configurable hybrid memory |
US11132599B2 (en) * | 2017-02-28 | 2021-09-28 | Microsoft Technology Licensing, Llc | Multi-function unit for programmable hardware nodes for neural network processing |
US11036827B1 (en) * | 2017-10-17 | 2021-06-15 | Xilinx, Inc. | Software-defined buffer/transposer for general matrix multiplication in a programmable IC |
US10284185B1 (en) * | 2017-12-18 | 2019-05-07 | Xilinx, Inc. | Selectively providing clock signals using a programmable control circuit |
US10790830B1 (en) * | 2019-05-20 | 2020-09-29 | Achronix Semiconductor Corporation | Fused memory and arithmetic circuit |
US11256476B2 (en) | 2019-08-08 | 2022-02-22 | Achronix Semiconductor Corporation | Multiple mode arithmetic circuit |
US11720719B2 (en) * | 2019-10-01 | 2023-08-08 | Micron Technology, Inc. | Apparatuses and methods for signal encryption in high bandwidth memory |
US11599299B2 (en) * | 2019-11-19 | 2023-03-07 | Invensas Llc | 3D memory circuit |
CN111488297B (zh) * | 2020-04-02 | 2023-04-14 | 杭州迪普科技股份有限公司 | 用于访问寄存器的方法、装置、电子设备及可读介质 |
CN113868167A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 一种芯片模组及通信系统、端口分配方法 |
US11604696B2 (en) * | 2021-08-19 | 2023-03-14 | Wuxi Esiontech Co., Ltd. | Field programmable gate array (FPGA) for improving reliability of key configuration bitstream by reusing buffer memory |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01147648A (ja) * | 1987-12-02 | 1989-06-09 | Dainippon Screen Mfg Co Ltd | データ記憶装置 |
DE69223212T2 (de) * | 1991-08-15 | 1998-05-14 | Texas Instruments Inc | Kalibrierung eines aus einer rekonfigurierbaren Reihe von Stufen bestehenden Systems |
JP3092556B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
US6178472B1 (en) * | 1998-06-15 | 2001-01-23 | International Business Machines Corporation | Queue having distributed multiplexing logic |
JP2004146005A (ja) * | 2002-10-25 | 2004-05-20 | Nec Micro Systems Ltd | 記憶モジュールおよびそれを用いた順次アクセス記憶装置 |
US7187203B1 (en) | 2004-12-17 | 2007-03-06 | Lattice Semiconductor Corporation | Cascadable memory |
US7298169B2 (en) * | 2005-03-15 | 2007-11-20 | Tabula, Inc | Hybrid logic/interconnect circuit in a configurable IC |
US7746112B1 (en) | 2009-04-02 | 2010-06-29 | Xilinx, Inc. | Output structure with cascaded control signals for logic blocks in integrated circuits, and methods of using the same |
-
2012
- 2012-11-09 US US13/673,892 patent/US9075930B2/en active Active
-
2013
- 2013-11-06 CN CN201380058665.1A patent/CN104969208B/zh active Active
- 2013-11-06 KR KR1020157011892A patent/KR101965476B1/ko active IP Right Grant
- 2013-11-06 WO PCT/US2013/068797 patent/WO2014074632A1/en active Application Filing
- 2013-11-06 JP JP2015541879A patent/JP6364015B2/ja active Active
- 2013-11-06 EP EP13795367.5A patent/EP2917844B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2917844B1 (en) | 2018-08-22 |
US9075930B2 (en) | 2015-07-07 |
EP2917844A1 (en) | 2015-09-16 |
US20140133246A1 (en) | 2014-05-15 |
CN104969208A (zh) | 2015-10-07 |
JP2016504650A (ja) | 2016-02-12 |
WO2014074632A1 (en) | 2014-05-15 |
KR20150084001A (ko) | 2015-07-21 |
CN104969208B (zh) | 2017-03-15 |
KR101965476B1 (ko) | 2019-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6364015B2 (ja) | 構成可能な混載メモリシステム | |
US7518396B1 (en) | Apparatus and method for reconfiguring a programmable logic device | |
US7737725B1 (en) | Device control register for a processor block | |
KR102446825B1 (ko) | 하이브리드 메모리 시스템의 동작을 제어하는 회로들 및 방법들 | |
JP6564375B2 (ja) | 高スループットのキーバリューストアの実現のためのメモリ構成 | |
EP2965429B1 (en) | Integrated circuit devices having memory and methods of implementing memory in an integrated circuit device | |
Agrawal et al. | An innovative, segmented high performance FPGA family with variable-grain-architecture and wide-gating functions | |
US8239590B1 (en) | Method and apparatus for transferring data between two different interfaces | |
US20190379380A1 (en) | Stacked programmable integrated circuitry with smart memory | |
US7890910B1 (en) | Programmable logic device having logic elements with dedicated hardware to configure look up tables as registers | |
JP6517626B2 (ja) | 再構成可能な半導体装置 | |
JP6564186B2 (ja) | 再構成可能な半導体装置 | |
US7724028B1 (en) | Clocking for a hardwired core embedded in a host integrated circuit device | |
US7768819B2 (en) | Variable sized soft memory macros in structured cell arrays, and related methods | |
US9875330B2 (en) | Folding duplicate instances of modules in a circuit design | |
US9083340B1 (en) | Memory matrix | |
US8988125B1 (en) | Circuits for and methods of routing signals in an integrated circuit | |
JP6602849B2 (ja) | プログラマブル遅延回路ブロック | |
TWI445312B (zh) | 具有鏡像互連結構的可程式積體電路 | |
US7684278B1 (en) | Method and apparatus for implementing FIFOs using time-multiplexed memory in an integrated circuit | |
US10763862B1 (en) | Boundary logic interface | |
JP6405262B2 (ja) | 再構成可能な論理デバイス | |
US8941408B2 (en) | Configuring data registers to program a programmable device with a configuration bit stream without phantom bits | |
JP2011151337A (ja) | 処理ユニットと不揮発性メモリユニットとの組み合わせのアレイ | |
US7701250B1 (en) | (N+1) input flip-flop packing with logic in FPGA architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6364015 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |