JP6350660B2 - 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 - Google Patents
共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 Download PDFInfo
- Publication number
- JP6350660B2 JP6350660B2 JP2016529396A JP2016529396A JP6350660B2 JP 6350660 B2 JP6350660 B2 JP 6350660B2 JP 2016529396 A JP2016529396 A JP 2016529396A JP 2016529396 A JP2016529396 A JP 2016529396A JP 6350660 B2 JP6350660 B2 JP 6350660B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- command signal
- gate command
- switching element
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0043—Converters switched with a phase shift, i.e. interleaved
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
単相インバータの出力電圧指令(Vout_ref)のON,OFFをトリガとするクロックと、
6クロックを1周期とし、1クロックはON信号を出力し、5クロックはOFF信号を出力するスイッチング素子U11,Y11用ゲート指令信号U11_gate/Y11_gateと、前記ゲート指令信号U11_gate/Y11_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11,V11用ゲート指令信号X11_gate/V11_gateと、前記ゲート指令信号X11_gate/V11_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21,Y21用ゲート指令信号U21_gate/Y21_gateと、前記ゲート指令信号U21_gate/Y21_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21,V21用ゲート指令信号X21_gate/V21_gateと、前記ゲート指令信号X21_gate/V21_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31,Y31用ゲート指令信号U31_gate/Y31_gateと、前記ゲート指令信号U31_gate/Y31_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31,V31用ゲート指令信号X31_gate/V31_gateとから構成される。
前記制御部は、
前記単相インバータの出力電圧指令のON、OFFをトリガとするクロックと、
2×2(直列数M)×3(並列数N)クロックを1周期とし、{2(直列数M)×3(並列数N)}+1クロックの期間ON信号を出力し、{2(直列数M)×3(並列数N)}−1クロックの期間OFF信号を出力するスイッチング素子U11、Y11用ゲート指令信号と、
前記スイッチング素子U11、Y11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11、V11用ゲート指令信号と、
前記スイッチング素子X11、V11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21、Y21用ゲート指令信号と、
前記スイッチング素子U21、Y21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21、V21用ゲート指令信号と、
前記スイッチング素子X21、V21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31、Y31用ゲート指令信号と、
前記スイッチング素子U31、Y31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31、V31用ゲート指令信号と、
前記スイッチング素子X31、V31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U12、Y12用ゲート指令信号と、
前記スイッチング素子U12、Y12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X12、V12用ゲート指令信号と、
前記スイッチング素子X12、V12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U22、Y22用ゲート指令信号と、
前記スイッチング素子U22、Y22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X22、V22用ゲート指令信号と、
前記スイッチング素子X22、V22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U32、Y32用ゲート指令信号と、
前記スイッチング素子U32、Y32用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X32、V32用ゲート指令信号と、
を作成するゲート指令作成部を備え、
前記作成された各ゲート指令信号によって前記各スイッチング素子をON、OFF制御することを特徴としている。
前記単相インバータの一方の相の下アームは、スイッチング素子X11、X12の直列体とスイッチング素子X21、X22の直列体とスイッチング素子X31、X32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の上アームは、スイッチング素子V11、V12の直列体とスイッチング素子V21、V22の直列体とスイッチング素子V31、V32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の下アームは、スイッチング素子Y11、Y12の直列体とスイッチング素子Y21、Y22の直列体とスイッチング素子Y31、Y32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記制御ステップは、
ゲート指令作成部が、前記単相インバータの出力電圧指令のON、OFFをトリガとするクロックと、
2×2(直列数M)×3(並列数N)クロックを1周期とし、{2(直列数M)×3(並列数N)}+1クロックの期間ON信号を出力し、{2(直列数M)×3(並列数N)}−1クロックの期間OFF信号を出力するスイッチング素子U11、Y11用ゲート指令信号と、
前記スイッチング素子U11、Y11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11、V11用ゲート指令信号と、
前記スイッチング素子X11、V11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21、Y21用ゲート指令信号と、
前記スイッチング素子U21、Y21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21、V21用ゲート指令信号と、
前記スイッチング素子X21、V21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31、Y31用ゲート指令信号と、
前記スイッチング素子U31、Y31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31、V31用ゲート指令信号と、
前記スイッチング素子X31、V31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U12、Y12用ゲート指令信号と、
前記スイッチング素子U12、Y12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X12、V12用ゲート指令信号と、
前記スイッチング素子X12、V12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U22、Y22用ゲート指令信号と、
前記スイッチング素子U22、Y22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X22、V22用ゲート指令信号と、
前記スイッチング素子X22、V22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U32、Y32用ゲート指令信号と、
前記スイッチング素子U32、Y32用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X32、V32用ゲート指令信号と、
を作成するゲート指令作成ステップを備え、
前記作成された各ゲート指令信号によって前記各スイッチング素子をON、OFF制御することを特徴としている。
(2)請求項2、4に記載の発明によれば、ゲート指令作成部によって作成されたゲート指令信号によって、各スイッチング素子がON又はOFFに制御される期間が複数のクロックによって連続しているため、素子特性で決まる最小のパルス幅の制限による出力周波数の制限を回避することができる。
単相インバータの出力電圧指令(Vout_ref)のON,OFFをトリガとするクロックと、
12(2×(直列数M)×(並列数N))クロックを1周期とし、7((直列数M)×(並列数N)+1)クロックはON信号を出力し、5((直列数M)×(並列数N)−1)クロックはOFF信号を出力するスイッチング素子U11,Y11用ゲート指令信号U11_gate/Y11_gateと、
前記ゲート指令信号U11_gate/Y11_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11,V11用ゲート指令信号X11_gate/V11_gateと、
前記ゲート指令信号X11_gate/V11_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21,Y21用ゲート指令信号U21_gate/Y21_gateと、
前記ゲート指令信号U21_gate/Y21_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21,V21用ゲート指令信号X21_gate/V21_gateと、
前記ゲート指令信号X21_gate/V21_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31,Y31用ゲート指令信号U31_gate/Y31_gateと、
前記ゲート指令信号U31_gate/Y31_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31,V31用ゲート指令信号X31_gate/V31_gateと、
前記ゲート指令信号X31_gate/V31_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U12,Y12用ゲート指令信号U12_gate/Y12_gateと、
前記ゲート指令信号U12_gate/Y12_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X12,V12用ゲート指令信号X12_gate/V12_gateと、
前記ゲート指令信号X12_gate/V12_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U22,Y22用ゲート指令信号U22_gate/Y22_gateと、
前記ゲート指令信号U22_gate/Y22_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X22,V22用ゲート指令信号X22_gate/V22_gateと、
前記ゲート指令信号X22_gate/V22_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U32,Y32用ゲート指令信号U32_gate/Y32_gateと、
前記ゲート指令信号U32_gate/Y32_gateよりも1クロック遅延し、当該指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X32,V32用ゲート指令信号X32_gate/V32_gateとから構成される。
Claims (4)
- 直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置であって、
前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、M個(Mは2以上の整数)のスイッチング素子の直列体をN個(Nは2以上の整数)並列にそれぞれの直列体間を主回路導体で接続して構成されたスイッチ群回路と、
前記単相インバータの前記スイッチ群回路の前記直列体を1/(M×N)に時分割でONするスイッチングパターンで、且つ(2×(直列数M)×(並列数N))クロックを1周期とし、前記単相インバータの各々のスイッチング素子に対して、((直列数M)×(並列数N)+1)クロックはON信号を出力し、((直列数M)×(並列数N)−1)クロックはOFF信号を出力するスイッチング制御を行う制御部と、
を備えた共振負荷用電力変換装置。 - 前記単相インバータの一方の相の上アームは、スイッチング素子U11、U12の直列体とスイッチング素子U21、U22の直列体とスイッチング素子U31、U32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの一方の相の下アームは、スイッチング素子X11、X12の直列体とスイッチング素子X21、X22の直列体とスイッチング素子X31、X32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の上アームは、スイッチング素子V11、V12の直列体とスイッチング素子V21、V22の直列体とスイッチング素子V31、V32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の下アームは、スイッチング素子Y11、Y12の直列体とスイッチング素子Y21、Y22の直列体とスイッチング素子Y31、Y32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記制御部は、
前記単相インバータの出力電圧指令のON、OFFをトリガとするクロックと、
2×2(直列数M)×3(並列数N)クロックを1周期とし、{2(直列数M)×3(並列数N)}+1クロックの期間ON信号を出力し、{2(直列数M)×3(並列数N)}−1クロックの期間OFF信号を出力するスイッチング素子U11、Y11用ゲート指令信号と、
前記スイッチング素子U11、Y11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11、V11用ゲート指令信号と、
前記スイッチング素子X11、V11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21、Y21用ゲート指令信号と、
前記スイッチング素子U21、Y21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21、V21用ゲート指令信号と、
前記スイッチング素子X21、V21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31、Y31用ゲート指令信号と、
前記スイッチング素子U31、Y31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31、V31用ゲート指令信号と、
前記スイッチング素子X31、V31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U12、Y12用ゲート指令信号と、
前記スイッチング素子U12、Y12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X12、V12用ゲート指令信号と、
前記スイッチング素子X12、V12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U22、Y22用ゲート指令信号と、
前記スイッチング素子U22、Y22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X22、V22用ゲート指令信号と、
前記スイッチング素子X22、V22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U32、Y32用ゲート指令信号と、
前記スイッチング素子U32、Y32用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X32、V32用ゲート指令信号と、
を作成するゲート指令作成部を備え、
前記作成された各ゲート指令信号によって前記各スイッチング素子をON、OFF制御する請求項1に記載の共振負荷用電力変換装置。 - 直流入力側が直流電圧源に、出力側が共振負荷に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備え、前記単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに、M個(Mは2以上の整数)のスイッチング素子の直列体をN個(Nは2以上の整数)並列にそれぞれの直列体間を主回路導体で接続したスイッチ群回路を備えた共振負荷用電力変換装置の時分割運転方法であって、
制御部が、前記単相インバータの前記スイッチ群回路の前記直列体を1/(M×N)に時分割でONするスイッチングパターンで、且つ(2×(直列数M)×(並列数N))クロックを1周期とし、前記単相インバータの各々のスイッチング素子に対して、((直列数M)×(並列数N)+1)クロックはON信号を出力し、((直列数M)×(並列数N)−1)クロックはOFF信号を出力するスイッチング制御を行う制御ステップを備えた共振負荷用電力変換装置の時分割運転方法。 - 前記単相インバータの一方の相の上アームは、スイッチング素子U11、U12の直列体とスイッチング素子U21、U22の直列体とスイッチング素子U31、U32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの一方の相の下アームは、スイッチング素子X11、X12の直列体とスイッチング素子X21、X22の直列体とスイッチング素子X31、X32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の上アームは、スイッチング素子V11、V12の直列体とスイッチング素子V21、V22の直列体とスイッチング素子V31、V32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記単相インバータの他方の相の下アームは、スイッチング素子Y11、Y12の直列体とスイッチング素子Y21、Y22の直列体とスイッチング素子Y31、Y32の直列体とを並列に、且つそれぞれの直列体間を主回路導体で接続して構成され、
前記制御ステップは、
ゲート指令作成部が、前記単相インバータの出力電圧指令のON、OFFをトリガとするクロックと、
2×2(直列数M)×3(並列数N)クロックを1周期とし、{2(直列数M)×3(並列数N)}+1クロックの期間ON信号を出力し、{2(直列数M)×3(並列数N)}−1クロックの期間OFF信号を出力するスイッチング素子U11、Y11用ゲート指令信号と、
前記スイッチング素子U11、Y11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X11、V11用ゲート指令信号と、
前記スイッチング素子X11、V11用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U21、Y21用ゲート指令信号と、
前記スイッチング素子U21、Y21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X21、V21用ゲート指令信号と、
前記スイッチング素子X21、V21用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U31、Y31用ゲート指令信号と、
前記スイッチング素子U31、Y31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X31、V31用ゲート指令信号と、
前記スイッチング素子X31、V31用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U12、Y12用ゲート指令信号と、
前記スイッチング素子U12、Y12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X12、V12用ゲート指令信号と、
前記スイッチング素子X12、V12用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U22、Y22用ゲート指令信号と、
前記スイッチング素子U22、Y22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X22、V22用ゲート指令信号と、
前記スイッチング素子X22、V22用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子U32、Y32用ゲート指令信号と、
前記スイッチング素子U32、Y32用ゲート指令信号に対して1クロック遅延し、当該ゲート指令信号のON期間およびOFF期間と同一のON期間およびOFF期間を有するスイッチング素子X32、V32用ゲート指令信号と、
を作成するゲート指令作成ステップを備え、
前記作成された各ゲート指令信号によって前記各スイッチング素子をON、OFF制御する請求項3に記載の共振負荷用電力変換装置の時分割運転方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014124135 | 2014-06-17 | ||
JP2014124135 | 2014-06-17 | ||
PCT/JP2015/067430 WO2015194585A1 (ja) | 2014-06-17 | 2015-06-17 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015194585A1 JPWO2015194585A1 (ja) | 2017-04-20 |
JP6350660B2 true JP6350660B2 (ja) | 2018-07-04 |
Family
ID=54935565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016529396A Active JP6350660B2 (ja) | 2014-06-17 | 2015-06-17 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9812943B2 (ja) |
JP (1) | JP6350660B2 (ja) |
CN (1) | CN106464159B (ja) |
WO (1) | WO2015194585A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6079861B1 (ja) * | 2015-12-16 | 2017-02-15 | 株式会社明電舎 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
WO2017179305A1 (ja) * | 2016-04-15 | 2017-10-19 | 株式会社明電舎 | 共振負荷用電力変換装置、共振負荷用電力変換システムにおける電力バランス制御装置、共振負荷用電力変換装置の時分割運転方法および共振負荷用電力変換システムにおける電力バランス制御方法 |
JP6132048B1 (ja) * | 2016-04-15 | 2017-05-24 | 株式会社明電舎 | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 |
JP6132050B1 (ja) * | 2016-05-10 | 2017-05-24 | 株式会社明電舎 | 共振負荷用電力変換システムにおける電力バランス制御装置および電力バランス制御方法 |
JP6439835B1 (ja) * | 2017-08-24 | 2018-12-19 | 株式会社明電舎 | マルチレベル電力変換装置およびその制御方法 |
JP7166240B2 (ja) * | 2019-12-17 | 2022-11-07 | 株式会社東芝 | 電子回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS591069B2 (ja) | 1978-07-04 | 1984-01-10 | 株式会社明電舎 | 高周波インバ−タの電力制御方式 |
JPH0632566B2 (ja) | 1981-10-30 | 1994-04-27 | 株式会社明電舎 | 高周波インバ−タの制御方法 |
SE9802908D0 (sv) * | 1998-08-31 | 1998-08-31 | Abb Research Ltd | Electric circuit |
JP2001309665A (ja) | 2000-04-24 | 2001-11-02 | Toshiba Corp | インバータ装置 |
NO312388B1 (no) | 2000-09-29 | 2002-04-29 | Efd Induction As | Höyfrekvens vekselrettere med höy utgangseffekt og resonanslast |
WO2002084836A1 (fr) * | 2001-04-06 | 2002-10-24 | Mitsubishi Denki Kabushiki Kaisha | Alimentation cc/cc |
US7499290B1 (en) * | 2004-05-19 | 2009-03-03 | Mississippi State University | Power conversion |
JP5606846B2 (ja) * | 2010-09-15 | 2014-10-15 | 株式会社東芝 | 電力変換装置 |
CN102957332B (zh) * | 2011-08-18 | 2015-07-01 | 富士电机株式会社 | 三电平功率转换装置 |
US9178410B2 (en) * | 2012-01-06 | 2015-11-03 | General Electric Company | Adaptive power conversion system |
KR101412875B1 (ko) * | 2012-10-04 | 2014-07-02 | 삼성전기주식회사 | 게이트 구동 회로 및 이를 갖는 인버터 |
CN203289379U (zh) * | 2013-06-13 | 2013-11-13 | 成都昊地科技有限责任公司 | 一种用于高压大功率变频调速的变频电路 |
US9705406B2 (en) * | 2013-07-15 | 2017-07-11 | Siemens Aktiengesellschaft | Modular multi-level DC-DC converter for HVDC applications |
CN105765851B (zh) * | 2013-12-03 | 2018-09-04 | 三菱电机株式会社 | 电力转换装置、电动机驱动装置、鼓风机、压缩机、空调机、和冰箱 |
-
2015
- 2015-06-17 JP JP2016529396A patent/JP6350660B2/ja active Active
- 2015-06-17 US US15/318,796 patent/US9812943B2/en active Active
- 2015-06-17 WO PCT/JP2015/067430 patent/WO2015194585A1/ja active Application Filing
- 2015-06-17 CN CN201580032359.XA patent/CN106464159B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN106464159A (zh) | 2017-02-22 |
WO2015194585A1 (ja) | 2015-12-23 |
US9812943B2 (en) | 2017-11-07 |
US20170133920A1 (en) | 2017-05-11 |
JPWO2015194585A1 (ja) | 2017-04-20 |
CN106464159B (zh) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6350660B2 (ja) | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 | |
US10333428B2 (en) | Resonant load power conversion device and time division operation method for resonant load power conversion device | |
US20140029323A1 (en) | Power converter in which switching elements are driven in parallel | |
EP2879287A1 (en) | Method and apparatus for minimising a circulating current or a common-mode voltage of an inverter | |
US9071166B2 (en) | Power converter with surge voltage suppression | |
JP2008109727A (ja) | インバータ装置 | |
JP5205094B2 (ja) | インバータ制御装置 | |
EP2717458B1 (en) | Ac conversion circuit, ac conversion method, and recording medium | |
JP2009277577A (ja) | 誘導加熱用電源装置の運転方法 | |
JP6270696B2 (ja) | 電力変換装置 | |
Asghari-Gorji et al. | Input current ripples cancellation in bidirectional switched-inductor quasi-Z-source inverter using coupled inductors | |
JP7151845B2 (ja) | 共振負荷用電力変換装置の時分割運転方法 | |
JP6009833B2 (ja) | 電力変換装置 | |
JP6705234B2 (ja) | インバータ装置の制御方法 | |
JP6132048B1 (ja) | 共振負荷用電力変換装置および共振負荷用電力変換装置の時分割運転方法 | |
JP2016048997A (ja) | 電力変換装置の制御方法とその装置 | |
Korhonen et al. | Control of an inverter output active du/dt filtering method | |
JP4948388B2 (ja) | 誘導加熱調理器 | |
JP5846426B2 (ja) | 誘導加熱用高周波インバータとその制御方法 | |
JP6428227B2 (ja) | 大電流電源装置および通電加熱システム | |
JP6802048B2 (ja) | 制御装置 | |
JP6192573B2 (ja) | 系統連系インバータ装置、および、分散型電源システム | |
KR102013722B1 (ko) | 인버터 제어회로 및 그 구동방법 | |
JP2021097495A (ja) | 電子回路 | |
Korhonen et al. | Motor terminal overvoltage suppression method for parallel inverters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180521 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6350660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |