JP6341662B2 - Piezoelectric oscillator and method for manufacturing the same - Google Patents
Piezoelectric oscillator and method for manufacturing the same Download PDFInfo
- Publication number
- JP6341662B2 JP6341662B2 JP2013272445A JP2013272445A JP6341662B2 JP 6341662 B2 JP6341662 B2 JP 6341662B2 JP 2013272445 A JP2013272445 A JP 2013272445A JP 2013272445 A JP2013272445 A JP 2013272445A JP 6341662 B2 JP6341662 B2 JP 6341662B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- pair
- circuit element
- pads
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、圧電発振器用基板、圧電発振器及び圧電発振器の製造方法に関する。 The present invention relates to a piezoelectric oscillator substrate, a piezoelectric oscillator, and a method for manufacturing a piezoelectric oscillator.
圧電発振器として、基板と、基板の一方の主面に実装された振動素子と、前記一方の主面に実装された集積回路素子とを有するものが知られている(例えば特許文献1)。また、圧電発振器の製造方法として、振動素子の基板への実装後、且つ、集積回路素子の基板への実装前に、基板に設けられた外部端子を介して振動素子の電気特性を測定する工程を含むものが知られている(例えば特許文献1)。 A piezoelectric oscillator having a substrate, a vibration element mounted on one main surface of the substrate, and an integrated circuit element mounted on the one main surface is known (for example, Patent Document 1). Further, as a method for manufacturing a piezoelectric oscillator, a step of measuring electrical characteristics of a vibration element via an external terminal provided on the substrate after the vibration element is mounted on the substrate and before the integrated circuit element is mounted on the substrate. (For example, patent document 1) is known.
特許文献1では、上記のような製造方法により製造される圧電発振器の小型化を図るために、基板に切断用パターンを形成する技術を開示している。切断用パターンは、集積回路素子が搭載されるパッドに接続された外部端子と、振動素子が搭載されるパッドとを接続しており、外部端子を介して振動素子の電気特性を測定することを可能とする。また、切断用パターンは、切断されることによって、外部端子を集積回路素子が搭載されるパッドにのみ接続された通常の外部端子として利用することを可能とする。
圧電発振器においては更なる小型化乃至は薄型化を低コストで実現することが要求されており、そのような要求に応えられる圧電発振器用基板、圧電発振器及び圧電発振器の製造方法が提供されることが望ましい。 Piezoelectric oscillators are required to be further downsized or thinned at low cost, and a piezoelectric oscillator substrate, a piezoelectric oscillator, and a method for manufacturing the piezoelectric oscillator that can meet such requirements are provided. Is desirable.
本発明の圧電発振器用基板は、振動素子と、発振回路を含む集積回路素子とが、同一主面に並べて実装される基板であって、第1主面及びその背面の第2主面を有する絶縁基板と、前記第2主面に設けられた、2以上である所定数の外部端子と、前記第1主面に設けられ、前記振動素子が搭載される1対の振動素子用パッドと、前記第1主面に設けられ、前記集積回路素子と接続される、前記所定数と同数の第1集積回路素子用パッド及び1対の第2集積回路素子用パッドと、前記所定数の外部端子から前記絶縁基板の厚み方向へ延びて前記第1主面に露出する前記所定数と同数の表裏接続導体と、前記第1主面において前記所定数の表裏接続導体から前記所定数の第1集積回路素子用パッドまで延びる前記所定数と同数の第1配線と、前記第1主面において前記1対の第2集積回路素子用パッドから前記1対の振動素子用パッドまで延びる1対の第2配線と、前記第1主面において、前記表裏接続導体から前記第1配線を経由して前記第1集積回路素子用パッドに至るまでのいずれかの位置から、前記第2集積回路素子用パッドから前記第2配線を経由して前記振動素子用パッドに至るまでのいずれかの位置まで延び、前記所定数の外部端子のうち2つの外部端子と、前記1対の振動素子用パッドとを電気的に接続する1対の切断用パターンと、を有し、単層基板からなる。 A piezoelectric oscillator substrate according to the present invention is a substrate on which a vibration element and an integrated circuit element including an oscillation circuit are mounted side by side on the same main surface, and has a first main surface and a second main surface on the back surface thereof. An insulating substrate; a predetermined number of external terminals of 2 or more provided on the second main surface; a pair of vibration element pads provided on the first main surface on which the vibration element is mounted; The predetermined number of first integrated circuit element pads and a pair of second integrated circuit element pads provided on the first main surface and connected to the integrated circuit elements, and the predetermined number of external terminals The predetermined number of front and back connection conductors extending in the thickness direction of the insulating substrate and exposed to the first main surface, and the predetermined number of first integrations from the predetermined number of front and back connection conductors on the first main surface The same number of first wirings extending to the circuit element pads; and A pair of second wirings extending from the pair of second integrated circuit element pads to the pair of vibration element pads on one main surface; and the first wirings from the front and back connection conductors on the first main surface. From any position from the first integrated circuit element pad to the first integrated circuit element pad through the second wiring to the vibrating element pad. A pair of cutting patterns that electrically connect the two external terminals of the predetermined number of external terminals and the pair of vibration element pads, from a single-layer substrate Become.
本発明の圧電発振器は、上記の圧電発振器用基板と、前記1対の振動素子用パッドに搭載された前記振動素子と、前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドに接続された前記集積回路素子と、を有し、前記1対の切断用パターンが切断されている。 The piezoelectric oscillator according to the present invention includes the above-described piezoelectric oscillator substrate, the vibration elements mounted on the pair of vibration element pads, the predetermined number of first integrated circuit element pads, and the pair of second elements. The integrated circuit element connected to the integrated circuit element pad, and the pair of cutting patterns are cut.
好適には、前記1対の振動素子用パッドは、前記振動素子及び前記集積回路素子の並び方向に交差する方向に並べられており、前記1対の第2集積回路素子用パッドは、前記並び方向に交差する方向に並べられている。 Preferably, the pair of vibration element pads are arranged in a direction crossing an arrangement direction of the vibration element and the integrated circuit element, and the pair of second integrated circuit element pads are the arrangement line. They are arranged in a direction that intersects the direction.
好適には、前記1対の第2配線の幅及び長さが互いに同一である。 Preferably, the pair of second wirings have the same width and length.
好適には、前記1対の第2集積回路素子用パッドは、前記並び方向に延びる対称軸に関して互いに線対称の位置に設けられ、前記1対の振動素子用パッドは、前記対称軸に関して互いに線対称の位置に設けられ、前記1対の第2配線は、前記対称軸に関して互いに線対称の形状である。 Preferably, the pair of second integrated circuit element pads are provided at positions symmetrical with respect to each other with respect to the symmetry axis extending in the arrangement direction, and the pair of vibration element pads are lined with each other with respect to the symmetry axis. Provided at symmetrical positions, the pair of second wirings have a line-symmetric shape with respect to the symmetry axis.
好適には、前記所定数は偶数であり、前記所定数の外部端子は、前記対称軸に関して互いに線対称の位置に設けられ、前記所定数の表裏接続導体は、前記対称軸に関して互いに線対称の位置に設けられ、前記所定数の第1集積回路素子用パッドは、前記対称軸に関して互いに線対称の位置に設けられ、前記所定数の第1配線は、前記対称軸に関して互いに線対称の形状である。 Preferably, the predetermined number is an even number, the predetermined number of external terminals are provided at positions symmetrical with respect to the symmetry axis, and the predetermined number of front and back connection conductors are line symmetrical with respect to the symmetry axis. The predetermined number of first integrated circuit element pads are provided at positions that are line-symmetric with respect to the symmetry axis, and the predetermined number of first wirings are line-symmetric with respect to the symmetry axis. is there.
好適には、前記並び方向において、前記1対の第2集積回路素子用パッドが前記所定数の第1集積回路素子用パッドに対して前記1対の振動素子用パッド側に位置し、前記並び方向に交差する方向において、前記所定数の第1集積回路素子用パッドが前記1対の第2集積回路素子用パッドに対して外側に位置している。 Preferably, in the arrangement direction, the pair of second integrated circuit element pads are positioned on the side of the pair of vibration element pads with respect to the predetermined number of first integrated circuit element pads, and the arrangement is performed. The predetermined number of first integrated circuit element pads are located outside the pair of second integrated circuit element pads in a direction crossing the direction.
本発明の圧電発振器の製造方法は、上記の圧電発振器用基板の前記1対の振動素子用パッドに前記振動素子を搭載する搭載工程と、前記1対の切断用パターンにより前記1対の振動素子用パッドに接続された前記2つの外部端子を介して前記振動素子の電気特性を測定する測定工程と、前記測定工程の後、前記1対の切断用パターンを切断する切断工程と、を有する。 The piezoelectric oscillator manufacturing method of the present invention includes a mounting step of mounting the vibration element on the pair of vibration element pads of the piezoelectric oscillator substrate, and the pair of vibration elements by the pair of cutting patterns. A measuring step of measuring the electrical characteristics of the vibration element via the two external terminals connected to the pad, and a cutting step of cutting the pair of cutting patterns after the measuring step.
上記の構成又は手順によれば、小型化乃至は薄型化を低コストで実現することができる。 According to said structure or procedure, size reduction or thickness reduction is realizable at low cost.
以下、本発明の実施形態に係る発振器について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。 Hereinafter, an oscillator according to an embodiment of the present invention will be described with reference to the drawings. Note that the drawings used in the following description are schematic, and the dimensional ratios and the like on the drawings do not necessarily match the actual ones.
また、同様若しくは類似する構成については、同一の符号を付すことがある。この場合において、「外部端子3」を「外部端子3A」「外部端子3B」とするなど、符号に大文字のアルファベットを付加して、同様若しくは互いに類似する構成を互いに区別することがある。
Moreover, the same code | symbol may be attached | subjected about the same or similar structure. In this case, the same or similar configurations may be distinguished from each other by adding capital letters to the reference numerals such as “external terminal 3” as “
図1は、本発明の実施形態に係る発振器1の構成を示す斜視図である。なお、図1では、発振器1の上方側の一部の構成を点線で示し、発振器1の内部を実線で示している。
FIG. 1 is a perspective view showing a configuration of an
なお、発振器1は、いずれの方向が上方または下方とされてもよいものであるが、以下の実施形態では、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面、下面等の語を用いることがある。
Note that the
発振器1は、例えば、全体として、概略、薄型の直方体状に形成されている。その下面には、複数(本実施形態では4つ)の外部端子3が露出している(図4(b)も参照)。発振器1は、例えば、下面を不図示の回路基板に対向させ、回路基板上に設けられたパッドと4つの外部端子3とが半田等により固定されることにより回路基板に実装される。
For example, the
4つの外部端子3のうち3つは、例えば、基準電位が付与されるGND端子、駆動電位が付与されるVcc端子(基準電位との電位差で直流電力が供給される端子)、発振器1が生成する発振信号を出力するOutput端子である。残りの一つは、例えば、発振器1からの発振信号の出力及びその停止を制御する信号が入力されるE/D端子、又は、発振信号の周波数を制御する周波数調整信号が入力されるVcon端子である。
Three of the four external terminals 3 are generated by, for example, a GND terminal to which a reference potential is applied, a Vcc terminal to which a drive potential is applied (a terminal to which DC power is supplied by a potential difference from the reference potential), and an
このように、全ての外部端子3は、製品としての発振器1の動作に必要な信号(電位)の入力又は出力に供されている。すなわち、発振器1は、その製造工程においてのみ利用される外部端子を有していない。外部端子3の具体的な配置及び形状等については後述する。
As described above, all the external terminals 3 are used for inputting or outputting signals (potentials) necessary for the operation of the
図2は、発振器1の分解斜視図(ただし、一部の部材は省略)であり、図3は、図2のIII−III線における発振器1の断面図である。
2 is an exploded perspective view of the oscillator 1 (however, some members are omitted), and FIG. 3 is a cross-sectional view of the
図1〜図3に示すように、発振器1は、例えば、基板5と、基板5に実装された振動素子7(図2及び図3)と、基板5に実装された集積回路素子9と、振動素子7を覆うキャップ11と、集積回路素子9等を封止する封止樹脂12(図1及び図3において点線で示す)とを有している。
As shown in FIGS. 1 to 3, the
上述した外部端子3は、基板5に設けられており、集積回路素子9と接続されている。集積回路素子9は、基板5を介して振動素子7と接続されており、振動素子7に電圧を印加することにより発振信号を生成する。キャップ11及び封止樹脂12は、これら振動素子7及び集積回路素子9を封止している。これら各部材の具体的構成は、以下のとおりである。
The external terminal 3 described above is provided on the substrate 5 and connected to the
基板5は、いわゆる単層基板により構成されている。ここで、単層基板とは、絶縁基板の一方の主面又は両主面のみに、これら主面に平行な導電層を有しており、絶縁基板の内部には、主面に平行な導電層を有していないものをいう。単層基板は、両主面の導電層を互いに接続するために、絶縁基板の厚み方向に延びる導体(導電層でもよい)を絶縁基板の側面又は内部に有していてもよい。このため、基板5の内部に主面と平行な導電層を設ける必要がないので、当該導電層の厚みについて基板5の薄型化することができる。 The substrate 5 is configured by a so-called single layer substrate. Here, the single-layer substrate has a conductive layer parallel to these principal surfaces only on one principal surface or both principal surfaces of the insulation substrate, and the insulation substrate has a conductive layer parallel to the principal surface. The one that does not have a layer. The single-layer substrate may have a conductor (which may be a conductive layer) extending in the thickness direction of the insulating substrate on the side surface or inside of the insulating substrate in order to connect the conductive layers on both main surfaces to each other. For this reason, since it is not necessary to provide a conductive layer parallel to the main surface inside the substrate 5, the thickness of the conductive layer can be reduced.
本実施形態では、基板5は、絶縁基板13と、絶縁基板13の一方の主面(第1主面13a)に設けられた第1導電層15Aと、絶縁基板13の他方の主面(第2主面13b)に設けられた第2導電層15B(図1)と、第1導電層15Aと第2導電層15Bとを接続する複数(本実施形態では4つ)の表裏接続導体17(図1及び図2)とを有している。
In the present embodiment, the substrate 5 includes an insulating substrate 13, a first
絶縁基板13は、例えば、可撓性を有していない。すなわち、基板5は、いわゆるリジッド式の回路基板である。また、絶縁基板13の材料は、例えば、主としてセラミック又は樹脂である。絶縁基板13の平面形状は適宜に設定されてよいが、例えば、概ね矩形である。 The insulating substrate 13 does not have flexibility, for example. That is, the substrate 5 is a so-called rigid circuit substrate. The material of the insulating substrate 13 is mainly ceramic or resin, for example. The planar shape of the insulating substrate 13 may be set as appropriate, but is, for example, generally rectangular.
第1導電層15Aは、図2に特に示されているように、振動素子7が搭載される1対の振動素子用パッド19と、集積回路素子9が接続される複数(本実施形態では4つ)の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23と、これらパッド及び表裏接続導体17とを接続する複数の配線とを含んでいる。これらパッド及び配線の具体的な位置及び形状については後述する。
As shown particularly in FIG. 2, the first
第2導電層15Bは、既述の複数の外部端子3Bを含んでいる。
The second
複数の表裏接続導体17は、例えば、基板5の側面(角部を含んでもよい)に形成された基板5の厚み方向に延びる溝(キャスタレーション)の内面に形成された導電層により構成されている。 The plurality of front and back connection conductors 17 are constituted by, for example, a conductive layer formed on the inner surface of a groove (castellation) extending in the thickness direction of the substrate 5 formed on the side surface (which may include corners) of the substrate 5. Yes.
第1導電層15A、第2導電層15B及び表裏接続導体17は、例えば、Cu,Al等の金属により形成されている。なお、これらは、互いに異なる材料及び厚みで形成されてよい。さらに、第1導電層15A内においてパッドと配線とで材料や厚みが異なるなどしてもよい。例えば、配線は、Cu層からなり、パッドは、Cu層にニッケルめっき及び金めっきが施されて構成されてよい。
The first
振動素子7の構成は、公知の構成とされてよい。例えば、振動素子7は、図2及び図3に示すように、平板状に形成された圧電体25と、圧電体25の両主面に設けられた1対の励振電極27と、1対の励振電極27に接続された1対の引出電極29とを有している。
The configuration of the
圧電体25は、例えば、水晶により構成されており、その平面形状は長方形とされている。1対の励振電極27は、圧電体25の主面の比較的広い範囲を覆う層状電極であり、その平面形状は矩形とされている。1対の引出電極29は、例えば、圧電体25の長手方向の一端において、短手方向に並んで設けられている。
The
振動素子7は、例えば、導電性接着剤31(図3)によって1対の引出電極29と1対の振動素子用パッド19とが固定されることにより、基板5に実装される。振動素子7は、例えば、1対の引出電極29が設けられている側の端部を集積回路素子9側へ向けて配置される。すなわち、圧電体25の長手方向を、振動素子7と集積回路素子9との並び方向(x方向)にして配置される。
For example, the
集積回路素子9は、GND端子及びVcc端子(外部端子3)から直流電力が供給されて動作する。また、集積回路素子9は、振動素子7に電圧を印加することによって生成した所定の周波数の発振信号をOutput端子(外部端子3)から出力する。また、集積回路素子9は、E/D端子(外部端子3)からの信号に基づいて発振信号のOutput端子からの出力を許容又は禁止する、または、Vcon端子(外部端子3)からの信号に基づいて発振信号の周波数を調整する。
The
集積回路素子9の構成は、発振回路の構成を含め、公知の構成とされてよい。なお、集積回路素子9は、いわゆるベアチップであってもよいし、パッケージングされたものであってもよい。
The configuration of the
集積回路素子9は、例えば、その外形が概ね薄型の直方体状に形成されており、その上面に複数の接続パッド33(図1及び図2)を有している。複数の接続パッド33は、複数のボンディングワイヤ35(図1)により複数の集積回路素子用パッド(21及び23)と接続されている。集積回路素子9は、適宜な接着剤等により、基板5の第1主面13aに固定されている。
For example, the
キャップ11は、例えば、概略箱状に形成されており、振動素子7に被せられるようにして基板5の第1主面13aに載置される。キャップ11と第1主面13aとは、例えば、キャップ11の下端の全周に亘って接着剤14(図3)により固定される。これにより、振動素子7は封止される。キャップ11は、例えば、金属により構成されており、これにより、強度が確保されつつ薄型化が図られている。
The
封止樹脂12は、例えば、第1主面13a、キャップ11及び集積回路素子9を覆っている。封止樹脂12の外面の形状は適宜に設定されてよいが、例えば、基板5と同等の面積を有する薄型の直方体状とされている。封止樹脂12は、無機材料からなるフィラーを含んでいてもよい。
The sealing
図4(a)は基板5の第1主面13aを示す図であり、図4(b)は基板5の第2主面13bを示す図である。なお、図4(b)は、図4(a)と同様に、上方から見た図(発振器1を透視して第2主面13bを示す図)となっている。
4A is a diagram showing the first
上述のように、複数の外部端子3は、集積回路素子9と接続される。複数の外部端子3から集積回路素子9までの間には、順に、複数の表裏接続導体17、複数の第1配線37及び複数の第1集積回路素子用パッド21が介在している。なお、これらは、互いに同数(本実施形態では4つ)である。
As described above, the plurality of external terminals 3 are connected to the
また、集積回路素子9は、振動素子7と接続される。集積回路素子9から振動素子7までの間には、順に、1対の第2集積回路素子用パッド23、1対の第2配線39及び1対の振動素子用パッド19が介在している。
The
また、発振器1の製造工程においては、複数の外部端子3のうちの2つは、振動素子7とも接続される。例えば、基板5には、複数の第1配線37のうち2つと1対の第2集積回路素子用パッド23とを接続する1対の切断用パターン41が設けられている。この切断用パターンは、発振器1の完成前に切断される。なお、図1では、切断後の状態が示されており、図2及び図4(a)では、切断前の状態が示されている。
In the manufacturing process of the
基板5は、既に述べたように、主面に平行な導電層を内部に有さない、単層基板から構成されている。そして、表裏接続導体17、第1集積回路素子用パッド21、第2集積回路素子用パッド23及び振動素子用パッド19を互いに接続する配線(第1配線37等)は、全て、第1主面13aに設けられている。
As described above, the substrate 5 is composed of a single-layer substrate that does not have a conductive layer parallel to the main surface. The wirings (first wiring 37 and the like) for connecting the front and back connection conductors 17, the first integrated circuit element pads 21, the second integrated
具体的には、第1配線37は、第1主面13aにおいて表裏接続導体17から第1集積回路素子用パッド21まで延びている。第2配線39は、第1主面13aにおいて第2集積回路素子用パッド23から振動素子用パッド19まで延びている。切断用パターン41は、第1主面において第1配線37から第2集積回路素子用パッド23まで延びている。
Specifically, the first wiring 37 extends from the front / back connection conductor 17 to the first integrated circuit element pad 21 on the first
これら配線が互いに交差しないように、各種のパッド及び配線等は好適に配置されている。具体的には、例えば、以下のとおりである。 Various pads and wirings are suitably arranged so that these wirings do not cross each other. Specifically, for example, it is as follows.
複数(4つ)の表裏接続導体17(外部端子3)は、2列でx方向に配列されている。同様に、複数(4つ)の第1集積回路素子用パッド21は、2列でx方向に並べられている。そして、複数(4本)の第1配線37は、2列でx方向に並べられた複数の表裏接続導体17と、2列でx方向に並べられた複数の第1集積回路素子用パッド21とを順次接続するように配置されており、互いに交差していない。 A plurality (four) of the front and back connection conductors 17 (external terminals 3) are arranged in two rows in the x direction. Similarly, a plurality (four) of first integrated circuit element pads 21 are arranged in two rows in the x direction. The plurality of (four) first wirings 37 include a plurality of front and back connection conductors 17 arranged in two rows in the x direction and a plurality of first integrated circuit element pads 21 arranged in two rows in the x direction. Are arranged so as to be sequentially connected, and do not cross each other.
振動素子用パッド19は、振動素子7及び集積回路素子9の並び方向に交差(直交)する方向(y方向)に並べられている。同様に、第2集積回路素子用パッド23も、y方向に並べられている。また、1対の第2集積回路素子用パッド23は、x方向において、複数の第1集積回路素子用パッド21に対して振動素子用パッド19側に位置し、y方向において、複数の第1集積回路素子用パッド21(及び第1配線37)に対して中心線CL側に位置している。中心線CLは、第1主面13aの短手方向(y方向)の中心を通り、第1主面13aの長手方向(x方向)に延びる線である。そして、第2配線39は、その外側に配置された第1配線37と交差することなく、また、互いに交差することなく、延びている。
The
1対の切断用パターン41は、例えば、複数の第1配線37のうち、振動素子用パッド19側の2本の第1配線37と、この第1配線37に対して中心線CL側に位置する1対の第2集積回路素子用パッド23とを接続しており、第1配線37等に交差していない。
The pair of cutting
基板5の各種のパッドや配線等の配置乃至は形状は、発振器1の電気特性が好適なものとなるように、中心線CLを対称軸として線対称になるように設けられている。このような配置乃至形状は、具体的には、以下のとおりである。
Arrangements or shapes of various pads, wirings, and the like of the substrate 5 are provided so as to be symmetric with respect to the center line CL as an axis of symmetry so that the electrical characteristics of the
複数の外部端子3は、第1主面13aの平面透視において、中心線CLに関して線対称の位置に設けられている。具体的には、外部端子3A及び外部端子3Dは互いに線対称の位置にあり、外部端子3B及び外部端子3Cは互いに線対称の位置にある。
The plurality of external terminals 3 are provided at positions symmetrical with respect to the center line CL in a plan view of the first
なお、本実施形態では、複数の外部端子3は、第1主面13aの長手方向(x方向)の中心を通り、第1主面13aの短手方向(y方向)に延びる中心線(不図示)に関しても互いに線対称の配置とされている。また、外部端子3B〜3Dが互いに同一の形状(及び面積)であるのに対して、外部端子3Aは、外部端子3B〜3Dと異なる形状となっている。ただし、外部端子3A〜3Dは、互いに同一の形状とされてもよい。
In the present embodiment, the plurality of external terminals 3 pass through the center in the longitudinal direction (x direction) of the first
上記のように外部端子3の形状が互いに異なる場合、複数の外部端子3が線対称の位置にあるか否かは、例えば、外部端子3の外形を考慮に入れて総合的に判断してよい。例えば、外部端子3Aは、矩形の外部端子3B〜3Dの角部を面取りした形状であるから、この面取りがなされていないと仮定して、外部端子3の位置を比較してよい。また、そのような判断が困難な場合においては、例えば、外部端子3の図形重心を用いて位置を比較してよい。以下、外部端子3以外の導体についても同様である。
When the shapes of the external terminals 3 are different from each other as described above, whether or not the plurality of external terminals 3 are in a line-symmetric position may be comprehensively determined in consideration of the external shape of the external terminals 3, for example. . For example, since the
外部端子3A〜3Dは、外部端子3Aの角部が面取りされていることを除けば、中心線CLに関して互いに線対称の形状になっている。 The external terminals 3 </ b> A to 3 </ b> D are symmetrical with respect to the center line CL except that the corners of the external terminal 3 </ b> A are chamfered.
なお、中心線CLに関して線対称の形状であるという場合、中心線CLに関して線対称の位置であることも満たされているものとする。以下、外部端子3以外の導体についても同様である。 Note that, when the shape is axisymmetric with respect to the center line CL, it is also assumed that the position is axisymmetric with respect to the center line CL. Hereinafter, the same applies to conductors other than the external terminal 3.
複数の表裏接続導体17は、少なくとも第1主面13aに露出する部分において、中心線CLに関して線対称の位置に設けられ、さらに好ましくは、線対称の形状である。具体的には、少なくとも第1主面13aに露出する部分において、表裏接続導体17A及び表裏接続導体17Dは互いに線対称の位置にあり、さらに好ましくは線対称の形状であり、表裏接続導体17B及び表裏接続導体17Cは互いに線対称の位置にあり、さらに好ましくは線対称の形状である。なお、本実施形態では、表裏接続導体17は、その全体が互いに同一の形状であり、また、第1主面13aの長手方向(x方向)の中心を通り、第1主面13aの短手方向(y方向)に延びる中心線(不図示)に関しても互いに線対称の配置とされている。
The plurality of front and back connecting conductors 17 are provided at positions that are line-symmetric with respect to the center line CL at least in a portion exposed to the first
複数の第1集積回路素子用パッド21は、中心線CLに関して線対称の位置に設けられ、さらに好ましくは、線対称の形状である。具体的には、第1集積回路素子用パッド21A及び第1集積回路素子用パッド21Dは互いに線対称の位置にあり、さらに好ましくは線対称の形状であり、第1集積回路素子用パッド21B及び第1集積回路素子用パッド21Cは互いに線対称の位置にあり、さらに好ましくは線対称の形状である。
The plurality of first integrated circuit element pads 21 are provided at positions that are line-symmetric with respect to the center line CL, and more preferably have a line-symmetric shape. Specifically, the first integrated
同様に、1対の第2集積回路素子用パッド23は、中心線CLに関して線対称の位置に設けられ、さらに好ましくは、線対称の形状である。
Similarly, the pair of second integrated
また、同様に、1対の振動素子用パッド19は、中心線CLに関して線対称の位置に設けられ、さらに好ましくは、線対称の形状である。
Similarly, the pair of
複数の第1配線37は、中心線CLに関して線対称の形状である。具体的には、第1配線37A及び第1配線37Dは互いに線対称の形状であり、第1配線37B及び第1配線37Cは互いに線対称の形状である。第1配線37A及び第1配線37Dは、互いに線対称の形状であるから、材料及び厚みが互いに同一であることを前提として、互いにインピーダンスが等しい。第1配線37C及び第1配線37Bも同様である。
The plurality of first wirings 37 have a line-symmetric shape with respect to the center line CL. Specifically, the
同様に、1対の第2配線39は、中心線CLに関して線対称の形状である。これらは、互いに線対称の形状であるから、材料及び厚みが互いに同一であることを前提として、互いにインピーダンスが等しい。
Similarly, the pair of
同様に、1対の切断用パターン41は、中心線CLに関して線対称の形状である。これらは、互いに線対称の形状であるから、材料及び厚みが互いに同一であることを前提として、互いにインピーダンスが等しい。
Similarly, the pair of cutting
なお、上記から理解されるように、外部端子3A又は3Dから切断用パターン41及び第2配線39等を介して振動素子用パッド19に至るまでの1対のパターンも互いに線対称の形状であり、インピーダンスが互いに等しい。
As understood from the above, the pair of patterns from the
図5は、発振器1の製造方法の手順の一例を示すフローチャートである。
FIG. 5 is a flowchart showing an example of the procedure of the method for manufacturing the
まず、基板5、振動素子7及び集積回路素子9を準備する。これらの作製方法は、公知の方法と同様とされてよい。基板5は、切断用パターン41がまだ切断されていない状態である。
First, the substrate 5, the
次に、基板5に振動素子7を搭載する(ステップST1)。これは、搭載工程に該当している。具体的には、例えば、導電性接着剤31を1対の振動素子用パッド19上に配置し、次に、引出電極29を導電性接着剤31に当接させるように振動素子7を配置する。そして、導電性接着剤31を加熱して硬化させる。
Next, the
次に、振動素子7の周波数調整を行う(ステップST2)。具体的には、例えば、まず、振動素子7が実装された基板5を真空雰囲気下に配置する。また、不図示の電気特性試験装置のプローブを外部端子3A及び3Dに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、振動素子7の発振周波数を測定し、その測定結果に基づいて、また、必要に応じて、励振電極27をレーザ等によりエッチングしたり、逆に、圧電体25に金属を蒸着したりして、振動素子7の発振周波数を調整する。
Next, the frequency of the
次に、振動素子7を封止する(ステップST3)。具体的には、例えば、基板5又はキャップ11の一方にガラス封止材を塗布する。そして、真空雰囲気下にて、キャップ11を基板5に載置する。そして、ガラス封止材を加熱後、冷却することにより、キャップ11を基板5に接合し、振動素子7を封止する。
Next, the
次に、振動素子7の特性検査を行う(ステップST4)。これは、測定工程に該当している。具体的には、例えば、まず、不図示の電気特性試験装置のプローブを外部端子3A及び3Dに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、例えば、振動素子7の発振周波数やクリスタルインピーダンス値(CI値)を測定する。
Next, the characteristic inspection of the
なお、この検査結果には、ステップST2の周波数調整のときの測定結果に比較して、ステップST3のキャップ11の取り付け等に伴う特性変化が加味される。また、この検査結果は、例えば、集積回路素子9による発振周波数の調整に供される。例えば、この検査結果に基づいて集積回路素子9の発振回路が有する可変容量素子の容量が設定される。
In addition, compared with the measurement result at the time of the frequency adjustment in step ST2, the inspection result includes a characteristic change accompanying the attachment of the
次に、1対の切断用パターン41を切断する(ステップST5)。これは、切断工程に該当している。具体的には、例えば、レーザ光を照射することにより切断用パターン41を切断し、第1配線37と第2配線39とを電気的に断線させている。なお、この際、レーザ光の強度乃至は照射時間によっては、切断位置において、切断用パターン41だけでなく、基板5の表面の一部も除去され、第1主面13aに凹部が形成される場合がある。この凹部は、製品として完成した発振器1において、切断用パターン41が存在したことの証拠になる。
Next, the pair of cutting
次に、集積回路素子9を基板5に搭載する(ステップST6)。具体的には、例えば、基板5又は集積回路素子9に熱硬化性の樹脂からなる接着剤を塗布し、集積回路素子9を基板5に載置し、接着剤を加熱して硬化させる。
Next, the
その後、ボンディングワイヤ35を設け(ステップST7)、基板5上に封止樹脂12を設ける(ステップST8)。これらは公知の方法と同様でよい。
Thereafter, the
次に、電気特性検査を行う(ステップST9)。具体的には、例えば、まず、不図示の電気特性検査装置のプローブを外部端子3に当接させる。すなわち、電気特性検査装置を外部端子3を介して集積回路素子9に接続する。そして、発振周波数等を測定する。
Next, an electrical characteristic inspection is performed (step ST9). Specifically, for example, first, a probe of an electrical characteristic inspection device (not shown) is brought into contact with the external terminal 3. That is, the electrical characteristic inspection apparatus is connected to the
以上のとおり、本実施形態に係る発振器1用の基板5は、振動素子7及び集積回路素子9が同一主面に並べて実装される基板であって、外部端子3のうち2つの外部端子3A及び3Dと1対の振動素子用パッド19とを電気的に接続する1対の切断用パターン41を有し、単層基板からなる。
As described above, the substrate 5 for the
従って、基板5は、内部に主面に平行な導電層を有さず、また、振動素子7の検査専用の外部端子を設ける必要が無いことから、小型化乃至は薄型化、及び、コストにおいて有利である。
Accordingly, the substrate 5 does not have a conductive layer parallel to the main surface inside, and it is not necessary to provide an external terminal dedicated to the inspection of the
また、本実施形態の発振器1では、1対の振動素子用パッド19は、振動素子7及び集積回路素子9の並び方向(x方向)に交差する方向(y方向)に並べられており、1対の第2集積回路素子用パッド23は、y方向に並べられている。
In the
従って、例えば、1対の第2配線を直線的な簡素な配線とすることが容易であり、また、1対の第2配線39の幅及び長さを互いに同一にしたり、互いに同一の形状としたり、互いに線対称の形状とすることが容易である。その結果、例えば、1対の第2配線39のインピーダンスを互いに同一にすることが容易である。1対の第2配線39のインピーダンスが互いに同一にされることにより、例えば、発振周波数の設定や調整が容易化される。
Therefore, for example, it is easy to make a pair of second wirings straight and simple, and the width and length of the pair of
特に、本実施形態では、1対の第2集積回路素子用パッド23は、x方向に延びる対称軸(中心線CL)に関して互いに線対称の位置に設けられ、1対の振動素子用パッド19は、中心線CLに関して互いに線対称の位置に設けられ、1対の第2配線39は、中心線CLに関して互いに線対称の形状であることから、両者のインピーダンスを互いに同一にして、発振周波数の設定や調整を容易化できる効果が顕著である。
In particular, in the present embodiment, the pair of second integrated
また、本実施形態の発振器1では、複数の外部端子3、複数の表裏接続導体17、複数の第1配線37及び複数の第1集積回路素子用パッド21それぞれは、その数が偶数である。また、複数の外部端子3、複数の表裏接続導体17及び複数の第1集積回路素子用パッド21それぞれは、中心線CLに対して線対称の位置に設けられている。そして、複数の第1配線37は、中心線CLに関して互いに線対称の形状である。
In the
従って、例えば、配線のパターンを全体的に簡素にしやすく、ひいては、発振器1を小型化しやすい。また、例えば、複数の表裏接続導体17A及び17Dから切断用パターン41及び第2配線39を介して振動素子用パッド19に至るまでの1対のパターンを互いに線対称の形状とし、ひいては、両者のインピーダンスを互いに同一にすることができる。その結果、外部端子3A及び3Dを介して振動素子7の電気特性を測定するときの誤差を縮小することができる。
Therefore, for example, the wiring pattern can be easily simplified as a whole, and the
また、本実施形態の発振器1では、x方向において、1対の第2集積回路素子用パッド23が複数の第1集積回路素子用パッド21に対して1対の振動素子用パッド19側に位置し、y方向において、複数の第1集積回路素子用パッド21が1対の第2集積回路素子用パッド23に対して外側に位置している。
Further, in the
従って、第1配線37と第2配線39とが交差しないように、且つ、第2配線39を簡素且つ短くすることが容易である。第1配線37が短くされることにより、第1配線37のインピーダンスが発振周波数に及ぼす影響を低減できる。
Therefore, it is easy to make the
本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。 The present invention is not limited to the above embodiment, and may be implemented in various aspects.
所定数(外部端子、表裏接続導体、第1集積回路素子用パッド、第1配線等の数)は、4に限定されない。2つの外部端子を介して振動素子の電気特性を測定できればよいから、外部端子は2つ以上であればよい。例えば、GND端子及びVcc端子のみ設けられ、発振信号は集積回路素子から無線で出力されてもよい。また、例えば、外部端子は6つ設けられてもよい。この場合、外部端子として、例えば、互いに同一又は異なる発振信号を出力する2つのOutput端子が設けられてもよいし、発振器周囲の温度を出力する端子が設けられてもよい。 The predetermined number (number of external terminals, front and back connecting conductors, first integrated circuit element pads, first wiring, etc.) is not limited to four. Since it is sufficient that the electrical characteristics of the vibration element can be measured via two external terminals, it is sufficient that the number of external terminals is two or more. For example, only the GND terminal and the Vcc terminal may be provided, and the oscillation signal may be output wirelessly from the integrated circuit element. For example, six external terminals may be provided. In this case, for example, two output terminals that output the same or different oscillation signals may be provided as external terminals, or a terminal that outputs the temperature around the oscillator may be provided.
振動素子の向きは、振動素子及び集積回路素子の並び方向を長手方向とする向きに限定されない。例えば、振動素子の向きは、並び方向に対して長手方向を直交させる向きであってもよい。また、振動素子の向きを並び方向に一致させる場合等において、振動素子は、引出電極側を集積回路素子側に向けて配置されることが好ましいが、引出電極側を集積回路素子とは反対側に向けて配置されてもよい。 The direction of the vibration element is not limited to the direction in which the arrangement direction of the vibration element and the integrated circuit element is the longitudinal direction. For example, the direction of the vibration element may be a direction in which the longitudinal direction is orthogonal to the arrangement direction. Further, in the case where the direction of the vibration element is made to coincide with the arrangement direction, the vibration element is preferably arranged with the extraction electrode side facing the integrated circuit element side, but the extraction electrode side is opposite to the integrated circuit element. You may arrange | position toward.
なお、振動素子及び集積回路素子は、互いに形状及び大きさが異なるから、これらの並び方向は、これら素子の形状や基板の形状等も含めて総合的に特定されてよい。例えば、本実施形態では、x方向に延びる辺及びy方向に延びる辺を有する矩形の基板が用いられ、x方向に見て振動素子及び集積回路素子の一方の大部分が他方に対して重なっているので、振動素子及び集積回路素子の位置(例えば図形重心の位置)がy方向において互いにずれていても、x方向に並べられていると特定してよい(両者の図形重心の位置がy方向において互いにずれていても、x方向に斜めな方向を並び方向と判定する必要は無い。)。なお、このように判断できない場合においては、両者の図形重心等を用いて並び方向を特定してもよい。 Note that since the vibration element and the integrated circuit element have different shapes and sizes, the arrangement direction thereof may be comprehensively specified including the shape of these elements, the shape of the substrate, and the like. For example, in this embodiment, a rectangular substrate having a side extending in the x direction and a side extending in the y direction is used, and most of one of the vibration element and the integrated circuit element overlaps the other when viewed in the x direction. Therefore, even if the positions of the vibration element and the integrated circuit element (for example, the position of the center of gravity of the figure) are shifted from each other in the y direction, it may be specified that they are arranged in the x direction (the position of the center of gravity of both figures is the y direction). Even if they are deviated from each other, it is not necessary to determine the direction oblique to the x direction as the alignment direction. In addition, when it cannot judge in this way, you may specify a row direction using both figure centroids.
集積回路素子は、ボンディングワイヤによって集積回路素子用パッドに接続されるものに限定されず、集積回路素子用パッドにバンプ(半田等)を介して搭載(表面実装)されるものであってもよい。 The integrated circuit elements are not limited to those connected to the integrated circuit element pads by bonding wires, and may be mounted (surface mounted) on the integrated circuit element pads via bumps (solder or the like). .
また、各種のパッド及び配線は、並び方向に延びる対称軸に対して線対称の位置乃至は形状でなくてもよい。なお、1対の第2配線は、線対称でなくても、幅及び長さを同一とすることが可能である。例えば、両者は、線対称ではなく、互いに同一の方向に傾斜したり、同一の方向に屈曲するなど、互いに同一の形状であっても、幅及び長さを同一にできる。なお、配線の長さは、例えば、配線の幅方向中央を通る線を基準に測定されてよい。各配線の幅が長さ方向に亘って一定でない場合は、2配線間において、互いに同一の幅の部分の長さ同士を比較し、各幅において長さが一致していれば、幅及び長さが同一であると判定してよい。 Further, the various pads and wirings do not have to be in a line-symmetric position or shape with respect to the symmetry axis extending in the arrangement direction. Note that the pair of second wirings can have the same width and length even if they are not line symmetric. For example, they are not line symmetric and can be the same in width and length even if they have the same shape, such as inclining in the same direction or bending in the same direction. Note that the length of the wiring may be measured with reference to a line passing through the center in the width direction of the wiring, for example. When the width of each wiring is not constant over the length direction, the lengths of the same width parts are compared between the two wirings, and if the lengths match in each width, the width and the length May be determined to be the same.
対称軸は、基板の中心線でなくてもよい。例えば、対称軸は、基板の中心線よりも基板の1辺側に近い線であってもよい。 The symmetry axis may not be the center line of the substrate. For example, the symmetry axis may be a line closer to one side of the substrate than the center line of the substrate.
1対の第2集積回路素子用パッドは、複数の第1集積回路素子用パッドに対して1対の振動素子用パッド側に位置しなくてもよいし、また、並び方向に交差する方向において、複数の第1集積回路素子用パッドは1対の第2集積回路素子用パッドに対して外側に位置していなくてもよい。例えば、2列で並び方向(x方向)に並べられた合計6個の集積回路素子用パッドにおいて、最も振動素子用パッド側の2つが1対の第2集積回路素子用パッドとされたり、並び方向の中央の2つが1対の第2集積回路素子用パッドとされたりしてもよい。 The pair of second integrated circuit element pads may not be located on the side of the pair of vibration element pads with respect to the plurality of first integrated circuit element pads, and in a direction intersecting the arrangement direction. The plurality of first integrated circuit element pads may not be located outside the pair of second integrated circuit element pads. For example, in a total of six integrated circuit element pads arranged in two rows in the arrangement direction (x direction), two of the vibration element pad sides are the pair of second integrated circuit element pads. Two in the center in the direction may be a pair of pads for the second integrated circuit element.
切断用パターンは、第1配線と第2集積素子用パッドとを接続するものに限定されない。切断用パターンは、表裏接続導体から第1配線を経由して第1集積回路素子用パッドに至るパターンのいずれかの位置から、第2集積回路素子用パッドから第2配線を経由して振動素子用パッドに至るパターンのいずれかの位置まで延びるものであればよい。 The cutting pattern is not limited to a pattern that connects the first wiring and the second integrated element pad. The cutting pattern is a vibrating element from any position of the pattern from the front and back connecting conductors through the first wiring to the first integrated circuit element pad, and from the second integrated circuit element pad through the second wiring. It only needs to extend to any position of the pattern reaching the pad for use.
表裏接続導体は、側面の溝内面に形成された導電層に限定されない。例えば、表裏接続導体は、絶縁基板を貫通する貫通孔(スルーホール)の内面に形成された導電層又は貫通孔に充填された導電体であってもよい。 The front and back connection conductors are not limited to the conductive layer formed on the inner surface of the side groove. For example, the front and back connection conductors may be a conductive layer formed on the inner surface of a through hole (through hole) penetrating the insulating substrate or a conductor filled in the through hole.
なお、本発明の詳細な説明からは、基板が単層基板であること、及び、基板に切断用パターンが設けられていることを要件としない、以下の別発明を抽出可能である。 In addition, from the detailed description of the present invention, it is possible to extract the following other inventions that do not require that the substrate is a single-layer substrate and that the substrate is provided with a cutting pattern.
(別発明1)
振動素子と、発振回路を含む集積回路素子とが、同一主面に並べて実装される基板であって、
第1主面及びその背面の第2主面を有する絶縁基板と、
前記第2主面に設けられた、2以上である所定数の外部端子と、
前記第1主面に設けられ、前記振動素子が搭載される1対の振動素子用パッドと、
前記第1主面に設けられ、前記集積回路素子と接続される、前記所定数と同数の第1集積回路素子用パッド及び1対の第2集積回路素子用パッドと、
前記所定数の外部端子から前記基板の厚み方向へ延びて前記第1主面に露出する前記所定数と同数の表裏接続導体と、
前記第1主面において前記所定数の表裏接続導体から前記所定数の第1集積回路素子用パッドまで延びる前記所定数と同数の第1配線と、
前記第1主面において前記1対の第2集積回路素子用パッドから前記1対の振動素子用パッドまで延びる1対の第2配線と、
を有し、
前記1対の振動素子用パッドは、前記振動素子及び前記集積回路素子の並び方向に交差する方向に並べられており、
前記1対の第2集積回路素子用パッドは、前記並び方向に交差する方向に並べられている
圧電発振器用基板。
(Invention 1)
A vibration element and an integrated circuit element including an oscillation circuit are substrates mounted side by side on the same main surface,
An insulating substrate having a first main surface and a second main surface behind the first main surface;
A predetermined number of external terminals that are two or more provided on the second main surface;
A pair of vibration element pads provided on the first main surface and on which the vibration element is mounted;
A predetermined number of first integrated circuit element pads and a pair of second integrated circuit element pads provided on the first main surface and connected to the integrated circuit elements;
The same number of front and back connection conductors extending from the predetermined number of external terminals in the thickness direction of the substrate and exposed to the first main surface,
A predetermined number of first wirings extending from the predetermined number of front and back connection conductors to the predetermined number of first integrated circuit element pads on the first main surface;
A pair of second wirings extending from the pair of second integrated circuit element pads to the pair of vibration element pads on the first main surface;
Have
The pair of vibration element pads are arranged in a direction intersecting with the arrangement direction of the vibration element and the integrated circuit element,
The pair of second integrated circuit element pads are arranged in a direction crossing the arrangement direction.
なお、上記の別発明においても、当然に、1対の第2配線の幅及び長さが互いに同一であったり、1対の第2配線が互いに線対称の形状である等の好ましい態様が採用されてよい。 In the above-described another invention, of course, a preferable mode is adopted in which the width and length of the pair of second wirings are the same, or the pair of second wirings are symmetrical with each other. May be.
1…発振器、3…外部端子、5…基板、7…振動素子、9…集積回路素子、13…絶縁基板、13a…第1主面、13b…第2主面、17…表裏接続導体、19…振動素子用パッド、21…第1集積回路素子用パッド、23…第2集積回路素子用パッド、37…第1配線、39…第2配線、41…切断用パターン。
DESCRIPTION OF
Claims (7)
前記圧電発振器用基板の主面に実装されている振動素子と、
前記主面に前記振動素子と並んで実装されている、発振回路を含む集積回路素子と、
前記振動素子及び前記集積回路素子のうち前記振動素子のみに被せられている、金属によって構成されているキャップと、
を有しており、
前記圧電発振器用基板は、
第1主面及びその背面の第2主面を有する絶縁基板と、
前記第2主面に設けられた、2以上である所定数の外部端子と、
前記第1主面に設けられ、前記振動素子が搭載される1対の振動素子用パッドと、
前記第1主面に設けられ、前記集積回路素子と接続される、前記所定数と同数の第1集積回路素子用パッド及び1対の第2集積回路素子用パッドと、
前記所定数の外部端子から前記絶縁基板の厚み方向へ延びて前記第1主面に露出する前記所定数と同数の表裏接続導体と、
前記第1主面において前記所定数の表裏接続導体から前記所定数の第1集積回路素子用パッドまで延びる前記所定数と同数の第1配線と、
前記第1主面において前記1対の第2集積回路素子用パッドから前記1対の振動素子用パッドまで延びる1対の第2配線と、
前記第1主面において、前記表裏接続導体から前記第1配線を経由して前記第1集積回路素子用パッドに至るまでのいずれかの位置から、前記第2集積回路素子用パッドから前記第2配線を経由して前記振動素子用パッドに至るまでのいずれかの位置まで延びる経路に沿って設けられており、当該経路上のいずれかの位置において途切れている1対の切断用パターンと、
を有し、単層基板からなり、
前記1対の振動素子用パッドは、前記キャップ内で前記振動素子及び前記集積回路素子の並び方向に交差する方向に並んでおり、
前記1対の第2集積回路素子用パッドは、前記キャップに対して前記集積回路素子側に位置しているとともに、前記交差する方向に並んでおり、
1対の前記経路と直接又は間接につながっている2つの前記第1配線は、前記集積回路素子側から前記キャップ側へ、前記キャップの前記交差する方向の両側外側を延びており、
前記1対の経路は、前記並び方向の前記キャップと前記集積回路素子との間となる位置にて前記2つの第1配線の内側へ延びて、前記1対の第2集積回路素子用パッドから前記1対の第2配線までのいずれかの位置に至っている
圧電発振器。 A piezoelectric oscillator substrate;
A vibration element mounted on the main surface of the piezoelectric oscillator substrate ;
An integrated circuit element including an oscillation circuit mounted on the main surface side by side with the vibration element ;
A cap made of metal that covers only the vibration element of the vibration element and the integrated circuit element, and
Have
The piezoelectric oscillator substrate is:
An insulating substrate having a first main surface and a second main surface behind the first main surface;
A predetermined number of external terminals that are two or more provided on the second main surface;
A pair of vibration element pads provided on the first main surface and on which the vibration element is mounted;
A predetermined number of first integrated circuit element pads and a pair of second integrated circuit element pads provided on the first main surface and connected to the integrated circuit elements;
The same number of front and back connecting conductors that extend in the thickness direction of the insulating substrate from the predetermined number of external terminals and are exposed on the first main surface,
A predetermined number of first wirings extending from the predetermined number of front and back connection conductors to the predetermined number of first integrated circuit element pads on the first main surface;
A pair of second wirings extending from the pair of second integrated circuit element pads to the pair of vibration element pads on the first main surface;
On the first main surface, the second integrated circuit element pad is connected to the second integrated circuit element pad from any position from the front and back connection conductors to the first integrated circuit element pad via the first wiring. A pair of cutting patterns provided along a path extending to any position up to the vibration element pad via the wiring and interrupted at any position on the path;
Has, Ri Do a single layer substrate,
The pair of vibration element pads are arranged in a direction intersecting an arrangement direction of the vibration element and the integrated circuit element in the cap,
The pair of second integrated circuit element pads are located on the integrated circuit element side with respect to the cap, and are arranged in the intersecting direction,
The two first wirings directly or indirectly connected to the pair of the paths extend from both sides of the cap in the intersecting direction from the integrated circuit element side to the cap side,
The pair of paths extend from the pair of second integrated circuit element pads to the inside of the two first wirings at a position between the cap and the integrated circuit element in the arrangement direction. It reaches any position up to the pair of second wires
Piezoelectric oscillator.
請求項1に記載の圧電発振器。 The piezoelectric oscillator according to claim 1 , wherein the pair of second wirings have the same width and length.
前記1対の振動素子用パッドは、前記対称軸に関して互いに線対称の位置に設けられ、
前記1対の第2配線は、前記対称軸に関して互いに線対称の形状である
請求項1又は2に記載の圧電発振器。 The pair of second integrated circuit element pads are provided at positions symmetrical with respect to each other with respect to an axis of symmetry extending in the arrangement direction,
The pair of vibration element pads are provided at positions symmetrical with respect to the symmetry axis.
The 1 second wire pair, the piezoelectric oscillator according to claim 1 or 2 in the form of a line-symmetric with respect to said axis of symmetry.
前記所定数の外部端子は、前記対称軸に関して互いに線対称の位置に設けられ、
前記所定数の表裏接続導体は、前記対称軸に関して互いに線対称の位置に設けられ、
前記所定数の第1集積回路素子用パッドは、前記対称軸に関して互いに線対称の位置に設けられ、
前記所定数の第1配線は、前記対称軸に関して互いに線対称の形状である
請求項3に記載の圧電発振器。 The predetermined number is an even number;
The predetermined number of external terminals are provided at positions symmetrical with respect to each other with respect to the symmetry axis,
The predetermined number of front and back connecting conductors are provided at positions symmetrical with respect to each other with respect to the symmetry axis,
The predetermined number of first integrated circuit element pads are provided at positions symmetrical with respect to the symmetry axis.
The piezoelectric oscillator according to claim 3 , wherein the predetermined number of first wirings have a line-symmetric shape with respect to the symmetry axis.
前記並び方向に交差する方向において、前記所定数の第1集積回路素子用パッドが前記1対の第2集積回路素子用パッドに対して外側に位置している
請求項1〜4のいずれか1項に記載の圧電発振器。 In the arrangement direction, the pair of second integrated circuit element pads are located on the side of the pair of vibration element pads with respect to the predetermined number of first integrated circuit element pads,
In a direction crossing the arrangement direction, either the first integrated circuit device pad of the predetermined number of the preceding claims which is located outside with respect to the second integrated circuit element for pads of the one-to-one The piezoelectric oscillator according to item.
請求項1〜5のいずれか1項に記載の圧電発振器。The piezoelectric oscillator of any one of Claims 1-5.
前記1対の切断用パターンが前記経路の全長に亘って延びている状態の前記圧電発振器用基板の前記1対の振動素子用パッドに前記振動素子を搭載する搭載工程と、
前記搭載工程の後、前記振動素子に前記キャップを被せる封止工程と、
前記封止工程の後、前記1対の切断用パターンにより前記1対の振動素子用パッドに接続されている2つの外部端子を介して前記振動素子の電気特性を測定する測定工程と、
前記測定工程の後、前記1対の切断用パターンを切断する切断工程と、
を有する圧電発振器の製造方法。 A method for manufacturing a piezoelectric oscillator according to claim 1 ,
A mounting step of mounting the vibration element on the pair of vibration element pads of the piezoelectric oscillator substrate in a state where the pair of cutting patterns extend over the entire length of the path ;
After the mounting step, a sealing step of covering the vibration element with the cap;
After the sealing step, a measuring step of measuring the electrical characteristics of the vibrating element via the pair two external terminals connected to the pad vibration element of the pair by cutting patterns,
A cutting step of cutting the pair of cutting patterns after the measuring step;
A method of manufacturing a piezoelectric oscillator having
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272445A JP6341662B2 (en) | 2013-12-27 | 2013-12-27 | Piezoelectric oscillator and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272445A JP6341662B2 (en) | 2013-12-27 | 2013-12-27 | Piezoelectric oscillator and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015126533A JP2015126533A (en) | 2015-07-06 |
JP6341662B2 true JP6341662B2 (en) | 2018-06-13 |
Family
ID=53536900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272445A Active JP6341662B2 (en) | 2013-12-27 | 2013-12-27 | Piezoelectric oscillator and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6341662B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020044634A1 (en) | 2018-08-29 | 2020-03-05 | 株式会社村田製作所 | Resonance device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5052966B2 (en) * | 2007-05-31 | 2012-10-17 | 京セラクリスタルデバイス株式会社 | Piezoelectric oscillator |
JP2010283650A (en) * | 2009-06-05 | 2010-12-16 | Daishinku Corp | Piezoelectric oscillator |
JP2012120081A (en) * | 2010-12-03 | 2012-06-21 | Nippon Dempa Kogyo Co Ltd | Method of manufacturing piezoelectric oscillator, and piezoelectric oscillator |
-
2013
- 2013-12-27 JP JP2013272445A patent/JP6341662B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015126533A (en) | 2015-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052966B2 (en) | Piezoelectric oscillator | |
JP5806096B2 (en) | Piezoelectric device | |
JP2015135971A (en) | Microelectronic assembly with impedance controlled wirebond and reference wirebond | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
JP6275526B2 (en) | Piezoelectric vibrator, piezoelectric device, and method of manufacturing piezoelectric vibrator | |
JP6312309B2 (en) | Piezoelectric vibration element, piezoelectric device, and method of manufacturing piezoelectric vibration element | |
JP6341662B2 (en) | Piezoelectric oscillator and method for manufacturing the same | |
JP5627391B2 (en) | Multiple wiring board | |
JP5643040B2 (en) | Piezoelectric oscillator | |
JP6818581B2 (en) | Electronic component storage packages, electronic devices and electronic modules | |
JP2010178170A (en) | Piezoelectric oscillator | |
JP6396019B2 (en) | Method for manufacturing piezoelectric oscillator | |
JP5942312B2 (en) | Assembling method of crystal oscillator | |
JP2008235451A (en) | Package for storing electronic components, electronic device, and method for manufacturing the device | |
JP6366320B2 (en) | Piezoelectric device and method for manufacturing piezoelectric device | |
JP6347605B2 (en) | Piezoelectric oscillator | |
JP4730401B2 (en) | Piezoelectric oscillator and manufacturing method thereof | |
JP4678426B2 (en) | Piezoelectric oscillator and manufacturing method thereof | |
JP5075448B2 (en) | Method for manufacturing piezoelectric oscillator | |
WO2020218335A1 (en) | Electronic component accommodating package, electronic device, and electronic module | |
JP5052940B2 (en) | Piezoelectric oscillator | |
JP2015080038A (en) | Piezoelectric device | |
JP6140432B2 (en) | Semiconductor device inspection equipment | |
JP4492976B2 (en) | Semiconductor device | |
JP5018990B2 (en) | Piezoelectric oscillator and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6341662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |