JP6140432B2

JP6140432B2 - Semiconductor device inspection equipment

Info

Publication number: JP6140432B2
Application number: JP2012261885A
Authority: JP
Inventors: 大樹里井; 真広辻野; 白崎　隆行; 隆行白崎
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2017-05-31
Anticipated expiration: 2032-11-30
Also published as: JP2014106214A

Description

本発明は、半導体素子の電気特性を検査する半導体素子検査装置に関する。 The present invention relates to a semiconductor element inspection apparatus for inspecting electrical characteristics of a semiconductor element.

従来から、光通信や高速信号処理の分野等で使用される、半導体レーザダイオードまたはフォトダイオード等の半導体素子が知られている。このような半導体素子は、一般的に、電気特性等の良品検査が行なわれた後に、世の中に出回っている。また、半導体素子の電気特性については、特殊な検査装置を用いて行なわれている。検査装置としては、バイアスティーと言われる、交流信号と直流信号を同時に印加することができるものである（例えば、下記特許文献１参照）。 Conventionally, semiconductor elements such as semiconductor laser diodes or photodiodes used in the fields of optical communication and high-speed signal processing are known. Such semiconductor elements are generally on the market after quality inspections such as electrical characteristics are performed. Moreover, the electrical characteristics of the semiconductor element are performed using a special inspection apparatus. As an inspection device, an AC signal and a DC signal, called a bias tee, can be applied simultaneously (for example, see Patent Document 1 below).

特開２００７−１７４２９号公報JP 2007-17429 A

ところが、これまでバイアスティーは、バイアスティーに別途検査コードを装着し、検査コードの先端に設けられた端子を半導体素子の電極に当接させることで、半導体素子の電気特性を検査していた。バイアスティーを利用する検査員にとっては、検査コードを手に持って操作しなければならず、使い勝手がよくなかった。 However, until now, the bias tee has inspected the electrical characteristics of the semiconductor element by attaching a separate inspection code to the bias tee and bringing a terminal provided at the tip of the inspection code into contact with the electrode of the semiconductor element. For the inspector who uses the bias tee, the operator has to operate with the inspection code in hand, which is not convenient.

本発明は、上記の問題点に鑑みてなされたものであり、半導体素子の電気特性を良好に検査することが可能な半導体素子検査装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor element inspection apparatus capable of satisfactorily inspecting electrical characteristics of semiconductor elements.

本発明の一実施形態に係る半導体素子検査装置は、上面に検査対象の半導体素子を実装する半導体素子実装領域を有する矩形状の基板と、前記基板に設けられた交流信号入力コネクタと、前記基板に設けられた直流信号入力コネクタと、前記基板上に設けられ、前記交流信号入力コネクタに電気的に直列接続された容量素子と、前記基板上に設けられ、前記直流信号入力コネクタに電気的に直列接続されたインダクタ素子と、前記基板上に設けられて前記容量素子および前記インダクタ素子を電気的に並列接続するとともに、前記容
量素子および前記インダクタ素子の両方と、前記半導体素子実装領域に実装される前記半導体素子の一端電極とを直列接続している配線導体とを備えており、前記基板の上面から側面にかけて切り欠かれた凹部が設けられており、前記半導体素子実装領域が前記凹部内に設けられているとともに、前記凹部が前記直流信号入力コネクタまたは前記交流信号入力コネクタと隣り合う一辺に設けられていることを特徴とする。 A semiconductor element inspection apparatus according to an embodiment of the present invention includes a rectangular substrate having a semiconductor element mounting region for mounting a semiconductor element to be inspected on an upper surface, an AC signal input connector provided on the substrate, and the substrate a DC signal input connector provided on, provided on the substrate, and a capacitance element electrically connected in series with the AC signal input connector, provided on the substrate, electrically to the DC signal input connector a series-connected inductor elements, as well as electrically connected in parallel to the capacitive element and the inductor element provided on the substrate, the volume
And both the amount element and the inductor element, and a wiring conductor and an end electrode that are connected in series of the semiconductor element mounted on the semiconductor element mounting region, notched over the side surface from the upper surface of the substrate The semiconductor element mounting region is provided in the recess, and the recess is provided on one side adjacent to the DC signal input connector or the AC signal input connector. And

本発明は、半導体素子の電気特性を良好に検査することが可能な半導体素子検査装置を提供することができる。 The present invention can provide a semiconductor element inspection apparatus capable of satisfactorily inspecting electrical characteristics of a semiconductor element.

図１は、本発明の一実施形態に係る半導体素子検査装置の上部を示した概観斜視図である。FIG. 1 is a schematic perspective view showing an upper portion of a semiconductor element inspection apparatus according to an embodiment of the present invention. 図２は、本発明の一実施形態に係る半導体素子検査装置の下部を示した概観斜視図である。FIG. 2 is a schematic perspective view showing a lower part of the semiconductor element inspection apparatus according to the embodiment of the present invention. 図３は、本発明の一実施形態に係る半導体素子検査装置の上部を示した平面図である。FIG. 3 is a plan view showing an upper portion of the semiconductor element inspection apparatus according to the embodiment of the present invention. 図４は、本発明の一実施形態に係る半導体素子検査装置の下部を示した平面図である。FIG. 4 is a plan view showing a lower part of the semiconductor element inspection apparatus according to the embodiment of the present invention. 図５は、本発明の一実施形態に係る半導体素子検査装置の側面図である。FIG. 5 is a side view of a semiconductor element inspection apparatus according to an embodiment of the present invention.

以下、本発明の一実施形態に係る半導体素子検査装置について、図面を参照しながら説明する。 Hereinafter, a semiconductor device inspection apparatus according to an embodiment of the present invention will be described with reference to the drawings.

＜半導体素子検査装置の構成＞
図１から図５は、本発明の一実施形態に係る半導体素子検査装置１である。なお、図５の側面図は、半導体素子検査装置の半導体素子実装領域が設けられた側面から見たものである。半導体素子検査装置１は、例えば、ＩＣ、ＬＳＩ、発光ダイオード、半導体レーザダイオードまたはフォトダイオード等の半導体素子を実装して、半導体素子の電気特性を検査するものである。半導体素子検査装置１は、外部からの電気信号を半導体素子に流して、半導体素子が所望する電気特性を有しているか検査することができる。 <Configuration of semiconductor element inspection apparatus>
1 to 5 show a semiconductor element inspection apparatus 1 according to an embodiment of the present invention. In addition, the side view of FIG. 5 is seen from the side surface in which the semiconductor element mounting area | region of the semiconductor element inspection apparatus was provided. The semiconductor element inspection apparatus 1 is for inspecting electrical characteristics of a semiconductor element by mounting a semiconductor element such as an IC, LSI, light emitting diode, semiconductor laser diode, or photodiode, for example. The semiconductor element inspection apparatus 1 can inspect whether or not a semiconductor element has desired electrical characteristics by flowing an external electric signal to the semiconductor element.

半導体素子検査装置１は、上面に検査対象の半導体素子を実装する実装領域Ｒを有する基板２と、基板２に設けられた交流信号入力コネクタ３と、基板２に設けられた直流信号入力コネクタ４と、基板２上に設けられ、交流信号入力コネクタ３に電気的に直列接続された容量素子５と、基板２上に設けられ、直流信号入力コネクタ４に電気的に直列接続されたインダクタ素子６と、基板２上に設けられて容量素子５およびインダクタ素子６の両方に電気的に並列接続された、半導体素子実装領域Ｒに実装される半導体素子の一端電極に直列接続される配線導体７とを備えている。 A semiconductor element inspection apparatus 1 includes a substrate 2 having a mounting region R for mounting a semiconductor element to be inspected on an upper surface, an AC signal input connector 3 provided on the substrate 2, and a DC signal input connector 4 provided on the substrate 2. A capacitive element 5 provided on the substrate 2 and electrically connected in series to the AC signal input connector 3; and an inductor element 6 provided on the substrate 2 and electrically connected in series to the DC signal input connector 4. A wiring conductor 7 provided on the substrate 2 and electrically connected in parallel to both the capacitive element 5 and the inductor element 6 and connected in series to one end electrode of the semiconductor element mounted in the semiconductor element mounting region R; It has.

基板２は、半導体素子を実装することが可能な板状体である。基板２は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等の絶縁層を複数層積層したセラミック基板、或いは有機基板である。また、基板２上には、半導体素子を搭載する実装領域Ｒが形成されている。 The substrate 2 is a plate-like body on which a semiconductor element can be mounted. The substrate 2 is formed by laminating a plurality of insulating layers such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or a glass ceramic. A ceramic substrate or an organic substrate. A mounting region R for mounting a semiconductor element is formed on the substrate 2.

基板２は、矩形状の板状体であって、平面視して、一辺の長さが例えば１００ｍｍ以上５００ｍｍ以下に設定されている。また、基板２は、上下方向の厚みが例えば１ｍｍ以上５ｍｍ以下であって、交流信号入力コネクタ３および直流信号入力コネクタ４を取り付けることができる大きさの厚みを有している。 The board | substrate 2 is a rectangular plate-shaped body, Comprising: When planarly viewed, the length of one side is set to 100 mm or more and 500 mm or less, for example. Further, the substrate 2 has a thickness in a vertical direction of, for example, 1 mm or more and 5 mm or less, and a thickness that allows the AC signal input connector 3 and the DC signal input connector 4 to be attached.

基板２の上面から基板２の側面にかけて切り欠かれた凹部Ｐが設けられている。そして、凹部Ｐ内に半導体素子実装領域Ｒが設けられる。凹部Ｐは、基板２の四辺のうち一辺に位置している。残り三辺のうち二辺に、交流信号入力コネクタ３と直流信号入力コネクタ４がそれぞれ設けられる。交流信号入力コネクタ３と直流信号入力コネクタ４は、四辺のうち隣り合う二辺にそれぞれ設けられる。そして、凹部Ｐは、交流信号入力コネクタ３または直流信号入力コネクタ４のどちらかと隣り合う一辺に設けられる。なお、本実施形態に係る半導体素子検査装置１では、凹部Ｐが直流信号入力コネクタ４と隣り合う一辺に設けられている。凹部Ｐが、直流信号入力コネクタ４と隣り合う一辺に設けられることで、貫通孔Ｔに螺子やボルトを通して、半導体素子検査装置１を外部の部材に固定する際に、基板２が挿入される直流信号入力コネクタ４の挿入部の下側平坦部が外部の部材に押し当てられ、直流信号入力コネクタ４は凹部Ｐが設けられる一辺の保持部材として機能する。その結果、凹部Ｐは、上下方向の移動や変形が抑制される。また、交流信号入力コネクタ３に対向する一辺に凹部Ｐが設けられ、配線導体７が交流信号入力コネクタ３から凹部Ｐまでの直線上に設けられる。その結果、配線導体７における伝送損失や反射損失、高周波信号による共振を抑制しながら、半導体素子が所望する電気特性を有しているか正確に検査することができる。 A recess P cut out from the upper surface of the substrate 2 to the side surface of the substrate 2 is provided. A semiconductor element mounting region R is provided in the recess P. The recess P is located on one side of the four sides of the substrate 2. Of the remaining three sides, the AC signal input connector 3 and the DC signal input connector 4 are provided on two sides, respectively. The AC signal input connector 3 and the DC signal input connector 4 are respectively provided on two adjacent sides of the four sides. The recess P is provided on one side adjacent to either the AC signal input connector 3 or the DC signal input connector 4. In the semiconductor element inspection apparatus 1 according to the present embodiment, the recess P is provided on one side adjacent to the DC signal input connector 4. Since the recess P is provided on one side adjacent to the DC signal input connector 4, the DC is inserted into the substrate 2 when the semiconductor element inspection apparatus 1 is fixed to an external member through a screw or a bolt through the through hole T. The lower flat portion of the insertion portion of the signal input connector 4 is pressed against an external member, and the DC signal input connector 4 functions as a holding member on one side where the recess P is provided. As a result, the concave portion P is prevented from moving or deforming in the vertical direction. A recess P is provided on one side facing the AC signal input connector 3, and the wiring conductor 7 is provided on a straight line from the AC signal input connector 3 to the recess P. As a result, it is possible to accurately inspect whether or not the semiconductor element has desired electrical characteristics while suppressing transmission loss and reflection loss in the wiring conductor 7 and resonance due to a high-frequency signal.

半導体素子実装領域Ｒに実装される半導体素子は、具体的にはＬＤ素子である。ＬＤ素子は、信号用の信号端子とグランド用のグランド端子を有している。そして、ＬＤ素子は、半導体素子実装領域Ｒに、半田または樹脂等の接合部材を介して固定される。そして、ＬＤ素子の信号端子がワイヤを介して配線導体７と電気的に接続される。さらに、ＬＤ素子のグランド端子がワイヤを介して基板２上のグランド層１１と電気的に接続される。このようにして、ＬＤ素子に配線導体７を介して電気信号を流して、ＬＤ素子の各種電気特性を検査することができる。なお、基板２上には、グランド層１１を所定パターンにメタライズパターンで形成することができる。半導体素子実装領域Ｒに実装された半導体素子は、接合部材を熱によって溶かすことで、半導体素子を半導体実装領域Ｒから取り外すことができる。 The semiconductor element mounted on the semiconductor element mounting region R is specifically an LD element. The LD element has a signal terminal for signal and a ground terminal for ground. The LD element is fixed to the semiconductor element mounting region R via a bonding member such as solder or resin. The signal terminal of the LD element is electrically connected to the wiring conductor 7 through a wire. Furthermore, the ground terminal of the LD element is electrically connected to the ground layer 11 on the substrate 2 through a wire. In this way, various electrical characteristics of the LD element can be inspected by passing an electric signal through the wiring conductor 7 to the LD element. On the substrate 2, the ground layer 11 can be formed in a predetermined pattern with a metallized pattern. The semiconductor element mounted on the semiconductor element mounting region R can be removed from the semiconductor mounting region R by melting the bonding member with heat.

凹部Ｐは、基板２の上面から基板２の側面にかけて切り欠いた形状である。凹部Ｐは、基板２の外縁から基板２の中央に向かって、例えば２０ｍｍ以上５０ｍｍ以下の大きさである。凹部Ｐの上下方向の大きさは、例えば０．５ｍｍ以上２．５ｍｍ以下である。また、凹部Ｐの基板２の外縁に沿った長さは、例えば７５ｍｍ以上３５０ｍｍ以下の大きさである。 The concave portion P has a shape cut out from the upper surface of the substrate 2 to the side surface of the substrate 2. The recess P has a size of, for example, 20 mm or more and 50 mm or less from the outer edge of the substrate 2 toward the center of the substrate 2. The size of the concave portion P in the vertical direction is, for example, not less than 0.5 mm and not more than 2.5 mm. Moreover, the length along the outer edge of the board | substrate 2 of the recessed part P is a magnitude | size of 75 mm or more and 350 mm or less, for example.

基板２には、上下方向に貫通した貫通孔Ｔが設けられている。貫通孔Ｔは、貫通孔Ｔに螺子やボルトを通して、半導体素子検査装置１を外部の部材に固定するものである。貫通孔Ｔは、基板２の四隅のうち対角に設けられている。貫通孔Ｔは、交流信号入力コネクタ３と直流信号入力コネクタ４の間の基板２の角に設けられている。貫通孔Ｔが基板２の対角に設けられることで、基板２の一辺に沿った二つの角に貫通孔を設ける場合に比べて、基板２を外部の部材に固定する際に、基板２が破壊されるのを抑制することができる。また、基板２を外部の部材に押さえつけようとする、螺子やボルトによる力が対角から基板２に一様に分散されることにより、螺子やボルトによる力が一部に偏ることによって生じる基板２の変形が抑制される。その結果、基板２の変形に伴って生じる配線導体７の伝送特性の変動が有効に抑制される。さらに、交流信号入力コネクタ３が設けられた一辺と直流信号入力コネクタ４が設けられた一辺の繋がった角に貫通孔Ｔを設けることで、基板２が挿入される交流信号入力コネクタ３および直流信号入力コネクタ４の挿入部の下側平坦部は、螺子やボルトによる力で外部の部材に強固に押し当てられる。その結果、交流信号入力コネクタ３および直流信号入力コネクタ４に外部の同軸端子を接続する際に生じる、交流信号入力コネクタ３および直流信号入力コネクタ４の位置ズレや変動が抑制される。その結果、交流号入力コネクタ３および直流信号入力コネクタ４と外部の同軸端子との接合性が向上する。 The substrate 2 is provided with a through hole T penetrating in the vertical direction. The through hole T fixes the semiconductor element inspection apparatus 1 to an external member through a screw or a bolt through the through hole T. The through holes T are provided diagonally out of the four corners of the substrate 2. The through hole T is provided at the corner of the substrate 2 between the AC signal input connector 3 and the DC signal input connector 4. Since the through hole T is provided at the diagonal of the substrate 2, the substrate 2 is fixed when the substrate 2 is fixed to an external member as compared with the case where the through hole is provided at two corners along one side of the substrate 2. It can be suppressed from being destroyed. Further, the force generated by the screws and bolts that try to press the substrate 2 against an external member is uniformly distributed from the diagonal to the substrate 2, so that the force generated by the screws and bolts is partially biased. Is prevented from being deformed. As a result, fluctuations in the transmission characteristics of the wiring conductor 7 caused by the deformation of the substrate 2 are effectively suppressed. Further, by providing a through hole T at a corner where one side where the AC signal input connector 3 is provided and one side where the DC signal input connector 4 is provided, the AC signal input connector 3 into which the substrate 2 is inserted and the DC signal are inserted. The lower flat portion of the insertion portion of the input connector 4 is firmly pressed against an external member by a force of a screw or a bolt. As a result, displacement and fluctuations of the AC signal input connector 3 and the DC signal input connector 4 that occur when an external coaxial terminal is connected to the AC signal input connector 3 and the DC signal input connector 4 are suppressed. As a result, the bondability between the AC signal input connector 3 and the DC signal input connector 4 and the external coaxial terminal is improved.

交流信号入力コネクタ３および直流信号入力コネクタ４は、同軸コネクタである。交流信号入力コネクタ３および直流信号入力コネクタ４は、同軸端子を接続するためのものであって、外部の同軸端子を接続して、外部と電気的に接続することができる。交流信号入力コネクタ３は、交流信号を入力することができる。直流信号入力コネクタ４は、直流信号を入力することができる。交流信号入力コネクタ３および直流信号入力コネクタ４のそれぞれは、同軸芯線と、同軸芯線が中心に設けられた円柱状の筒状体と、筒状体を保持する固定部材を有している。そして、固定部材が基板２に接続されている。また、交流信号入力コネクタ３と直流信号入力コネクタ４は、基板２に設けられた配線導体７を介して半導体素子実装領域Ｒにかけて電気的に並列に設けられている。そして、半導体素子実装領域Ｒに実装される半導体素子が、交流信号入力コネクタ３および直流信号入力コネクタ４の両方と電気的に並列に接続され、両方からの電気信号が入力される。なお、配線導体７は、電気信号が伝送されるモリブデンまたはマンガン等の金属を含む金属ペーストを焼結して成る。 The AC signal input connector 3 and the DC signal input connector 4 are coaxial connectors. The AC signal input connector 3 and the DC signal input connector 4 are for connecting a coaxial terminal, and can be electrically connected to the outside by connecting an external coaxial terminal. The AC signal input connector 3 can input an AC signal. The DC signal input connector 4 can input a DC signal. Each of the AC signal input connector 3 and the DC signal input connector 4 includes a coaxial core wire, a cylindrical cylindrical body provided around the coaxial core wire, and a fixing member that holds the cylindrical body. The fixing member is connected to the substrate 2. In addition, the AC signal input connector 3 and the DC signal input connector 4 are provided electrically in parallel over the semiconductor element mounting region R via the wiring conductor 7 provided on the substrate 2. And the semiconductor element mounted in the semiconductor element mounting area | region R is electrically connected in parallel with both the alternating current signal input connector 3 and the direct current signal input connector 4, and the electrical signal from both is input. The wiring conductor 7 is formed by sintering a metal paste containing a metal such as molybdenum or manganese through which an electric signal is transmitted.

筒状体は、同軸端子を嵌めることができ、同軸芯線と同軸端子とを電気的に接続するものである。筒状体は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。筒状体は、円筒状であって、平面視したときの一辺の長さが例えば３ｍｍ以上１０ｍｍ以下に設定されている。また、筒状体は、内径が例えば２ｍｍ以上６ｍｍ以下に設定されている。 The cylindrical body can be fitted with a coaxial terminal, and electrically connects the coaxial core wire and the coaxial terminal. A cylindrical body consists of iron, nickel, cobalt, copper, or these alloys, for example, and can be produced by processing it with a metal mold | die or cutting. The cylindrical body is cylindrical and has a side length of, for example, 3 mm or more and 10 mm or less when viewed in plan. The cylindrical body has an inner diameter set to, for example, 2 mm or more and 6 mm or less.

同軸芯線は、筒状体で囲まれる領域から基板２上の端部に形成された配線導体７上にまで延在している。同軸芯線は、基板２上の配線導体７と同じ高さ位置に設定されている。そして、同軸芯線と配線導体７とが電気的に接続され、同軸芯線と半導体素子とが電気的に接続される。なお、同軸芯線は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金等の導電性材料からなる。 The coaxial core wire extends from the region surrounded by the cylindrical body to the wiring conductor 7 formed at the end on the substrate 2. The coaxial core wire is set at the same height as the wiring conductor 7 on the substrate 2. The coaxial core wire and the wiring conductor 7 are electrically connected, and the coaxial core wire and the semiconductor element are electrically connected. The coaxial core wire is made of a conductive material such as iron, nickel, cobalt, copper, or an alloy thereof.

基板２の下面の縁であって、交流信号入力コネクタ３および直流信号入力コネクタ４との間には、金属板１０が挟まれている。金属板１０は、基板２の下面の縁に設けることで、交流信号入力コネクタ３または直流信号入力コネクタ４を強固に接続することができる。金属板１０は、半田などの接合部材を介して基板２の下面に接合されている。なお、金属板１０は、例えば鉄、ニッケル、コバルト、銅またはこれらの合金からなり、金型や切削にて加工することで作製することができる。金属板１０は、上下方向の厚みが３ｍｍ以上１０ｍｍ以下に設定されている。金属板１０は、平面視したときの一辺の長さが、例えば５０ｍｍ以上２５０ｍｍ以下に設定されている。 A metal plate 10 is sandwiched between the AC signal input connector 3 and the DC signal input connector 4 at the edge of the lower surface of the substrate 2. By providing the metal plate 10 on the edge of the lower surface of the substrate 2, the AC signal input connector 3 or the DC signal input connector 4 can be firmly connected. The metal plate 10 is bonded to the lower surface of the substrate 2 via a bonding member such as solder. In addition, the metal plate 10 is made of, for example, iron, nickel, cobalt, copper, or an alloy thereof, and can be manufactured by processing using a mold or cutting. The thickness of the metal plate 10 is set to 3 mm or more and 10 mm or less in the vertical direction. The length of one side of the metal plate 10 in a plan view is set to, for example, 50 mm or more and 250 mm or less.

容量素子５は、基板２の上面に設けられている。容量素子５は、電気的に直列に交流信号入力コネクタ３と半導体素子実装領域Ｒの間に設けられている。容量素子５は、直流信号入力コネクタ４から入力された直流信号について、交流信号入力コネクタ３に流れようとする直流成分をカットするものである。容量素子５は、例えば７０ｋＨｚ以上４０ＧＨｚ以下の交流信号を通し、直流信号をカットするものである。容量素子５は、基板２の上面に対して、例えば半田またはろう材等の接合部材を介して接合される。 The capacitive element 5 is provided on the upper surface of the substrate 2. The capacitive element 5 is provided between the AC signal input connector 3 and the semiconductor element mounting region R in electrical series. The capacitive element 5 cuts a DC component that tends to flow to the AC signal input connector 3 with respect to the DC signal input from the DC signal input connector 4. The capacitive element 5 passes an AC signal of, for example, 70 kHz to 40 GHz and cuts the DC signal. The capacitive element 5 is bonded to the upper surface of the substrate 2 via a bonding member such as solder or brazing material.

インダクタ素子６は、基板２の上面に設けられている。インダクタ素子６は、電気的に直列に、直流信号入力コネクタ４と半導体素子実装領域Ｒの間に設けられている。インダクタ素子６は、交流信号入力コネクタ３から入力された交流信号について、直流信号入力コネクタ４に流れようとする交流成分をカットすることができる。また、インダクタ素子６は、第１インダクタ素子６ａと、第２インダクタ素子６ｂを有している。インダクタ素子６は、複数設けられており、それぞれが電気的に直列接続されてなるユニットである。そして、ユニットの一端が直流信号入力コネクタ４に電気的に接続され、且つユニットの他端が配線導体７に電気的に接続されている。 The inductor element 6 is provided on the upper surface of the substrate 2. The inductor element 6 is provided between the DC signal input connector 4 and the semiconductor element mounting region R in electrical series. The inductor element 6 can cut the AC component that is about to flow to the DC signal input connector 4 with respect to the AC signal input from the AC signal input connector 3. The inductor element 6 includes a first inductor element 6a and a second inductor element 6b. A plurality of inductor elements 6 are provided, each of which is a unit electrically connected in series. One end of the unit is electrically connected to the DC signal input connector 4, and the other end of the unit is electrically connected to the wiring conductor 7.

第１インダクタ素子６ａは、第２インダクタ素子６ｂと比べて、低周波成分をカットするものである。また、第２インダクタ素子６ｂは、第１インダクタ素子６ａに比べて、高周波成分をカットするものである。第１インダクタ素子６ａは、例えば７０ｋＨｚ以上１００ＭＨｚ以下の周波数をカットするものである。第２インダクタ素子６ｂは、例えば１０ＭＨｚ以上４０ＧＨｚ以下の周波数をカットするものである。なお、第１インダクタ素子６ａおよび第２インダクタ素子６ｂは、基板２の上面に対して、例えば半田またはろう材等の接合部材を介して接合される。 The 1st inductor element 6a cuts a low frequency component compared with the 2nd inductor element 6b. The second inductor element 6b cuts a high frequency component compared to the first inductor element 6a. The first inductor element 6a cuts a frequency of, for example, 70 kHz or more and 100 MHz or less. The 2nd inductor element 6b cuts the frequency of 10 MHz or more and 40 GHz or less, for example. The first inductor element 6a and the second inductor element 6b are bonded to the upper surface of the substrate 2 via a bonding member such as solder or brazing material.

ここで、交流信号入力コネクタ３と直接接続された配線導体７について説明する。配線導体７は、交流信号入力コネクタ３から半導体素子実装領域Ｒに向かって直線上に設けられている。そして、交流信号入力コネクタ３と半導体素子実装領域Ｒとの間に容量素子５が電気的に直列に設けられている。 Here, the wiring conductor 7 directly connected to the AC signal input connector 3 will be described. The wiring conductor 7 is provided on a straight line from the AC signal input connector 3 toward the semiconductor element mounting region R. A capacitive element 5 is electrically provided in series between the AC signal input connector 3 and the semiconductor element mounting region R.

また、直流信号入力コネクタ４と直接接続された配線導体７について説明する。配線導体７は、直流信号入力コネクタ４から基板２上の中央領域に位置する第１インダクタ素子６ａの一端を電気的に接続している。そして、第１インダクタ素子６ａの他端が基板２を貫通する第１ビア導体８を介して基板２の下面にまで引き回される。さらに、基板２の下面に引き回された配線導体７は、基板２の外縁にまで引き回される。そして、基板２の外縁に位置する第２ビア導体９を介して基板２の上面にまで引き回される。第２ビア導体９は、第２インダクタ素子６ｂの一端と接続され、第２インダクタ素子６ｂの他端が容量素子５と半導体素子実装領域Ｒとの間に接続されている。 The wiring conductor 7 directly connected to the DC signal input connector 4 will be described. The wiring conductor 7 electrically connects one end of the first inductor element 6 a located in the central region on the substrate 2 from the DC signal input connector 4. The other end of the first inductor element 6 a is routed to the lower surface of the substrate 2 through the first via conductor 8 that penetrates the substrate 2. Further, the wiring conductor 7 routed to the lower surface of the substrate 2 is routed to the outer edge of the substrate 2. Then, it is routed to the upper surface of the substrate 2 through the second via conductor 9 located at the outer edge of the substrate 2. The second via conductor 9 is connected to one end of the second inductor element 6b, and the other end of the second inductor element 6b is connected between the capacitive element 5 and the semiconductor element mounting region R.

第１インダクタ素子６ａは、交流信号入力コネクタ３から直流信号入力コネクタ４に向かって伝わる低周波成分をカットすることができ、直流信号入力コネクタ４に交流信号の低周波成分が入力されるのを抑制することができる。また、第２インダクタ素子６ｂは、交流信号入力コネクタ３から直流信号入力コネクタ４に向かって伝わる高周波成分をカットすることができ、直流信号入力コネクタ４に交流信号の高周波成分が入力されるのを抑制することができる。第１インダクタ素子６ａは、直流信号入力コネクタ４に対して、直接電気的に接続されている。また、第２インダクタ素子６ｂは、容量素子５と半導体素子実装領域Ｒとの間に対して、直接電気的に接続されている。容量素子５と半導体素子実装領域Ｒの間から第２インダクタ素子６ｂの他端を介して、第２インダクタ素子６ｂ、第１インダクタ素子６ａ、直流信号入力コネクタ４の順に電気的に接続されることにより、交流信号入力コネクタ３から半導体素子実装領域Ｒに高周波信号が伝送する際に、高エネルギーとなる高周波信号の高周波成分が、低周波成分をカットする第１インダクタ素子６ａに直接入力されることが抑制される。その結果、高周波信号の高周波成分が、第１インダクタ素子６ａに直接入力されることによって生じる、第１インダクタ素子６ａの破損の虞が抑制される。 The first inductor element 6 a can cut a low frequency component transmitted from the AC signal input connector 3 toward the DC signal input connector 4, so that the low frequency component of the AC signal is input to the DC signal input connector 4. Can be suppressed. Further, the second inductor element 6b can cut a high frequency component transmitted from the AC signal input connector 3 toward the DC signal input connector 4, and the high frequency component of the AC signal is input to the DC signal input connector 4. Can be suppressed. The first inductor element 6 a is directly electrically connected to the DC signal input connector 4. The second inductor element 6b is directly electrically connected between the capacitive element 5 and the semiconductor element mounting region R. The second inductor element 6b, the first inductor element 6a, and the DC signal input connector 4 are electrically connected in this order from between the capacitive element 5 and the semiconductor element mounting region R through the other end of the second inductor element 6b. Thus, when a high frequency signal is transmitted from the AC signal input connector 3 to the semiconductor element mounting region R, the high frequency component of the high frequency signal that becomes high energy is directly input to the first inductor element 6a that cuts the low frequency component. Is suppressed. As a result, the possibility that the first inductor element 6a is damaged due to the high-frequency component of the high-frequency signal being directly input to the first inductor element 6a is suppressed.

また、第２インダクタ素子６ｂの他端は、容量素子５が直接実装された配線導体７上に半田等の接合部材を介して直接固定されている。仮に、基板２上に第２インダクタ素子６ｂを固定するためのバンプを設けて、そのバンプに第２インダクタ素子６ｂを実装した場合は、バンプと信号線路として機能する配線導体７との距離が短くなるため、バンプが配線導体７に電気的悪影響を与えやすくなる。そこで、第２インダクタ素子６ｂの他端を直接、配線導体７上に接続している。 The other end of the second inductor element 6b is directly fixed to the wiring conductor 7 on which the capacitive element 5 is directly mounted via a joining member such as solder. If a bump for fixing the second inductor element 6b is provided on the substrate 2 and the second inductor element 6b is mounted on the bump, the distance between the bump and the wiring conductor 7 functioning as a signal line is short. Therefore, the bumps are likely to have an adverse electrical effect on the wiring conductor 7. Therefore, the other end of the second inductor element 6 b is directly connected to the wiring conductor 7.

本実施形態に係る半導体素子検査装置１は、基板２に交流信号入力コネクタ３および直流信号入力コネクタ４を設けるとともに、基板２上に交流信号入力コネクタ３と電気的に直列された容量素子５および直流信号入力コネクタ４と電気的に接続されたインダクタ素子６を設ける。さらに、基板２の端部に、容量素子５およびインダクタ素子６の両方と電気的に並列接続された半導体素子実装領域Ｒとを備えている。半導体素子実装領域Ｒには、電気特性を検査する半導体素子を固定し、交流信号入力コネクタ３から交流信号を入力する。また、直流信号入力コネクタ４から直流信号を入力する。さらに、交流信号入力コネクタ３から交流信号を入力するとともに、直流信号入力コネクタ４から直流信号を入力する。その結果、半導体素子に対して、直流信号を加えながら交流信号を加えて、所望する電圧を加えることができる。そして、半導体素子が各種の電気信号に対してどのように動作するのか検査することができる。 The semiconductor element inspection apparatus 1 according to the present embodiment is provided with an AC signal input connector 3 and a DC signal input connector 4 on a substrate 2, and a capacitive element 5 electrically connected to the AC signal input connector 3 on the substrate 2 and An inductor element 6 electrically connected to the DC signal input connector 4 is provided. Furthermore, a semiconductor element mounting region R electrically connected in parallel with both the capacitive element 5 and the inductor element 6 is provided at the end of the substrate 2. In the semiconductor element mounting region R, a semiconductor element to be inspected for electrical characteristics is fixed, and an AC signal is input from the AC signal input connector 3. A DC signal is input from the DC signal input connector 4. Further, an AC signal is input from the AC signal input connector 3 and a DC signal is input from the DC signal input connector 4. As a result, a desired voltage can be applied to the semiconductor element by applying an AC signal while applying a DC signal. Then, it is possible to inspect how the semiconductor element operates with respect to various electric signals.

半導体素子検査装置１は、交流信号および直流信号を同時に加えるため、容量素子５が直流信号入力コネクタ４から交流信号入力コネクタ３に流れようとする直流信号をカットすることができ、半導体素子実装領域Ｒに直流信号を流すことができる。さらに、インダクタ素子６が、交流信号入力コネクタ３から直流信号入力コネクタ４に流れようとする交流信号をカットすることができ、半導体素子実装領域Ｒに交流信号を流すことができる。 Since the semiconductor element inspection apparatus 1 applies an alternating current signal and a direct current signal simultaneously, the capacitive element 5 can cut the direct current signal that is about to flow from the direct current signal input connector 4 to the alternating current signal input connector 3. A direct current signal can flow through R. Furthermore, the inductor element 6 can cut the AC signal that is about to flow from the AC signal input connector 3 to the DC signal input connector 4, and can flow the AC signal to the semiconductor element mounting region R.

半導体素子実装領域Ｒが、交流信号入力コネクタ３および直流信号入力コネクタ４と同じ基板２に設けられていることで、交流信号入力コネクタ３または直流信号入力コネクタ４との間の配線導体７の長さを短く設定することができ、配線導体７内を通る電流のロスを低減することができ、配線導体７内の電流ロスの影響を受けにくい状態で半導体素子の電気特性を検査することができるとともに、高周波信号の伝送特性の変動に伴って生じる交流信号の劣化を抑制できる。 Since the semiconductor element mounting region R is provided on the same substrate 2 as the AC signal input connector 3 and the DC signal input connector 4, the length of the wiring conductor 7 between the AC signal input connector 3 and the DC signal input connector 4 is increased. The length of the semiconductor element can be set short, the loss of current passing through the wiring conductor 7 can be reduced, and the electrical characteristics of the semiconductor element can be inspected without being affected by the current loss in the wiring conductor 7. At the same time, it is possible to suppress the deterioration of the AC signal caused by the change in the transmission characteristics of the high frequency signal.

半導体素子実装領域Ｒに半導体素子を直接実装することができるため、半導体素子と半導体素子実装領域Ｒとの間に別途半導体素子を測定するための機材を設ける必要がなく、半導体素子検査装置１を小型化することができ、さらには半導体素子検査装置１の持ち運びも便利になる。 Since the semiconductor element can be directly mounted in the semiconductor element mounting region R, it is not necessary to provide a separate device for measuring the semiconductor element between the semiconductor element and the semiconductor element mounting region R. It is possible to reduce the size, and further, the semiconductor element inspection apparatus 1 can be easily carried.

また、半導体素子実装領域Ｒは、基板２の端部に設けられた切欠き状の凹部Ｐに設けられることで、半導体素子を凹部Ｐに位置決めして設けやすくすることができる。具体的には、半導体素子を凹部Ｐの内側面に当接するように配置することができ、それに合わせて配線導体と半導体素子とを電気的に接続しやすくすることができる。 Further, the semiconductor element mounting region R is provided in the notch-shaped recess P provided at the end of the substrate 2, so that the semiconductor element can be easily positioned and provided in the recess P. Specifically, the semiconductor element can be disposed so as to contact the inner surface of the recess P, and accordingly, the wiring conductor and the semiconductor element can be easily electrically connected.

なお、半導体素子検査装置１は、交流信号入力コネクタ３、直流信号入力コネクタ４、第１インダクタ素子６ａと、第２インダクタ素子６ｂ、半導体素子実装領域Ｒが基板２の各辺や中央部にそれぞれ配置されることにより、半導体素子検査装置１を小型化することができる。 The semiconductor element inspection apparatus 1 includes an AC signal input connector 3, a DC signal input connector 4, a first inductor element 6 a, a second inductor element 6 b, and a semiconductor element mounting region R on each side and center of the substrate 2. By arranging, the semiconductor element inspection apparatus 1 can be reduced in size.

また、交流信号入力コネクタ３や直流信号入力コネクタ４は、基板２が挿入される挿入部と基板２の下面との間に金属板１０を設け、半田などの接合材を介して基板２に接合されてもよい。その結果、交流信号入力コネクタ３や直流信号入力コネクタ４は、基板２との接合強度が向上する。さらに、交流信号入力コネクタ３や直流信号入力コネクタ４が設けられる基板２の一辺の剛性が向上する。その結果、交流信号入力コネクタ３や直流信号入力コネクタ４に外部の同軸端子を接続する際に、交流信号入力コネクタ３や直流信号入力コネクタ４に加えられる力によって交流信号入力コネクタ３や直流信号入力コネクタ４が基板２から外れたり、基板２の一辺が変形したりすることが抑制される。 Further, the AC signal input connector 3 and the DC signal input connector 4 are provided with a metal plate 10 between the insertion portion into which the substrate 2 is inserted and the lower surface of the substrate 2, and are joined to the substrate 2 via a joining material such as solder. May be. As a result, the bonding strength between the AC signal input connector 3 and the DC signal input connector 4 and the substrate 2 is improved. Furthermore, the rigidity of one side of the substrate 2 on which the AC signal input connector 3 and the DC signal input connector 4 are provided is improved. As a result, when an external coaxial terminal is connected to the AC signal input connector 3 or the DC signal input connector 4, the AC signal input connector 3 or the DC signal input is applied by the force applied to the AC signal input connector 3 or the DC signal input connector 4. It is possible to prevent the connector 4 from being detached from the substrate 2 or one side of the substrate 2 being deformed.

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 In addition, this invention is not limited to the above-mentioned form, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.

＜半導体素子検査装置の製造方法＞
ここで、図１に示す半導体素子検査装置１の製造方法について説明する。まず、基板２を準備する。基板２は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に、有機バインダー、可塑剤または溶剤等を添加混合して混合物を得る。そして、混合物から複数のグリーンシートを作製する。 <Manufacturing method of semiconductor device inspection apparatus>
Here, a manufacturing method of the semiconductor element inspection apparatus 1 shown in FIG. 1 will be described. First, the substrate 2 is prepared. If the substrate 2 is made of, for example, an aluminum oxide sintered body, an organic binder, a plasticizer, a solvent, or the like is added to and mixed with raw material powders such as aluminum oxide, silicon oxide, magnesium oxide, and calcium oxide to obtain a mixture. obtain. And a some green sheet is produced from a mixture.

また、タングステンまたはモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤または溶剤等を添加混合して金属ペーストを得る。そして、基板２となるセラミックグリーンシートに配線導体７となるメタライズパターン、交流信号入力コネクタ３および直流信号入力コネクタ４を接合するためのメタライズパターンを、それぞれ所定パターンで印刷し、複数のセラミックグリーンシートを積層することで、基板２を準備することができる。 Moreover, a high melting point metal powder such as tungsten or molybdenum is prepared, and an organic binder, a plasticizer, a solvent, or the like is added to and mixed with the powder to obtain a metal paste. Then, a metallized pattern to be the wiring conductor 7 and a metallized pattern for joining the AC signal input connector 3 and the DC signal input connector 4 are printed in a predetermined pattern on the ceramic green sheet to be the substrate 2, respectively. By laminating, the substrate 2 can be prepared.

次に、交流信号入力コネクタ３および直流信号入力コネクタ４を基板２に半田等の接合部材を介して固定する。さらに、容量素子５、第１インダクタ素子６ａおよび第２インダ
クタ素子６ｂについても、半田等の接合部材を介して所定箇所に固定する。このようにして、半導体素子検査装置１を作成することができる。 Next, the AC signal input connector 3 and the DC signal input connector 4 are fixed to the substrate 2 via a joining member such as solder. Furthermore, the capacitive element 5, the first inductor element 6a, and the second inductor element 6b are also fixed at predetermined positions via a joining member such as solder. In this way, the semiconductor element inspection apparatus 1 can be created.

１半導体素子検査装置
２基板
３交流信号入力コネクタ
４直流信号入力コネクタ
５容量素子
６インダクタ素子
７配線導体
８第１ビア導体
９第２ビア導体
１０金属板
１１グランド層
Ｒ半導体素子実装領域
Ｐ凹部
Ｔ貫通孔 DESCRIPTION OF SYMBOLS 1 Semiconductor device test | inspection apparatus 2 Board | substrate 3 AC signal input connector 4 DC signal input connector 5 Capacitance element 6 Inductor element 7 Wiring conductor 8 First via conductor 9 Second via conductor 10 Metal plate 11 Ground layer R Semiconductor element mounting area P Recess T Through hole

Claims

A rectangular substrate having a semiconductor element mounting region for mounting a semiconductor element to be inspected on the upper surface, an AC signal input connector provided on the substrate,
DC signal input connector provided on the substrate;
A capacitive element provided on the substrate and electrically connected in series to the AC signal input connector;
Provided on the substrate, an inductor element that is electrically connected in series to said DC signal input connector,
Thereby electrically connecting in parallel the capacitor element and the inductor element provided on the substrate, and both the capacitor element and the inductor element, and one end electrode of the semiconductor element mounted on the semiconductor element mounting region the includes a wiring conductor that are connected in series,
A recess cut out from the upper surface to the side surface of the substrate is provided, the semiconductor element mounting region is provided in the recess, and the recess is adjacent to the DC signal input connector or the AC signal input connector. A semiconductor element inspection apparatus, which is provided on one side.

The semiconductor element inspection apparatus according to claim 1,
A plurality of the inductor elements are provided to form a unit electrically connected in series, one end of the unit is electrically connected to the DC signal input connector, and the other end of the unit is the wiring conductor A semiconductor device inspection apparatus characterized by being electrically connected to the semiconductor device.