JP6396019B2 - Method for manufacturing piezoelectric oscillator - Google Patents
Method for manufacturing piezoelectric oscillator Download PDFInfo
- Publication number
- JP6396019B2 JP6396019B2 JP2013272444A JP2013272444A JP6396019B2 JP 6396019 B2 JP6396019 B2 JP 6396019B2 JP 2013272444 A JP2013272444 A JP 2013272444A JP 2013272444 A JP2013272444 A JP 2013272444A JP 6396019 B2 JP6396019 B2 JP 6396019B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- pair
- pads
- vibration element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、圧電発振器用基板、圧電発振器及び圧電発振器の製造方法に関する。 The present invention relates to a piezoelectric oscillator substrate, a piezoelectric oscillator, and a method for manufacturing a piezoelectric oscillator.
圧電発振器として、基板と、基板の一方の主面に搭載された振動素子と、前記一方の主面に搭載された集積回路素子とを有するものが知られている(例えば特許文献1)。また、圧電発振器の製造方法として、振動素子の基板への搭載後、且つ、集積回路素子の基板への搭載前に、基板に設けられた外部端子を介して振動素子の電気特性を測定する工程を含むものが知られている(例えば特許文献1)。 A piezoelectric oscillator having a substrate, a vibration element mounted on one main surface of the substrate, and an integrated circuit element mounted on the one main surface is known (for example, Patent Document 1). Further, as a method for manufacturing a piezoelectric oscillator, a step of measuring electrical characteristics of a vibration element via an external terminal provided on the substrate after the vibration element is mounted on the substrate and before the integrated circuit element is mounted on the substrate. (For example, patent document 1) is known.
特許文献1では、上記のような製造方法により製造される圧電発振器の小型化を図るために、基板に切断用パターンを形成する技術を開示している。切断用パターンは、集積回路素子が搭載されるパッドに接続された外部端子と、振動素子が搭載されるパッドとを接続しており、外部端子を介して振動素子の電気特性を測定することを可能とする。この切断用パターンは、振動素子の電気特性の測定後、集積回路素子の基板への搭載前において切断される。これにより、完成後の圧電発振器においては、外部端子は、集積回路素子が搭載されるパッドにのみ接続された通常の外部端子として利用される。
特許文献1の技術では、切断用パターンを切断するときに、基板の主面のうち、集積回路素子が搭載される予定の領域が汚染されるおそれがある。その結果、例えば、集積回路素子の搭載が好適になされず、接続不良乃至は電気特性の低下を招くおそれがる。
In the technique of
従って、好適に切断用パターンを切断可能な圧電発振器用基板、圧電発振器及び圧電発振器の製造方法が提供されることが望ましい。 Therefore, it is desirable to provide a piezoelectric oscillator substrate, a piezoelectric oscillator, and a method for manufacturing the piezoelectric oscillator that can cut the cutting pattern suitably.
本発明の圧電発振器用基板は、振動素子と、発振回路を含む集積回路素子とが、一方の主面に並べて搭載される基板であって、2以上である所定数の外部端子と、前記一方の主面に設けられ、前記振動素子が搭載される1対の振動素子用パッドと、前記一方の主面に設けられ、前記所定数の外部端子と接続された、前記集積回路素子が接続される前記所定数と同数の第1集積回路素子用パッドと、前記一方の主面に設けられ、前記1対の振動素子用パッドと接続された、前記集積回路素子が接続される1対の第2集積回路素子用パッドと、前記一方の主面に設けられ、前記所定数の第1集積回路素子用パッドのうち2つと前記1対の第2集積回路素子用パッドとを接続しており、前記所定数の第2集積回路素子用パッド及び前記1対の第1集積回路素子用パッドに囲まれる領域の外側に位置する部分を有する1対の切断用パターンと、を有する。 The piezoelectric oscillator substrate of the present invention is a substrate on which a vibration element and an integrated circuit element including an oscillation circuit are mounted side by side on one main surface, and a predetermined number of external terminals equal to or greater than 2 and the one A pair of vibration element pads on which the vibration element is mounted, and the integrated circuit element provided on the one main surface and connected to the predetermined number of external terminals. A first integrated circuit element pad having the same number as the predetermined number and a pair of first integrated circuit elements provided on the one main surface and connected to the pair of vibration element pads. Two integrated circuit element pads and two of the predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads provided on the one main surface, The predetermined number of second integrated circuit element pads and the pair of first sets. It has a one-to-cut pattern of having a portion located outside of the region surrounded by the circuit element pad, the.
好適には、前記切断用パターンは、銀パラジウム合金からなる。 Preferably, the cutting pattern is made of a silver palladium alloy.
本発明の圧電発振器は、上記の圧電発振器用基板と、前記1対の振動素子用パッドに搭載された前記振動素子と、前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドに接続された前記集積回路素子と、を有し、前記1対の切断用パターンが切断されている。 The piezoelectric oscillator according to the present invention includes the above-described piezoelectric oscillator substrate, the vibration elements mounted on the pair of vibration element pads, the predetermined number of first integrated circuit element pads, and the pair of second elements. The integrated circuit element connected to the integrated circuit element pad, and the pair of cutting patterns are cut.
好適には、前記圧電発振器用基板は単層基板からなる。 Preferably, the piezoelectric oscillator substrate is a single layer substrate.
好適には、前記振動素子を封止するように前記一方の主面に固定された金属キャップを更に有する。 Preferably, it further has a metal cap fixed to the one main surface so as to seal the vibration element.
好適には、前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドは、2列で前記振動素子及び前記集積回路素子の並び方向に並べられており、前記1対の第2集積回路素子用パッドの一方は前記2列の一方に含まれ、前記1対の第2集積回路素子用パッドの他方は前記2列の他方に含まれ、前記所定数の外部端子と前記所定数の第1集積回路素子用パッドとを接続する前記所定数と同数の第1配線が、前記第1集積回路素子用パッドから前記2列の外側へ延びており、前記1対の第2集積回路素子用パッドと前記1対の振動素子用パッドとを接続する1対の第2配線が、前記2列の内側において、前記集積回路素子側から前記振動素子側へ延びている。 Preferably, the predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads are arranged in two rows in the arrangement direction of the vibration element and the integrated circuit element, One of the pair of second integrated circuit element pads is included in one of the two columns, the other of the pair of second integrated circuit element pads is included in the other of the two columns, and the predetermined number of external pads A predetermined number of first wirings connecting terminals and the predetermined number of first integrated circuit element pads extend from the first integrated circuit element pads to the outside of the two rows, and A pair of second wirings for connecting the second integrated circuit element pad and the pair of vibration element pads extend from the integrated circuit element side to the vibration element side inside the two rows. .
本発明の圧電発振器の製造方法は、上記の圧電発振器用基板の前記1対の振動素子用パッドに振動素子を搭載する振動素子搭載工程と、前記振動素子搭載工程の後、前記1対の切断用パターンにより前記1対の振動素子用パッドに接続された2つの前記外部端子を介して前記振動素子の電気特性を測定する測定工程と、前記測定工程の後、前記複数の第2集積回路素子用パッド及び前記1対の第1集積回路素子用パッドに接続される集積回路素子を前記圧電発振器用基板に搭載する集積回路素子搭載工程と、前記集積回路素子搭載工程の後、前記1対の切断用パターンを切断する切断工程と、を有する。 The piezoelectric oscillator manufacturing method of the present invention includes a vibration element mounting step of mounting a vibration element on the pair of vibration element pads of the piezoelectric oscillator substrate, and the pair of cutting after the vibration element mounting step. A measurement step of measuring electrical characteristics of the vibration element via the two external terminals connected to the pair of vibration element pads by a pattern for use, and the plurality of second integrated circuit elements after the measurement step An integrated circuit element mounting step of mounting on the piezoelectric oscillator substrate an integrated circuit element connected to the pad for use and the pair of first integrated circuit element pads; and after the integrated circuit element mounting step, And a cutting step for cutting the cutting pattern.
好適には、前記切断用パターンは、銀パラジウム合金からなり、前記切断工程では、グリーンレーザ光を前記切断パターンに照射する。 Preferably, the cutting pattern is made of a silver-palladium alloy, and in the cutting step, the cutting pattern is irradiated with green laser light.
上記の構成又は手順によれば、小型化乃至は薄型化を低コストで実現することができる。 According to said structure or procedure, size reduction or thickness reduction is realizable at low cost.
以下、本発明の実施形態に係る発振器について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。 Hereinafter, an oscillator according to an embodiment of the present invention will be described with reference to the drawings. Note that the drawings used in the following description are schematic, and the dimensional ratios and the like on the drawings do not necessarily match the actual ones.
また、同様若しくは類似する構成については、同一の符号を付すことがある。この場合において、「外部端子3」を「外部端子3A」「外部端子3B」とするなど、符号に大文字のアルファベットを付加して、同様若しくは互いに類似する構成を互いに区別することがある。
Moreover, the same code | symbol may be attached | subjected about the same or similar structure. In this case, the same or similar configurations may be distinguished from each other by adding capital letters to the reference numerals such as “external terminal 3” as “
図1は、本発明の実施形態に係る発振器1の構成を示す斜視図である。なお、図1では、発振器1の上方側の一部の構成を点線で示し、発振器1の内部を実線で示している。
FIG. 1 is a perspective view showing a configuration of an
なお、発振器1は、いずれの方向が上方または下方とされてもよいものであるが、以下の実施形態では、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面、下面等の語を用いることがある。
Note that the
発振器1は、例えば、全体として、概略、薄型の直方体状に形成されている。その下面には、複数(本実施形態では4つ)の外部端子3が露出している(図4(b)も参照)。発振器1は、例えば、下面を不図示の回路基板に対向させ、回路基板上に設けられたパッドと4つの外部端子3とが半田等により固定されることにより回路基板に搭載される。
For example, the
4つの外部端子3は、例えば、基準電位(GND信号)が付与されるGND端子、駆動電位(Vcc信号)が付与されるVcc端子(基準電位との電位差で直流電力が供給される端子)、発振器1が生成する発振信号(Output信号)を出力するOutput端子である。残りの一つは、例えば、発振器1からの発振信号の出力及びその停止を制御する信号(E/D信号)が入力されるE/D端子、又は、発振信号の周波数を制御する周波数調整信号(Vcon信号)が入力されるVcon端子である。
The four external terminals 3 include, for example, a GND terminal to which a reference potential (GND signal) is applied, a Vcc terminal to which a drive potential (Vcc signal) is applied (terminal to which DC power is supplied with a potential difference from the reference potential), An output terminal that outputs an oscillation signal (output signal) generated by the
このように、全ての外部端子3は、製品としての発振器1の動作に必要な信号(電位)の入力又は出力に供されている。すなわち、発振器1は、その製造工程においてのみ利用される外部端子を有していない。外部端子3の具体的な配置及び形状等については後述する。
As described above, all the external terminals 3 are used for inputting or outputting signals (potentials) necessary for the operation of the
図2は、発振器1の分解斜視図(ただし、一部の部材は省略)であり、図3は、図2のIII−III線における発振器1の断面図である。
2 is an exploded perspective view of the oscillator 1 (however, some members are omitted), and FIG. 3 is a cross-sectional view of the
図1〜図3に示すように、発振器1は、例えば、基板5と、基板5に搭載された振動素子7(図2及び図3)と、基板5に搭載された集積回路素子9と、振動素子7を覆うキャップ11と、集積回路素子9等を封止する封止樹脂12(図1及び図3において点線で示す)とを有している。
As shown in FIGS. 1 to 3, the
上述した外部端子3は、基板5に設けられており、集積回路素子9と接続されている。集積回路素子9は、基板5を介して振動素子7と接続されており、振動素子7に電圧を印加することにより発振信号を生成する。キャップ11及び封止樹脂12は、これら振動素子7及び集積回路素子9を封止している。これら各部材の具体的構成は、以下のとおりである。
The external terminal 3 described above is provided on the
基板5は、いわゆる単層基板により構成されている。ここで、単層基板とは、絶縁基板の一方の主面又は両主面のみに、これら主面に平行な導電層を有しており、絶縁基板の内部には、主面に平行な導電層を有していないものをいう。単層基板は、両主面の導電層を互いに接続するために、絶縁基板の厚み方向に延びる導体(導電層でもよい)を絶縁基板の側面又は内部に有していてもよい。このため、基板5の内部に主面と平行な導電層を設ける必要がないので、当該導電層の厚みについて基板5を薄型化することができる。
The
本実施形態では、基板5は、絶縁基板13と、絶縁基板13の一方の主面(第1主面13a)に設けられた第1導電層15Aと、絶縁基板13の他方の主面(第2主面13b)に設けられた第2導電層15B(図1)と、第1導電層15Aと第2導電層15Bとを接続する複数(本実施形態では4つ)の表裏接続導体17(図1及び図2)とを有している。
In the present embodiment, the
絶縁基板13は、例えば、可撓性を有していない。すなわち、基板5は、いわゆるリジッド式の回路基板である。また、絶縁基板13の材料は、例えば、主としてセラミック又は樹脂である。絶縁基板13の平面形状は適宜に設定されてよいが、例えば、概ね矩形である。
The insulating substrate 13 does not have flexibility, for example. That is, the
第1導電層15Aは、図2に特に示されているように、振動素子7が搭載される1対の振動素子用パッド19と、集積回路素子9が接続される複数(本実施形態では4つ)の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23と、これらパッド及び表裏接続導体17を接続する複数の配線とを含んでいる。これらパッド及び配線の具体的な位置及び形状については後述する。
As shown particularly in FIG. 2, the first
第2導電層15Bは、既述の複数の外部端子3Bを含んでいる。
The second
複数の表裏接続導体17は、例えば、基板5の角部(側面でもよい)に形成された基板5の厚み方向に延びる溝(キャスタレーション)の内面に形成された導電層により構成されている。
The plurality of front and back connection conductors 17 are constituted by, for example, a conductive layer formed on the inner surface of a groove (castellation) extending in the thickness direction of the
第1導電層15A、第2導電層15B及び表裏接続導体17は、例えば、Cu,Al等の金属により形成されている。なお、これらは、互いに異なる材料及び厚みで形成されてよい。さらに、第1導電層15A内においてパッドと配線とで材料や厚みが異なるなどしてもよい。例えば、配線は、Cu層からなり、パッドは、Cu層にニッケルめっき及び金めっきが施されて構成されてよい。
The first
本実施形態においては、好適には、少なくとも第1導電層15Aの一部(後述する切断用パターン41)は、銀パラジウム合金により形成されている。第1導電層15Aの全体若しくは大部分が銀パラジウム合金により形成されていてもよい。
In the present embodiment, preferably, at least a part (a cutting
振動素子7の構成は、公知の構成とされてよい。例えば、振動素子7は、図2及び図3に示すように、平板状に形成された圧電体25と、圧電体25の両主面に設けられた1対の励振電極27(図2。一方の励振電極27は圧電体25に隠れて不図示)と、1対の励振電極27に接続された1対の引出電極29とを有している。
The configuration of the vibration element 7 may be a known configuration. For example, as shown in FIGS. 2 and 3, the vibration element 7 includes a
圧電体25は、例えば、水晶により構成されており、その平面形状は長方形とされている。1対の励振電極27は、圧電体25の主面の比較的広い範囲を覆う層状電極であり、その平面形状は矩形とされている。1対の引出電極29は、例えば、圧電体25の長手方向の一端において、短手方向に並んで設けられている。
The
振動素子7は、例えば、導電性接着剤31(図3)によって1対の引出電極29と1対の振動素子用パッド19とが固定されることにより、基板5に搭載される。振動素子7は、例えば、1対の引出電極29が設けられている側の端部を、振動素子7及び集積回路素子9の並び方向に交差(より詳細には直交)する方向(y方向)へ向けて配置される。
For example, the vibration element 7 is mounted on the
集積回路素子9は、GND端子及びVcc端子(外部端子3)から直流電力が供給されて動作する。また、集積回路素子9は、振動素子7に電圧を印加することによって生成した所定の周波数の発振信号をOutput端子(外部端子3)から出力する。また、集積回路素子9は、E/D端子(外部端子3)からの信号に基づいて発振信号のOutput端子からの出力を許容又は禁止する、または、Vcon端子(外部端子3)からの信号に基づいて発振信号の周波数を調整する。
The
集積回路素子9の構成は、発振回路の構成を含め、公知の構成とされてよい。なお、集積回路素子9は、いわゆるベアチップであってもよいし、パッケージングされたものであってもよい。
The configuration of the
集積回路素子9は、例えば、その外形が概ね薄型の直方体状に形成されており、その下面に複数の接続パッド33(図3)を有している。複数の接続パッド33は、複数のバンプ35(図3)により複数の集積回路素子用パッド(21及び23)に対して接続されるとともに固定されている。バンプ35等の厚みによって構成された、集積回路素子9と基板5との隙間には、アンダーフィル36(図1及び図3)が充填されている。
For example, the
なお、バンプ35は、例えば、半田(鉛フリー半田含む)又は導電性接着剤からなる。アンダーフィル36は、例えば、主として樹脂からなる。アンダーフィル36は、無機材料からなるフィラーを含んでいてもよい。
The
キャップ11は、例えば、概略箱状に形成されており、振動素子7に被せられるようにして基板5の第1主面13aに載置される。キャップ11と第1主面13aとは、例えば、キャップ11の下端の全周に亘って接着剤14(図1及び図3)により固定される。これにより、振動素子7は封止される。キャップ11は、例えば、金属により構成されており、これにより、強度が確保されつつ薄型化が図られている。
The
封止樹脂12は、例えば、第1主面13a、キャップ11及び集積回路素子9を覆っている。封止樹脂12の外面の形状は適宜に設定されてよいが、例えば、基板5と同等の面積を有する薄型の直方体状とされている。封止樹脂12は、無機材料からなるフィラーを含んでいてもよい。
The sealing
図4(a)は基板5の第1主面13aを示す図であり、図4(b)は基板5の第2主面13bを示す図である。なお、図4(b)は、図4(a)と同様に、上方から見た図(発振器1を透視して第2主面13bを示す図)となっている。また、図4(a)においては、接着剤14の配置範囲及び集積回路素子9の配置範囲も2点鎖線で示している。
4A is a diagram showing the first
上述のように、複数の外部端子3は、集積回路素子9と接続される。複数の外部端子3から集積回路素子9までの間には、順に、複数の表裏接続導体17、複数の第1配線37及び複数の第1集積回路素子用パッド21が介在している。なお、これらは、互いに同数(本実施形態では4つ)である。
As described above, the plurality of external terminals 3 are connected to the
また、集積回路素子9は、振動素子7と接続される。集積回路素子9から振動素子7までの間には、順に、1対の第2集積回路素子用パッド23、1対の第2配線39及び1対の振動素子用パッド19が介在している。
The
また、発振器1の製造工程においては、複数の外部端子3のうちの2つ(本実施形態では3A及び3C)は、振動素子7とも接続される。例えば、基板5には、複数の第1配線37のうち2つ(37A及び37C)と1対の第2集積回路素子用パッド23とを接続する1対の切断用パターン41が設けられている。この切断用パターンは、発振器1の完成前に切断される。なお、図1では、切断後の状態が示されており、図2及び図4(a)では、切断前の状態が示されている。
In the manufacturing process of the
基板5は、既に述べたように、主面に平行な導電層を内部に有さない、単層基板から構成されている。そして、表裏接続導体17、第1集積回路素子用パッド21、第2集積回路素子用パッド23及び振動素子用パッド19を互いに接続する配線(第1配線37等)は、全て、第1主面13aに設けられている。
As described above, the
具体的には、第1配線37は、第1主面13aにおいて表裏接続導体17から第1集積回路素子用パッド21まで延びている。第2配線39は、第1主面13aにおいて第2集積回路素子用パッド23から振動素子用パッド19まで延びている。切断用パターン41は、第1主面において第1配線37から第2集積回路素子用パッド23まで延びている。
Specifically, the first wiring 37 extends from the front / back connection conductor 17 to the first integrated circuit element pad 21 on the first
これら配線が互いに交差しないように、各種のパッド及び配線等は好適に配置されている。具体的には、例えば、以下のとおりである。 Various pads and wirings are suitably arranged so that these wirings do not cross each other. Specifically, for example, it is as follows.
複数(4つ)の表裏接続導体17(外部端子3)は、基板5の4隅に設けられている。別の観点では、表裏接続導体17は、2列で、振動素子7及び集積回路素子9の並び方向(x方向)に配列されている。また、複数(4つ)の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23は、2列でx方向に並べられている。
A plurality (four) of front and back connection conductors 17 (external terminals 3) are provided at four corners of the
1対の第2集積回路素子用パッド23の一方は、パッド(21、23)により構成された2列のうち一方に含まれ、1対の第2集積回路素子用パッド23の他方は、2列のうち他方に含まれている。なお、1対の第2集積回路素子用パッド23それぞれは、各列において、いずれの位置(x方向)に設けられてもよいが、例えば、互いに同一の位置に設けられ、また、例えば、第1集積回路素子用パッド21にx方向において挟まれる位置に設けられている。
One of the pair of second integrated
そして、複数(4本)の第1配線37は、複数の第1集積回路素子用パッド21から、パッド(21、23)により構成された2列の外側(y方向の外側)へ延び、その後、適宜に屈曲して(ただし基本的に外側へ向かい)複数の表裏接続導体17まで延びている。一方、1対の第2配線39は、パッド(21、23)により構成された2列の内側(y方向の内側)に延び、次に、その2列の内側において集積回路素子9から振動素子7への方向へ共に延び、2列のパッドに囲まれた領域を出る。このようにして第1配線37と第2配線39とは交差していない。
The plurality of (four) first wirings 37 extend from the plurality of first integrated circuit element pads 21 to the outside of the two rows (outside in the y direction) constituted by the pads (21, 23). They are bent appropriately (but basically outward) and extend to a plurality of front and back connection conductors 17. On the other hand, the pair of
1対の第2配線39は、パッド(21、23)に囲まれた領域を出た後、励振電極27と重ならないように振動素子用パッド19まで延びている。例えば、1対の第2配線39は、振動素子7の外周に沿って、互いに逆方向に延びている。
The pair of
1対の切断用パターン41は、少なくとも切断される部分が集積回路素子9に重ならない位置に配置されている。具体的には、例えば、1対の切断用パターン41は、1対の第2集積回路素子用パッド23から、パッド(21、23)により構成された2列の外側(y方向の外側)へ延び、ひいては、集積回路素子9と重ならない位置へ延びる。その後、1対の切断用パターン41は、適宜に屈曲することなどにより(ただし基本的に2列の内側へは戻らず)、隣接する第1配線37まで延びている。このようにして、1対の切断用パターン41は、その大部分が集積回路素子9と重ならない位置に配置されている。
The pair of cutting
なお、集積回路素子9が基板5に搭載される前においては、基板5にとって集積回路素子9の大きさは未確定である。しかし、集積回路素子9が搭載される複数のパッドの配置領域と、集積回路素子9との配置領域とは概ね重なる。従って、切断用パターン41の切断される部分は、パッド(21、23)に囲まれる領域の外側に位置していれば、集積回路素子9と重ならない蓋然性が高い。つまり、集積回路素子9が基板5に搭載された後では、集積回路素子9の外に切断パターン41が位置している。
Before the
上記のように、第1集積回路素子用パッド21、第1配線37、表裏接続導体17及び外部端子3からなる4組の導体は、4方に配置されている。上述したGND信号、Vcc信号、Output信号、Vcon信号(又はE/D信号)は、いずれの位置の導体に割り振られてもよい。例えば、第1集積回路素子用パッド21AにはVcon信号、第1集積回路素子用パッド21BにはGND信号、第1集積回路素子用パッド21CにはOutput信号、第1集積回路素子用パッド21DにはVcc信号が割り振られている。
As described above, the four sets of conductors including the first integrated circuit element pad 21, the first wiring 37, the front / back connection conductor 17 and the external terminal 3 are arranged in four directions. The above-described GND signal, Vcc signal, Output signal, and Vcon signal (or E / D signal) may be assigned to the conductor at any position. For example, the first integrated
図4(a)において2点鎖線で示す接着剤14の配置領域は、例えば、第2配線39のうち振動素子7の外周に沿って延びる部分に重なっている。従って、第2配線39及びキャップ11を極力小さくすることができ、さらに、第2配線39を接着剤14で保護することもできる。
The arrangement region of the adhesive 14 indicated by a two-dot chain line in FIG. 4A overlaps, for example, a portion of the
図5は、発振器1の製造方法の手順の一例を示すフローチャートである。
FIG. 5 is a flowchart showing an example of the procedure of the method for manufacturing the
まず、基板5、振動素子7及び集積回路素子9を準備する。これらの作製方法は、公知の方法と同様とされてよい。基板5は、切断用パターン41がまだ切断されていない状態である。
First, the
次に、基板5に振動素子7を搭載する(ステップST1)。具体的には、例えば、導電性接着剤31を1対の振動素子用パッド19上に配置し、次に、引出電極29を導電性接着剤31に当接させるように振動素子7を配置する。そして、導電性接着剤31を加熱して硬化させる。
Next, the vibration element 7 is mounted on the substrate 5 (step ST1). Specifically, for example, the
次に、振動素子7の周波数調整を行う(ステップST2)。具体的には、例えば、まず、振動素子7が搭載された基板5を真空雰囲気下に配置する。また、不図示の電気特性試験装置のプローブを外部端子3A及び3Cに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、振動素子7の発振周波数を測定し、その測定結果に基づいて、また、必要に応じて、励振電極27をレーザ等によりエッチングしたり、逆に、圧電体25に金属を蒸着したりして、振動素子7の発振周波数を調整する。
Next, the frequency of the vibration element 7 is adjusted (step ST2). Specifically, for example, first, the
次に、振動素子7を封止する(ステップST3)。具体的には、例えば、基板5又はキャップ11の一方にガラス封止材を塗布する。そして、真空雰囲気下にて、キャップ11を基板5に載置する。そして、ガラス封止材を加熱後、冷却することにより、キャップ11を基板5に接合し、振動素子7を封止する。
Next, the vibration element 7 is sealed (step ST3). Specifically, for example, a glass sealing material is applied to one of the
次に、振動素子7の特性検査を行う(ステップST4)。具体的には、例えば、まず、不図示の電気特性試験装置のプローブを外部端子3A及び3Cに当接させる。すなわち、電気特性試験装置と振動素子7とを外部端子3を介して接続する。そして、例えば、振動素子7の発振周波数やクリスタルインピーダンス値(CI値)を測定する。
Next, the characteristic inspection of the vibration element 7 is performed (step ST4). Specifically, for example, first, a probe of an electrical characteristic test apparatus (not shown) is brought into contact with the
なお、この検査結果には、ステップST2の周波数調整のときの測定結果に比較して、ステップST3のキャップ11の取り付け等に伴う特性変化が加味される。また、この検査結果は、例えば、集積回路素子9による発振周波数の調整に供される。例えば、この検査結果に基づいて集積回路素子9の発振回路が有する可変容量素子の容量が設定される。
In addition, compared with the measurement result at the time of the frequency adjustment in step ST2, the inspection result includes a characteristic change accompanying the attachment of the
次に、集積回路素子9を基板5に搭載する(ステップST5)。具体的には、例えば、複数の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23にバンプ35となる半田を配置し、その上に集積回路素子9を載置し、リフロー炉に搬送する。
Next, the
次に、アンダーフィル36を基板5と集積回路素子9との間に充填する(ステップST6)。充填には、毛細管現象を利用する方法(サイドフィル法)などの公知の方法が利用されてよい。
Next, the
次に、1対の切断用パターン41を切断する(ステップST7)。具体的には、例えば、レーザ光を照射することにより切断用パターン41を切断する。ここで、切断用パターン41は、銀パラジウム合金により構成されていることから、レーザとして、グリーンレーザを用いることができる。グリーンレーザは、例えば、非線形結晶によって高調波を発生させることが可能なYAGレーザによって構成されており、波長532nmの緑色のレーザ光を生じる。このようなグリーンレーザは、完成後の発振器1に印字するために利用されており、この印字用のグリーンレーザをこの工程に利用してよい。
Next, the pair of cutting
なお、レーザ光の強度乃至は照射時間によっては、切断位置において、切断用パターン41だけでなく、基板5の表面の一部も除去され、第1主面13aに凹部が形成される場合がある。この凹部は、製品として完成した発振器1において、切断用パターン41が存在したことの証拠になる。
Depending on the intensity or irradiation time of the laser light, not only the cutting
その後、基板5上に封止樹脂12を設ける(ステップST8)。例えば、印刷法乃至はディスペンサ法等の公知の方法により、溶融状態の樹脂が基板5上に配置され、固化される。
Thereafter, the sealing
次に、電気特性検査を行う(ステップST9)。具体的には、例えば、まず、不図示の電気特性検査装置のプローブを外部端子3に当接させる。すなわち、電気特性検査装置を外部端子3を介して集積回路素子9に接続する。そして、発振周波数等を測定する。
Next, an electrical characteristic inspection is performed (step ST9). Specifically, for example, first, a probe of an electrical characteristic inspection device (not shown) is brought into contact with the external terminal 3. That is, the electrical characteristic inspection apparatus is connected to the
以上のとおり、本実施形態に係る発振器1用の基板5は、切断用パターン41を有しており、切断用パターン41は、第1主面13aに設けられ、複数の第1集積回路素子用パッド21のうち2つ(21A、21C)と1対の第2集積回路素子用パッド23とを接続しており、複数の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23に囲まれる領域の外側に(少なくとも一部が)位置している。
As described above, the
従って、図5を参照して説明したように、集積回路素子9を基板5に搭載した後、1対の切断用パターン41を切断することができる。その結果、切断工程によって、基板5の第1主面13aのうち集積回路素子9が搭載される領域が汚染されることがない。ひいては、集積回路素子9の搭載が好適になされ、発振器1の電気特性が安定する。
Therefore, as described with reference to FIG. 5, after mounting the
また、本実施形態では、切断用パターン41は、銀パラジウム合金からなる。従って、印字用のグリーンレーザを用いて切断用パターン41を切断することが可能である。その結果、切断用パターン41の切断のためだけに新たな設備を導入する必要が無い。
In the present embodiment, the cutting
また、本実施形態では、基板5は、単層基板からなる。従って、切断用パターン41によって、水晶の電気特性の検査にのみ利用される外部端子を設ける必要が無くなり、小型化される効果と、単層基板が用いられることによって基板5が薄型化される効果とが相俟って、発振器1の一層の小型化が図られる。さらに、本実施形態では、発振器1は、振動素子7を封止するように第1主面13aに固定された金属性のキャップ11を有しており、より一層の小型化が図られる。
In the present embodiment, the
また、本実施形態では、複数の第1集積回路素子用パッド21及び1対の第2集積回路素子用パッド23は、2列で振動素子7及び集積回路素子9の並び方向(x方向)に並べられている。1対の第2集積回路素子用パッド23の一方はパッド(21、23)の2列の一方に含まれ、1対の第2集積回路素子用パッド23の他方はパッド(21、23)の2列の他方に含まれている。第1配線37は、第1集積回路素子用パッド21からパッド(21、23)の2列の外側へ延びており、1対の第2配線39が、パッド(21、23)の2列の内側において、集積回路素子9側から振動素子7側へ延びている。
In the present embodiment, the plurality of first integrated circuit element pads 21 and the pair of second integrated
従って、単層基板において、第2配線39が第1配線37に交差しないように、好適に第2配線39を集積回路素子9側から振動素子7側へ延ばすことができる。さらに、第1配線37は、パッド(21、23)により構成された2列の外側へ延びていることから、切断用パターン41を第2集積回路素子用パッド23から2列の外側へ延ばせば、切断用パターン41は、簡素な配線パターンで、第2集積回路素子用パッド23と第1配線37とに接続され、且つ、少なくとも一部が集積回路素子9と重ならない位置へ配置される。
Therefore, in the single layer substrate, the
本発明は、以上の実施形態に限定されず、種々の態様で実施されてよい。 The present invention is not limited to the above embodiment, and may be implemented in various aspects.
所定数(外部端子、表裏接続導体、第1集積回路素子用パッド、第1配線等の数)は、4に限定されない。2つの外部端子を介して振動素子の電気特性を測定できればよいから、外部端子は2つ以上であればよい。例えば、GND端子及びVcc端子のみ設けられ、発振信号は集積回路素子から無線で出力されてもよい。また、例えば、外部端子は6つ設けられてもよい。この場合、外部端子として、例えば、互いに同一又は異なる発振信号を出力する2つのOutput端子が設けられてもよいし、発振器周囲の温度を出力する端子が設けられてもよい。 The predetermined number (number of external terminals, front and back connecting conductors, first integrated circuit element pads, first wiring, etc.) is not limited to four. Since it is sufficient that the electrical characteristics of the vibration element can be measured via two external terminals, it is sufficient that the number of external terminals is two or more. For example, only the GND terminal and the Vcc terminal may be provided, and the oscillation signal may be output wirelessly from the integrated circuit element. For example, six external terminals may be provided. In this case, for example, two output terminals that output the same or different oscillation signals may be provided as external terminals, or a terminal that outputs the temperature around the oscillator may be provided.
振動素子の向きは、振動素子及び集積回路素子の並び方向に直交する方向を振動素子の長手方向とする向きに限定されない。例えば、振動素子の向きは、並び方向を振動素子の長手方向とする向きであってもよい。 The direction of the vibration element is not limited to the direction in which the direction orthogonal to the arrangement direction of the vibration element and the integrated circuit element is the longitudinal direction of the vibration element. For example, the direction of the vibration element may be a direction in which the arrangement direction is the longitudinal direction of the vibration element.
なお、振動素子及び集積回路素子は、互いに形状及び大きさが異なるから、これらの並び方向は、これら素子の形状や基板の形状等も含めて総合的に特定されてよい。例えば、本実施形態では、x方向に延びる辺及びy方向に延びる辺を有する矩形の基板が用いられ、x方向に見て振動素子及び集積回路素子の一方の大部分が他方に対して重なっているので、振動素子及び集積回路素子の位置(例えば図形重心の位置)がy方向において互いにずれていても、x方向に並べられていると特定されてよい(両者の図形重心の位置がy方向において互いにずれていても、x方向に斜めな方向を並び方向と判定する必要は無い。)。なお、このように判断できない場合においては、両者の図形重心等を用いて並び方向を特定してもよい。 Note that since the vibration element and the integrated circuit element have different shapes and sizes, the arrangement direction thereof may be comprehensively specified including the shape of these elements, the shape of the substrate, and the like. For example, in this embodiment, a rectangular substrate having a side extending in the x direction and a side extending in the y direction is used, and most of one of the vibration element and the integrated circuit element overlaps the other when viewed in the x direction. Therefore, even if the position of the vibration element and the integrated circuit element (for example, the position of the center of gravity of the figure) is deviated from each other in the y direction, it may be specified that they are arranged in the x direction. Even if they are deviated from each other, it is not necessary to determine the direction oblique to the x direction as the alignment direction. In addition, when it cannot judge in this way, you may specify a row direction using both figure centroids.
複数の第1集積回路素子用パッド及び1対の第2集積回路素子用パッドは、振動素子及び集積回路素子の並び方向(x方向)に2列で配列されていなくてもよい。例えば、これらパッドは、振動素子及び集積回路素子の並び方向に直交する方向(y方向)に2列で配列されていてもよいし、2列と解釈できないような配列で配置されていてもよい。 The plurality of first integrated circuit element pads and the pair of second integrated circuit element pads may not be arranged in two rows in the arrangement direction (x direction) of the vibration elements and the integrated circuit elements. For example, these pads may be arranged in two rows in a direction (y direction) orthogonal to the arrangement direction of the vibration elements and the integrated circuit elements, or may be arranged in an arrangement that cannot be interpreted as two rows. .
また、これら第1及び第2のパッドの配置範囲における1対の第2集積回路素子用パッドの位置は適宜に設定されてよい。例えば、実施形態のように、これら第1及び第2のパッドがx方向に2列で配列され、一の第2集積回路素子用パッドが一方の列に、他の第2集積回路素子用パッドが他方の列に含まれている場合において、1対の第2集積回路素子用パッドは、x方向において互いに異なる位置にあってもよいし、また、最も振動素子に近い位置にあってもよい。 Further, the position of the pair of second integrated circuit element pads in the arrangement range of the first and second pads may be appropriately set. For example, as in the embodiment, these first and second pads are arranged in two rows in the x direction, and one second integrated circuit element pad is arranged in one column and the other second integrated circuit element pad. Are included in the other column, the pair of second integrated circuit element pads may be located at positions different from each other in the x-direction, or may be located closest to the vibration element. .
表裏接続導体は、側面の溝内面に形成された導電層に限定されない。例えば、表裏接続導体は、絶縁基板を貫通する貫通孔(スルーホール)の内面に形成された導電層又は貫通孔に充填された導電体であってもよい。 The front and back connection conductors are not limited to the conductive layer formed on the inner surface of the side groove. For example, the front and back connection conductors may be a conductive layer formed on the inner surface of a through hole (through hole) penetrating the insulating substrate or a conductor filled in the through hole.
集積回路素子は、バンプを介して集積回路素子用パッドに搭載されるものに限定されない。例えば、集積回路素子は、集積回路素子用パッドに囲まれた領域に接着剤等により固定され、ワイヤボンディングによって集積回路素子用パッドと接続されるものであってもよい。この場合、集積回路素子用パッドに囲まれた領域の外側に位置する切断用パターンは、集積回路素子用パッド同士を直線的に繋ぐ切断用パターンに比較して、ボンディングワイヤ等から離れる。その結果、切断工程が集積回路素子等に及ぼす影響が軽減される。 The integrated circuit element is not limited to that mounted on the integrated circuit element pad via the bump. For example, the integrated circuit element may be fixed to an area surrounded by the integrated circuit element pad by an adhesive or the like and connected to the integrated circuit element pad by wire bonding. In this case, the cutting pattern located outside the region surrounded by the integrated circuit element pads is farther from the bonding wire or the like than the cutting pattern that linearly connects the integrated circuit element pads. As a result, the influence of the cutting process on the integrated circuit element or the like is reduced.
実施品においては、切断される部分(完成品においては無くなる部分)のみが切断用パターンと解釈されてもよいし、その両側を含む部分(例えば実施形態において第2集積回路素子用パッド23から第1配線37に至るまでの部分)が切断用パターンと解釈されてもよい。
In the actual product, only the portion to be cut (the portion that is lost in the finished product) may be interpreted as a cutting pattern, or the portion including both sides thereof (for example, the second integrated
切断用パターンの少なくとも一部が集積回路素子用パッド(21、23)に囲まれている領域の外側に位置していると言えるためには、例えば、切断用パターンの少なくとも一部が、その幅全体に亘って、パッドの中心間を結ぶ直線に対して複数のパッドの外側に位置していればよい。 In order to say that at least a part of the cutting pattern is located outside the region surrounded by the integrated circuit element pads (21, 23), for example, at least a part of the cutting pattern has its width It suffices if it is located outside the plurality of pads with respect to a straight line connecting the centers of the pads throughout.
1…発振器、3…外部端子、5…基板、7…振動素子、9…集積回路素子、13…絶縁基板、13a…第1主面、13b…第2主面、17…表裏接続導体、19…振動素子用パッド、21…第1集積回路素子用パッド、23…第2集積回路素子用パッド、37…第1配線、39…第2配線、41…切断用パターン。
DESCRIPTION OF
Claims (6)
前記圧電発振器は、
圧電発振器用基板と、
前記圧電発振器用基板の一方の主面に搭載されている振動素子と、
前記一方の主面に前記振動素子と並んで搭載されている、発振回路を含む集積回路素子と、
前記振動素子及び前記集積回路素子のうち前記振動素子のみに被せられている、金属によって構成されているキャップと、
を有しており、
前記圧電発振器用基板は、
2以上である所定数の外部端子と、
前記一方の主面に設けられ、前記振動素子が搭載されている1対の振動素子用パッドと、
前記一方の主面に設けられ、前記所定数の外部端子と接続された、前記集積回路素子が接続されている前記所定数と同数の第1集積回路素子用パッドと、
前記一方の主面に設けられ、前記1対の振動素子用パッドと接続された、前記集積回路素子が接続されている1対の第2集積回路素子用パッドと、
前記一方の主面に設けられ、前記所定数の第1集積回路素子用パッドのうち2つと前記1対の第2集積回路素子用パッドとを接続している経路に沿って延びており、前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドに囲まれる領域の外側に位置する部分を有しているとともに当該部分内の切断位置で途切れている1対の切断用パターンと、
を有しており、
前記一方の主面の平面視において、
前記振動素子は、当該振動素子及び前記集積回路素子の並び方向に直交する方向を長手方向としており、
前記キャップは、前記直交する方向を長手方向としており、
前記集積回路素子は、前記並び方向を長手方向としており、
前記集積回路素子、並びに前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドは、前記キャップの前記直交する方向における長さの範囲よりも内側に位置しており、
前記切断位置は、前記集積回路素子、並びに前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドの、前記直交する方向の外側に位置しており、
前記1対の切断用パターンが前記経路の全長に亘って延びている状態の前記圧電発振器用基板の前記1対の振動素子用パッドに前記振動素子を搭載する振動素子搭載工程と、
前記振動素子搭載工程の後、前記1対の切断用パターンにより前記1対の振動素子用パッドに接続された2つの前記外部端子を介して前記振動素子の電気特性を測定する測定工程と、
前記測定工程の後、前記所定数の第1集積回路素子用パッド及び前記1対の第2集積回路素子用パッドに接続される前記集積回路素子を前記圧電発振器用基板に搭載する集積回路素子搭載工程と、
前記集積回路素子搭載工程の後、前記1対の切断用パターンを前記切断位置で切断する切断工程と、
を有する圧電発振器の製造方法。 A method for manufacturing a piezoelectric oscillator, comprising:
The piezoelectric oscillator is
A piezoelectric oscillator substrate;
A vibration element mounted on one main surface of the piezoelectric oscillator substrate;
An integrated circuit element including an oscillation circuit, which is mounted alongside the vibration element on the one main surface;
A cap made of metal that covers only the vibration element of the vibration element and the integrated circuit element, and
Have
The piezoelectric oscillator substrate is:
A predetermined number of external terminals equal to or greater than 2,
A pair of vibration element pads provided on the one main surface and on which the vibration element is mounted;
A predetermined number of first integrated circuit element pads provided on the one main surface and connected to the predetermined number of external terminals to which the integrated circuit elements are connected;
A pair of second integrated circuit element pads to which the integrated circuit element is connected, provided on the one main surface and connected to the pair of vibration element pads;
Provided on the one main surface and extending along a path connecting two of the predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads; A pair having a portion located outside a region surrounded by a predetermined number of pads for the first integrated circuit element and the pair of second integrated circuit element pads, and being interrupted at a cutting position in the portion. Cutting patterns for
Have
In a plan view of the one main surface,
The vibration element has a longitudinal direction in a direction perpendicular to the direction in which the vibration element and the integrated circuit element are arranged,
The cap has the longitudinal direction as the orthogonal direction,
The integrated circuit element has the arrangement direction as a longitudinal direction,
The integrated circuit element, the predetermined number of first integrated circuit element pads, and the pair of second integrated circuit element pads are located on the inner side of a range of lengths of the cap in the orthogonal direction. And
The cutting position is located outside the orthogonal direction of the integrated circuit element, and the predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads ,
A vibration element mounting step of mounting the vibration element on the pair of vibration element pads of the piezoelectric oscillator substrate in a state where the pair of cutting patterns extend over the entire length of the path;
After the vibration element mounting step, a measurement step of measuring electrical characteristics of the vibration element via the two external terminals connected to the pair of vibration element pads by the pair of cutting patterns;
After the measurement step, an integrated circuit element mounting is performed in which the integrated circuit elements connected to the predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads are mounted on the piezoelectric oscillator substrate. Process,
After the integrated circuit element mounting step, a cutting step of cutting the pair of cutting patterns at the cutting position;
A method of manufacturing a piezoelectric oscillator having
請求項1に記載の圧電発振器の製造方法。 The method for manufacturing a piezoelectric oscillator according to claim 1, wherein the cutting pattern is made of a silver-palladium alloy.
請求項1又は2に記載の圧電発振器の製造方法。 The method for manufacturing a piezoelectric oscillator according to claim 1, wherein the piezoelectric oscillator substrate is a single-layer substrate.
前記1対の第2集積回路素子用パッドの一方は前記2列の一方に含まれ、前記1対の第2集積回路素子用パッドの他方は前記2列の他方に含まれ、
前記所定数の外部端子と前記所定数の第1集積回路素子用パッドとを接続する前記所定数と同数の第1配線が、前記第1集積回路素子用パッドから前記2列の外側へ延びており、
前記1対の第2集積回路素子用パッドと前記1対の振動素子用パッドとを接続する1対の第2配線が、前記2列の内側において、前記集積回路素子側から前記振動素子側へ延びている
請求項1〜3のいずれか1項に記載の圧電発振器の製造方法。 The predetermined number of first integrated circuit element pads and the pair of second integrated circuit element pads are arranged in two rows in the arrangement direction,
One of the pair of second integrated circuit element pads is included in one of the two columns, and the other of the pair of second integrated circuit element pads is included in the other of the two columns;
The same number of first wirings that connect the predetermined number of external terminals and the predetermined number of first integrated circuit element pads extend from the first integrated circuit element pads to the outside of the two rows. And
A pair of second wirings for connecting the pair of second integrated circuit element pads and the pair of vibration element pads is provided on the inner side of the two rows from the integrated circuit element side to the vibration element side. The manufacturing method of the piezoelectric oscillator of any one of Claims 1-3.
前記1対の振動素子用パッドと前記1対の第2集積回路素子用パッドとを接続している1対の第2配線が、前記集積回路素子側から、前記キャップの前記集積回路素子側の1辺を経由して前記キャップの下へ延び、前記振動素子の外周に沿って互いに反対方向に延びて前記1対の振動素子用パッドに到達している
請求項1〜3のいずれか1項に記載の圧電発振器の製造方法。 The pair of vibration element pads are arranged in the alignment direction along one side of the cap in the orthogonal direction,
A pair of second wirings connecting the pair of vibration element pads and the pair of second integrated circuit element pads are connected from the integrated circuit element side to the integrated circuit element side of the cap. 4. It extends under the cap via one side, extends in opposite directions along the outer periphery of the vibration element, and reaches the pair of vibration element pads. A method for producing a piezoelectric oscillator according to claim 1 .
前記切断工程では、グリーンレーザ光を前記切断パターンに照射する
請求項1に記載の圧電発振器の製造方法。 The cutting pattern is made of a silver palladium alloy,
The method for manufacturing a piezoelectric oscillator according to claim 1 , wherein in the cutting step, the cutting pattern is irradiated with green laser light.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272444A JP6396019B2 (en) | 2013-12-27 | 2013-12-27 | Method for manufacturing piezoelectric oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272444A JP6396019B2 (en) | 2013-12-27 | 2013-12-27 | Method for manufacturing piezoelectric oscillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015126532A JP2015126532A (en) | 2015-07-06 |
JP6396019B2 true JP6396019B2 (en) | 2018-09-26 |
Family
ID=53536899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272444A Active JP6396019B2 (en) | 2013-12-27 | 2013-12-27 | Method for manufacturing piezoelectric oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6396019B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61119096A (en) * | 1984-11-15 | 1986-06-06 | シャープ株式会社 | Manufacture of multilayer wiring substrate |
JP2005223640A (en) * | 2004-02-05 | 2005-08-18 | Toyo Commun Equip Co Ltd | Package, surface mounted piezoelectric oscillator using the same, and frequency adjusting method therefor |
JP2005244639A (en) * | 2004-02-26 | 2005-09-08 | Kyocera Corp | Temperature compensated crystal oscillator |
JP5052966B2 (en) * | 2007-05-31 | 2012-10-17 | 京セラクリスタルデバイス株式会社 | Piezoelectric oscillator |
JP2011234203A (en) * | 2010-04-28 | 2011-11-17 | Kyocera Kinseki Corp | Method of manufacturing piezoelectric oscillator |
US8884712B2 (en) * | 2010-06-11 | 2014-11-11 | Daishinku Corporation | Oscillator |
JP2012120081A (en) * | 2010-12-03 | 2012-06-21 | Nippon Dempa Kogyo Co Ltd | Method of manufacturing piezoelectric oscillator, and piezoelectric oscillator |
JP2013038672A (en) * | 2011-08-10 | 2013-02-21 | Nippon Dempa Kogyo Co Ltd | Piezoelectric oscillator |
-
2013
- 2013-12-27 JP JP2013272444A patent/JP6396019B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015126532A (en) | 2015-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430438B (en) | Multilayer wiring substrate, stack structure sensor package, and method of manufacturing stack structure sensor package | |
JP4675973B2 (en) | Microelectromechanical device, method for manufacturing the same, and wiring board | |
JP5360425B2 (en) | Circuit module and method of manufacturing circuit module | |
US8836441B2 (en) | Surface mount piezoelectric oscillator | |
JP5052966B2 (en) | Piezoelectric oscillator | |
JP5188752B2 (en) | Piezoelectric oscillator | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
JP6396019B2 (en) | Method for manufacturing piezoelectric oscillator | |
TWI552238B (en) | Assembly of multiple-shot wiring board and method for assembling a multiple shot wiring board | |
JP6341662B2 (en) | Piezoelectric oscillator and method for manufacturing the same | |
JP2010178170A (en) | Piezoelectric oscillator | |
JP2009188392A (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2020218335A1 (en) | Electronic component accommodating package, electronic device, and electronic module | |
JP6347605B2 (en) | Piezoelectric oscillator | |
JP7171894B2 (en) | Wiring substrates, electronic devices and electronic modules | |
JP4889401B2 (en) | Electronic component storage package, multi-component electronic component storage package, and electronic device | |
JP2014086963A (en) | Package and method of manufacturing package | |
JP4962388B2 (en) | Wiring board | |
JP2010056506A (en) | Mounting structure of electronic apparatus | |
JP5075448B2 (en) | Method for manufacturing piezoelectric oscillator | |
JP4594139B2 (en) | Manufacturing method of temperature compensated crystal oscillator | |
JP2004047897A (en) | Electronic part and manufacture thereof | |
JP6050153B2 (en) | Surface mount type low profile crystal oscillator | |
JP6314704B2 (en) | Lead-type electronic components | |
JP2010010361A (en) | Electronic component module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6396019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |