JP6331632B2 - 電気光学装置，電子機器及び電気光学装置の駆動方法 - Google Patents

Description

本発明は、電気光学装置，電子機器及び電気光学装置の駆動方法に関する。

画素を構成する液晶素子等の電気光学素子をマトリックス状に配置した電気光学パネルを備える電気光学装置では、複数のデータ線をまとめたブロック単位で順次駆動するブロック順次駆動方式により、画素に対するデータ信号の書き込みを行うことがある。このようなブロック順次駆動方式では点順次に画素に対するデータ信号の書き込みを行う場合と比較して書込期間を長くできるといった利点がある。

データ信号は列方向に延在するデータ線を介して画素に書き込まれるところ、ある画素の画素電極は、隣接する画素のデータ線と容量結合している。このため、上述のようなブロック順次駆動方式により、画素に対する書き込みをブロック単位で行うと、先に画素に対する書き込みを行ったブロックに隣接するブロックの画素にデータ信号を書き込む際に、先に書き込みを行ったブロックの境界に位置する画素に保持されているデータ信号の電圧が、隣接するブロックのデータ線の電位が変動することによって、影響を受けてしまう。これにより、ブロックの境界の画素において、輝度の変化が生じ、表示ムラ（いわゆる縦スジ）が発生する問題があった。

そこで、隣接ブロック間の画素に書き込む電圧を補正する電気光学装置が知られている（例えば特許文献１）。

特開２００９−２２２８３１号公報

しかしながら、書き込み電圧の補正を行うためには、駆動回路等の構成が複雑化するといった問題があった。

本発明は、上述した事情に鑑みてなされたものであり、簡易な構成で、電気光学装置における表示ムラを低減することを解決課題の一つとする。

本発明に係る電気光学装置の一態様は、複数のデータ線と、複数の走査線と、前記走査線と前記データ線の交差に対応して設けられ電気光学素子を含む画素とを備え、前記複数のデータ線をＪ（Ｊは２以上の自然数）本ごとに分割して形成されたＫ（Ｋは２以上の自然数）個のブロックの各々に対して、ブロックに属するＪ本のデータ線を介して、前記画素が表示すべき階調に応じた大きさのデータ信号を前記画素に供給する電気光学装置であって、単位期間ごとに並列化されたＪ個のデータ信号を出力するデータ信号生成部と、ｍをＫ以下の自然数とし、ｎをＫ−ｍ以下の自然数としたとき、ｎ番目の単位期間において、ｎ番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給すると共に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給するデータ線駆動回路と、を備えることを特徴とする。

この態様によれば、ｎ番目のブロックに属するＪ本のデータ線にＪ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給する際に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線にも当該Ｊ個のデータ信号ＤＳｎ（１）乃至ＤＳｎ（Ｊ）を供給することにより、同一のブロックに属するデータ線に２回書き込み電圧が供給され、対応する画素に対して２回の書き込みを行う。これにより、２回目の書き込み時の画素の電圧とデータ信号の電圧の差を低減させることができ、隣接するブロックの境界の画素の電位に与える影響を低減させることができる。これにより、ブロック境界の表示ムラを低減させることができる。

なお、上述した発明において、データ線駆動回路は、ｎ番目の次の単位期間であるｎ+１番目の単位期間では、ｎ+１番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ+１（１）乃至データ信号ＤＳｎ+１（Ｊ）を供給すると共に、ｎ＋１＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ+１（１）乃至データ信号ＤＳｎ+１（Ｊ）を供給する。

上述した電気光学装置の一態様において、前記データ信号生成部は、シリアル信号として供給される前記画像信号中のＪ個の画素に対応する画像信号に応じて前記並列化されたＪ個のデータ信号を生成してして出力するシリアル−パラレル変換部を備えてもよい。

この態様によれば、シリアル信号として供給される画像信号中のＪ個の画素に対応する画像信号から並列化されたＪ個のデータ信号を生成し、パラレル信号として出力することができる。

上述した電気光学装置の一態様において、前記ｍは１であり、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋１番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋１（１）との差分に基づいて、ｎ番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ（Ｊ）を補正する信号補正部を備えることが好ましい。

この態様によれば、信号補正部が、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋１番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋１（１）との差分に基づいて、ｎ番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ（Ｊ）を補正することより、ｎ＋１番目のブロックに属する１本目のデータ線にデータ信号を供給する際にｎ番目のブロックに属するＪ本目のデータ線に接続された画素の電圧に与える影響を考慮して当該画素に書き込む電圧を補正することができる。

上述した電気光学装置の一態様において、前記信号補正部は、前記データ信号生成部よりも前段に設けられており、あるラインにおいて、ｎ番目のブロックの第１番目の画素の階調を示す画像信号をＪ個の画素分だけ遅延させて遅延画像信号を出力する遅延部と、前記画像信号と前記遅延画像信号との差分に基づいて補正信号を生成する補正信号生成部と、前記補正信号とｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号とを合成して補正済みの画像信号を出力する合成部とを備えることが好ましい

この態様によれば、遅延部が、あるラインにおいて、ｎ番目のブロックの第１番目の画素の階調を示す画像信号をＪ個の画素分だけ遅延させて遅延画像信号を出力し、補正信号生成部が、画像信号と遅延画像信号との差分に基づいて補正信号を生成し、合成部が、前記補正信号とｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号とを合成して補正済みの画像信号を出力する。この後、データ信号生成部が、並列化されたＪ個のデータ信号を生成する。これにより、データ信号生成部がデータ信号を生成する前の段階の情報処理によってデータ信号の補正を行うことができ、データ信号生成後の電圧の補正を行う場合に比較して、簡易な構成で補正を行うことができる。

ここで、ｎ番目のブロックの第１番目の画素の階調を示す画像信号はデータ信号ＤＳｎ（１）に対応している。また、遅延画像信号はデータ信号ＤＳｎ−１（１）に対応している。さらに、ｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号はデータ信号ＤＳｎ−１（Ｊ）に対応している。

上述した電気光学装置の一態様において、前記ｍは２であり、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋２番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋２（１）との差分に基づいて、ｎ−１番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ−１（Ｊ）を補正する信号補正部を備えることが好ましい

この態様によれば、信号補正部が、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋２番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋２（１）との差分に基づいて、ｎ−１番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ−１（Ｊ）を補正することより、ｎ番目のブロックに属する１本目のデータ線にデータ信号を供給する際にｎ−１番目のブロックに属するＪ本目のデータ線に接続された画素の電圧に与える影響を考慮して当該画素に書き込む電圧を補正することができる。

上述した電気光学装置の一態様において、前記信号補正部は、前記データ信号生成部よりも前段に設けられており、あるラインにおいて、ｎ番目のブロックの第１番目の画素の階調を示す画像信号を２Ｊ個の画素分だけ遅延させて遅延画像信号を出力する遅延部と、前記画像信号と前記遅延画像信号との差分に基づいて補正信号を生成する補正信号生成部と、前記補正信号とｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号とを合成して補正済みの画像信号を出力する合成部とを備えることが好ましい

この態様によれば、遅延部が、あるラインにおいて、ｎ番目のブロックの第１番目の画素の階調を示す画像信号を２Ｊ個の画素分だけ遅延させて遅延画像信号を出力し、補正信号生成部が、前記画像信号と前記遅延画像信号との差分に基づいて補正信号を生成し、合成部が、前記補正信号とｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号とを合成して補正済みの画像信号を出力する。この後、データ信号生成部が、並列化されたＪ個のデータ信号を生成する。これにより、データ信号を生成する前の段階の情報処理によってデータ信号の補正を行うことができ、データ信号生成後の電圧の補正を行う場合に比較して、簡易な構成で補正を行うことができる。

ここで、ｎ番目のブロックの第１番目の画素の階調を示す画像信号はデータ信号ＤＳｎ（１）に対応する。また、遅延画像信号はデータ信号ＤＳｎ−２（１）に対応する。さらに、ｎ−１番目のブロックの第Ｊ番目の階調を示す画像信号はデータ信号ＤＳｎ−１（Ｊ）に対応する。

上述した電気光学装置の一態様において、１水平走査期間において、前記データ線駆動回路が、Ｋ個のブロックに属するデータ線にデータ信号を供給する前に、プリチャージ電圧を前記複数のデータ線に供給するプリチャージ部を備えることが好ましい。

この態様によれば、プリチャージ部が、１水平走査期間において、データ線駆動回路が、Ｋ個のブロックに属するデータ線にデータ信号を供給する前に、プリチャージ電圧を複数のデータ線に供給する。この後、データ線駆動回路が、Ｋ個のブロックに属するデータ線にデータ信号を供給するが、同一のブロックに属するデータ線には、２回書き込み電圧が供給されるため、プリチャージ電圧を従来より低くしておいても、データ線に接続された画素に正常な電圧を書き込むことができる。

本発明に係る電子機器の一態様は、本発明び電気光学装置を備えることを特徴とする。このような電子機器としては、パーソナルコンピュータ、携帯電話機、プロジェクターなどが該当する。

また、上述した本発明に係る電気光学装置は、電気光学装置の駆動方法として把握することができる。

即ち、複数のデータ線と、複数の走査線と、前記走査線と前記データ線の交差に対応して設けられ電気光学素子を含む画素とを備えた電気光学装置において、前記複数のデータ線をＪ（Ｊは２以上の自然数）本ごとに分割して形成されたＫ（Ｋは２以上の自然数）個のブロックの各々に対して、ブロックに属するＪ本のデータ線を介して、前記画素が表示すべき階調に応じた大きさのデータ信号を前記画素に供給する電気光学装置の駆動方法であって、単位期間ごとに並列化されたＪ個のデータ信号を出力し、ｍをＫ以下の自然数とし、ｎをＫ−ｍ以下の自然数としたとき、ｎ番目の単位期間において、ｎ番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給すると共に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給することを特徴とする。

また、上述した電気光学装置の駆動方法の一態様において、前記ｍは１であり、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋１番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋１（１）との差分に基づいて、ｎ番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ（Ｊ）を補正してもよい。

また、上述した電気光学装置の駆動方法の一態様において、前記ｍは２であり、ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋２番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋２（１）との差分に基づいて、ｎ−１番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ−１（Ｊ）を補正してもよい。

第１の実施形態の電気光学装置１の構成例を示すブロック図 同実施形態に用いるデータ線駆動回路４０の構成例を示すブロック図 同実施形態における電気光学パネル１０の画素に対する書き込み動作時に生成する信号の例を示すタイミングチャート 同実施形態におけるデータ信号とサンプリング信号との関係を示すタイミングチャート 同実施形態における画素Ｐに対する書き込み時の波形の例を示す図 比較例の電気光学装置１における書き込み動作時に生成する信号の例を示すタイミングチャート 比較例におけるデータ信号とサンプリング信号との関係を示すタイミングチャート 第２の実施形態の電気光学装置１における書き込み動作時に生成する信号の例を示すタイミングチャート 同実施形態におけるデータ信号とサンプリング信号との関係を示すタイミングチャート 同実施形態における画素Ｐに対する書き込み時の波形の例を示す図 第３の実施形態の電気光学装置１を構成する表示データ処理部５２の構成例を示すブロック図 同実施形態における画素Ｐに対する書き込み時の波形の例を示す図 第４の実施形態の電気光学装置１を構成する表示データ処理部５２の構成例を示すブロック図 同実施形態における画素Ｐに対する書き込み時の波形の例を示す図 電子機器の構成例を示す斜視図 電子機器の構成例を示す斜視図 電子機器の構成例を示すブロック図

以下、本発明の電気光学装置の好適な実施形態を詳細に説明する。なお、この実施形態は例示として挙げるものであり、これにより本発明の内容を限定的に解釈すべきではない。なお、以下、各実施形態では、電気エネルギーによって光学特性が変化する電気光学素子の一例として液晶素子を用いた画素について説明する。

＜１．第１の実施形態＞
［Ａ．電気光学装置の構成］
図１は、本実施形態の電気光学装置の構成例を示すブロック図である。この電気光学装置１には、図示せぬコンピュータ，映像再生機器等から映像信号が供給される。電気光学装置１は、供給された映像信号に応じて、電気光学パネル（表示部）１０を駆動して映像を表示させる。

この電気光学装置１は、電気光学パネル１０と、上述のコンピュータ，映像再生機器等から供給された映像信号に対してガンマ補正等の画像処理を施して表示データ（画像信号）を出力する画像処理部２０と、書き込みを行う画素Ｐに対応する走査線１２を選択する走査線駆動回路２０と、装置全体を制御する制御部５０と、を備えている。

電気光学パネル１０は、表示領域ＡＡを備え、表示領域ＡＡには、ｘ方向（水平走査方向）に延在するＱ（Ｑは２以上の自然数）本の走査線１２と、ｙ方向（垂直走査方向）に延在するＲ（Ｒは２以上の自然数）本のデータ線１４と、走査線１２とデータ線１４との各交差に対応して縦Ｑ行×横Ｒ列の行列状に配列された画素Ｐとが形成される。この画素Ｐには、例えば液晶素子が用いられている。さらに、電気光学パネル１０は、走査線１２を選択する走査線駆動回路３０及びデータ線１４を駆動するデータ線駆動回路４０を備える。

この電気光学パネル１０では、画素Ｐに対する書き込みは、ブロック順次駆動によって行うようになっており、Ｊ本（例えば６本）のデータ線１４を１ブロックとし、ブロック単位で画素Ｐに対する書き込みを同時に行うようになっている。具体的には、走査線駆動回路３０は、Ｑ本の走査線１２を順次選択して、走査信号Ｇ［１］，Ｇ［２］，…，Ｇ［Ｑ］を各走査線１２に出力する。ｑ（ｑ＝１，２，…，Ｑ）番目の走査線１２が選択され、走査信号Ｇ［ｑ］がアクティブとなる期間（水平走査期間：１Ｈ）内に、Ｊ本のデータ線１４で構成されるブロックＢ［１］，Ｂ［２］，…，Ｂ［Ｋ（Ｋ＝Ｒ／Ｊ）］ごとに、ｑ番目の走査線１２に対応する画素Ｐに対して書き込みを行う。以下、ｘ方向（水平走査方向）の６つの画素に対応するデータ線１４を１ブロックとする場合（J＝６）を例に説明するが、１ブロック内のデータ線１４の数は、この例に限られず、２４等、適宜設定することができる。

制御部５０は、走査線駆動回路３０及びデータ線駆動回路４０の動作を制御するタイミング信号を発生するタイミング信号発生部５１、表示データ処理部５２を備えている。

表示データ処理部５２は、タイミング信号を用いて、画像処理部２０から出力される表示データ（画像信号）をシリアル−パラレル変換して得たデータ信号Ｖ（１）〜Ｖ（６）をデータ線駆動回路４０に供給する。ここで、シリアル−パラレル変換とは、一系統の画像信号を、並列化した複数系統のデータ信号に変換することを意味する。表示データ処理部５２は、単位期間ごとに並列化されたＪ個のデータ信号を出力するデータ信号生成部として機能する。

タイミング信号発生部５１は、表示データに同期したドットクロック信号ＤCLK等の表示データ処理部５２の処理のタイミング信号、走査線駆動回路３０の制御に用いるＹクロック信号ＹCLK及びＹ転送開始パルスＤＹ、データ線駆動回路４０の制御に用いるＸクロック信号ＸCLK、Ｘ転送開始パルスＤＸ、制御信号ＣＴＬ及びイネーブル信号ＥＮ１〜ＥＮ４を生成する。

図２は、データ線駆動回路４０の詳細な構成例を示すブロック図である。データ線駆動回路４０は、プリチャージ部４１、Ｋ個のサンプリング部４２、サンプリング信号Ｃ（１）〜Ｃ（Ｑ）を出力するサンプリング信号生成部４３、及び６本の信号供給線４４を備える。

プリチャージ部４１には、データ信号Ｖ（１）〜Ｖ（６）、プリチャージ電圧Ｖpre、及びプリチャージ期間Ｔpreにアクティブとなる制御信号ＣＴＬが供給される。プリチャージ部４１は、制御信号ＣＴＬがアクティブとなるプリチャージ期間Ｔpreにおいて、プリチャージ電圧Ｖpreを６本の信号供給線４４に出力する。また、プリチャージ部４１は制御信号ＣＴＬが非アクティブとなる期間において、データ信号Ｖ（１）〜Ｖ（６）を６本の信号供給線４４に各々出力する。

また、サンプリング信号生成部４３は、シフトレジスタ４３１と、イネーブル信号ＥＮ１〜ＥＮ４が供給される４本の信号供給線４３２と、各ブロックＢごとに設けられたアンド回路４３３及びオア回路４３４とを備える。

シフトレジスタ４３１は、Ｘ転送開始パルスＤＸをＸクロック信号ＸCLKに同期して順次シフトしてシフト信号Ｓ（１）〜Ｓ（Ｋ）を生成する（図４参照）。ｆを１からＫ-１までの自然数としたとき、ｆ番目のシフト信号Ｓ（ｆ）のアクティブ期間とｆ+１番目のシフト信号Ｓ（ｆ+１）のアクティブ期間は、Ｘクロック信号ＸCLKの１／２周期だけ重なる。

制御信号ＣＴＬは、各ブロックＢごとに設けられたオア回路４３４の一方の入力端子に供給されるので、プリチャージ期間Ｔpreにおいて、サンプリング信号Ｃ（１）〜Ｃ（Ｋ）はアクティブになる。また、サンプリング信号Ｃ（１）〜Ｃ（Ｋ）は、シフト信号Ｓ（１）〜Ｓ（Ｋ）とイネーブル信号ＥＮ１〜ＥＮ４との論理積で与えられる期間にアクティブとなる（図４参照）。

サンプリング信号Ｃ（１）〜Ｃ（Ｋ）はＫ個のサンプリング部４２の各々に供給される。各サンプリング部４２は６個のサンプリングトランジスタを備えており、これらのサンプリングトランジスタのゲートには、サンプリング信号が共通に供給される。したがって、各ブロックＢごとに当該ブロックＢに属する６本のデータ線１４にサンプリングされたデータ信号が同時に供給される。

［Ｂ．電気光学装置の動作］
水平走査期間（１Ｈ）において、まず、タイミング信号発生部５１は、プリチャージ期間Ｔpreの間、制御信号ＣＴＬをアクティブにする。これに応じて、プリチャージ部４１は、プリチャージ電圧Ｖpreを全ての信号供給線４４に供給する。プリチャージ期間Ｔpreにおいて、サンプリング信号Ｃ（１）〜Ｃ（Ｋ）はアクティブとなるので、全てのデータ線１４がプリチャージ電圧Ｖpreに充電される。

この後、タイミング信号発生部５１は、イネーブル信号ＥＮ１〜ＥＮ４を生成する。なお、この電気光学装置１では、隣接するブロックＢ［ｎ］，Ｂ［ｎ＋１］（ｎ＝１，２，…，Ｑ）に同時に書き込みを行うようになっており、イネーブル信号ＥＮ１〜ＥＮ４はサンプリング信号Ｓ（１）〜Ｓ（Ｋ）がアクティブとなる各期間において、２回アクティブになるようになっている。具体的には、タイミング信号発生部５１は、まず、イネーブル信号ＥＮ１とイネーブル信号ＥＮ２をアクティブとし、次に、イネーブル信号ＥＮ２とイネーブル信号ＥＮ３をアクティブとし、さらに、イネーブル信号ＥＮ３とイネーブル信号ＥＮ４をアクティブとした後、イネーブル信号ＥＮ４とイネーブル信号ＥＮ１をアクティブとする。

サンプリング信号生成部４３は、Ｘ転送パルスＤＸがアクティブになると、イネーブル信号ＥＮ１〜ＥＮ４に応じて隣接するサンプリング部４２を順次選択するサンプリング信号Ｃ（１），Ｃ（２），…，Ｃ（Ｋ）を生成し、対応するサンプリング部４２に供給する。これにより、書込期間Ｔｗにおいて、順次、ブロックＢ［１］及びＢ［２］→Ｂ［２］及びＢ［３］→…Ｂ［Ｋ−１］及びＢ［Ｋ］→Ｂ［Ｋ］に対応するサンプリング部４２内のサンプリングトランジスタ（スイッチング素子）が所定時間導通状態となる。

この結果、データ信号Ｖ（１）’〜Ｖ（６）’が選択されているブロックＢ内のデータ線１４に供給されて、当該ブロックＢに対応する画素Ｐに対する書き込みが行われる。なお、サンプリング信号Ｃ（１）〜Ｃ（Ｋ）は、Ｃ（１）以外は、書込期間Ｔｗ内で、２回アクティブになるようになっている。すなわち、最初のブロックＢ［１］以外に対応する画素Ｐには、各々２回書き込みが行われるようになっている。

図４は、ブロックＢ［１］〜Ｂ［５］の画素Ｐの配列、サンプリング部４２に供給されるサンプリング信号Ｃ（１）〜Ｃ（５）及びプリチャージ部４１からのデータ信号Ｖ（１）’〜Ｖ（６）’の波形を示している。なお、書き込みを行う際には、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）が、プリチャージ部４１を介して対応するデータ線１４にデータ信号Ｖ（１）’〜Ｖ（６）’として供給される。同図中の各電圧Ｖ（１）’〜Ｖ（６）’の波形中の数字は、上述の図２中の第ｎ番目の画素Ｐに対応する第ｎ番目の電圧を示している。また、各電圧Ｖ（１）’〜Ｖ（６）’の波形中の括弧内の文字列［ＤＳｉ（ｊ）］は、１ライン内のｉ番目（ｉ＝１，２，…，Ｋ−１，Ｋ）のブロックに属するｊ番目（ｊ＝１，２，…，Ｊ−１，Ｊ）のデータ線に供給すべきデータ信号であることを示している。

書込期間Ｔｗが始まると、まず、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）が、プリチャージ部４１を介してデータ信号Ｖ（１）’〜Ｖ（６）’として信号供給線４４に供給される。この後、サンプリング信号Ｃ（１），Ｃ（２）がアクティブになると、ブロックＢ［１］，Ｂ［２］を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［１］内の第１番目の画素Ｐ〜第６番目の画素Ｐ及びブロックＢ［２］内の第７番目の画素Ｐ〜第１２番目の画素Ｐに書き込まれる。

サンプリング信号Ｃ（１），Ｃ（２）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第７番目の電圧〜第１２番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（２），Ｃ（３）がアクティブになると、ブロックＢ［２］，Ｂ［３］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［２］内の第７番目の画素Ｐ〜第１２番目の画素Ｐ及びブロックＢ［３］内の第１３番目の画素Ｐ〜第１８番目の画素Ｐに書き込まれる。このときに、ブロックＢ［３］内の第１８番目の画素Ｐに書き込まれる電圧は、例えば図５及び上述の図４に示すように、ブロックＢ［２］内の第１２番目の画素Ｐと同じ「第１２番目の電圧」（［ＤＳ２（６）］）である。

サンプリング信号Ｃ（２），Ｃ（３）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第１３番目の電圧〜第１８番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（３），Ｃ（４）がアクティブになると、ブロックＢ［３］，Ｂ［４］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［３］内の第１３番目の画素Ｐ〜第１８番目の画素Ｐ及びブロックＢ［４］内の第１９番目の画素Ｐ〜第２４番目の画素Ｐに書き込まれる。このときに、ブロックＢ［３］内の第１８番目の画素Ｐに書き込まれる電圧とブロックＢ［４］内の第１９番目の画素Ｐに書き込まれる電圧は、上述の図４及び図５に示すように、各々「第１８番目の電圧」（［ＤＳ３（６）］）と「第１３番目の電圧」（［ＤＳ３（１）］）である。

さらに、サンプリング信号Ｃ（３），Ｃ（４）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第１９番目の電圧〜第２４番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（４），Ｃ（５）がアクティブになると、ブロックＢ［４］，Ｂ［５］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［４］内の第１９番目の画素Ｐ〜第２４番目の画素Ｐ及びブロックＢ［５］内の第２５番目の画素Ｐ〜第３０番目の画素Ｐに書き込まれる。このときに、ブロックＢ［４］内の第１９番目の画素Ｐに書き込まれる電圧は、上述の図４及び図５に示すように、「第１９番目の電圧」（［ＤＳ４（１）］）である。

ブロックＢ［３］内の第１８番目の画素Ｐの電圧と、ブロックＢ［４］内の第１９番目の画素Ｐの電圧に着目すると、上述の図５に示すように、まず、サンプリング信号Ｃ（２），Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「第１２番目の電圧」（［ＤＳ２（６）］）が書き込まれる。次に、サンプリング信号Ｃ（２），Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「第１８番目の電圧（［ＤＳ３（６）］）」が書き込まれ、同時に第１９番目の画素Ｐに「第１３番目の電圧」（［ＤＳ３（１）］）が書き込まれる。このとき、第１８番目の画素Ｐと第１９番目の画素Ｐには、いずれも書き込み電圧が供給されているため、データ線１４間の電圧変動の影響は少なく、第１８番目の画素Ｐと第１９番目の画素Ｐ間の電圧は相互に影響を与えない。

さらに、サンプリング信号Ｃ（３），Ｃ（４）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第１９番目の電圧」（［ＤＳ４（１）］）が書き込まれる。このとき、第１８番目の画素Ｐには、書き込み電圧は供給されていないが、第１９番目の画素Ｐには、先に、サンプリング信号Ｃ（２），Ｃ（３）がアクティブとなるタイミングで、「第１３番目の電圧」（［ＤＳ３（１）］）が書き込まれている。ここで、「第１３番目の電圧」とは、表示画素（ピクセル）で考えると、第１９番目の画素が属するピクセルの２つ隣のピクセルの同じ色（例えばＲ［赤］）である。このため、比較的平坦な画像（隣接する表示画像間の輝度の変化が小さい画像）であれば、「第１９番目の電圧」（［ＤＳ４（１）］）との差が小さい若しくは書き込みによる隣の第１８番目の画素に与える影響が無視できる程度と考えられる。従って、この実施形態では、「第１９番目の電圧」を第１９番目の画素Ｐに書き込む際に第１８番目の画素Ｐの電圧に与える影響は、無視できるか極めて小さいものと考えられる。

ところで、各ブロックＢ［ｎ］（ｎ＝１，２，…，Ｋ）に対する書き込みを書込期間Ｔｗに１回で行う場合は、例えば図６に示すように、ブロックＢ［１］内の第１番目の画素Ｐ〜第６番目の画素Ｐには、サンプリング信号Ｃ（１）がアクティブとなるタイミングで「第１番目の電圧〜第６番目の電圧」が書き込まれる。残りのブロックＢ［２］〜Ｂ［Ｋ］内の画素Ｐに対しても同様に、水平書込期間Ｔｗ内に各々１回のみ書き込みが行われる。

ブロックＢ［３］内の第１８番目の画素Ｐの電圧と、ブロックＢ［４］内の第１９番目の画素Ｐの電圧に着目すると、例えば図７に示すように、まず、サンプリング信号Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「第１８番目の電圧」が書き込まれる。次に、サンプリング信号Ｃ（４）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第１９番目の電圧」が書き込まれる。このとき、第１８番目の画素Ｐには書き込み電圧が供給されておらず、第１９番目の画素Ｐに対する書き込み電圧の差（プリチャージ電圧と第１９番目の電圧の差）の影響により、第１８番目の画素Ｐの電圧が変動してしまう。

これに対し、本実施形態では、上述のように、前のブロックＢの書き込み時に次のブロックＢのデータ線１４にも同じ書き込み電圧を供給することにより、書き込み電圧の差を小さくして、隣接するブロックＢの端の画素Ｐの電圧に与える影響を低減させることができる。これにより、ブロック境界の表示ムラを低減させることができる。

また、この実施形態では、同じブロック内の画素Ｐに対して２回の書き込みを行っているため、１回当たりの書き込み電圧の差を小さくすることができる。このため、プリチャージを行わなくても正常な電圧の書き込みを行うことができる。また、１回辺りの書き込み電圧の差が小さくなるので、プリチャージ電圧Ｖpreを従来より低くしても正常な電圧の書き込みを行うことができる。このため、プリチャージ期間を従来より短くすることができる。プリチャージは過渡現象（充電）なので、プリチャージ期間を従来より短くすることにより、プリチャージ電圧は、従来より低くなるが、同じブロック内の画素Ｐに対して２回の書き込みを行っているため、正常な電圧の書き込みを行うことができる。これにより、プリチャージ期間を短縮することができると共に、プリチャージ電圧Ｖpreを低くして消費電力を低減させることができる。

＜２．第２の実施形態＞
第２の実施形態の電気光学装置１は、上述の図１及び図２に示す第１の実施形態の電気光学装置１と同様に構成されている。

上述の第１の実施形態では、順次、隣接するブロックＢ［ｎ］，Ｂ［ｎ＋１］を選択し、選択している２つのブロックに対応する画素Ｐに対して同じ電圧を書き込むようにしていたが、第２の実施形態では、順次、１つおきのブロックＢ［ｎ］，Ｂ［ｎ＋２］（ｎ＝１，２，…，Ｋ）を選択し、選択している２つのブロックに対応する画素Ｐに対して同じ電圧を書き込むようにしている。このため、第１の実施形態の電気光学装置１とは、例えば図８に示すように、タイミング信号発生部５１が生成するイネーブル信号ＥＮ１〜ＥＮ４と、サンプリング信号生成部４３が生成するサンプリング信号Ｃ（１）〜Ｃ（Ｋ）とが異なっている。

タイミング信号発生部５１は、書込期間Ｔｗの間に、まず、イネーブル信号ＥＮ１とイネーブル信号ＥＮ３をアクティブとし、次に、イネーブル信号ＥＮ２とイネーブル信号ＥＮ４をアクティブとし、さらに、イネーブル信号ＥＮ１とイネーブル信号ＥＮ３をアクティブとした後、イネーブル信号ＥＮ２とイネーブル信号ＥＮ４をアクティブとする。

サンプリング信号生成部４３は、イネーブル信号ＥＮ１〜ＥＮ４に応じて１つおきのサンプリング部４２を順次選択するサンプリング信号Ｃ（１），Ｃ（２），…，Ｃ（Ｋ）を生成し、対応するサンプリング部４２に供給する。これにより、書込期間Ｔｗにおいて、順次、ブロックＢ［１］及びＢ［３］，Ｂ［２］及びＢ［４］，…，Ｂ［Ｋ−２］及びＢ［Ｋ］，Ｂ［Ｋ−１］，Ｂ［Ｋ］が選択され、そのときのプリチャージ部４１から供給されるデータ信号Ｖ（１）’〜Ｖ（６）’が選択されているブロックＢ内のデータ線１４に供給されて、当該ブロックＢに対応する画素Ｐに対する書き込みが行われる。なお、サンプリング信号Ｃ（１）〜Ｃ（Ｋ）は、Ｃ（１）とＣ（２）以外は、書込期間Ｔｗ内で、２回アクティブになるようになっている。すなわち、１ラインの最初の２つのブロックＢ［１］，Ｂ［３］以外に対応する画素Ｐには、各々２回書き込みが行われるようになっている。

図９は、隣接するブロックＢ［１］〜Ｂ［５］内に対応する画素Ｐに対する書き込みを行う際に、各ブロックＢ［１］〜Ｂ［５］のサンプリング部４２に供給されるサンプリング信号Ｃ（１）〜Ｃ（５）及びプリチャージ部４１からのデータ信号Ｖ（１）’〜Ｖ（６）［表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）］の波形を示している。

書込期間Ｔｗが始まると、まず、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第１番目の電圧〜第６番目の電圧］が、プリチャージ部４１を介してデータ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（１），Ｃ（３）がアクティブになると、ブロックＢ［１］，Ｂ［３］を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［１］内の第１番目の画素Ｐ〜第６番目の画素Ｐ及びブロックＢ［３］内の第１３番目の画素Ｐ〜第１８番目の画素Ｐに書き込まれる。このときに、ブロックＢ［３］内の第１８番目の画素Ｐに書き込まれる電圧は、例えば図１０及び上述の図９に示すように、ブロックＢ［１］内の第６番目の画素Ｐと同じ「第６番目の電圧」（［ＤＳ１（６）］）である。

サンプリング信号Ｃ（１），Ｃ（３）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第７番目の電圧〜第１２番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（２），Ｃ（４）がアクティブになると、ブロックＢ［２］，Ｂ［４］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［２］内の第７番目の画素Ｐ〜第１２番目の画素Ｐ及びブロックＢ［４］内の第１９番目の画素Ｐ〜第２４番目の画素Ｐに書き込まれる。このときに、ブロックＢ［４］内の第１９番目の画素Ｐに書き込まれる電圧は、例えば図１０及び上述の図９に示すように、ブロックＢ［２］内の第７番目の画素Ｐと同じ「第７番目の電圧」（［ＤＳ２（１）］）である。

サンプリング信号Ｃ（２），Ｃ（４）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第１３番目の電圧〜第１８番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（３），Ｃ（５）がアクティブになると、ブロックＢ［３］，Ｂ［５］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［３］内の第１３番目の画素Ｐ〜第１８番目の画素Ｐ及びブロックＢ［５］内の第２５番目の画素Ｐ〜第３０番目の画素Ｐに書き込まれる。このときに、ブロックＢ［３］内の第１８番目の画素Ｐに書き込まれる電圧は、図１０及び上述の図９に示すように、「第１８番目の電圧」（［ＤＳ３（６）］）と「第１３番目の電圧」（［ＤＳ３（１）］）である。

さらに、サンプリング信号Ｃ（３），Ｃ（５）がアクティブでなくなると、次に、表示データ処理部５２からのデータ信号Ｖ（１）〜Ｖ（６）［第１９番目の電圧〜第２４番目の電圧］が、データ信号Ｖ（１）’〜Ｖ（６）’として各ブロックＢ［１］〜Ｂ［Ｋ］内の対応するデータ線１４に供給される。この後、サンプリング信号Ｃ（４），Ｃ（６）がアクティブになると、ブロックＢ［４］，Ｂ［６］のサンプリング部４２を介して、データ信号Ｖ（１）’〜Ｖ（６）’がブロックＢ［４］内の第１９番目の画素Ｐ〜第２４番目の画素Ｐ及びブロックＢ［６］内の第３１番目の画素Ｐ〜第３６番目の画素Ｐに書き込まれる。このときに、ブロックＢ［４］内の第１９番目の画素Ｐに書き込まれる電圧は、図１０及び上述の図９に示すように、「第１９番目の電圧」（［ＤＳ４（１）］）である。

ブロックＢ［３］内の第１８番目の画素Ｐの電圧と、ブロックＢ［４］内の第１９番目の画素Ｐの電圧に着目すると、上述の図１０に示すように、まず、サンプリング信号Ｃ（１），Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「第６番目の電圧」（［ＤＳ１（６）］）が書き込まれる。次に、サンプリング信号Ｃ（２），Ｃ（４）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第７番目の電圧」（［ＤＳ２（１）］）が書き込まれる。このとき、第１８番目の画素Ｐには、書き込み電圧が供給されていないため、第１９番目の画素Ｐに対する書き込みによって第１８番目の画素Ｐの電圧が影響を受けてしまう。次に、サンプリング信号Ｃ（３），Ｃ（５）がアクティブとなるタイミングで、第１８番目の画素Ｐに「第１８番目の電圧」（［ＤＳ３（６）］）が書き込まれる。このとき、第１９番目の画素Ｐには書き込み電圧が供給されていないため、第１８番目の画素Ｐに対する書き込みによって第１９番目の画素Ｐの電圧が影響を受けてしまう。

次に、サンプリング信号Ｃ（４），Ｃ（６）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第１９番目の電圧」（［ＤＳ４（１）］）が書き込まれる。この書き込みを行う前に、第１９番目の画素Ｐには「第１３の電圧」（厳密には、第１８番目の画素Ｐに対する書き込みによって影響を受けた「第１３の電圧」）が書き込まれており、書き込み電圧の差は、「第１９の電圧」（［ＤＳ４（１）］）と「第１３の電圧」（［ＤＳ３（１）］）の差の電圧である。上述のように、「第１３番目の電圧」とは、表示画素（ピクセル）で考えると、第１９番目の画素が属するピクセルの２つ隣のピクセルの同じ色（例えばＲ［赤］）である。このため、比較的平坦な画像（隣接する表示画像間の輝度の変化が小さい画像）であれば、「第１３番目の電圧」と「第１９番目の電圧」との差は、書き込みによる隣の第１８番目の画素に与える影響が無視できる程度と考えられる。

このため、この実施形態では、「第１９番目の電圧」を第１９番目の画素Ｐに書き込む際に第１８番目の画素Ｐの電圧に与える影響は、無視できるか極めて小さいものと考えられる。従って、この実施形態では、２つ前のブロックＢの書き込み時に次のブロックＢのデータ線１４にも同じ書き込み電圧を供給することにより、書き込み電圧の差を小さくして、隣接するブロックの端の画素Ｐの電圧に与える影響を低減させることができる。これにより、ブロック境界の表示ムラを低減させることができる。

また、この実施形態では、第１の実施形態と同様に、同じブロック内の画素Ｐに対して２回の書き込みを行っているため、１回辺りの書き込み電圧の差を小さくすることができる。このため、プリチャージを行わなくても正常な電圧の書き込みを行うことができる。あるいは、プリチャージ電圧Ｖpreを従来より低くしても正常な電圧の書き込みを行うことができるため、プリチャージ期間を従来より短くすることができる。これにより、プリチャージ期間を短縮することができると共に、プリチャージ電圧を低くして消費電力を低減させることができる。

＜３．第３の実施形態＞
上述の第１及び第２の実施形態では、隣接するブロックＢ［ｎ］，Ｂ［ｎ＋１］あるいは１つおきのブロックＢ［ｎ］，Ｂ［ｎ＋２］に対応する画素Ｐに対して同時に書き込みを行うことにより、同一の画素Ｐに対して２回の書き込みを行うようにしていた。同時に書き込みを行うこれらのブロックＢは、表示位置が近い表示画素（ピクセル）に対応するもので、比較的平坦な画像では、これらのブロックＢ間の書き込み電圧の差は無視できる程度に小さいため、このような条件を前提としていた。しかしながら、細かい変化がある画像では、２回目の書き込み電圧と１回目の書き込み電圧との差が大きい場合があり、この場合には、２回目の書き込みによって、隣接するブロックＢの端の画素Ｐの電圧に影響を与えてしまうことがある。

このため、第３の実施形態では、このような影響を考慮し、ブロックＢの境界（最後端）の画素Ｐに２回目に書き込む電圧を、次に書き込みを行うブロックＢの最前端の画素Ｐの２回目の書き込み時の電圧差に応じて補正を行うようになっている。この第３の実施形態の電気光学装置１は、表示データ処理部５２において書き込み電圧の補正を行う以外は、第１の実施形態の電気光学装置１と同様に構成されている。

図１１は、この第３の実施形態の電気光学装置１を構成する表示データ処理部５２の詳細な構成例を示している。

この表示データ処理部５２は、表示データを補正する信号補正部５２０と、信号補正部５２０から出力される補正された表示データの６画素分に応じたデータ信号Ｖ（１）〜Ｖ（６）を生成して上述の信号線選択部４０に供給するＳＰ（シリアル・パラレル）変換部５２Ｅとを備えている。

信号補正部５２０は、フレームの画像を構成する各画素Ｐの表示データが順次供給され、補正値を生成するための表示データを振り分ける振り分け部５２Ａと、振り分け部５２Ａから振り分けられた表示データに応じて補正値を生成する補正部５２Ｂと、表示データを遅延させる遅延部５２Ｃと、補正部５２Ｂからの補正値を遅延部５２Ｃで遅延させた表示データに加算する加算部５２Ｄとを備えている。補正部５２Ｂは、さらに、振り分け部５２Ａから供給された表示データを遅延させる遅延部５２ＢＡと、振り分け部５２Ａからの表示データと遅延させた表示データに応じて補正値を決定する補正値決定部５２ＢＢとを備えている。なお、加算部５２Ｄは、補正値の符号によっては、減算する場合もあり得る。即ち、加算部５２Ｄは補正値と遅延部５２Ｃの出力とを合成して補正済みの画像信号を出力する合成部として機能する。

走査線１本分の表示データについて注目すると、振り分け部５２Ａには、フレームバッファからの１画素分の読み出し周期を有するドットクロック信号ＤCLKに同期して表示データが１画素分ずつ供給される。振り分け部５２Ａは、全ての表示データを遅延部５２Ｃに供給する。また、振り分け部５２Ａは、ブロックＢに属する１本目のデータ線１４に供給する表示データ（Ｊ×ａ＋１［ａ＝０，１，２，…，Ｋ−１］クロック目のデータ）を補正部５２Ｂに供給する。

遅延部５２Ｃは、１ドットクロック信号ＤCLK分遅延させた表示データを加算部５２Ｄに供給する。また、遅延部５２ＢＡは、振り分け部５２Ａから供給された表示データを６ドットクロック分遅延させて補正値決定部５２ＢＢに供給する補正値決定部５２ＢＢは、振り分け部５２Ａから供給された表示データと遅延部５２ＢＡから供給された表示データの値の差に応じた補正値α（『Ｊ×ａ＋１』−『Ｊ×ｂ−５』［ａ＝０，１，２，…，Ｋ−１、ｂ＝１，２，３，…，Ｋ］）を生成して加算部５２Ｄに供給する。ここで、αは、書き込み電圧の差によって隣接するブロックのＪ番目の画素Ｐの電圧に与える影響を相殺する値を実験的に求めた係数である。加算部５２Ｄには、遅延部５２Ｃから１ドットクロック信号ＤCLK分遅延された表示データが供給された表示データと、補正部５２Ｂからの補正値が供給される。

ここで、第１９番目の表示データ『１９』が振り分け部５２Ａに供給されるタイミングについて考えると、補正部５２Ｂは、第１９番目の表示データ『１９』と第１３番目の表示データ『１３』の差に応じた補正値α（『１９』−『１３』）を加算部５２Ｄに供給している。このタイミングでは、遅延部５２Ｃからは第１８番目の表示データ『１８』が加算部５２Ｄに供給されている。従って、加算部５２Ｄは、補正した第１８番目の表示データ『１８』＋α（『１９』−『１３』）を出力している。

補正部５２Ｂに供給される表示データはブロックＢ内の１本目のデータ線１４に供給する表示データのみであるため、遅延部５２Ｃによって１クロック遅延させたブロック内のＪ（例えば６）本目のデータ線１４に供給する表示データのみについて、補正部５２Ｂからの補正値が加算部５２Ｄに供給される。従って、ＳＰ変換部５２Ｅからは、ブロックＢに属するＪ（例えば６）本目のデータ線１４に供給する表示データについては補正された表示データ『Ｊ×ｂ』＋α（『Ｊ×ｂ＋１』−『Ｊ×ｂ−５』）に応じたデータ信号Ｖ（６）が出力され、それ以外の表示データについては、そのままの表示データに応じたデータ信号Ｖ（１）〜Ｖ（５）が出力される。

図１２は、このように生成したデータ信号Ｖ（１）〜Ｖ（６）によって、電気光学パネル１０内の画素Ｐの書き込みを行った際の、第１８番目の画素と第１９番目の画素の電圧の変化を示す波形である。

まず、サンプリング信号Ｃ（２），Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「補正した第１２番目の電圧」が書き込まれる。次に、サンプリング信号Ｃ（３），Ｃ（４）がアクティブとなるタイミングで、第１８番目の画素Ｐに「補正した第１８番目の電圧」（［ＤＳ３（６）’］）が書き込まれ、同時に第１９番目の画素Ｐに「第１３番目の電圧」（［ＤＳ３（１）］）が書き込まれる。このとき、第１８番目の画素Ｐと第１９番目の画素Ｐには、いずれも書き込み電圧が供給されているため、データ線１４間の電圧変動の影響は少なく、第１８番目の画素Ｐと第１９番目の画素Ｐ間の電圧は相互に影響を与えない。

さらに、サンプリング信号Ｃ（４），Ｃ（５）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第１９番目の電圧」（［ＤＳ４（１）］）が書き込まれる。このとき、第１８番目の画素Ｐには、書き込み電圧は供給されていないため、書き込み電圧の差（第１３番目の電圧と第１９番目の電圧の差）が大きい場合には、第１９番目の画素Ｐに対する書き込みによって隣の第１８番目の画素の電圧が影響を受けてしまうが、この実施形態では、この書き込みによる影響を考慮し、第１８番目の画素には、予め、「補正した第１８番目の電圧」（［ＤＳ３（６）’］）が書き込まれている。このため、第１９番目の画素Ｐに対する書き込みによって第１８番目の画素Ｐの電圧が影響を受けても、第１８番目の画素Ｐの電圧は、本来書き込むべき電圧に保たれる。

従って、この実施形態では、ブロックＢの最後の画素Ｐに予め補正した電圧を書き込んでおくことにより、当該画素Ｐの電圧が、次に書き込みを行うブロックＢの最初の画素Ｐに対する書き込みによる影響を受けても、当該画素Ｐの電圧を本来書きこむべき電圧に保つことができ、ブロック境界の表示ムラを低減させることができる。

＜４．第４の実施形態＞
第４の実施形態では、上述の第２の実施形態と同様の構成において、上述の第３の実施形態と同様に、書き込みブロックＢの境界（最後端）の画素Ｐに２回目の書き込む電圧を、次に書き込みを行うブロックＢの最前端の画素Ｐの２回目の書き込み時の電圧差に応じて補正を行うようになっている。この第４の実施形態の電気光学装置１は、表示データ処理部５２において書き込み電圧の補正を行う以外は、第２の実施形態の電気光学装置１と同様に構成されている。

図１３は、この第３の実施形態の電気光学装置１を構成する表示データ処理部５２の詳細な構成例を示している。この表示データ処理部５２は、遅延部５２ＢＡの遅延時間が１２ドットクロックＤCLKである以外は、上述の図１１と同様に構成されている。

このように構成された電気光学装置１では、ＳＰ変換部５２Ｅからは、ブロックＢに属するＪ（例えば６）本目のデータ線１４に供給する表示データについては補正された表示データ『Ｊ×ｂ』＋α（『Ｊ×ｂ＋１』−『Ｊ×ｂ−１１』［ａ＝０，１，２，…，Ｋ−１、ｂ＝１，２，３，…，Ｋ］）に応じたデータ信号Ｖ（６）が出力され、それ以外の表示データについては、そのままの表示データに応じたデータ信号Ｖ（１）〜Ｖ（５）が出力される。

図１４は、このように生成したデータ信号Ｖ（１）〜Ｖ（６）によって、電気光学パネル１０内の画素Ｐの書き込みを行った際の、第１８番目の画素と第１９番目の画素の電圧の変化を示す波形である。

まず、サンプリング信号Ｃ（１），Ｃ（３）がアクティブとなるタイミングで、第１８番目の画素Ｐに「補正した第６番目の電圧」（［ＤＳ１（６）’］）が書き込まれる。次に、サンプリング信号Ｃ（２），Ｃ（４）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第７番目の電圧」（［ＤＳ２（１）］）が書き込まれる。このとき、第１８番目の画素Ｐには、書き込み電圧は供給されていないため、書き込み電圧の差（プリチャージ電圧と第７番目の電圧の差）が大きい場合には、第１９番目の画素Ｐに対する書き込みによって隣の第１８番目の画素の電圧が影響を受けてしまう。この後、サンプリング信号Ｃ（３），Ｃ（５）がアクティブとなるタイミングで、第１８番目の画素Ｐに「補正した第１８番目の電圧」（［ＤＳ３（６）’］）が書き込まれる。

さらに、サンプリング信号Ｃ（４），Ｃ（６）がアクティブとなるタイミングで、第１９番目の画素Ｐに「第１９番目の電圧」（［ＤＳ４（１）］）が書き込まれる。このとき、第１８番目の画素Ｐには、書き込み電圧は供給されていないため、書き込み電圧の差（第７番目の電圧と第１９番目の電圧の差）が大きい場合には、第１９番目の画素Ｐに対する書き込みによって隣の第１８番目の画素の電圧が影響を受けてしまうが、この実施形態では、この書き込みによる影響を考慮し、第１８番目の画素には、予め、「補正した第１８番目の電圧」（［ＤＳ３（６）’］）が書き込まれている。このため、第１９番目の画素Ｐに対する書き込みによって第１８番目の画素Ｐの電圧が影響を受けても、第１８番目の画素Ｐの電圧は、本来書き込むべき電圧に保たれる。

従って、この実施形態では、上述の第３の実施形態と同様に、ブロックＢの最後の画素Ｐに予め補正した電圧を書き込んでおくことにより、当該画素Ｐの電圧が、次に書き込みを行うブロックＢの最初の画素Ｐに対する書き込みによる影響を受けても、当該画素Ｐの電圧を本来書きこむべき電圧に保つことができ、ブロック境界の表示ムラを低減させることができる。

＜５．変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形例が可能である。また、各変形例は、変形例同士を適宜組み合わせてもよく、更に、上述した各実施形態と適宜組み合わせてもよい。

（１）上述の各実施形態では、表示部の電気光学パネルを構成する画素Ｐとして液晶素子を用いた場合について説明したが、有機ＥＬ（electro luminescence）素子、あるいはＤＭＤ（Digital Mirror Device）素子、電気泳動素子等を画素に用いた場合にも本発明を適用することができる。

（２）上述した第１実施形態において、データ線駆動回路４０は、ある単位期間においてｎ番目及びｎ＋１番目のブロックに属するデータ線１４にＪ個のデータ信号を供給し、次の単位期間において、ｎ＋１番目及びｎ＋２番目のブロックに属するデータ線１４に、Ｊ個のデータ信号を供給した。

また、第２実施形態において、データ線駆動回路４０は、ある単位期間においてｎ番目及びｎ＋２番目のブロックに属するデータ線１４に、Ｊ個のデータ信号を供給し、次の単位期間において、ｎ＋１番目及びｎ＋３番目のブロックに属するデータ線１４に、Ｊ個のデータ信号を供給した。

本発明は、これらに限定されるものではなく、より一般化することができる。即ち、データ線駆動回路は、ｍを自然数とし、ｎをＫ−ｍ以下の整数としたとき、ｎ番目の単位期間において、ｎ番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給すると共に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給する。さらに、ｎ番目の次の単位期間であるｎ+１番目の単位期間では、ｎ+１番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ+１（１）乃至データ信号ＤＳｎ+１（Ｊ）を供給すると共に、ｎ＋１＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ+１（１）乃至データ信号ＤＳｎ+１（Ｊ）を供給する。

ここで、ｍは同時に書き込むブロックが何ブロック離れているかを示している。第１実施形態はｍ＝１であり、第２実施形態はｍ＝２となる。

（３）上述の第３及び第４の実施形態では、表示データ処理部５２において、シリアル−パラレル変換される前の表示データ（画像信号）を補正する構成について説明したが、表示データ処理部５２の後段において、シリアル−パラレル変換されたデータ信号Ｖ（１）の変化に応じてデータ信号Ｖ（６）を補正する構成とすることもできる。

要は、ｍ＝１であれば（第３実施形態に相当）、ｎ番目のブロックに属する１本目のデータ線１４に供給すべきデータ信号と、ｎ＋１番目のブロックに属する１本目のデータ線１４に供給すべきデータ信号との差分に基づいて、ｎ番目のブロックに属するＪ本目のデータ線１４に供給すべきデータ信号を補正すればよい。

また、ｍ＝２であれば（第４実施形態に相当）、ｎ番目のブロックに属する１本目のデータ線１４に供給すべきデータ信号と、ｎ＋２番目のブロックに属する１本目のデータ線１４に供給すべきデータ信号との差分に基づいて、ｎ−１番目のブロックに属するＪ本目のデータ線１４に供給すべきデータ信号を補正すればよい。

＜６．応用例＞
次に、上述した実施形態及び変形例に係る電気光学装置１を有する電気光学装置１０００を適用した電子機器について説明する。図１５に、電気光学装置１０００を適用したモバイル型のパソコンの構成を示す。パソコン２０００は、表示ユニットとしての電気光学装置１０００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。

図１６に、電気光学装置１０００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示している。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１０００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１０００に表示される。

図１７は、電気光学装置１０００を適用した投射型表示装置（３板式のプロジェクタ）５０００の模式図である。投射型表示装置５０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１０００（１０００Ｒ，１０００Ｇ，１０００Ｂ）を含んで構成される。照明光学系５００１は、照明装置（光源）５００２からの出射光のうち赤色成分ｒを電気光学装置１０００Ｒに供給し、緑色成分ｇを電気光学装置１０００Ｇに供給し、青色成分ｂを電気光学装置１０００Ｂに供給する。各電気光学装置１０００は、照明光学系５００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系５００３は、各電気光学装置１０００からの出射光を合成して投射面５００４に投射する。

なお、電気光学装置１０００が適用される電子機器としては、図１４〜１６に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワープロ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。

１…電気光学装置、１０…電気光学パネル、１２…走査線、１４…データ線、２０…画像処理部、３０…走査線駆動回路、４０…データ線駆動回路、４３…サンプリング信号生成部、５０…制御部、５２…表示データ処理部、Ｂ…ブロック、Ｃ…サンプリング信号、Ｖpre…プリチャージ電圧、Ｐ…画素、Ｖ（１）〜Ｖ（６），Ｖ（１）’〜Ｖ（６）’…データ信号。

Claims (6)

1. 複数のデータ線と、複数の走査線と、前記走査線と前記データ線の交差に対応して設けられ電気光学素子を含む画素とを備え、前記複数のデータ線をＪ（Ｊは２以上の自然数）本ごとに分割して形成されたＫ（Ｋは２以上の自然数）個のブロックの各々に対して、ブロックに属するＪ本のデータ線を介して、前記画素が表示すべき階調に応じた大きさのデータ信号を前記画素に供給する電気光学装置であって、
   単位期間ごとに並列化されたＪ個のデータ信号を出力するデータ信号生成部と、
   ｍをＫ以下の自然数とし、ｎをＫ−ｍ以下の自然数としたとき、ｎ番目の単位期間において、ｎ番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給すると共に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給するデータ線駆動回路とを備え、
   前記ｍは２であり、
   ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ（１）と、ｎ＋２番目のブロックに属する１本目のデータ線に供給すべきデータ信号ＤＳｎ＋２（１）との差分に基づいて、ｎ＋１番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号ＤＳｎ＋１（Ｊ）を補正する信号補正部を備える、
   ことを特徴とする電気光学装置。
2. 前記データ信号生成部は、
   シリアル信号として供給される前記画像信号中のＪ個の画素に対応する画像信号に応じて前記並列化されたＪ個のデータ信号を生成して出力するシリアル−パラレル変換部を備えることを特徴とする請求項１に記載の電気光学装置。
3. 前記信号補正部は、
   前記データ信号生成部よりも前段に設けられており、
   あるラインにおいて、ｎ番目のブロックの第１番目の画素の階調を示す画像信号を２Ｊ個の画素分だけ遅延させて遅延画像信号を出力する遅延部と、
   前記画像信号と前記遅延画像信号との差分に基づいて補正信号を生成する補正部と、
   前記補正信号とｎ＋１番目のブロックの第Ｊ番目の階調を示す画像信号とを合成して補正済みの画像信号を出力する合成部とを備える、
   ことを特徴とする請求項１又は２に記載の電気光学装置。
4. １水平走査期間において、前記データ線駆動回路が、Ｋ個のブロックに属するデータ線にデータ信号を供給する前に、プリチャージ電圧を前記複数のデータ線に供給するプリチャージ部を備えることを特徴とする請求項１乃至３のうちいずれか１項に記載の電気光学装置。
5. 請求項１乃至４のうちいずれか１項に記載の電気光学装置を備えた電子機器。
6. 複数のデータ線と、複数の走査線と、前記走査線と前記データ線の交差に対応して設けられ電気光学素子を含む画素とを備えた電気光学装置において、前記複数のデータ線をＪ（Ｊは２以上の自然数）本ごとに分割して形成されたＫ（Ｋは２以上の自然数）個のブロックの各々に対して、ブロックに属するＪ本のデータ線を介して、前記画素が表示すべき階調に応じた大きさのデータ信号を前記画素に供給する電気光学装置の駆動方法であって、
   単位期間ごとに並列化されたＪ個のデータ信号を出力し、
   ｍをＫ以下の自然数とし、ｎをＫ−ｍ以下の自然数としたとき、ｎ番目の単位期間において、ｎ番目のブロックに属するＪ本のデータ線に、Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給すると共に、ｎ＋ｍ番目のブロックに属するＪ本のデータ線に、当該Ｊ個のデータ信号ＤＳｎ（１）乃至データ信号ＤＳｎ（Ｊ）を供給し、
   前記ｍは２であり、
   ｎ番目のブロックに属する１本目のデータ線に供給すべきデータ信号と、ｎ＋２番目のブロックに属する１本目のデータ線に供給すべきデータ信号との差分に基づいて、ｎ＋１番目のブロックに属するＪ本目のデータ線に供給すべきデータ信号を補正する、
   ことを特徴とする電気光学装置の駆動方法。

Images