JP6322701B2 - ストレージシステム及び信号伝送方法 - Google Patents

ストレージシステム及び信号伝送方法 Download PDF

Info

Publication number
JP6322701B2
JP6322701B2 JP2016519066A JP2016519066A JP6322701B2 JP 6322701 B2 JP6322701 B2 JP 6322701B2 JP 2016519066 A JP2016519066 A JP 2016519066A JP 2016519066 A JP2016519066 A JP 2016519066A JP 6322701 B2 JP6322701 B2 JP 6322701B2
Authority
JP
Japan
Prior art keywords
data
storage unit
unit
driver
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016519066A
Other languages
English (en)
Other versions
JPWO2015173946A1 (ja
Inventor
康浩 池田
康浩 池田
諭 村岡
諭 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPWO2015173946A1 publication Critical patent/JPWO2015173946A1/ja
Application granted granted Critical
Publication of JP6322701B2 publication Critical patent/JP6322701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Description

本発明は、信号伝送の技術に関する。
情報処理装置のチップ間におけるデータ通信の高速化が求められている。データ通信速度は、そのデータを含む信号特性の影響を受ける。特許文献１には、半導体装置の信号出力のドライバと同一構成のレプリカ回路を含むキャリブレーション回路を、チップ内に予め用意し、ドライバに最大電流を流す電圧条件をレプリカ回路に与え、レプリカ回路のインピーダンスを、外部端子に接続された外部抵抗に一致させるように制御することが記載されている。
特開２０１１−１０１１４３号公報
特許文献１の方法は、チップ内にレプリカ回路を含むキャリブレーション回路を必要とし、さらに外部抵抗も必要とする。そのため、この方法は、回路規模が大きくなり、コストが上昇するという課題がある。
また、ドライバ（信号の発信回路）とレシーバ（信号の受信回路）とにより構成されるデジタル信号回路において、レシーバには、製造段階の環境又はメーカの違いなどによる負荷容量のバラツキが存在し得る。よって従来、ドライバには、この負荷容量のバラツキを考慮して、安全マージンを含むパラメータが設定される。しかし、この安全マージンを含む分、ドライバとレシーバとの間のデータ通信速度は遅くなっている。
また、レシーバが、フラッシュメモリ（以下「ＦＭ」）で構成された記憶装置である場合、ＦＭには、記憶されているデータに自然にビットエラーが生じ得るという特性が存在する。
そこで、本発明の目的は、レシーバの負荷容量にバラツキが存在し得る環境において、ドライバとレシーバとの間の信号伝送に係るデータ通信速度を向上させることにある。また、本発明の別の目的は、レシーバ側がＦＭ等のように自然にビットエラーが生じ得る記憶媒体で構成されている場合において、上記のデータ通信速度を向上し得るドライバの信号発信に係るパラメータを見つけることにある。
本発明の一実施形態に係るストレージシステムは、コントローラ部と、データ記憶部と、コントローラ部とデータ記憶部とを接続する信号の伝送路と、を有する。
コントローラ部は、伝送路へ発信する信号の特性を決定するパラメータに基づいて、伝送路へ信号を発信するドライバを有する。
データ記憶部は、伝送路を通じて伝送された信号を受信するレシーバと、データが一時的に記憶される第１記憶領域と、第１記憶領域に一時的に記憶されたデータが最終的に記憶される第２記憶領域と、を有する。
コントローラ部は、テスト用のパラメータをドライバに設定し、そのドライバは、その設定されたテスト用のパラメータに基づいて、ライトデータを含む信号を前記伝送路へ発信する。
レシーバは、ドライバから発信された信号を伝送路を通じて受信し、データ記憶部は、レシーバの受信した信号に含まれるライトデータを第１記憶領域にライトする。
コントローラ部は、第１記憶領域からライトデータをリードし、そのリードしたライトデータにビットエラーが存在するか否かを判定し、その判定の結果を基にドライバに使用するパラメータを決定する。
コントローラ部は、第１記憶領域からリードしたライトデータにビットエラーが存在しない場合、ドライバに設定したテスト用のパラメータをそのドライバに使用するパラメータに決定し、第１記憶領域からリードしたライトデータにビットエラーが存在する場合、先に設定したテスト用のパラメータよりもライトデータの通信速度が遅くなるようなテスト用のパラメータを設定して、再度、データ記憶部の第１記憶領域に対するライトデータのライト及びリードと判定とを実行してもよい。
本発明によれば、レシーバの負荷容量にバラツキが存在し得る環境において、ドライバとレシーバとの間のデータ通信速度を向上させることができる。また、本発明によれば、レシーバ側がＦＭなどのような自然にビットエラーが生じ得る記憶媒体で構成されている場合において、上記のデータ通信速度を向上させることのできるドライバのパラメータを見つけることができる。
実施例１に係る信号伝送システムの構成図である。 トレーニング処理の一例を示すフローチャートである。 実施例２に係る信号伝送システムの構成図である。 実稼働においてフラッシュメモリにデータをライトする処理を示すフローチャートである。 実施例３に係る信号伝送システムの構成図である。 実施例４に係る信号伝送システムの構成図である。 実施例５に係るシステムの構成図である。
以下、幾つかの実施例を、図面を参照しながら説明する。
図１は、実施例１に係る信号伝送システム１の構成図である。
信号伝送システム１は、コントローラ１００と、記憶装置２００と、コントローラ１００及び記憶装置２００を接続する伝送路３００と、を備える。コントローラ１００と記憶装置２００とは、伝送路３００を通じて電気的な信号を送受信することにより、データ通信を行う。
コントローラ１００は、記憶装置２００に対するデータの入出力をコントロールする。コントローラ１００は、プロセッサ１２０と、参照用レジスタ１０４と、設定用レジスタ１０５と、第１ドライバ１０１と、第１レシーバ１０３とを備える。
第１ドライバ１０１は、伝送路３００のコントローラ１００側の端子に接続されており、伝送路３００へ信号を発信することができる。第１ドライバ１０１に設定されているドライブ強度（以下、設定ドライブ強度）１０２が変更されると、第１ドライバ１０１の発信信号の電流値が変化する。プロセッサ１２０が設定ドライブ強度１０２を大きくすると、発信信号の電流値が大きくなり、プロセッサ１２０が設定ドライブ強度１０２を小さくすると、第１ドライバ１０１の発信信号の電流値が小さくなる。なお、「ドライブ強度」という言葉に代えて、「オン抵抗」という言葉を使用できる。つまり、「ドライブ強度」と「オン抵抗」とは等価である。例えば、設定ドライブ強度１０２が「２４ｍＡ」で電源電圧が「１．５Ｖ」とすると、「オン抵抗Ｒ＝１．５Ｖ／２４ｍＡ＝６２．５Ω」となる。すなわち、設定ドライブ強度１０２を大きくすることは、オン抵抗を小さくすることと等価であり、設定ドライブ強度１０２を小さくすることは、オン抵抗を大きくすることと等価である。以下の説明においても同様である。第１ドライバ１０１は、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などによって構成されてよい。
第１レシーバ１０３は、伝送路３００のコントローラ１００側の端子に接続されており。伝送路３００上を伝送されてきた信号を受信することができる。すなわち、第１レシーバ１０３は、後述する記憶装置２００側の第２ドライバ２０５から発信された信号を受信する。第１レシーバ１０３は、ＦＰＧＡなどによって構成されてもよい。また、第１ドライバ１０１と第１レシーバ１０３とは１つのＦＰＧＡとして構成されてもよい。
参照用レジスタ１０４には、第１ドライバ１０１に設定可能な複数のドライブ強度が予め登録されている。
設定用レジスタ１０５には、第１ドライバ１０１に設定ドライブ強度１０２として設定可能な１又は２以上のドライブ強度が登録される。設定用レジスタ１０５に２以上のドライブ強度が登録されている場合、その２以上のドライブ強度の中から所定の条件に基づいて選択された１つのドライブ強度が、設定ドライブ強度１０２として第１ドライバ１０１に設定される。この詳細については後述する（他の実施例も含む）。
プロセッサ１２０は、後述する「トレーニング処理」を実行し、参照用レジスタ１０４の中から適切なドライブ強度を見つける。プロセッサ１２０は、その適切なドライブ強度を、設定用レジスタ１０５に登録する。プロセッサ１２０は、データ送信時（信号発信時）、設定用レジスタ１０５に登録された１又は２以上のドライブ強度の中から所定の条件に基づいて１つのドライブ強度を選択し、第１ドライバ１０１に、設定ドライブ強度１０２として設定する。そして、プロセッサ１２０は、第１ドライバ１０１を制御して、データを載せた信号を伝送路３００へ発信する。プロセッサ１２０の詳細については後述する。
記憶装置２００は、第２レシーバ２０３と、第２ドライバ２０５と、メモリセルアレイ２０１と、データレジスタ２０２と、を備える。メモリセルアレイ２００は、複数のＦＭチップで構成されており、データを保持することができる。データレジスタ２０２には、メモリセルアレイ２００にライトされるデータ又はメモリセルアレイ２００からリードされるデータが一時的に記憶される。つまり、データレジスタ２０２は、メモリセルアレイ２０１に対して入出力されるデータのバッファ領域ともいえる。
第２レシーバ２０３は、伝送路３００の記憶装置２００の側の端子に接続されており、伝送路３００を伝送されてきた信号を受信する。すなわち、第２レシーバ２０３は、第１ドライバ１０１から発信された信号を受信する。
第２ドライバ２０５は、伝送路３００の記憶装置２００の側の端子に接続されており、伝送路３００へ信号を発信する。第２ドライバ２０５と、第２レシーバ２０３とは別々のＦＰＧＡとして構成されてもよいし、１つのＦＰＧＡとして構成されてもよい。
第１ドライバ１０１から見たとき、第２レシーバ２０３は、所定の負荷容量２０４を有する。負荷容量２０４の単位は、例えば「Ｆ（Ｆａｒａｄ）」である。第１ドライバ１０１の設定ドライブ強度１０２と、第２レシーバ２０３の負荷容量１０４との間でインピーダンス整合が取れていないと、信号の品質が劣化し、ひいてはデータ通信速度が遅くなる。ここで、第２レシーバ２０３の有する負荷容量２０４は、製造段階の環境又はメーカの違いなどによってバラツキが存在し得る。特に、メーカが違う場合にその傾向が大きい。また、伝送路３００の長さや太さなども、第１ドライバ１０２から見たときの第２レシーバ２０３の負荷容量２０４のバラツキの原因になる。したがって、最適なドライブ強度１０２は、信号伝送システム１毎に異なり得る。
そこで、プロセッサ１２０は、第２レシーバ２０３の負荷容量２０４に適合する最適な第１ドライバ１０１の設定ドライブ強度１０２を見つけるための処理を行う。この最適な設定ドライブ強度１０２を見つける処理を「トレーニング処理」という。
トレーニング処理は、信号伝送システム１を備える計算機が、稼働開始時に行ってもよい。また、計算機が稼働中に一定の周期でトレーニング処理を行ってもよい。また、計算機が、ユーザからの指示に基づいてトレーニング処理を行ってもよい。稼働開始時だけでなく、計算機の稼働中にトレーニング処理を行う理由は、計算機を長時間稼働させていると、第１ドライバ１０１、第２レシーバ２０３及び伝送路３００など、計算機の備える様々なデバイスが経年劣化し、最適な設定ドライブ強度１０２が変化する可能性があるためである。次に、このトレーニング処理の詳細を説明する。
図２は、トレーニング処理の一例を示すフローチャートである。
コントローラ１００のプロセッサ１２０は、参照用テーブル１０４に含まれる複数のドライブ強度の内の最小のドライブ強度（最大のオン抵抗）を選択し、第１ドライバ１０１に設定ドライブ強度１０２として設定する（Ｓ１０１）。
プロセッサ１２０は、テストデータに係るライトコマンドを記憶装置２００へ送信する処理を行う。すなわち、第１ドライバ１０１は、Ｓ１０１において設定された設定ドライブ強度１０２に基づいて、テストデータに係るライトコマンドを含む信号を生成し、その信号を伝送路３００へ発信する。記憶装置２００の第２レシーバ２０３は、その信号を受信する。そして、記憶装置２００は、その受信した信号からテストデータを抽出し、そのテストデータをデータレジスタ２０２に記憶する（Ｓ１０２）。
このとき、記憶装置２００が、テストデータをデータレジスタ２０２にのみライトし、メモリセルアレイ２０１にはライトしない旨のライトコマンド（「レジスタライトコマンド」という）をサポートしている場合、プロセッサ１２０は、ライトコマンドとして、このレジスタライトコマンドを記憶装置２００へ送信する。記憶装置２００は、レジスタライトコマンドを受信した場合、テストデータをデータレジスタ２０２にのみライトし、メモリセルアレイ２０１にはライトしない。これにより、ＦＭチップの寿命（書込回数）の低下を防ぐ。
記憶装置２００が、上記のレジスタライトコマンドをサポートしていない場合、プロセッサ１２０は、いわゆる普通のライトコマンドを送信する。記憶装置２００は、普通のライトコマンドを受信した場合、テストデータをメモリセルアレイ２０１にライトするが、その際テストデータはキャッシュとしてデータレジスタ２０２にもライトされる。すなわち、何れにしても、テストデータはデータレジスタ２０２にライトされる。
次に、プロセッサ１２０は、テストデータに係るリードコマンドを記憶装置２００へ送信する処理を行う。すなわち、第１ドライバ１０１は、Ｓ１０１において設定された設定ドライブ強度１０２に基づいて、テストデータに係るリードコマンドを含む信号を生成し、その信号を伝送路３００へ発信する。記憶装置２００の第２レシーバ２０３は、その信号を受信する。そして、記憶装置２００は、その受信した信号からリードコマンドを抽出し、そのリードコマンドに基づき、データレジスタ２０２からテストデータをリードする。そして、記憶装置２００は、そのテストデータをコントローラ１００へ送信する処理を行う。すなわち、記憶装置２００の第２ドライバ２０５は、所定のドライブ強度に基づいて、データレジスタ２００からリードしたテストデータを載せた信号を生成し、その信号を伝送路３００へ発信する。コントローラ１００の第１レシーバ１０３は、その信号を受信する。そして、コントローラ１００のプロセッサ１２０は、その受信した信号からテストデータを抽出する（Ｓ１０３）。
このとき、記憶装置２００が、データレジスタ２０２からのみテストデータをリードし、メモリセルアレイ２０１からはリードしない旨のリードコマンド（「レジスタリードコマンド」という）をサポートしている場合、プロセッサ１２０は、リードコマンドとして、このレジスタリードコマンドを送信する。記憶装置２００は、レジスタリードコマンドを受信した場合、データレジスタ２０２からテストデータをリードし、メモリセルアレイ２０１からはリードしない。
記憶装置２００が上記のレジスタリードコマンドをサポートしていない場合、プロセッサ１２０は、いわゆる普通のリードコマンドを送信する。記憶装置２００は、普通のリードコマンドを受信した場合、まずはデータレジスタ２０２にテストデータが記憶されているか否かを確認し、記憶されていない場合はメモリセルアレイ２０２にアクセスする。ここで、テストデータはライトされたばかりであるので、データレジスタ２０２に記憶されている。よって、記憶装置２００は、データレジスタ２０２からテストデータをリードする。すなわち、何れにしても、テストデータはデータレジスタ２０２からリードされる。
プロセッサ１２０は、Ｓ１０２において記憶装置２００に送信したテストデータ（「ライトテストデータ」という）と、Ｓ１０３において記憶装置２００から受信したテストデータ（「リードテストデータ」という）とを比較して、リードテストデータにビットエラーが存在しているか否かを判定する。又は、プロセッサ１２０は、リードテストデータをＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔ）回路（不図示）に通して、そのリードテストデータにビットエラーが存在しているか否かを判定してもよい（Ｓ１０４）。
リードテストデータにビットエラーが存在しない場合（Ｓ１０４：ＮＯ）、プロセッサ１２０は、Ｓ１０１において選定された設定ドライブ強度を設定用レジスタ１０５に登録し、処理を終了する（ＥＮＤ）。この設定用レジスタ１０５に登録されたドライブ強度が、実稼働において第１ドライバ１０１の設定ドライバ強度１０２として使用される。
テストデータにビットエラーが存在する場合（Ｓ１０４：ＹＥＳ）、プロセッサ１２０は、前回よりも大きいドライブ強度を選択する（Ｓ１０５）。例えば、プロセッサ１２０は、参照用レジスタ１０４の中から、前回選択したものよりも１段階大きいドライブ強度を選択する。具体的には、プロセッサ１２０は、前回の設定ドライブ強度１０２（オン抵抗）が「５０Ω」であった場合、Ｓ１０５では、参照用レジスタ１０４の中から「４０Ω」のドライブ強度（オン抵抗）を選択する。
プロセッサ１２０は、Ｓ１０２〜Ｓ１０３と同様の処理を行い、リードテストデータを取得する（Ｓ１０６、Ｓ１０７）。そして、プロセッサ１２０は、Ｓ１０４と同様の処理を行い、リードテストデータにビットエラーが存在するか否かを判定する（Ｓ１０８）。
リードテストデータにビットエラーが存在しない場合（Ｓ１０８：ＮＯ）、プロセッサ１２０は、Ｓ１０５で選択したドライブ強度を設定用レジスタ１０５に登録し、処理を終了する（ＥＮＤ）。
リードテストデータにビットエラーが存在する場合（Ｓ１０８：ＹＥＳ）、プロセッサ１２０は、Ｓ１０５へ戻り、さらに大きいドライブ強度１０２を選択し（Ｓ１０５）、テストデータにビットエラーが存在しなくなるまでＳ１０５〜Ｓ１０８を繰り返す。例えば、プロセッサ１０２は、参照用レジスタ１０４から、５０Ω、４０Ω、３５Ω、２５Ω、…と順番に選択していき、テストデータにビットエラーが存在しなくなるドライブ強度を見つける。
これにより、プロセッサ１２０は、記憶装置２００の第２レシーバ２０３の負荷容量２０４に対して、参照用レジスタ１０４の中から最適なドライブ強度を見つけることができる。
すなわち、従来であれば、第２レシーバ２０３の負荷容量２０４のバラツキを考慮して、設定ドライブ強度１０２は高めに設定されていたところ、本実施例によれば、第２レシーバ２０３の負荷容量２０４のバラツキのそれぞれに対して適切な設定ドライブ強度１０２を設定することができる。これにより、従来よりも小さな設定ドライブ強度１０２を設定できるので、コントローラ１００と記憶装置２００との間のデータ通信速度を従来よりも高速化することができる。
なお、プロセッサ１２０は、安全マージンを考慮して、リードテストデータにビットエラーが存在しなかったドライブ強度よりも少し小さい（参照用レジスタ１０４において１段階小さい）ドライブ強度を、設定用レジスタ１０５に登録してもよい。
本実施例は、上述のとおり、レジスタライトコマンド又はレジスタリードコマンドに対応していない記憶装置２００に対しても適用可能であるが、記憶装置２００がこれらのコマンドに対応している場合は、以下の（１）〜（３）の理由により、これらのコマンドを使用する方がよい。
（１）メモリセルアレイ２０１を構成するＦＭチップは、その性質上、時々ビットエラーが発生することは避けられない。よって、ＦＭチップに対してテストデータをライト及びリードすると、リードテストデータにビットエラーが存在した場合、そのビットエラーが、信号波形の歪みなどによって生じたものであるのか、それともＦＭチップの特性によって生じたものであるのかを区別することができない。
（２）テストデータをメモリセルアレイ２０１へライトするために要する時間は数百マイクロ秒を要し、データレジスタ２０２にテストデータをライトするために要する時間と比較して長い。したがって、レジスタライトコマンドを使用した方が、トレーニング処理に要する時間を短縮することができる。
（３）メモリセルアレイ２０１を構成するＦＭチップはその性質上、ライト可能（消去可能）な回数に上限が存在する。よって、通常のライトコマンドを使用すると、その分、ＦＭチップの寿命を縮めてしまう。
図３は、実施例２に係る信号伝送システムの構成図である。
実施例２に係る信号伝送システム１ａは、実施例１の図１と比較して、伝送路３００ａの他方に２以上の記憶装置２００ａ、２００ｂ（第２レシーバ２０３ａ、２０３ｂ）が接続されている点が異なる。
信号伝送システム１ａにおいて、第２レシーバ２０３ａ、２０３ｂの各々の負荷容量２０４ａ、２０４ｂが異なる場合、第２レシーバ２０３ａ、２０３ｂの各々に対する適切なドライブ強度も異なる。
そこで、プロセッサ１２０は、第２レシーバ２０３ａ、２０３ｂの各々に対して、実施例１と同様にドライブ強度のトレーニング処理を行い、負荷容量２０４ａ、２０４ｂの各々に対して適切なドライブ強度を見つける。そして、プロセッサ１２０は、その負荷容量２０４ａ、２０４ｂの各々に対する適切なドライブ強度を、記憶装置２００ａ、２００ｂと対応付けて設定用レジスタ１０５ａに登録する。すなわち、設定用レジスタ１０５ａには、記憶装置２００ａに対応する適切なドライブ強度と、記憶装置２００ｂに対応する適切なドライブ強度とが登録される。そして、プロセッサ１２０は、実稼働において記憶装置２００ａにデータをライトする場合、次の図４に示す処理を実行する。
図４は、実稼働において記憶装置２００ａにデータをライトする処理を示すフローチャートである。
プロセッサ１２０は、データのライト先として、例えば記憶装置２００ａを指定する（Ｓ３０１）。プロセッサ１２０は、設定用レジスタ１０５ａから、データのライト先である記憶装置２００ａに対応するドライブ強度（例えば「５０Ω」）を取得する（Ｓ３０２）。プロセッサ１２０は、この取得した「５０Ω」のドライブ強度を、第１ドライバ１０１ａに設定ドライブ強度１０２ａとして設定する（Ｓ３０３）。
プロセッサ１２０は、ライトデータに係るライトコマンドを生成する（Ｓ３０４）。第１ドライバ１０１ａは、ライトデータに係るライトコマンドを載せた信号を、Ｓ３０３において設定された設定ドライブ強度１０２ａ「５０Ω」に基づいて生成し、その信号をライト先の記憶装置２００ａの第２レシーバ２０３ａへ発信する（Ｓ３０５）（ＥＮＤ）。このライトデータは、記憶装置２００ａにライトされる。
なお、記憶装置２００ａからデータをリードする場合は、ライトコマンドがリードコマンドに変わる以外、ほぼ同様の処理となるので、説明を省略する。なお、以降の実施例においても同様に説明を省略する場合がある。
以上の処理によれば、第１ドライバ１０１ａは、記憶装置２００ａ及び記憶装置２００ｂの各々の負荷容量２０４ａ及び負荷容量２０４ｂが異なる場合であっても、負荷容量２０４ａ及び負荷容量２０４ｂの各々に対して適切な設定ドライブ強度１０２ａで信号を発信することができる。これにより、第２レシーバ２０３ａ及び第２レシーバ２０３ｂの何れにデータを送信する場合にも、第１ドライバ１０１ａに従来よりも小さな設定ドライブ強度１０２ａを設定することができる。よって、コントローラ１００と、記憶装置２００ａ及び記憶装置２００ｂの各々との間のデータ通信速度を従来よりも高速化することができる。
図５は、実施例３に係る信号伝送システム１ｂの構成図である。
実施例３に係る信号伝送システム１ｂは、実施例２の図３と比較して、伝送路３００ｂの途中にスイッチ回路４００ａを備え、このスイッチ回路４００ａが、伝送路３００ｂの接続先を、記憶装置２００ｃ、記憶装置２００ｄ、記憶装置２００ｅの何れかに切り替えられる点が異なる。
実施例３においても、プロセッサ１２０は、実施例２と同様にドライブ強度のトレーニング処理を行い、記憶装置２００ｃ（レシーバ２０３ｃ）、記憶装置２００ｄ（レシーバ２０３ｄ）、記憶装置２００ｅ（レシーバ２０３ｅ）の各々の負荷容量２０４ｃ、２０４ｄ、２０４ｅに対して適切なドライブ強度を見つける。例えば、記憶装置２００ｃに対応する適切なドライブ強度を見つける場合、プロセッサ１２０は、コントローラ１００ｂと記憶装置２００ｃとが１対１で接続されるようにスイッチ回路４００ａを切り替えて、トレーニング処理を行う。そして、プロセッサ１２０は、そのトレーニング処理によって見つけた適切なドライブ強度を記憶装置２００ｃと対応付けて、設定用レジスタ１０５ｂに登録する。プロセッサ１２０は、他の記憶装置２００ｄ及び記憶装置２００ｅについても同様に適切なドライブ強度を見つけ、設定用レジスタ１０５ｂに登録する。
プロセッサ１２０は、実稼働において記憶装置２００ｃにデータをライトする場合、次の処理を実行する。プロセッサ１２０は、図４に示すフローチャートと同様、設定用レジスタ１０５ｂからライト先の記憶装置２００ｃに対応するドライブ強度（例えば「５０Ω」）を取得し、第１ドライバ１０１ｂに設定ドライブ強度１０２ｂとして設定する。そして、プロセッサ１２０は、スイッチ回路４００ａの接続先を、ライト先の記憶装置２００ｃへ切り替える。第１ドライバ１０１ｂは、ライトデータに係るライトコマンドを載せた信号を、設定ドライブ強度１０２ｂ「５０Ω」に基づいて生成し、その信号をライト先の記憶装置２００ｃへ発信する。このライトデータは、記憶装置２００ｃにライトされる。
以上の処理によれば、第２レシーバ２０３ｃ、２０３ｄ及び２０３ｅの各々は、実施例２の場合よりもさらに高品質な信号波形を受信することができる。信号伝送時、スイッチ回路４００ａによって、第１ドライバ１０１ｂと、第２レシーバ２０３ｃ、２０３ｄ及び２０３ｅの内の何れかと１対１の対応関係となるためである。よって、コントローラ１００ｂと、記憶装置２００ｃ、２００ｄ及び２００ｃの各々との間のデータ通信速度を従来よりも高速化することができる。
図６は、実施例４に係る信号伝送システム１ｃの構成図である。
実施例４に係る信号伝送システム１ｃでは、伝送路３００ｃの一方にコントローラ１００ｃが接続されており、伝送路３００ｃの他方にスイッチ回路４００ｂが接続されている。記憶装置２００ｆ、２００ｇ、２００ｈ、２００ｉの各々は、伝送路３００ｃの接続先として第１チャネルと第２チャネルとを有する。記憶装置２００ｆ及び記憶装置２００ｇの第１チャネルには伝送路３０１ｆが接続されており、その伝送路３０１ｆの他方がスイッチ回路４００ｂに接続されている。同様に、記憶装置２００ｆ及び記憶装置２００ｇの第２チャネルには伝送路３０１ｇが、記憶装置２００ｈ及び記憶装置２００ｉの第１チャネルには伝送路３００ｈが、記憶装置２００ｈ及び記憶装置２００ｉの第２チャネルには伝送路３００ｉが接続されている。記憶装置２００ｆ〜２００ｉの各々は、前述の実施例の場合と同様、第２レシーバ（不図示）を有する。
スイッチ回路４００ｂは、伝送路３００ｃの接続先を、伝送路３０１ｆ、３０１ｇ、３０１ｈ及び３０１ｉの内の何れか１つに切り替える。ここで、記憶装置２００ｆ及び記憶装置２００ｇを第１グループ、記憶装置２００ｈ及び記憶装置２００ｉを第２グループとする。
実施例４において、プロセッサ１２０は、ドライブ強度のトレーニング処理において、第１グループに対応する適切なドライブ強度と、第２グループに対応する適切なドライブ強度とを見つける。すなわち、プロセッサ１２０は、記憶装置２００ｆ、２００ｇ、２００ｈ、２００ｉの各々に対応する適切なドライブ強度を見つける必要はない。その理由は次のとおりである。
複数の記憶装置を有するストレージデバイスを構成するにあたり、記憶装置２００ｆを基板の表面に、記憶装置２００ｇを基板の裏面に配置し、伝送路３０１ｆを記憶装置２００ｆ及び記憶装置２００ｇの第１チャンネルに接続し、伝送路３０１ｇを記憶装置２００ｆ及び記憶装置２００ｇの第２チャンネルに接続するという構成をとる場合がある。有限である基板の面積を有効に活用するためである。このような構成をとる場合、伝送路３０１ｆ及び伝送路３０１ｇを共有する記憶装置２００ｆ及び記憶装置２００ｇには、通常、同様の負荷容量を有するものが採用される。記憶装置２００ｈ及び２００ｉについても同様である。
しかし、同じグループに属さない記憶装置２００ｆと記憶装置２００ｈとには、必ずしも同様の負荷容量を有するものが採用されるとは限らない。そこで実施例４では、プロセッサ１２０は、ドライブ強度のトレーニング処理において、第１グループ及び第２グループの各々に対応する適切なドライブ強度を見つける。第１グループに対応する適切なドライブ強度を見つける場合、プロセッサ１２０は、スイッチ回路４００ｂの接続先を伝送路３０１ｆ又は３０１ｇの何れかに切り替えて、トレーニング処理を行う。そして、プロセッサ１２０は、そのトレーニング処理によって見つけた適切なドライブ強度を第１グループと対応付けて設定用レジスタ１０５ｃに登録する。プロセッサ１２０は、第２グループに対応する適切なドライブ強度も同様に見つけて設定用レジスタ１０５ｃに登録する。
プロセッサ１２０は、実稼働において記憶装置２００ｆの第１チャネルを通じて記憶装置２００ｆにデータをライトする場合、次の処理を実行する。プロセッサ１２０は、図４に示すフローチャート同様、ライト先の記憶装置２００ｆの属する第１グループに対応する適切なドライブ強度（例えば「５０Ω」）を設定用レジスタ１０５ｃから取得し、第１ドライバ１０１ｃに設定ドライブ強度１０２ｃとして設定する。そして、プロセッサ１２０は、スイッチ回路４００ｂの接続先を、伝送路３０１ｆに切り替える。第１ドライバ１０１ｃは、ライトデータに係るライトコマンドを載せた信号を、その設定ドライブ強度１０２ｃ「５０Ω」に基づいて生成し、その信号をＦＭ１００ｆの第１チャネルへ発信する。このライトデータは、記憶装置２００ｆにライトされる。
以上の処理によれば、実施例１乃至実施例３において述べた効果に加えて、次の効果を奏する。すなわち、適切なドライブ強度が記憶装置２００ｆ、２００ｇ、２００ｈ、２００ｉ毎ではなくグループ１９０ａ、１９０ｂ毎に対応付けられるので、実稼働時のデータ送信処理において、第１ドライバ１０１ｃの設定ドライブ強度１０２ｃを変更する頻度が低減する。さらに、設定用レジスタ１０５ｃとして確保すべきレジスタ数を削減することもできる。
図７は、実施例５に係る計算機システムの構成図である。実施例５では、信号伝送システム１を外部から制御する計算機システムについて述べる。
図７において、計算機システムは、データを記憶可能なストレージモジュール５００と、そのストレージモジュール５００を制御する上位装置６００とを有し、ストレージモジュール５００と上位装置６００とは所定の通信ネットワーク７００（又はケーブル）で接続されている。
ストレージモジュール５００は、信号伝送システム１と、その信号伝送システム１を制御する第１ソフトウェア５１０とを有する。
上位装置６００の一例としては、ホストコントローラ、ストレージ装置又はサーバ装置などがある。上位装置６００は、ストレージモジュール５００の第１ソフトウェア５１０と協調して動作する第２ソフトウェア６１０を有する。
第１ソフトウェア５１０は、信号伝送システム１の有する各ドライバの設定ドライブ強度１０２を、外部から設定、変更及び参照するためのＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｆａｃｅ）を提供する。
上位装置６００の第２ソフトウェア６１０は、このＡＰＩを利用して、信号伝送システム１の所定のドライバの設定ドライブ強度１０２を、設定、変更及び参照することができる。第２ソフトウェア６１０は、ストレージモジュール５００に含まれる所望のドライバの設定ドライブ強度１０２を容易に設定、変更及び参照できるようなＵＩ（Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）をユーザに提供してもよい。
上述した本発明の実施例は、本発明の説明のための例示であり、本発明の範囲をそれらの実施例にのみ限定する趣旨ではない。当業者は、本発明の要旨を逸脱することなしに、他の様々な態様で本発明を実施することができる。
例えば、信号品質に影響を及ぼすパラメータとしては、上述の設定ドライブ強度（オン抵抗）の他に、スルーレート、スキュー調整値、及びＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）抵抗値などがある。コントローラ１００は、スルーレート、スキュー調整値及びＯＤＴ抵抗値の各々について、選択可能な値が登録されている参照用レジスタを有してもよい。
スルーレートとは、信号の立ち上がり又は立ち下がりの波形の傾き（急峻さ）を表す値である。スルーレートは、例えば「Ｖ／μｓ」で表現され、信号波形の傾きが急峻なほど大きい値となる。
プロセッサ１２０は、上述のドライブ強度のトレーニング処理と同様にスルーレートに係るトレーニング処理を行い、適切なスルーレートを見つけてもよい。例えば、プロセッサ１２０は、スルーレートを、スルーレートの参照用レジスタに登録されている値の内、小さい値から大きい値に段階的に変更していき、リードテストデータにビットエラーが存在しなくなる適切なスルーレートを見つける。そして、プロセッサ１２０は、実稼働におけるデータ送信時、その適切なスルーレートを第１ドライバ１０１に設定し、第１ドライバ１０１は、その設定されたスルーレートに従う信号を発信してもよい。
スキューとは、データを含む信号とストローブ信号との間のずれのことをいう。第１ドライバ１０１が、データを含む信号とストローブ信号とを同時に送信したとしても、伝送路長の違いや伝送路の特性のバラツキなどにより、この２つの信号が必ずしも同時に第２レシーバ２０３に到着するとは限らない。この２つの信号のずれがスキューである。スキューの値は、例えば「マイクロ秒」で表現される。第２レシーバ２０３におけるスキューを小さくすることをデスキューという。例えば、データを含む信号とストローブ信号との間の送信タイミングを適切な時間分ずらすことにより、第２レシーバ２０３におけるスキューを小さくすることができる。
プロセッサ１２０は、上述のドライブ強度のトレーニング処理と同様にスキュー調整値に係るトレーニング処理を行い、２つの信号の送信タイミングをずらす適切な時間（つまり、スキュー調整値）を見つけてもよい。例えば、プロセッサ１２０は、スキュー調整値の参照用レジスタに登録されている値の内、スキュー調整値を小さい値から大きい値に段階的に変更していき、リードテストデータにビットエラーが存在しなくなる適切なスキュー調整値を見つける。そして、プロセッサ１２０は、実稼働におけるデータ送信時、その適切なスキュー調整値を第１ドライバ１０１に設定し、第１ドライバ１０１は、その設定されたスキュー調整値に従う信号を発信してもよい。
ＯＤＴとは、第２レシーバ２０３が備える終端抵抗である。終端抵抗は、信号が第２レシーバ２０３で反射することを防止するために備えられる。この終端抵抗の大きさ（つまり、ＯＤＴ抵抗値）は変更できてよい。
プロセッサ１２０は、上述のドライブ強度のトレーニング処理と同様にＯＤＴ抵抗値に係るトレーニング処理を行い、適切なＯＤＴ抵抗値を見つけてもよい。例えば、プロセッサ１２０は、ＯＤＴ抵抗値の参照用レジスタに登録されている値の内、大きい値から小さい値に段階的に変更していき、リードテストデータにビットエラーが存在しなくなる適切なＯＤＴ抵抗値を見つける。そして、プロセッサ１２０は、実稼働におけるデータ送信時、その適切なＯＤＴ抵抗値を第２レシーバ２０３に設定し、第２レシーバ２０３は、その設定されたＯＤＴ抵抗値に従って信号を受信してもよい。
プロセッサ１２０は、トレーニング処理によって、ドライブ強度、スルーレート、スキュー調整値及びＯＤＴ抵抗値の各々の適切な値を見つけ、それらの適切な値を全て所定の設定用レジスタに登録してもよい。そして、プロセッサ１２０は、実稼働におけるデータ送信時、それらの適切な値の全てを第１ドライバ１０１及び第２レシーバ２０３に設定し、第１ドライバ１０１を制御して信号を発信してもよい。これにより、第１ドライバ１０１に従来よりも小さなドライブ強度１０２を設定することができる。よって、コントローラ１００と記憶装置２００との間のデータ通信速度を従来よりも高速化することができる。
これまでに説明した実施例１〜５を基に、例えば以下の様な表現をすることができる。
＜表現１＞
コントローラ部と、データ記憶部と、前記コントローラ部と前記データ記憶部とを接続する信号の伝送路と、を有し、
前記コントローラ部は、前記伝送路へ発信する信号の特性を決定するパラメータに基づいて、前記伝送路へ信号を発信するドライバを有し、
前記データ記憶部は、前記伝送路を通じて伝送された信号を受信するレシーバと、データが一時的に記憶される第１記憶領域と、前記第１記憶領域に一時的に記憶された前記データが最終的に記憶される第２記憶領域と、を有し、
前記コントローラ部は、前記ドライバにテスト用のパラメータを前記ドライバに設定し、前記ドライバは、その設定されたテスト用のパラメータに基づいて、ライトデータを含む信号を前記伝送路へ発信し、
前記レシーバは、前記ドライバから発信された信号を前記伝送路を通じて受信し、前記データ記憶部は、前記レシーバの受信した信号に含まれる前記ライトデータを前記第１記憶領域にライトし、
前記コントローラ部は、前記第１記憶領域から前記ライトデータをリードし、そのリードしたライトデータにビットエラーが存在するか否かを判定し、その判定の結果を基に、前記ドライバに使用するパラメータを決定する
ストレージシステム。
＜表現２＞
前記コントローラ部は、
前記第１記憶領域からリードしたライトデータに前記ビットエラーが存在しない場合、前記ドライバに設定したテスト用のパラメータを前記ドライバに使用するパラメータに決定し、
前記第１記憶領域からリードしたライトデータに前記ビットエラーが存在する場合、先に設定したテスト用のパラメータよりも前記ライトデータの通信速度が遅くなるようなテスト用のパラメータを設定して、再度、前記データ記憶部の前記第１記憶領域に対する前記ライトデータのライト及びリードと前記判定とを実行する
表現１に記載のストレージシステム。
＜表現３＞
前記第２記憶領域は、記憶しているデータにビットエラーを生じさせ得る不揮発性記憶媒体で構成されている
表現１又は２に記載のストレージシステム。
＜表現４＞
前記伝送路には、前記データ記憶部として第１データ記憶部と第２データ記憶部とが接続されており、
前記コントローラ部は、
前記第１データ記憶部及び前記第２データ記憶部の各々に対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１データ記憶部に使用する第１パラメータと、前記第２データ記憶部に使用する第２パラメータとを決定し、
前記第１データ記憶部へデータを送信する場合には、前記ドライバに前記第１パラメータを使用し、前記第２メモリ部へデータを送信する場合には、前記ドライバに前記第２パラメータを使用する
表現１乃至３の何れか１に記載のストレージシステム。
＜表現５＞
前記伝送路の前記データ記憶部側の接続先を、前記第１データ記憶部及び前記第２データ記憶部の何れか１つに切り替えるスイッチ部を備え、
前記コントローラ部は、
前記スイッチ部の接続先を前記第１データ記憶部に切り替えて、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１データ記憶部に使用する前記第１パラメータを決定し、前記スイッチ部の接続先を前記第２データ記憶部に切り替えて、前記ライトデータのライト及びリードと前記判定とを実行して、前記第２データ記憶部に使用する前記第２パラメータを決定し、
前記第１データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を前記第１データ記憶部に切り替え、前記ドライバに前記第１パラメータを使用し、
前記第２データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を前記第２データ記憶部に切り替え、前記ドライバに前記第２パラメータを使用する
表現４に記載のストレージシステム。
＜表現６＞
前記伝送路の前記データ記憶部側の接続先を、第１データ記憶部及び第２データ記憶部と、第３データ記憶部及び第４データ記憶部との何れか１つに切り替えるスイッチ部を備え、
前記コントローラ部は、
前記スイッチ部の接続先を、前記第１データ記憶部及び前記第２データ記憶部に切り替えて、前記第１データ記憶部又は前記第２データ記憶部の何れかに対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１データ記憶部及び前記第２データ記憶部に使用する第１パラメータを決定し、前記スイッチ部の接続先を、前記第３データ記憶部及び前記第４データ記憶部に切り替えて、前記第３データ記憶部又は前記第４データ記憶部の何れかに対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第３データ記憶部及び前記第４データ記憶部に使用する第２パラメータを決定し、
前記第１データ記憶部又は前記第２データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を、前記第１データ記憶部及び前記第３データ記憶部に切り替えて、前記ドライバに前記第１パラメータを使用し、
前記第３データ記憶部又は前記第４データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を、前記第３データ記憶部及び前記第４データ記憶部に切り替えて、前記ドライバに前記第２パラメータを使用する
表現１乃至３の何れか１に記載のストレージシステム。
＜表現７＞
前記パラメータは、前記ドライバの出力する信号の電流値を決定するドライブ強度であり、
前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定したドライブ強度よりも前記電流値が大きくなるようなドライブ強度を設定することである
表現３に記載のストレージシステム。
＜表現８＞
前記パラメータは、前記ドライバの出力する信号のスルーレートを決定するスルーレート調整値であり、
前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定したスルーレート調整値よりも前記スルーレートが大きくなるようなスルーレート調整値を設定することである
表現１乃至７の何れか１に記載のストレージシステム。
＜表現９＞
前記パラメータは、前記レシーバに係る終端抵抗の大きさを決定する抵抗値であり、
前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定した抵抗値よりも大きい抵抗値を設定することである
表現１乃至７の何れか１に記載のストレージシステム。
＜表現１０＞
前記ドライバに設定されたパラメータを外部に出力するためのインタフェース部をさらに備える
表現１乃至９の何れか１に記載のストレージシステム。
＜表現１１＞
伝送路の一方に接続されたコントローラ部と、前記伝送路の他方に接続されたデータ記憶部との間で信号を伝送する方法であって、
前記コントローラ部は、前記伝送路へ発信する信号の特性を決定するパラメータに基づいて、前記伝送路へ信号を発信するドライバを有しており、
前記データ記憶部は、前記伝送路を通じて伝送された信号を受信するレシーバと、データが一時的に記憶される第１記憶領域と、前記第１記憶領域に一時的に記憶された前記データが最終的に記憶される第２記憶領域と、を有しており、
前記コントローラ部が、前記ドライバにテスト用のパラメータを前記ドライバに設定し、前記ドライバが、その設定されたテスト用のパラメータに基づいて、ライトデータを含む信号を前記伝送路へ発信し、
前記レシーバが、前記ドライバから発信された信号を前記伝送路を通じて受信し、前記データ記憶部が、前記レシーバの受信した信号に含まれる前記ライトデータを前記第１記憶領域にライトし、
前記コントローラ部が、前記第１記憶領域から前記ライトデータをリードし、そのリードしたライトデータにビットエラーが存在するか否かを判定し、その判定の結果を基に、前記ドライバに使用するパラメータを決定する
信号伝送方法。
上述の表現において、コントローラ部は、コントローラ１００、１００ａ、１００ｂ、１００ｃに対応する。ドライバは、第１ドライバ１０１に対応する。データ記憶部は、記憶装置２００、２００ａ〜２００ｉに対応する。第１記憶領域は、データレジスタ２０２に対応する。第２記憶領域は、メモリセルアレイ２０１に対応する。レシーバは、第２レシーバ２０３、２０３ａ〜２０３ｅに対応する。伝送路は、伝送路３００、３００ａ〜３００ｃ、３０１ａ〜３０１ｉに対応する。テスト用のパラメータは、参照用レジスタ１０４に登録されているドライブ強度に対応する。又は、テスト用のパラメータは、所定の参照用レジスタに登録されているスルーレート、スキュー調整値又はＯＤＴ抵抗値に対応する。
１、１ａ、１ｂ、１ｃ：信号伝送システム １００、１００ａ〜１００ｃ：コントローラ １２０：プロセッサ １０１：第１ドライバ １０２：ドライブ強度（オン抵抗） ２００、２００ａ〜２００ｉ：フラッシュメモリ ２０３、２０３ａ〜２０３ｅ：第２レシーバ

Claims (13)

  1. コントローラ部と、データ記憶部と、前記コントローラ部と前記データ記憶部とを接続する信号の伝送路と、を有し、
    前記コントローラ部は、前記伝送路へ発信する信号の特性を決定するパラメータに基づいて、前記伝送路へ信号を発信するドライバを有し、
    前記データ記憶部は、データが一時的に記憶される第１記憶領域と、前記第１記憶領域に一時的に記憶された前記データが最終的に記憶される第２記憶領域と、を有し、
    前記コントローラ部は、ライトデータを含むテスト用信号を前記伝送路へ発信し、
    前記データ記憶部は、前記ドライバから発信されたテスト用信号を前記伝送路を通じて受信し、当該受信したテスト用信号に含まれる前記ライトデータを前記第１記憶領域にライトして保持し、前記コントローラ部からリード要求を受信した場合、前記第１記憶領域に保持したライトデータを前記コントローラ部に発信し、
    前記コントローラ部は、前記データ記憶部から発信された前記第１記憶領域に保持したライトデータをリードし、そのリードしたライトデータに基づいて、前記ドライバに使用するパラメータを決定する
    ストレージシステム。
  2. 前記コントローラ部は、
    前記データ記憶部から発信された前記第１記憶領域に保持したライトデータをリードし、そのリードしたライトデータにビットエラーが存在するか否かを判定し、
    前記第１記憶領域からリードしたライトデータに前記ビットエラーが存在しない場合、前記ドライバに設定したテスト用のパラメータを前記ドライバに使用するパラメータに決定し、
    前記第１記憶領域からリードしたライトデータに前記ビットエラーが存在する場合、先に設定したテスト用のパラメータよりも前記ライトデータの通信速度が遅くなるようなテスト用のパラメータを設定して、再度、前記データ記憶部の前記第１記憶領域に対する前記ライトデータのライト及びリードと前記判定とを実行する
    請求項１に記載のストレージシステム。
  3. 前記第２記憶領域は、記憶しているデータにビットエラーを生じさせ得る不揮発性記憶媒体で構成されている
    請求項２に記載のストレージシステム。
  4. 前記伝送路には、前記データ記憶部として第１データ記憶部と第２データ記憶部とが接続されており、
    前記コントローラ部は、
    前記第１データ記憶部及び前記第２データ記憶部の各々に対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１データ記憶部に使用する第１パラメータと、前記第２データ記憶部に使用する第２パラメータとを決定し、
    前記第１データ記憶部へデータを送信する場合には、前記ドライバに前記第１パラメータを使用し、前記第２データ記憶部へデータを送信する場合には、前記ドライバに前記第２パラメータを使用する
    請求項３に記載のストレージシステム。
  5. 前記伝送路の前記データ記憶部側の接続先を、前記第１データ記憶部及び前記第２データ記憶部の何れか１つに切り替えるスイッチ部を備え、
    前記コントローラ部は、
    前記スイッチ部の接続先を前記第１データ記憶部に切り替えて、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１データ記憶部に使用する前記第１パラメータを決定し、前記スイッチ部の接続先を前記第２データ記憶部に切り替えて、前記ライトデータのライト及びリードと前記判定とを実行して、前記第２データ記憶部に使用する前記第２パラメータを決定し、
    前記第１データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を前記第１データ記憶部に切り替え、前記ドライバに前記第１パラメータを使用し、
    前記第２データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を前記第２データ記憶部に切り替え、前記ドライバに前記第２パラメータを使用する
    請求項４に記載のストレージシステム。
  6. 前記伝送路の前記データ記憶部側の接続先を、第１データ記憶部及び第２データ記憶部で構成された第１グループと、第３データ記憶部及び第４データ記憶部で構成された第２グループとの何れか１つに切り替えるスイッチ部を備え、
    前記コントローラ部は、
    前記スイッチ部の接続先を、前記第１グループに切り替えて、前記第１グループに対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第１グループに使用する第１パラメータを決定し、前記スイッチ部の接続先を、前記第２グループに切り替えて、前記第２グループに対して、前記ライトデータのライト及びリードと前記判定とを実行して、前記第２グループに使用する第２パラメータを決定し、
    前記第１データ記憶部又は前記第２データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を、前記第１グループに切り替えて、前記ドライバに前記第１パラメータを使用し、
    前記第３データ記憶部又は前記第４データ記憶部へデータを送信する場合には、前記スイッチ部の接続先を、前記第２グループに切り替えて、前記ドライバに前記第２パラメータを使用する
    請求項３に記載のストレージシステム。
  7. 前記パラメータは、前記ドライバの出力する信号の電流値を決定するドライブ強度であり、
    前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定したドライブ強度よりも前記電流値が大きくなるようなドライブ強度を設定することである
    請求項３に記載のストレージシステム。
  8. 前記パラメータは、前記ドライバの出力する信号のスルーレートを決定するスルーレート調整値であり、
    前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定したスルーレート調整値よりも前記スルーレートが大きくなるようなスルーレート調整値を設定することである
    請求項３に記載のストレージシステム。
  9. 前記パラメータは、前記コントローラ部に係る終端抵抗の大きさを決定する抵抗値であり、
    前記通信速度が遅くなるようなテスト用のパラメータを設定するとは、先に設定した抵抗値よりも大きい抵抗値を設定することである
    請求項３に記載のストレージシステム。
  10. 前記ドライバに設定されたパラメータを外部に出力するためのインタフェース部をさらに備える
    請求項７に記載のストレージシステム。
  11. 前記コントローラ部は、前記テスト用信号を前記伝送路へ発信する場合、当該テスト用信号に含まれる前記ライトデータを前記第１記憶領域に保持する要求を発信する
    請求項１に記載のストレージシステム。
  12. 前記コントローラ部は、前記リード要求を前記伝送路へ発信する場合、前記第２記憶領域に記憶されたことが無いデータをリードする要求を発信する
    請求項１に記載のストレージシステム。
  13. 伝送路の一方に接続されたコントローラ部と、前記伝送路の他方に接続されたデータ記憶部との間で信号を伝送する方法であって、
    前記コントローラ部は、前記伝送路へ発信する信号の特性を決定するパラメータに基づいて、前記伝送路へ信号を発信するドライバを有しており、
    前記データ記憶部は、データが一時的に記憶される第１記憶領域と、前記第１記憶領域に一時的に記憶された前記データが最終的に記憶される第２記憶領域と、を有しており、
    前記コントローラ部が、ライトデータを含むテスト用信号を前記伝送路へ発信し、
    前記レシーバが、前記ドライバから発信されたテスト用信号を前記伝送路を通じて受信し、当該受信したテスト用信号に含まれる前記ライトデータを前記第１記憶領域にライトして保持し、前記コントローラ部からリード要求を受信した場合、前記第１記憶領域に保持したライトデータを前記コントローラ部に発信し、
    前記コントローラ部が、前記データ記憶部から発信された前記第１記憶領域に保持したライトデータをリードし、そのリードしたライトデータに基づいて、前記ドライバに使用するパラメータを決定する
    信号伝送方法。
JP2016519066A 2014-05-16 2014-05-16 ストレージシステム及び信号伝送方法 Active JP6322701B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/063056 WO2015173946A1 (ja) 2014-05-16 2014-05-16 ストレージシステム及び信号伝送方法

Publications (2)

Publication Number Publication Date
JPWO2015173946A1 JPWO2015173946A1 (ja) 2017-04-20
JP6322701B2 true JP6322701B2 (ja) 2018-05-09

Family

ID=54479514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016519066A Active JP6322701B2 (ja) 2014-05-16 2014-05-16 ストレージシステム及び信号伝送方法

Country Status (3)

Country Link
US (1) US10061720B2 (ja)
JP (1) JP6322701B2 (ja)
WO (1) WO2015173946A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200085985A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 다중 모드 전송선 및 그것을 포함하는 스토리지 장치
JP7449785B2 (ja) * 2020-06-17 2024-03-14 日立Astemo株式会社 電子制御装置、判定方法
JP2022051277A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 メモリシステムおよび制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000078209A (ja) * 1998-08-28 2000-03-14 Nec Eng Ltd デジタル信号伝送回路
US6438159B1 (en) * 1999-02-16 2002-08-20 Maxtor Corporation Method and apparatus for margining error rate of multi-drop data buses
JP3490368B2 (ja) * 2000-02-07 2004-01-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法
EP1576754A1 (en) * 2002-12-18 2005-09-21 Koninklijke Philips Electronics N.V. Adaptive encoding of digital multimedia information
JP4543897B2 (ja) * 2004-11-18 2010-09-15 ソニー株式会社 信号伝送システム
KR101263817B1 (ko) * 2007-09-07 2013-05-13 삼성전자주식회사 노이즈에 둔감한 제어 시스템 및 제어 방법
US8279144B2 (en) * 2008-07-31 2012-10-02 Freescale Semiconductor, Inc. LED driver with frame-based dynamic power management
WO2010019249A2 (en) * 2008-08-12 2010-02-18 Solarflare Communications, Inc. Method and apparatus for reducing transmitter ac-coupling droop
JP2011101143A (ja) 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置及びそのシステムとキャリブレーション方法
US9676357B2 (en) * 2010-06-15 2017-06-13 Infineon Technologies Ag Diagnosis of integrated driver circuits
WO2014049752A1 (ja) * 2012-09-26 2014-04-03 富士通株式会社 データ伝送装置及びデータ伝送方法
JP6007843B2 (ja) * 2013-03-26 2016-10-12 富士通株式会社 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
EP3028362B1 (en) * 2013-07-30 2019-10-09 Powermat Technologies Ltd. Efficiency monitor for inductive power transmission
US9602311B2 (en) * 2014-02-06 2017-03-21 The Board Of Trustees Of The Leland Stanford Junior University Dual-mode network
KR102204392B1 (ko) * 2014-03-06 2021-01-18 삼성전자주식회사 Led 조명 구동장치, 조명장치 및 조명장치의 동작방법.
US9419746B1 (en) * 2014-05-16 2016-08-16 Altera Corporation Apparatus and methods for tuning a communication link for power conservation
US9568548B1 (en) * 2015-10-14 2017-02-14 International Business Machines Corporation Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping

Also Published As

Publication number Publication date
US10061720B2 (en) 2018-08-28
WO2015173946A1 (ja) 2015-11-19
US20170220492A1 (en) 2017-08-03
JPWO2015173946A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
KR102553266B1 (ko) 온-다이-터미네이션 회로를 포함하는 메모리 장치
US8917110B2 (en) Semiconductor package including multiple chips and memory system having the same
US10528493B2 (en) Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
KR20160118836A (ko) 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법
US10013368B2 (en) Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
JP6322701B2 (ja) ストレージシステム及び信号伝送方法
KR20160138627A (ko) 반도체 메모리 장치, 이를 위한 임피던스 조절 회로 및 방법
US11113222B2 (en) NAND switch
JP2012048707A (ja) シリアル・アドバンスド・テクノロジー・アタッチメントの性能を改善するための方法および装置
US9292391B2 (en) Interface calibration using configurable on-die terminations
US10922247B2 (en) Interface components
US20160196062A1 (en) Memory system
US8907698B2 (en) On-die termination circuit and termination method
CN114327267A (zh) 一种闪存控制器、延迟调整方法及存储设备
US10223320B2 (en) Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
JP2022146543A (ja) 半導体記憶装置、メモリシステム、および方法
KR102275620B1 (ko) 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치
TWI653536B (zh) 用於調整最佳化參數以自訂用於共用匯流排上目標晶片之信號眼之方法、系統及電腦程式產品
US9940274B2 (en) Memory system and control method of memory system
JP2019215662A (ja) 不揮発性メモリデバイス、及びインターフェース設定方法
KR20200059494A (ko) 메모리 시스템
US9128511B2 (en) Semiconductor device and operation method thereof
CN112527721B (zh) 一种集成电路总线接口控制装置、方法以及系统
JP2015192168A (ja) 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム
CN101009131A (zh) 具有用于电信号的再驱动单元的半导体存储芯片

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180409

R150 Certificate of patent or registration of utility model

Ref document number: 6322701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150