JP6320657B1

JP6320657B1 - コンデンサの放電回路

Info

Publication number: JP6320657B1
Application number: JP2017562391A
Authority: JP
Inventors: 裕人釋氏; 勇治大野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-08-19
Filing date: 2017-07-31
Publication date: 2018-05-09
Anticipated expiration: 2037-07-31
Also published as: JPWO2018034134A1; EP3503394A1; EP3503394A4; WO2018034134A1; CN109643991A; EP3503394B1

Abstract

コンデンサの放電を制御する放電制御用スイッチ素子が故障した場合でも、放電制御が可能なコンデンサの放電回路を得る。充電回路とグランドとの間に設けられたコンデンサの放電回路であって、コンデンサ３に対して充放電を制御する制御部１と、第１の放電抵抗５，第１の放電制御用スイッチ素子６，第１の遮断用スイッチ素子７が直列接続されてコンデンサ３に並列に接続される第１の放電回路と、第２の放電抵抗８，第２の放電制御用スイッチ素子９，第２の遮断用スイッチ素子１０が直列接続されてコンデンサ３に並列に接続される第２の放電回路と、を備え、通常時は第１の放電回路が使用され、第１の遮断用スイッチ素子７をオンにした状態で第１の放電制御用スイッチ素子６の開閉によりコンデンサ３の放電が制御されるように構成されている。

Description

この発明は、コンデンサの放電を制御するための放電回路に関するものである。

従来のコンデンサの放電回路は、例えば、充電回路とグランドとの間に設けられたコンデンサと、そのコンデンサに対して並列に、放電抵抗と放電制御用スイッチ素子の直列回路が接続されて構成されている。制御部からの放電指令により、放電制御用スイッチ素子をオンさせて、コンデンサに蓄積された電荷を、放電抵抗を通じて放電させる仕組みとなっている（例えば、特許文献１参照）。

特開２０１３−１４３６９４号公報（第４頁、図１）

特許文献１のようなコンデンサの放電回路では、放電制御用スイッチ素子をオンさせて放電抵抗を通じてコンデンサ電圧を放電させるように制御しているが、もし放電制御用スイッチ素子が開放故障した場合には、コンデンサの放電を制御することができない。また、もし放電制御用スイッチ素子が短絡故障した場合には、放電が継続して放電抵抗が発熱してしまうという問題があった。

この発明は、上記のような問題を解決するためになされたもので、コンデンサの放電を制御する放電制御用スイッチ素子が開放故障または短絡故障した場合でも、放電制御が可能なコンデンサの放電回路を提供することを目的とする。

この発明に係るコンデンサの放電回路は、充電回路とグランドとの間に設けられたコンデンサの放電回路であって、前記コンデンサに対して充放電を制御する制御部と、第１の放電抵抗，第１の放電制御用スイッチ素子，第１の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第１の放電回路と、第２の放電抵抗，第２の放電制御用スイッチ素子，第２の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第２の放電回路と、を備え、通常時は前記第１の放電回路が使用され、前記第１の遮断用スイッチ素子をオンにした状態で前記第１の放電制御用スイッチ素子の開閉により前記コンデンサの放電が制御されるように構成されているコンデンサの放電回路において、前記第１の放電制御用スイッチ素子と前記第１の遮断用スイッチ素子が共に短絡故障した場合には、前記第２の放電制御用スイッチ素子と前記第２の遮断用スイッチ素子が共にオンにされ、前記コンデンサに蓄積された電荷が前記第１の放電抵抗と前記第２の放電抵抗とを通じて放電されるように構成されているものである。

この発明のコンデンサの放電回路によれば、第１の放電回路と第２の放電回路とがそれぞれコンデンサに並列に接続されて、通常時は第１の放電回路が使用され、第１の遮断用スイッチ素子をオンにした状態で第１の放電制御用スイッチ素子の開閉によりコンデンサの放電が制御されるように構成されているので、第１の放電制御用スイッチ素子が故障した場合でも、第２の放電回路を使用して、第２の放電制御用スイッチ素子によってコンデンサの放電を制御することができる。

この発明の実施の形態１によるコンデンサの放電回路を示す回路図である。この発明の実施の形態２によるコンデンサの放電回路を示す回路図である。

実施の形態１．
以下、この発明の実施の形態１によるコンデンサの放電回路を図に基づいて説明する。
図１は、実施の形態１によるコンデンサの放電回路を示す回路図である。図１に示すように、コンデンサの放電回路は、制御部１に接続されたコンデンサ充電回路２（請求項の充電回路に相当）に、コンデンサ３の一端側が接続され、コンデンサ３の他端側がグランド４に接続されている。制御部１は、例えば、ＣＰＵを備えたマイコンにより構成されている。

コンデンサ３と並列に、第１の放電抵抗５，第１の放電制御用スイッチ素子６，第１の遮断用スイッチ素子７の直列回路が接続されている。同様に、コンデンサ３と並列に、第２の放電抵抗８，第２の放電制御用スイッチ素子９，第２の遮断用スイッチ素子１０の直列回路が接続されている。各スイッチ素子は、例えば、ＭＯＳＦＥＴで構成され、そのゲート側がダンピング抵抗１１を介して制御部１に接続され、また、ゲートとソースの間には保護抵抗１２が挿入されている。

コンデンサ３の後段には、図示を省略しているが、例えば、遮断器の操作機構が接続されて、コンデンサ電圧がその駆動電源として使用される。コンデンサ３の充電電圧の調整や、蓄えられた電荷を次の動作に備えて放電させるために、コンデンサ３を放電制御する必要があるが、本実施の形態のコンデンサの放電回路は、このような場合の放電回路として使用されるものである。ただし、用途はこれに限定するものではない。

図１の構成において、コンデンサ３に対し、第１の放電抵抗５，第１の放電制御用スイッチ素子６，第１の遮断用スイッチ素子７からなる放電経路を第１の放電回路と呼ぶことにする。また、第２の放電抵抗８，第２の放電制御用スイッチ素子９，第２の遮断用スイッチ素子１０からなる放電経路を第２の放電回路と称することにする。
コンデンサ充電回路２から第１および第２の放電回路に接続される経路の途中と、第１の放電回路および第２の放電回路には、それぞれ、逆流を防止するためのダイオード１３が挿入されている。
なお、第１の放電回路と第２の放電回路は同じ構成なので、どちらを第１としてもよい。すなわち、一方を第１の放電回路とすれば、他方が第２の放電回路となる。本実施の形態は、放電回路を二重化したことを特徴とするものである。

次に放電動作について説明する。
コンデンサ３は、コンデンサ充電回路２により充電される。コンデンサ３が充電されて放電が未実施の状態では、制御部１からの指令により第１の遮断用スイッチ素子７をオンにし、第１の放電制御用スイッチ素子６と第２の放電制御用スイッチ素子９と第２の遮断用スイッチ素子１０がオフに制御されている。
次にコンデンサ３の放電を実施するが、通常は第１の放電回路にて実施される。制御部１から、第１の放電制御用スイッチ素子６に対して、例えば、８００ｍｓ間だけオンとなるよう指令を出して制御することで、第１の放電制御用スイッチ素子６がオンの間、コンデンサ３の放電が実施される。これが通常の放電動作である。
なお、第１の放電制御用スイッチ素子６のオン時間は、８００ｍｓに限定するものではない。

ここで、第１の放電制御用スイッチ素子６が開放故障した場合について説明する。コンデンサ３の放電状態は制御部１で常時監視されている。開放故障した場合は、コンデンサ３が放電されないので、制御部１にてコンデンサ３が放電されていないことが検知されると、第１の遮断用スイッチ素子７をオフにし、第２の放電回路の第２の遮断用スイッチ素子１０をオンにする。そして、それ以降のコンデンサ３の放電動作は、第２の放電回路を使用し、第２の放電制御用スイッチ素子９を制御部１から制御することで実施される。

また、第１の放電制御用スイッチ素子６が短絡故障した場合について説明する。短絡故障した場合は、コンデンサ３が放電され続けるので、制御部１においてコンデンサ３が放電され続けていることが検知されると、第１の遮断用スイッチ素子７をオフにし、第２の放電回路の第２の遮断用スイッチ素子１０をオンにする。そして、それ以降のコンデンサ３の放電実施時は、第２の放電回路を使用し、第２の放電制御用スイッチ素子９にてコンデンサ３の放電動作を制御する。
このように、通常は第１の放電回路を使用して放電動作が行われるが、第１の放電回路の第１の放電制御用スイッチ素子６が開放故障または短絡故障のいずれの故障となった場合でも、第２の放電回路に切替えて、第２の放電回路により放電動作が行われるように構成されている。

また、第１の放電制御用スイッチ素子６と第１の遮断用スイッチ素子７が共に短絡故障した場合は、第２の放電回路の第２の遮断用スイッチ素子１０と第２の放電制御用スイッチ素子９を共にオンにし、コンデンサ３に蓄積された電荷を第１の放電抵抗５と第２の放電抵抗８を用いて放電させて発熱を分散させる。すなわち、第１の放電制御用スイッチ素子６と第１の遮断用スイッチ素子７とが共に短絡故障した場合には、コンデンサ３に充電された全電圧を放電する必要があるが、第１の放電回路だけでは放電に長時間を要するため、放電による発熱を両放電抵抗に分散させることで、放電抵抗の破損を防止している。
なお、第１の放電抵抗５と第２の放電抵抗８は、短時間過負荷を考慮して、定格電力が決定されている。

以上のように、実施の形態１によるコンデンサの放電回路によれば、充電回路とグランドとの間に設けられたコンデンサの放電回路であって、コンデンサに対して充放電を制御する制御部と、第１の放電抵抗，第１の放電制御用スイッチ素子，第１の遮断用スイッチ素子が直列接続されてコンデンサに並列に接続される第１の放電回路と、第２の放電抵抗，第２の放電制御用スイッチ素子，第２の遮断用スイッチ素子が直列接続されてコンデンサに並列に接続される第２の放電回路と、を備え、通常時は第１の放電回路が使用され、第１の遮断用スイッチ素子をオンにした状態で第１の放電制御用スイッチ素子の開閉によりコンデンサの放電が制御されるように構成されているので、第１の放電制御用スイッチ素子が故障した場合でも、第２の放電回路を使用して、第２の放電制御用スイッチ素子によってコンデンサの放電を制御することができる。

また、第１の放電制御用スイッチ素子が故障した場合には、第１の遮断用スイッチ素子がオフにされ、第２の放電回路を使用して、第２の放電制御用スイッチ素子の開閉によりコンデンサの放電が制御されるように構成されているので、第１の放電制御用スイッチ素子が開放故障または短絡故障した場合でも、第２の放電制御用スイッチ素子を制御してコンデンサの放電を容易に制御することができる。

また、第１の放電制御用スイッチ素子と第１の遮断用スイッチ素子が共に短絡故障した場合には、第２の放電制御用スイッチ素子と第２の遮断用スイッチ素子が共にオンにされ、コンデンサに蓄積された電荷が第１の放電抵抗と第２の放電抵抗とを通じて放電されるように構成されているので、両放電抵抗を通じて放電することで、放電による発熱を両放電抵抗に分散させることができるため、放電抵抗の破損を防止できる。

実施の形態２．
図２は、実施の形態２によるコンデンサの放電回路を示す回路図である。実施の形態１の図１と同等部分は同一符号を付して詳細な説明は省略する。相違点は、実施の形態１の場合はコンデンサ３と並列に、第１の放電回路と第２の放電回路が直接接続されていたが、実施の形態２では、第１の放電回路と第２の放電回路を切替える切替え用リレー１５を追加した点である。

図２に示すように、切替え用リレー１５は、コイル部１５ａと接点部１５ｂからなっている。制御部１に接続されたドライブ回路１４とグランド４との間に切替え用リレー１５のコイル部１５ａが設けられ、コンデンサ充電回路２から第１の放電回路および第２の放電回路へ接続される接続点部分に切替え用リレー１５の接点部１５ｂが設けられている。
それ以外は、実施の形態１の図１と同等である。

次に、図２のコンデンサの放電回路の放電動作について説明する。
コンデンサ３が充電されて放電が実施される前の状態では、制御部１の指令により、第１の放電回路の第１の遮断用スイッチ素子７をオン、第１の放電制御用スイッチ素子６をオフにし、第２の放電回路側は、第２の放電制御用スイッチ素子９と第２の遮断用スイッチ素子１０が共にオフになっている。そして、切替え用リレー１５は、接点部１５ｂが第１の放電回路側へ接続されるように制御されている。
次に、コンデンサ３の放電動作では、制御部１からの指令により第１の放電制御用スイッチ素子６をオンにして、第１の放電制御用スイッチ素子６がオンの間だけコンデンサ３の放電を行う。

ここで、第１の放電制御用スイッチ素子６が開放故障した場合は、制御部１にてコンデンサ３が放電されていないことを検出し、第１の遮断用スイッチ素子７をオフにし、第２の放電回路の第２の遮断用スイッチ素子１０をオンにし、切替え用リレー１５を切替えて接点部１５ｂを第２の放電回路側に接続する。そして、それ以降のコンデンサ３の放電の実施は、第２の放電制御用スイッチ素子９を制御することでコンデンサ３の放電動作が制御される。

また、第１の放電制御用スイッチ素子６が短絡故障した場合も、制御部１にてコンデンサ３が放電され続けていることを検出して、第１の遮断用スイッチ素子７をオフにし、第２の遮断用スイッチ素子１０をオンにして、切替え用リレー１５の接点部１５ｂを第２の放電回路側に接続する。そして、それ以降のコンデンサ３の放電の実施は、第２の放電制御用スイッチ素子９を制御することでコンデンサ３の放電動作が制御される。

さらに、第１の放電回路の第１の放電制御用スイッチ素子６に続き第１の遮断用スイッチ素子７も共に短絡故障した場合は、第２の遮断用スイッチ素子１０をオンにし、切替え用リレー１５の接点部１５ｂを第２の放電回路側に接続し、第２の放電制御用スイッチ素子９にてコンデンサ３の放電動作が制御される。
先の実施の形態１の構成では、第１の放電回路のスイッチ素子が両方共故障した場合、放電制御ができなかったが、本実施の形態の構成では、上述のように、第１の放電制御用スイッチ素子６と第１の遮断用スイッチ素子７が同時に短絡故障した場合でも、切替え用リレー１５を切替えて接点部１５ｂを第２の放電回路に接続することにより、第２の遮断用スイッチ素子１０、第２の放電制御用スイッチ素子９にて、コンデンサ３の放電動作を制御することができる。

以上のように、実施の形態２のコンデンサの放電回路によれば、実施の形態１の構成に加えて、第１の放電回路と第２の放電回路のいずれか一方のみがコンデンサに対して並列になるように接続を切替える、切替え用リレーを備えたので、第１の放電制御用スイッチ素子と第１の遮断用スイッチ素子が共に短絡故障した場合でも、第２の放電回路に切替えて、第２の放電制御用スイッチ素子によりコンデンサの放電を制御することができる。

なお、本願発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変更、省略したりすることができる。

１制御部、２コンデンサ充電回路、３コンデンサ、４グランド、５第１の放電抵抗、６第１の放電制御用スイッチ素子、７第１の遮断用スイッチ素子、８第２の放電抵抗、９第２の放電制御用スイッチ素子、１０第２の遮断用スイッチ素子、１１ダンピング抵抗、１２保護抵抗、１３ダイオード、１４ドライブ回路、１５切替え用リレー、１５ａコイル部、１５ｂ接点部

Claims

充電回路とグランドとの間に設けられたコンデンサの放電回路であって、
前記コンデンサに対して充放電を制御する制御部と、
第１の放電抵抗，第１の放電制御用スイッチ素子，第１の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第１の放電回路と、
第２の放電抵抗，第２の放電制御用スイッチ素子，第２の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第２の放電回路と、を備え、
通常時は前記第１の放電回路が使用され、前記第１の遮断用スイッチ素子をオンにした状態で前記第１の放電制御用スイッチ素子の開閉により前記コンデンサの放電が制御されるように構成されているコンデンサの放電回路において、
前記第１の放電制御用スイッチ素子と前記第１の遮断用スイッチ素子が共に短絡故障した場合には、前記第２の放電制御用スイッチ素子と前記第２の遮断用スイッチ素子が共にオンにされ、前記コンデンサに蓄積された電荷が前記第１の放電抵抗と前記第２の放電抵抗とを通じて放電されるように構成されていることを特徴とするコンデンサの放電回路。
充電回路とグランドとの間に設けられたコンデンサの放電回路であって、
前記コンデンサに対して充放電を制御する制御部と、
第１の放電抵抗，第１の放電制御用スイッチ素子，第１の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第１の放電回路と、
第２の放電抵抗，第２の放電制御用スイッチ素子，第２の遮断用スイッチ素子が直列接続されて前記コンデンサに並列に接続される第２の放電回路と、を備え、
通常時は前記第１の放電回路が使用され、前記第１の遮断用スイッチ素子をオンにした状態で前記第１の放電制御用スイッチ素子の開閉により前記コンデンサの放電が制御されるように構成されているコンデンサの放電回路において、
前記第１の放電回路と前記第２の放電回路のいずれか一方のみが前記コンデンサに対して並列になるように接続を切替える、切替え用リレーを備えたことを特徴とするコンデンサの放電回路。