JP6313783B2 - 試験システム用インターフェイス - Google Patents

試験システム用インターフェイス Download PDF

Info

Publication number
JP6313783B2
JP6313783B2 JP2015550380A JP2015550380A JP6313783B2 JP 6313783 B2 JP6313783 B2 JP 6313783B2 JP 2015550380 A JP2015550380 A JP 2015550380A JP 2015550380 A JP2015550380 A JP 2015550380A JP 6313783 B2 JP6313783 B2 JP 6313783B2
Authority
JP
Japan
Prior art keywords
board
interposer
paddle
electrical
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550380A
Other languages
English (en)
Other versions
JP2016503889A (ja
Inventor
カラドンナ、マイケル
ファーン、ヤコブ
ウィルキンソン、ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of JP2016503889A publication Critical patent/JP2016503889A/ja
Application granted granted Critical
Publication of JP6313783B2 publication Critical patent/JP6313783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本特許出願は一般に、試験システム用インターフェイスに関する。
自動試験装置(ATE)は、しばしば「テスター」と呼ばれるが、被験デバイス(「DUT」)を試験するための各種電子機器を含む。テスターは、インターフェイスをその1つの構成要素とする。インターフェイスは、試験されるデバイス用のカスタマの試験用治具に装置信号を出すものである。適切な電気的信号忠実度を有する多くの信号を適切なコストで出すことが課題の一つである。
旧世代のテスターは、内蔵型ケーブルアセンブリを含み、内蔵型検査機器カードから信号を、(DUTが接続されている)標準的なテスターインターフェイスに出すようになっている。これにはいくつかの理由がある。例えば、ケーブルインターフェイスは、カスタマの用途、試験用治具、及び較正用に、標準的なインターフェイスを提供する。ケーブルインターフェイスは、いくつかの実装形態においては、検査機器とDUTボードとの位置を揃えることに関わる潜在的な問題に対処する上でも役立つ。ケーブルインターフェイスは、装置のピッチとカスタマの試験用治具との間の、空間変換の問題に対処する上でも役立つ。こうした特性にも関わらず、ケーブルのみを用いるテストヘッドインターフェイスの使用に関連して、問題がいくつか存在している。例えば、ケーブルインターフェイスは、同軸ケーブル終端においてインピーダンス不連続をもたらす可能性があり、それは信号忠実度に影響を及ぼし得る。ケーブルの長さそれ自体が、信号減衰の新たな要因ともなり得る。また、内蔵型信号ケーブルのコストは比較的高いこともある。
1つの例示的試験システムは、以下の特徴のうち1つ以上を含み得る:第1電気的コンタクトを含む、信号を被験デバイス(DUT)とやりとりするためのピンエレクトロニクス(PE)ボードを備える;前記ピンエレクトロニクスボードと、第2電気的コンタクトを含むパドルボードとの間に設けられ、前記第1電気的コンタクトと前記第2電気的コンタクトとの間の電気的経路を形成するために用いられる電気的コネクタを含むインタポーザを備える;及び前記電気的コネクタを前記第2電気的コンタクトと接触させて前記電気的経路を形成すべく、前記パドルボードと前記インタポーザとを接触させるアクチュエータを備える。上記の例示的試験システムは、以下の特徴のうちの1つ以上を、単独又は組み合わせのいずれかで含み得る。
前記インタポーザは第1インタポーザであってよい;前記パドルボードは第1パドルボードであってよい;前記第1電気的コンタクトは前記ピンエレクトロニクスボードの第1側にあってよい;前記電気的コネクタは第1電気的コネクタであってよい;及び前記ピンエレクトロニクスボードは、前記ピンエレクトロニクスボードの第2側にある第3コンタクトを含んでいてよい。上記の例示的試験システムは、以下の特徴を含み得る:前記ピンエレクトロニクスボードの第2側と、第4電気的コンタクトを備える第2パドルボードとの間に設けられ、前記第3電気的コンタクトと前記第4電気的コンタクトとの間の第2電気的経路を形成するために用いられる第2電気的コネクタを備える第2インタポーザを備える。前記第2電気的コネクタを前記第4電気的コンタクトと接触させて前記第2電気的経路を形成すべく、前記アクチュエータが前記第2パドルボードと前記第2インタポーザとを接触させるようにも構成されてよい。
上記の例示的試験システムは、アクチュエータによって加えられる力がない場合に、前記パドルボードと前記インタポーザとの接続を実現するように付勢される1つ以上のばねを含んでいてよい。1つ以上のそれぞれ対応するばねを圧縮するように制御可能な1つ以上のピストンを含む空圧システムを、前記アクチュエータが含んでいてよい。
上記の例示的試験システムは、前記アクチュエータを含むフィールド交換可能ユニット(FRU)を含んでいてよい。前記FRUは、前記PEボードの複数のスロットの1つに装着されてよい。前記位置揃え機構は、位置揃えガイドを含む粗位置揃え機構を含んでいてよい。前記位置揃え機構が精密位置揃え機構を含んでいてよく、該精密位置揃え機構は、パドルボードに形成された穴に対応するピンを含んでいてよい。
前記FRUは複数の挿入スロットを含んでいてよい。前記複数の挿入スロットのそれぞれは2枚のパドルボードを収容してよい。前記2枚のパドルボードはピンエレクトロニクスボードを間に挟んで垂直方向に配置されていてよい。前記複数の挿入スロットのそれぞれは、実質的に挿抜力なしで2枚のパドルボードを受容するように構成されていてよい。
前記アクチュエータはねじ又はカムを含んでいてよく、前記電気的コネクタはポゴピンであってよい。場合により、前記ピンエレクトロニクスボードと前記パドルボードとの間に、ケーブルによる接続が存在する必要がない。前記アクチュエータは、モータ、圧電材料、電磁機器、又は空圧機器のうちの少なくとも1つを含んでいてよい。
1つの例示的試験システムは、以下の特徴のうちの1つ以上を含み得る:それぞれが、試験システムと1つ以上の被験デバイス(DUT)との間に信号を流す電気的経路を有する1対のパドルボードを、それぞれが収容するための複数の挿入スロットを含むフィールド交換可能ユニット(FRU)。前記複数の挿入スロットのうちの少なくとも1つの挿入スロットは:第1電気的コンタクト及び第2電気的コンタクトを第1側及び第2側にそれぞれ含み、DUTと信号をやり取りするためのピンエレクトロニクス(PE)ボードと;前記ピンエレクトロニクスボードの前記第1側と、前記1対のパドルボードのうちの、第3電気的コンタクトを含む第1パドルボードとの間に設けられ、前記第1電気的コンタクトと前記第3電気的コンタクトとの間の第1電気的経路を形成するために用いられる第1電気的コネクタを含む第1インタポーザと;前記ピンエレクトロニクスボードの前記第2側と、前記1対のパドルボードのうちの、第4電気的コンタクトを含む第2パドルボードとの間に設けられ、前記第2電気的コンタクトと前記第4電気的コンタクトとの間の第2電気的経路を形成するために用いられる第2電気的コネクタを含む第2インタポーザと;前記第1パドルボード及び前記第2パドルボードに力を加えて、前記第1電気的コネクタ及び前記第2電気的コネクタをそれぞれ前記第3電気的コンタクト及び前記第4電気的コンタクトに接触させて、前記第1電気的経路及び前記第2電気的経路を形成する1つ以上のアクチュエータ。上記の例示的試験システムは、以下の特徴のうちの1つ以上を、単独又は組み合わせのいずれかで含み得る。
前記複数の挿入スロットのそれぞれが、ピンエレクトロニクスボードと、第1インタポーザと、第2インタポーザと、1つ以上のアクチュエータとを含んでいてよい。前記少なくとも1つの挿入スロットは、アクチュエータにより力が加えられない場合に、前記第1パドルボード及び前記第2パドルボードがそれぞれ前記第1インタポーザ及び前記第2インタポーザに接続するのを防ぐように付勢される1つ以上のばねを含んでいてよい。
それぞれのパドルボードを、前記少なくとも1つの挿入スロット内に位置揃えするための位置揃え機構を、前記少なくとも1つの挿入スロットが含んでいてよい。前記位置揃え機構は、位置揃えガイドを含む粗位置揃え機構を含んでいてよい。前記第1インタポーザ及び前記第2インタポーザのそれぞれが、精密位置揃え機構を含んでいてよい。前記精密位置揃え機構は、対応するパドルボードに形成された穴に対応するピンを含んでいてよい。
1つ以上のそれぞれ対応するばねを圧縮するように制御可能な1つ以上のピストンを含む空圧システムを、前記アクチュエータが含んでいてよい。それぞれのインタポーザ上において、それぞれの信号コンタクトが2つのグラウンドピンに関連付けられて、グラウンド−シグナル−グラウンド(GSG)トリプレットを形成してよい。前記少なくとも1つの挿入スロットは、実質的に挿抜力なしで2枚のパドルボードを受容するように構成されていてよい。前記アクチュエータはねじ又はカムを含んでいてよく、前記電気的コネクタはポゴピンであってよい。場合によっては、前記ピンエレクトロニクスボードと、前記第1パドルボード又は前記第2パドルボードとの間に、ケーブルによる接続が存在する必要がない。
本概要の項を含む、本明細書に説明される特徴のうちの任意の2つ以上の特徴は、本明細書に具体的に説明されない実施形態を形成するように組み合わされてもよい。
前述の諸部分は、1つ以上の非一時的機械読み取り可能記憶媒体上に記憶され、且つ1つ以上の処理デバイス上で実行可能な命令からなる、コンピュータプログラム製品として実装することができる。前述の全て又は一部は、1つ以上の処理デバイスと、機能を実装するための実行可能命令を記憶するメモリとを含み得る、検査機器、方法、又はシステムとして、実装することができる。
1つ以上の実施例の詳細が、添付の図面及び以下の説明に記載される。更なる特徴、態様、及び有利点は、それらの説明、図面、及び特許請求の範囲から、明らかとなるであろう。
図1は、インタポーザに用いるための1つの例示的コネクタを示す、2つの側面図(2つの別の向きで描かれている側面図)である。 図2は例示的インタポーザの斜視図である。 図3は例示的インタポーザの斜視図である。 図4は、ピンエレクトロニクス(PE)ボードと、当該PEボードの上方及び下方のインタポーザとの例示的相互接続を示す側面図である。 図5は、PEボードの上下に接続された例示的インタポーザを示す斜視図である。 図6は、開放状態の構成における例示的無挿抜力(ZIF)コネクション(当該ZIFコネクションPEボードと、当該PEボードの上下のインタポーザと、それぞれ対応するインタポーザと組み合わせるためのパドルボードと、からなる)の側面図である。 図7は、閉鎖状態の構成における例示的ZIFコネクション(当該ZIFコネクションは、PEボードと、当該PEボードの上下のインタポーザと、それぞれ対応するインタポーザと組み合わせるためのパドルボードと、からなる)の側面図である。 図8は、閉鎖状態の構成における例示的ZIFコネクション(当該ZIFコネクションは、PEボードと、当該PEボードの上下のインタポーザと、それぞれ対応するインタポーザと組み合わせるためのパドルボードと、からなる)の側面図である。 図9は、1つの例示的パドルボードの斜視図である。 図10Aは、ZIFインターフェイス用の複数のスロットを有する例示的アクチュエータアセンブリの前側斜視図である。 図10Bは、ZIFインターフェイス用の複数のスロットを有する例示的アクチュエータアセンブリの後側斜視図である。 図11Aは、例示的パドルボード及び当該パドルボードをスロット内にて位置揃えするための粗位置揃え機構の側面図である。 図11Bは、スロット構造体の斜視図である。 図12は、例示的ZIFコネクション及び、インタポーザ上に包含されている(この例においては)ピンである精密位置揃え機構の斜視図である。 図13は、パドルボードのインタポーザへの接続を制御するための(この例においては)ピストン及びばねであるアクチュエータを包含する開放状態の例示的ZIFコネクションの前方断面図である。 図14は、パドルボードのインタポーザへの接続を制御するための(この例においては)ピストン及びばねであるアクチュエータを包含する閉鎖状態の例示的ZIFコネクションの前方断面図である。 図15は、被験デバイス側から見た、例示的パドルボードアセンブリの斜視図である。 図16は、試験装置側から見た、例示的パドルボードアセンブリの斜視図である。 図17は、例示的パドルボードアセンブリの一部分を示す、パドルボードキャリアブロックの斜視図である。
メモリの製造業者及びその他の半導体製造業者のようなデバイス製造業者は一般に、その製造のさまざまな段階において、デバイスの試験を行う。製造の間、単一のシリコンウェーハ上に、集積回路が大量に製作され得る。それぞれのウェーハは、ダイと呼ばれる個別の集積回路に切り分けられ得る。各ダイは、フレーム内に装填され、フレームから延出するリード線にダイを接続するために、ボンディングワイヤが取り付けられ得る。次いで、装填されたフレームは、プラスチック又は別のパッケージ材料内に封入されることにより、最終製品が作り出され得る。製造業者は、製造プロセス中の可能な限り早期に、欠陥のある構成要素を検出して廃棄するという、経済的な動機を有する。従って、多くの製造業者は、ウェーハがダイへと切り出される前に、ウェーハレベルで集積回路を試験する。欠陥のある回路をマーク付けして、一般的には、パッケージ化される前に廃棄することにより、欠陥のあるダイをパッケージ化するコストが節約される。最終チェックとして、多くの製造業者は、出荷前に各最終製品を試験する。
構成要素を大量に試験するために、製造業者は通常テスターを用いる。試験プログラム内の機械により実行可能な命令に応答して、テスターは自動的に、集積回路に印加される入力信号を生成し、出力信号をモニターする。テスターは、その出力信号を期待応答と比較して、被験デバイス(DUT)に欠陥があるかどうかを判定する。通常は、ピンエレクトロニクスを用いて信号を処理し、送信する。
通例は、部品テスターは、2つの異なる部分に設計される。「テストヘッド」と呼ばれる第1部分は、DUTに近接して配置することができる回路機構、例えば、駆動回路機構、受信回路機構、及び短い電気経路が有益である他の回路機構を含む。「テスター本体」と呼ばれる第2部分は、ケーブルを介してテストヘッドに接続されており、DUTに近接させることができない電子装置を収容する。いくつかの実装形態においては、特別の機械が複数のデバイスを動かし、デバイスを次々にテスターに機械的及び電気的に接続する。「プローバー」を使用して、半導体ウェーハレベルでデバイスを移動させる。「ハンドラー」を使用して、パッケージ化されたデバイスレベルでデバイスを移動させる。プローバー、ハンドラー、及びテスターに対してDUTを位置決めするための他のデバイスは、包括的に「周辺機器」として知られている。周辺機器は一般的に、試験するためにDUTが位置決めされる部位にある。周辺機器がその試験部位にDUTをフィードし、テスターがDUTを試験し、周辺機器がDUTを試験部位から離れる方向に移動させることにより、別のDUTを試験できるようになる。
テストヘッド及び周辺機器は、一般に別々の支持構造を有する別体の機械である。それゆえ、いくつかの実装形態においては、試験を始める前に、テストヘッド及び周辺機器を一体に装着する場合がある。一般に、これを実現するために、テストヘッドを周辺機器の方に移動し、テストヘッドの位置を整え、テストヘッドを周辺機器に留め具で留める。ひとたび留め具で留められると、ドッキング機構がテストヘッドと周辺機器とを一体に引き寄せ、テストヘッドと周辺機器との間にあるばね仕掛けのコンタクトがテスターとDUTとの間を圧縮し、その電気的接続を形成するようになっている。
テスターは、カスタマ治具に対するインターフェイスを含むが、それはDUTへの媒介的インターフェイスとなり得るものである。いくつかの実施例においては、インターフェイスは、以下に説明するタイプの無挿抜力(ZIF)インターフェイスを含む。この文脈においては、ZIFとは、任意の適切な方法で開放し閉鎖することができるインターフェイスを指す。開放状態においては、圧力を要せず、又は、場合によっては小さな圧力のみによって、組み合わせコネクタがその中に挿入され得る。インターフェイスが閉鎖されると、当該組み合わせコネクタにより、電気的及び機械的接続が形成されるようになっている。以下に続く説明はZIFインターフェイスに焦点を当てているが、本明細書に説明されている試験システムは、ZIFインターフェイスと共に用いられるものに限られず、非ZIFインターフェイスと共にも用いられ得る。しかしながらいずれの場合にも、信号を当該インターフェイスを通じて流すために用いるケーブル(例えば、同軸ケーブル及び/又はその他の配線)の数は少なくて済み、場合によってはゼロ又は1桁台にまで減らすことができる。
以下に説明するように、本明細書に説明される例示的ZIFインターフェイスは、インタポーザボード(又は単に「インタポーザ」と呼ぶ)を用いて、テスター上のピンエレクトロニクス(PE)ボードと、電気的コンタクト及びそれに接続されている配線を含むパドルボード(又は単に「パドル」と呼ぶ)との間の電気的及び機械的接続を形成する。いくつかの実施例においては、1つのインタポーザが、1つのPEボードの上下に接続されて、1つの対応するパドルボードがそれぞれのインタポーザに接続されている。パドルボードをそれぞれ対応するインタポーザに接触するように押し込んで、PEボードとパドルボードとの間に電気的経路を確立することにより、上記の接続を形成するようになっている。信号は、PEボードとパドルボードとの間を、インタポーザにより確立された電気的経路を介して移動する。パドルボードをインタポーザから離すことで上記の接続が解消されるようになっている。このようなさまざまな特徴をもつ構成が、以下により詳しく説明される。
より具体的には、ZIFインターフェイスの場合には、適切なインタポーザが用いられて、適切な接触レベル、サイクル寿命、接触密度、及び信頼性の組み合わせを提供するようになっている。いくつかの実施例においては、上記インタポーザは、カスタマの回路基板とテスター上のピンエレクトロニクス(PE)との間の電気的接続を提供するコネクタを含む回路基板である。いくつかの例示的実装形態においては、インタポーザボードは、プレス加工式コンタクトアレイ(SCA)コネクタである。このコネクタは通常、ZIFインターフェイスに求められるサイクルに耐えうるだけの頑丈さを有する、高密度の順応性電気的インターフェイスを提供する。
SCAインタポーザの基本的構成要素は、コネクタ(又は「コンタクト」)である。本実施例においては、高密度性の要求に応えるために、垂直式コンタクトが用いられている(ただし、他の実装形態においては、非垂直式コンタクトが用いられる場合もある)。ポゴピンは、垂直式コンタクトの例であるが、他のタイプの垂直式コンタクトを用いることもできる。
例えば、図1のHピン10のような、例示的ポゴピンを、プロセッサ及びバーンイン試験ソケット用に使用することができる。上記のようなHピンを包含する例示的SCAインタポーザ12が、図2に示されている。例示的SCAインタポーザ12は、Hピン10の1つ以上のアレイを保持するように構成されている。本明細書に説明されるインタポーザはHピンを用いるが、任意のタイプのインタポーザを代わりに用いることもできる。本明細書に説明されるインターフェイスは、任意のタイプのインタポーザとともに用いることができるが、本明細書に説明される実施例に限られない。
いくつかの実施例においては、SCAインタポーザ12は、テスター及び/又はDUTに求められる、ルーティング、密度、及び性能の要件を満たすために特定のパターンのピンを有する。同じSCAインタポーザコネクタがPEボードの両面(上面及び下面)に接続されるように、上記のパターンは選択され、そうすることで、インターフェイスの信号密度を高めることができる。いくつかの実施例においては、SCAインタポーザ上のそれぞれの高速信号ピンは、2つのグラウンドHピンにより囲まれて、グラウンド−シグナル−グラウンド(GSG)のトリプレットを形成する。これらのトリプレット14が、図3及び4に示されている。特に図4には、例示的PEボード17が、当該PEボード17の上下に接続されているインタポーザ16及び18と、当該インタポーザ上の例示的Hピンとともに示されている。トリプレット14は、PEボード17の下面20上のコネクタが同じグラウンドを共有するように配置されていてよいが、これは必ずしもそうでなくてよい。
接続間のクロストークを減らすために、HピンがPEボードの一方の面(例えば上面)上に、PEボードの他方の面(例えば下面)上のHピンに対して、電気的な相互作用を減らすように配置されてもよい。例えば、別々の面上のHピンが重ならない、又はほとんど重ならないようにするとよい。この点に関して、SCAインタポーザの高速領域におけるHピンの密度は、ピンのサイズよりもクロストークに対する懸念により支配される場合がある。クロストークをさらに減らすために、Hピンパッドを有しない側のPE面に、高速信号ビアがバックドリル加工により形成されてよい。サイクル数が多くなることへの不安材料となり得るので、繰り返しコネクタがオンオフされることによるパッドへのダメージを減らすために、PEボード上のパッドは硬質金メッキされてよい。
PEボード23の上下に装着されたSCAインタポーザ24及び25の一例が、図5に示されている。
例示的ZIFインターフェイスの他の部位は、上述の通り、パドルボードである。パドルボードは、カスタマ/DUT回路機構へのケーブルコンタクトを有して構成されている、カスタマ/DUTボードである。いくつかの実施例においては、パドルボードは、PEボード上のSCAインタポーザに組み合わされるようになっており、インターフェイス電気信号を、同軸(またはその他の)ケーブルに発するために用いられる。この目的のために、パドルボードは電気的コンタクトを含んでおり、当該コンタクトは、PEからSCAインタポーザコネクタ(例えば、Hピン)を介して電気的信号を受け取る。パドルボード上の電気的コンタクトは、カスタマ治具に繋がる同軸(またはその他の)ケーブルに電気的に接続されている回路に電気的に接続されている。いくつかの実装形態においては、パドルボードはテストヘッドの一部分となっている場合があるが、通常はテストヘッドの一部分ではない。むしろ、パドルボードは通常、カスタマ治具の一部となっている。
ケーブルに信号を発することに加えて、パドルボードは、PEボードとカスタマテスターインターフェイスユニット(TIU)との間の大まかな位置揃えをする位置揃え機構を有し、パドルボード上のパッドとそれぞれのSCAインタポーザとの間の精密位置揃え機構をも有している。
図6は、SCAインタポーザ30,32及びPEボード34に対してZIF開放位置におけるパドルボード26、28を示し、また図7は、同じくZIF閉鎖位置におけるパドルボード26、28を示す。いくつかの実施例においては、それぞれのパドルボードは、SCAインタポーザHピンパッドと同軸ケーブルとの間に高性能の信号経路を提供するように構成されている。いくつかの実装形態においては、上記高速経路はストリップライン構成とバックドリルにより形成されたビアとを用いて、クロストークを減らし、インピーダンスを制御するようになっている。パドルボードルーティングの断面を図8に示す。すなわち、図8は、パドルボード26、28と、それぞれ対応するSCAインタポーザ30、32と、パドルボード/SCAインタポーザ対の間にあり、PEボード34上の配線に接続しているHピン38と、を示す。
既に述べたように、パドルボードは、カスタマTIUへの同軸ケーブル若しくはその他のケーブルによる、又は非ケーブル式のコネクションの開始点としても機能する。いくつかの実装形態においては、それぞれのパドルボードは、比較的低コストの、ホットバー式はんだ付けマスターミネーションアセンブリ法を用いて作製される。パドルボード上の同軸ケーブルを用いる実装形態においては、すべての同軸ケーブルを利用可能な空間に収めるために、当該ケーブルが拘束の信号又は電力を通すためのものであるかによって、サイズ及び/又はタイプの異なる同軸ケーブルが用いられる場合がある。ケーブルの取り付けられたパドルボード40の一例を、図9に示す。
本明細書で説明されるZIFインターフェイスの他の特徴としては、アクチュエータアセンブリがあり、その一例42が図10A及び10Bに示されている。アクチュエータアセンブリは、図10Aではテスター側から見たものであり、図10Bではカスタマ側から見たものである。例示的アセンブリ42は、次のような機能を提供するように構成されている。例えば、アセンブリ42は、パドルボードと対応するSCAインタポーザとをあらかじめ適切に位置合わせするようになっている場合がある。アセンブリ42は、後述するように、クランプする力を提供するようになっている場合もある。当該力により、SCAインタポーザ内のHピンを圧縮して、PEボード上のコンタクトとパドルボード上のコンタクトとの間の、電気的接触をHピンを介して確保する(それにより、PEボードとパドルボードとの間にSCAインタポーザを介した電気的経路を作り出す)ようになっている。アセンブリ42は、電気的接続を切断する機構を提供する場合もある。
いくつかの実施例においては、例示的ZIF機構アクチュエータアセンブリ42が、テストスロットごとに装着され得るフィールド交換可能ユニット(FRU)に組み込まれている。ZIFアクチュエータアセンブリは、このように、必要な場合には、フィールドで装着され得る。これらの特徴により、カスタマは、往々にして各種検査機器によってフル装備された試験システムを要求しないため、テストヘッドのゼロピン機械のコストを削減できる。しかしながら、それでもなおカスタマは、アップグレードが必要な場合には、追加的なZIFアクチュエータをフィールドで装着しうる柔軟性を有している。ZIF機構アクチュエータアセンブリ42の特徴にはまた、位置揃え機構が含まれる。この文脈においては、位置揃え機構は、FRUスロット44に挿入されるパドルボードの位置をSCAインタポーザに対して揃えるものである。図10Aに示すように、例示的FRUは、複数の挿入スロットを含み得る。更に、本明細書に説明される実施例においては、パドルボードは、PEボードの上下にあるSCAインタポーザに組み合わされるように、その垂直方向の位置を整えられる。このことは、FRUスロットに挿入されるパドルボード46及び48を描いている図16において示される。
例示的位置揃え機構は、TIUがテスターに接続される際に、SCAインタポーザをTIU上のパドルボードに対して大まかに位置揃えをするよう構成されている。いくつかの例示的実装形態においては、1つのアクチュエータアセンブリにつき、8つの射出形成されたTIU位置揃えガイドが設けられる。しかしながら、任意の適切な数の位置揃えガイドを用いてよい。最初に、TIUが装着できるように大まかな位置揃えがなされると、ZIFアクチュエータアセンブリによって、第2のレベルの大まかな位置決めが提供され、それぞれのパドルボードが、SCAインタポーザアクチュエータ位置揃えピンの位置揃え範囲内にあるスロットに確実に包摂されるようにする。図11A及び11Bは、例示的粗位置揃え機構50、すなわち対応するパドルボードを受容するためのスロットガイドを示す。この点に関して、図11Aは、インタポーザ53とPEボード55とを包摂するスロットに入っているパドル52を示している。パドルボード52をSCAインタポーザに対して最終的に位置揃えするのは、SCAインタポーザ上の位置揃えピン54(図12)を用いて実現されてよい。すなわち、位置揃えピンが、パドルボード上のそれぞれ対応する穴56に組み合わされる。位置揃えピンと穴の数は、任意の適切な数であってよい。いくつかの実施例においては、ボードがひとたび配置された後、当該ボードをキャプチャするのに十分な、広い浮動キャプチャ範囲を有するように、上記のピンはカスタムデザインされてよい。
例示的ZIFアクチュエータアセンブリの他の機能は、クランプ力を提供し、パドルボードをそれぞれ対応するSCAインタポーザに接触させ、それによって、PEボードの上下と、対応するパドルボードとの間に、SCAインタポーザを介した電気的経路を作り出すことである(例えば、図7参照)。いくつかの実施例においては、SCAインタポーザにより必要とされる公称圧縮力があらかじめ定められている。それゆえに、これらの実施例においては、ZIFアクチュエータは、これよりも大きな力を供給して、摩擦、ケーブルの力、及びその他のロスを克服できるようになっている。
例示的ZIFにおいては、インターフェイス機構は、必ずしも電力や空気圧のロスによって阻害されない。それゆえに、いくつかの実施例においては、上記のクランプ力を、アクチュエータによって生成してもよい。いくつかの実装形態においては、アクチュエータは、ばね、空圧機器(例えば、ピストン)、カム及び/又はねじを含んでいてよい。しかし、本明細書に説明されるインターフェイスは、上記のような機構に限られない。むしろ、任意の適切なタイプのアクチュエータを用いることができ、その例としては、モータ、圧電材料、電磁機器等を含むアクチュエータがあげられるが、それらに限られない。本明細書に説明される例示的実装形態においては、空圧機器が用いられている。
図13及び14は、ピストンを用いて接続の開放及び閉鎖をし、そのピストンを制御するために空圧機器を用いるZIFコネクションを示す側面図である。図13及び14に示す例では、ばね60が圧縮されていない状態で対応するパドルボード62、64を押圧して、それぞれのパドルボードがSCAインタポーザに接触するのを可能にするように、ばね60が付勢されるようになっている。この例においては、空圧機器(不図示)が、ピストン66、68を閉鎖位置(図14)から開放位置(図13)へと移動させるが、閉鎖位置においては、ばねは圧縮されておらず、開放位置では、ばねが圧縮されて接続が機械的に開放されており、それによって、パドルボードと対応するSCAインタポーザとの間の電気的接続が切断されている。
閉鎖位置において追加的クランプ力を提供するために、それぞれのピストンの排気部を真空状態にしてもよい。上記真空状態は、ベンチュリ式の真空発生器(不図示)によって生成されてもよい。また、場合によっては、当該真空状態をZIFが動いている間にのみ用いて、可動部分の摩擦を克服するのを助けるようにしてもよい。この文脈においては、ZIFの動きには、パドルボードを移動することによる接続の開放と閉鎖が含まれ得る。
上記の例において、サービスの作業(例えば、検査機器又はTIUを交換すること)を実行するためにZIFインターフェイスを開放する場合には、ピストン室70、72に圧力を加えることで実現できる。いくつかの実施例においては、ピストンが比較的小径であるため、約0.83MPa(120psi)の空気圧を用いて、ばねを完全に圧縮してZIFインターフェイスのコンタクトを断つ(それにより、PEボードとパドルボードとの間の電気的経路を断つ)のに必要な力を生み出している。ただし、その他の値の空気圧を、他の実装形態において用いることができる。
いくつかの実施例においては、図13及び14のピストン室70、72に圧力をかけた際に、それぞれのパドルボードが大まかな浮動範囲にキャプチャされるので、パドルボードは、Hピンコンタクトから離間して、電気的及び機械的接続が切断される(図13)。機械的接続を切断することにより、TIU又は検査機器にダメージを与えることなく取り外すことが可能となる。電気的接続を切断することにより、テスターの診断を実行することが可能になる(それは、この作業が行われている間は、カスタマアプリケーションの治具は、テスターから電気的に分離されていなければならないためである)。
ZIFインターフェイスの他の構成要素には、取り外し可能なカスタマアプリケーション治具があり、図15及び16に図示されている。TIU−SCAインタポーザパドルアセンブリ76は、インターフェイス信号をこの治具に伝達するために用いられる構成要素である。このサブアセンブリは、さまざまな異なるタイプのカスタマ治具に用いられるように意図されている。この点に関して、図15は、テスター側から見たアセンブリ(例えば、テスターへのインターフェイス)を示し、図16は、DUT側から見たアセンブリ(例えば、DUTへのインターフェイス)を示している。
アセンブリ76はいくつかの機能的特徴を有する。例えば、場合によって、アセンブリ76は、TIUがテスターに装着された際に、パドルボードを既知の位置に配置するための機構を提供する。アセンブリ76はまた、パドルボードがZIFによって結合されるのを可能にする。
既に述べたように、TIU−SCAインタポーザパドルアセンブリ76は、パドルボードを既知の位置に配置するように構成されている。いくつかの実装形態においては、これはパドルボードを、アセンブリ76の一部分であり、パドルの浮動を限られた範囲に収めることができる、アセタールキャリアブロックのようなブロックに保持することで実現され得る。キャリアブロックはばねによって付勢されて、ZIFアクチュエータと係合しないときにパドルボードを、既知の位置に配置し、それにより、TIUがテスターに装着される前に、パドルボードが確実に所定の位置にあるようにすることができる。これらのキャリアブロック78が、例示的パドルボード46、48に関連付けて、図17に示されている。
いくつかの実装形態においては、パドルキャリアブロックは、シャフトの上に設けられて、シャフト上を自由に摺動できるようになっていてよい。これにより、ひとたびSCAインタポーザパドルがZIFアクチュエータに装着されると結合されるのを可能にする。
本明細書で説明される制御上の特徴(例えば、テストヘッドの制御、空圧機器の制御等)は、少なくとも部分的に、コンピュータプログラム製品を介して、例えば、データ処理装置(例えば1つ以上のプログラム可能プロセッサ、コンピュータ、若しくは複数のコンピュータ)によって実行されるか、又はそれらの動作を制御するための、1つ以上の情報担体(例えば、1つ以上の有形の非一時的機械読み取り可能記憶媒体)内に実体的に具現化される、コンピュータプログラムを介して、実装することができる。
コンピュータプログラムは、コンパイラ型又はインタープリタ型言語などのプログラミング言語の任意の形態で書かれることもでき、独立プログラムとして、又はモジュール、コンポーネント、サブルーチン、オブジェクト、若しくはその他のコンピューティング環境での使用に好適なユニットとしてなど、任意の形態で開発されてもよい。コンピュータプログラムは、1つのコンピュータ上で、又は一箇所にあるか、若しくは複数箇所に分布してネットワークで相互接続された複数のコンピュータ上で、実行されるように開発され得る。
これらの制御機構の実装に関連する動作は、較正プロセスの機能を実行するための1つ以上のコンピュータプログラムを実行する、1つ以上のプログラム可能プロセッサによって実行することができる。これらのプロセスの全て、若しくは一部は、専用の論理回路機構、例えば、FPGA(フィールドプログラマブルゲートアレイ)及び/又はASIC(特定用途向け集積回路)として、実装することができる。
コンピュータプログラムの実行に好適なプロセッサとしては、例として、汎用マイクロプロセッサ及び専用マイクロプロセッサの双方、並びに任意の種類のデジタルコンピュータの、1つ又は複数の任意のプロセッサが挙げられる。一般的には、プロセッサは、読み取り専用記憶領域又はランダムアクセス記憶領域、若しくはその双方から、命令及びデータを受け取る。コンピュータ(サーバを含む)の諸要素は、命令を実行するための1つ以上のプロセッサ、並びに命令及びデータを記憶するための1つ以上の記憶領域デバイスを含む。一般的には、コンピュータはまた、データを記憶するための大容量記憶デバイス、例えば、磁気ディスク、光磁気ディスク、又は光ディスクなどの、1つ以上の機械読み取り可能記憶媒体も含むか、あるいは動作可能に結合され、それらの記憶媒体からデータを受け取るか、又はそれらの記憶媒体にデータを転送するか、若しくはその双方を行う。コンピュータプログラム命令及びデータを具現化するために好適な、機械読み取り可能記憶媒体は、全ての形態の非一時的記憶領域を含むが、その例としては、例えば、EPROM、EEPROM、及びフラッシュ記憶領域デバイスのような半導体記憶領域デバイス、例えば、内蔵ハードディスク又は取り外し可能ディスクのような磁気ディスク、光磁気ディスク、並びにCD−ROMディスク及びDVD−ROMディスクがある。
本明細書で説明される種々の実装の諸要素を組み合わせることにより、上記で具体的に記載されない他の実施形態を形成することができる。本明細書で説明される構造の動作に悪影響を及ぼすことなく、それらの構造から諸要素を除外することができる。更には、様々な別個の要素を、1つ以上の個別の要素へと組み合わせて、本明細書で説明される機能を実行することができる。
本明細書で説明される種々の実装形態の諸要素を組み合わせることにより、上記で具体的に記載されない他の実装形態を形成することができる。本明細書で具体的に説明されない他の実装形態もまた、以下の特許請求の範囲内である。

Claims (19)

  1. 第1電気的コンタクトを備える、信号を被験デバイス(DUT)とやりとりするためのピンエレクトロニクス(PE)ボードと、
    前記ピンエレクトロニクスボードと、第2電気的コンタクトを備えるパドルボードとの間に設けられ、前記第1電気的コンタクトと前記第2電気的コンタクトとの間の電気的経路を形成するために用いられる電気的コネクタを備えるインタポーザと、
    前記電気的コネクタを前記第2電気的コンタクトと接触させて前記電気的経路を形成すべく、前記パドルボードと前記インタポーザとを接触させるアクチュエータと、
    前記アクチュエータを含むフィールド交換可能ユニット(FRU)と、
    他のパドルボードと、
    を備え、
    前記FRUは複数の挿入スロットを備え、前記複数の挿入スロットのそれぞれは前記パドルボート及び前記他のバドルボードを収容し、前記パドルボートと前記他のパドルボードは前記ピンエレクトロニクスボードを間に挟んで配置されている、
    ことを特徴とする試験システム。
  2. 前記インタポーザは第1インタポーザであり、前記パドルボードは第1パドルボードであり、前記第1電気的コンタクトは前記ピンエレクトロニクスボードの第1側にあり、前記電気的コネクタは第1電気的コネクタであり、前記ピンエレクトロニクスボードは、前記ピンエレクトロニクスボードの第2側にある第3電気的コンタクトを備え、且つ、
    前記試験システムが、
    前記他のパドルボードは第4電気的コンタクトを備える第2パドルボードであり、前記ピンエレクトロニクスボードの第2側と、前記第2パドルボードとの間に設けられ、前記第3電気的コンタクトと前記第4電気的コンタクトとの間の第2電気的経路を形成するために用いられる第2電気的コネクタを備える第2インタポーザを更に備え、
    前記第2電気的コネクタを前記第4電気的コンタクトと接触させて前記第2電気的経路を形成すべく、前記アクチュエータが前記第2パドルボードと前記第2インタポーザとを接触させる、請求項1に記載の試験システム。
  3. アクチュエータによって加えられる力がない場合に、前記パドルボードと前記インタポーザとの接続を実現するように付勢される1つ以上のばねを更に備える、請求項1に記載の試験システム。
  4. 1つ以上のそれぞれ対応するばねを圧縮するように制御可能な1つ以上のピストンを含む空圧システムを、前記アクチュエータが備える、請求項3に記載の試験システム。
  5. 位置揃えガイドを備える粗位置揃え機構を備える位置揃え機構を更に含み
    前記インタポーザが精密位置揃え機構を備え、精密位置揃え機構は、パドルボードに形成された穴に対応するピンを含む、請求項に記載の試験システム。
  6. 前記複数の挿入スロットのそれぞれは、実質的に挿抜力なしで2枚のパドルボードを受容するように構成される、請求項に記載の試験システム。
  7. 前記アクチュエータはねじ又はカムを備え、前記電気的コネクタはポゴピンである、請求項1に記載の試験システム。
  8. 前記ピンエレクトロニクスボードと前記パドルボードとの間に、ケーブルによる接続が存在しない、請求項1に記載の試験システム。
  9. 前記アクチュエータは、モータ、圧電材料、電磁機器、又は空圧機器のうちの少なくとも1つを備える、請求項3に記載の試験システム。
  10. 試験システムであって、
    それぞれが、試験システムと1つ以上の被験デバイス(DUT)との間に信号を流す電気的経路を有する1対のパドルボードを、それぞれが収容するための複数の挿入スロットを含むフィールド交換可能ユニット(FRU)を備え、
    前記複数の挿入スロットのうちの少なくとも1つの挿入スロットが、
    第1電気的コンタクト及び第2電気的コンタクトを第1側及び第2側にそれぞれ備え、DUTと信号をやり取りするためのピンエレクトロニクス(PE)ボードと、
    前記ピンエレクトロニクスボードの前記第1側と、前記1対のパドルボードのうちの、第3電気的コンタクトを備える第1パドルボードとの間に設けられ、前記第1電気的コンタクトと前記第3電気的コンタクトとの間の第1電気的経路を形成するために用いられる第1電気的コネクタを備える第1インタポーザと、
    前記ピンエレクトロニクスボードの前記第2側と、前記1対のパドルボードのうちの、第4電気的コンタクトを備える第2パドルボードとの間に設けられ、前記第2電気的コンタクトと前記第4電気的コンタクトとの間の第2電気的経路を形成するために用いられる第2電気的コネクタを備える第2インタポーザと、及び
    前記第1パドルボード及び前記第2パドルボードに力を加えて、前記第1電気的コネクタ及び前記第2電気的コネクタをそれぞれ前記第3電気的コンタクト及び前記第4電気的コンタクトに接触させて、前記第1電気的経路及び前記第2電気的経路を形成する1つ以上のアクチュエータと、を備える試験システム。
  11. 前記複数の挿入スロットのそれぞれが、ピンエレクトロニクスボードと、第1インタポーザと、第2インタポーザと、1つ以上のアクチュエータとを備える、請求項10に記載の試験システム。
  12. 前記少なくとも1つの挿入スロットは、アクチュエータにより力が加えられない場合に、前記第1パドルボード及び前記第2パドルボードがそれぞれ前記第1インタポーザ及び前記第2インタポーザに接続するのを防ぐように付勢される1つ以上のばねを備える、請求項10に記載の試験システム。
  13. 1つ以上のそれぞれ対応するばねを圧縮するように制御可能な1つ以上のピストンを含む空圧システムを、前記アクチュエータが備える、請求項12に記載の試験システム。
  14. それぞれのパドルボードを、前記少なくとも1つの挿入スロット内に位置揃えするための位置揃え機構を、前記少なくとも1つの挿入スロットが備える、請求項10に記載の試験システム。
  15. 前記位置揃え機構は、位置揃えガイドを有する粗位置揃え機構を含み、且つ
    前記第1インタポーザ及び前記第2インタポーザのそれぞれが、対応するパドルボードに形成された穴に対応するピンを含む精密位置揃え機構を備える、請求項14に記載の試験システム。
  16. それぞれのインタポーザ上において、それぞれの信号コンタクトが2つのグラウンドピンに関連付けられて、グラウンド−シグナル−グラウンド(GSG)トリプレットを形成する、請求項10に記載の試験システム。
  17. 前記少なくとも1つの挿入スロットは、実質的に挿抜力なしで2枚のパドルボードを受容するように構成される、請求項10に記載の試験システム。
  18. 前記アクチュエータはねじ又はカムを備え、前記電気的コネクタはポゴピンである、請求項10に記載の試験システム。
  19. 前記ピンエレクトロニクスボードと、前記第1パドルボード又は前記第2パドルボードとの間に、ケーブルによる接続が存在しない、請求項10に記載の試験システム。
JP2015550380A 2012-12-27 2013-10-01 試験システム用インターフェイス Active JP6313783B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/728,045 2012-12-27
US13/728,045 US9063170B2 (en) 2012-12-27 2012-12-27 Interface for a test system
PCT/US2013/062843 WO2014105243A1 (en) 2012-12-27 2013-10-01 Interface for a test system

Publications (2)

Publication Number Publication Date
JP2016503889A JP2016503889A (ja) 2016-02-08
JP6313783B2 true JP6313783B2 (ja) 2018-04-18

Family

ID=51016479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550380A Active JP6313783B2 (ja) 2012-12-27 2013-10-01 試験システム用インターフェイス

Country Status (6)

Country Link
US (1) US9063170B2 (ja)
JP (1) JP6313783B2 (ja)
KR (1) KR102091461B1 (ja)
CN (1) CN104813172B (ja)
TW (1) TWI592675B (ja)
WO (1) WO2014105243A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10168383B2 (en) 2017-05-12 2019-01-01 International Business Machines Corporation Testing printed circuit board assembly
TWI639205B (zh) 2017-10-18 2018-10-21 Hermes-Epitek Corp. 晶圓級多點測試結構
US11215660B1 (en) * 2019-05-21 2022-01-04 Facebook Technologies, Llc Apparatus for interfacing with a display panel compatible with a mobile industry processor interface

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685404B2 (ja) * 1986-10-31 1994-10-26 東京エレクトロン株式会社 プロ−ブ装置
JPH1130644A (ja) * 1997-07-14 1999-02-02 Advantest Corp Ic試験装置のテストヘッドと試料との接続機構
US6512389B1 (en) 2000-11-17 2003-01-28 Aql Manufacturing Services, Inc. Apparatus for use in an electronic component test interface having multiple printed circuit boards
KR20040065274A (ko) * 2001-12-14 2004-07-21 인테스트 아이피 코포레이션 테스트 헤드용 가요성 인터페이스
CA2470986C (en) 2003-06-19 2014-04-22 Rematek Inc. Vacuum-actuated test fixture for testing printed circuit boards
US7208936B2 (en) * 2004-04-12 2007-04-24 Intel Corporation Socket lid and test device
US7147499B1 (en) * 2005-10-19 2006-12-12 Verigy Ipco Zero insertion force printed circuit assembly connector system and method
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
US7768280B1 (en) * 2007-11-15 2010-08-03 Altera Corporation Apparatus for a low-cost semiconductor test interface system
TWI511217B (zh) * 2008-11-25 2015-12-01 Advantest Corp 測試電子電路至受測裝置之介面及利用此介面之方法與裝置
CN102422726B (zh) * 2009-03-10 2015-07-01 约翰国际有限公司 用于微电路测试器的导电引脚
US8159247B2 (en) 2009-10-06 2012-04-17 International Business Machines Corporation Yield enhancement for stacked chips through rotationally-connecting-interposer
KR20130143065A (ko) * 2010-10-29 2013-12-30 어드밴테스트 (싱가포르) 피티이. 엘티디. 주문형 전자 모듈을 구비한 검사기 및 이를 포함 또는 이용하는 시스템 및 방법
JP2012117932A (ja) * 2010-12-01 2012-06-21 Yokogawa Electric Corp 半導体試験装置、半導体試験装置の診断プログラムおよび半導体試験装置の診断方法
TWM418384U (en) 2011-01-24 2011-12-11 Chunghwa Prec Test Tech Co Ltd Wafer test structure
US8613622B2 (en) 2011-02-15 2013-12-24 Medallion Technology, Llc Interconnection interface using twist pins for testing and docking

Also Published As

Publication number Publication date
US20140184257A1 (en) 2014-07-03
WO2014105243A1 (en) 2014-07-03
KR20150102953A (ko) 2015-09-09
KR102091461B1 (ko) 2020-03-20
TWI592675B (zh) 2017-07-21
JP2016503889A (ja) 2016-02-08
CN104813172A (zh) 2015-07-29
CN104813172B (zh) 2018-08-07
US9063170B2 (en) 2015-06-23
TW201425960A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI797770B (zh) 用於半導體裝置的大量測試之屏蔽式插座及載體
US8242794B2 (en) Socket, and test apparatus and method using the socket
US10656200B2 (en) High volume system level testing of devices with pop structures
KR101284400B1 (ko) Zif 커넥터 시스템, 테스트 헤드 및 정합 인쇄 회로보드의 결합 및 분리 방법
JP5845256B2 (ja) デバイス貫通バイアのための試験技法
US9418906B2 (en) Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
KR20140020967A (ko) 전자 부품의 자동화된 시험 및 검증을 위한 장치
EP1850141A2 (en) Apparatus and method for processing signals between a tester and a plurality of devices under test at high temperatures and with single touchdown of a probe array
JP6313783B2 (ja) 試験システム用インターフェイス
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US10962565B2 (en) Substrate inspection apparatus
US6259263B1 (en) Compliant contactor for testing semiconductors
US8749261B2 (en) Interfaces having a plurality of connector assemblies
TWI296413B (en) Universal test apparatus for testing bga packages
KR20060029724A (ko) 반도체 소자의 실장 테스트를 위한 소켓 인터페이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180323

R150 Certificate of patent or registration of utility model

Ref document number: 6313783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250