JP6306611B2 - ワンタイムプログラマブル素子のエラー検出/訂正 - Google Patents
ワンタイムプログラマブル素子のエラー検出/訂正 Download PDFInfo
- Publication number
- JP6306611B2 JP6306611B2 JP2015555238A JP2015555238A JP6306611B2 JP 6306611 B2 JP6306611 B2 JP 6306611B2 JP 2015555238 A JP2015555238 A JP 2015555238A JP 2015555238 A JP2015555238 A JP 2015555238A JP 6306611 B2 JP6306611 B2 JP 6306611B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- representation
- flag
- otp
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Error Detection And Correction (AREA)
- Read Only Memory (AREA)
Description
本出願は、その内容全体が参照により本明細書に明確に組み込まれている、2013年1月29日に出願した、同一出願人が所有する米国特許非仮出願第13/752,419号の優先権を主張するものである。
102 第1の組のOTP素子
103 ロウデコーダ
104 ワードライン
105 ビットライン
107 第1のローカルデータパス
112 第2の組のOTP素子
113 ロウデコーダ
114 ワードライン
115 ビットライン
117 ローカルデータパス
120 エラー検出/訂正回路
122 第1のエラー検出/訂正デコーダ
124 第2のエラー検出/訂正デコーダ
131 第1の中間読出し出力
132 第2の中間読出し出力
133 第1のフラグ
134 第2のフラグ
140 出力回路
142 出力ロジック
144 マルチプレクサ(MUX)
150 OTP読出し結果
400 ワイヤレスデバイス
410 プロセッサ
422 システムインパッケージデバイスまたはシステムオンチップデバイス
426 ディスプレイコントローラ
428 ディスプレイ
430 入力デバイス
432 メモリ
434 CODEC
436 スピーカ
438 マイクロフォン
440 ワイヤレスコントローラ
442 アンテナ
444 電源
456 命令
480 無線周波数RFインターフェース
491 OTP素子
492 OTP素子
493 エラー検出/訂正回路
494 出力回路
500 製造プロセス
502 物理デバイス情報
504 ユーザインターフェース
506 リサーチコンピュータ
508 プロセッサ
510 メモリ
512 ライブラリファイル
514 設計コンピュータ
516 プロセッサ
518 メモリ
520 EDAツール
522 回路設計情報
524 ユーザインターフェース
526 GDSIIファイル
528 製作プロセス
530 マスク製造業者
532 マスク
534 ウェーハ
536 ダイ
538 パッケージングプロセス
540 パッケージ
542 PCB設計情報
544 ユーザインターフェース
546 コンピュータ
548 プロセッサ
550 メモリ
552 GERBERファイル
554 基板アセンブリプロセス
556 PCB
558 プリント回路アセンブリ(PCA)
560 製品製造プロセス
562 第1の代表的電子デバイス
564 第2の代表的電子デバイス
Claims (25)
- 第1のワンタイムプログラマブル(OTP)素子と、
第2のOTP素子と、
前記第1のOTP素子からのデータの第1の表現を受信し前記第2のOTP素子からの前記データの第2の表現を受信するように結合された、エラー検出回路と、
マルチプレクサを含む出力回路であって、前記エラー検出回路の出力に応答して、前記データの前記第1の表現に基づくか、または前記第2のOTP素子からのデータの前記第2の表現に基づいて、OTP読出し結果を出力する、出力回路と
を備え、
前記エラー検出回路の前記出力が、前記データの前記第1の表現において訂正不可能なエラーが検出されたかどうかを指示する第1のフラグおよび前記データの前記第2の表現において訂正不可能なエラーが検出されたかどうかを指示する第2のフラグを含み、
前記第1のフラグと前記第2のフラグとがデアサートされていることに基づいて、前記出力回路が、第1の値を有する第1の選択信号又は第2の値を有する第2の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第1の表現又は前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがデアサートされて、前記第2のフラグがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第1の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがアサートされて、前記第2のフラグがデアサートされていることに基づいて、前記出力回路が、前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、かつ、
前記第1のフラグと前記第2のフラグとがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号又は前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサが、前記OTP読出し結果として、前記訂正不可能なエラーが検出された前記データの前記第1の表現又は前記データの前記第2の表現のいずれも伴わないエラー信号を出力する、回路。 - 前記第1のOTP素子が第1の組の磁気トンネル接合(MTJ)OTP素子に含まれる、請求項1に記載の回路。
- 前記第2のOTP素子が第2の組の磁気トンネル接合(MTJ)OTP素子に含まれる、請求項1に記載の回路。
- 前記エラー検出回路が、エラー訂正コード(ECC)デコーダを備える、請求項1に記載の回路。
- 前記ECCデコーダが、シングルエラー訂正(SEC)/ダブルエラー検出(DED)(SEC-DEC)デコーダを備える、請求項4に記載の回路。
- 前記エラー検出回路が、巡回冗長検査(CRC)デコーダを備える、請求項1に記載の回路。
- 前記マルチプレクサが、前記第1の選択信号又は前記第2の選択信号に応答して、エラー訂正コード(ECC)データを選択するように構成されている、請求項1に記載の回路。
- 前記出力回路が、少なくとも1つの半導体ダイ中に一体化されている、請求項1に記載の回路。
- 前記出力回路が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、コンピュータ、またはそれらの組合せの中に一体化されている、請求項1に記載の回路。
- 第1のワンタイムプログラマブル(OTP)素子に記憶されたデータの第1の表現に基づいて第1のフラグを生成するステップであって、前記第1のフラグが、前記データの前記第1の表現が訂正不可能なエラーを含むかどうかを指示する、ステップと、
第2のOTP素子に記憶されたデータの第2の表現に基づいて第2のフラグを生成するステップであって、前記第2のフラグが、前記データの前記第2の表現が訂正不可能なエラーを含むかどうかを指示する、ステップと、
前記第1のフラグと前記第2のフラグとがデアサートされていることに基づいて、出力回路が、第1の値を有する第1の選択信号又は第2の値を有する第2の選択信号を生成するとき、マルチプレクサによって、前記データの前記第1の表現又は前記データの前記第2の表現に基づいてOTP読出し結果を出力するステップと、
前記第1のフラグがデアサートされて、前記第2のフラグがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号を生成するとき、前記マルチプレクサによって、前記データの前記第1の表現に基づいて前記OTP読出し結果を出力するステップと、
前記第1のフラグがアサートされて、前記第2のフラグがデアサートされていることに基づいて、前記出力回路が、前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサによって、前記データの前記第2の表現に基づいて前記OTP読出し結果を出力するステップと、
前記第1のフラグと前記第2のフラグとがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号又は前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサによって、前記OTP読出し結果として、前記訂正不可能なエラーが検出された前記データの前記第1の表現又は前記データの前記第2の表現のいずれも伴わないエラー信号を出力するステップと
を含む、方法。 - 前記データの前記第1の表現に対して第1のエラー検出動作を実施して、前記第1のフラグを生成するステップと、
前記データの前記第2の表現に対して第2のエラー検出動作を実施して、前記第2のフラグを生成するステップと
をさらに含む、請求項10に記載の方法。 - 前記データの特定の表現が訂正可能なエラーを含むという判定に応答して、前記データの前記特定の表現について、エラー訂正動作を実施するステップをさらに含む、請求項10に記載の方法。
- 前記第1のフラグが、前記データの前記第1の表現が訂正不可能なエラーを含まないことを指示し、前記第2のフラグが、前記データの前記第2の表現が少なくとも1つの訂正不可能なエラーを含むことを指示するとき、前記OTP読出し結果が、前記データの前記第1の表現に基づいて生成される、請求項10に記載の方法。
- 前記第2のフラグが、前記データの前記第2の表現が訂正不可能なエラーを含まないことを指示し、前記第1のフラグが、前記データの前記第1の表現が少なくとも1つの訂正不可能なエラーを含むことを指示するとき、前記OTP読出し結果が、前記データの前記第2の表現に基づいて生成される、請求項10に記載の方法。
- 前記第1のフラグおよび前記第2のフラグが、電子デバイスに一体化された回路において生成される、請求項10に記載の方法。
- 第1のワンタイムプログラマブル(OTP)素子と、
第2のOTP素子と、
前記第1のOTP素子からのデータの第1の表現および前記第2のOTP素子からの前記データの第2の表現を受信するための手段と、
前記受信するための手段の出力に応答して、前記データの前記第1の表現に基づくか、または前記第2のOTP素子からのデータの前記第2の表現に基づいて、OTP読出し結果を出力するための手段と、
を備え、
前記出力するための手段が、マルチプレクシングのための手段を備え、前記出力するための手段が、前記データの前記第1の表現において訂正不可能なエラーが検出されたかどうかを指示する第1のフラグおよび前記データの前記第2の表現において訂正不可能なエラーが検出されたかどうかを指示する第2のフラグを含み、
前記第1のフラグと前記第2のフラグとがデアサートされていることに基づいて、前記出力するための手段が、第1の値を有する第1の選択信号又は第2の値を有する第2の選択信号を生成するとき、前記マルチプレクシングのための手段が、前記データの前記第1の表現又は前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがデアサートされて、前記第2のフラグがアサートされていることに基づいて、前記出力するための手段が、前記第1の値を有する前記第1の選択信号を生成するとき、前記マルチプレクシングのための手段が、前記データの前記第1の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがアサートされて、前記第2のフラグがデアサートされていることに基づいて、前記出力するための手段が、前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクシングのための手段が、前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、かつ、
前記第1のフラグと前記第2のフラグとがアサートされていることに基づいて、前記出力するための手段が、前記第1の値を有する前記第1の選択信号又は前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクシングのための手段が、前記OTP読出し結果として、前記訂正不可能なエラーが検出された前記データの前記第1の表現又は前記データの前記第2の表現のいずれも伴わないエラー信号を出力する、装置。 - 前記第1のOTP素子が第1の組の磁気トンネル接合(MTJ)OTP素子に含まれ、前記第2のOTP素子が第2の組のMTJ OTP素子に含まれる、請求項16に記載の装置。
- 前記受信するための手段が、前記第1のOTP素子と前記第2のOTP素子とに接続されたエラー検出回路を備える、請求項16に記載の装置。
- 前記出力するための手段が、前記データの特定の表現において訂正不可能なエラーが検出されていないことを前記エラー検出回路が指示することに応答して、前記データの前記特定の表現に対応する、エラー訂正コード(ECC)データ出力を選択するように構成された、マルチプレクサを含む、請求項18に記載の装置。
- 前記受信するための手段および前記出力するための手段が、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、コンピュータ、またはそれらの組合せの中に一体化されている、請求項16に記載の装置。
- プロセッサによって実行されると、前記プロセッサに、
第1のワンタイムプログラマブル(OTP)素子に記憶されたデータの第1の表現に基づいて、前記データの前記第1の表現が訂正不可能なエラーを含むかどうかを指示する、第1のフラグを生成させ、
第2のOTP素子に記憶されたデータの第2の表現に基づいて、前記データの前記第2の表現が訂正不可能なエラーを含むかどうかを指示する、第2のフラグを生成させ、
前記第1のフラグと前記第2のフラグとがデアサートされていることに基づいて、出力回路によって、第1の値を有する第1の選択信号又は第2の値を有する第2の選択信号を生成させるとき、マルチプレクサによって、前記データの前記第1の表現又は前記データの前記第2の表現に基づいてOTP読出し結果を出力させ、
前記第1のフラグがデアサートされて、前記第2のフラグがアサートされていることに基づいて、前記出力回路によって、前記第1の値を有する前記第1の選択信号を生成させるとき、前記マルチプレクサによって、前記データの前記第1の表現に基づいて前記OTP読出し結果を出力させ、
前記第1のフラグがアサートされて、前記第2のフラグがデアサートされていることに基づいて、前記出力回路によって、前記第2の値を有する前記第2の選択信号を生成させるとき、前記マルチプレクサによって、前記データの前記第2の表現に基づいて前記OTP読出し結果を出力させ、
前記第1のフラグと前記第2のフラグとがアサートされていることに基づいて、前記出力回路によって、前記第1の値を有する前記第1の選択信号又は前記第2の値を有する前記第2の選択信号を生成させるとき、前記マルチプレクサによって、前記OTP読出し結果として、前記訂正不可能なエラーが検出された前記データの前記第1の表現又は前記データの前記第2の表現のいずれも伴わないエラー信号を出力させる
命令を含む、非一時的コンピュータ可読記憶媒体。 - 前記プロセッサが、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定場所データユニット、コンピュータ、またはそれらの組合せ中に一体化されている、請求項21に記載の非一時的コンピュータ可読記憶媒体。
- 半導体デバイスの少なくとも1つの物理的性質を表す設計情報を受信するステップであって、前記半導体デバイスが、
第1のワンタイムプログラマブル(OTP)素子と、
第2のOTP素子と、
前記第1のOTP素子からのデータの第1の表現を受信し前記第2のOTP素子からの前記データの第2の表現を受信するように結合されたエラー検出回路と、
マルチプレクサを含む出力回路であって、前記エラー検出回路の出力に応答して、前記データの前記第1の表現に基づくか、または前記第2のOTP素子からのデータの前記第2の表現に基づいて、OTP読出し結果を出力する、出力回路と、
を含む、ステップと、
ファイルフォーマットに適合するように前記設計情報を変換するステップと、
前記変換された設計情報を含む、データファイルを生成するステップと
を含み、
前記エラー検出回路の前記出力が、前記データの前記第1の表現において訂正不可能なエラーが検出されたかどうかを指示する第1のフラグおよび前記データの前記第2の表現において訂正不可能なエラーが検出されたかどうかを指示する第2のフラグを含み、
前記第1のフラグと前記第2のフラグとがデアサートされていることに基づいて、前記出力回路が、第1の値を有する第1の選択信号又は第2の値を有する第2の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第1の表現又は前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがデアサートされて、前記第2のフラグがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第1の表現に基づいて前記OTP読出し結果を出力し、
前記第1のフラグがアサートされて、前記第2のフラグがデアサートされていることに基づいて、前記出力回路が、前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサが、前記データの前記第2の表現に基づいて前記OTP読出し結果を出力し、かつ、
前記第1のフラグと前記第2のフラグとがアサートされていることに基づいて、前記出力回路が、前記第1の値を有する前記第1の選択信号又は前記第2の値を有する前記第2の選択信号を生成するとき、前記マルチプレクサが、前記OTP読出し結果として、前記訂正不可能なエラーが検出された前記データの前記第1の表現又は前記データの前記第2の表現のいずれも伴わないエラー信号を出力する、方法。 - 前記データファイルが、GDSIIフォーマットを含む、請求項23に記載の方法。
- 前記データファイルが、GERBERフォーマットを含む、請求項23に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/752,419 | 2013-01-29 | ||
US13/752,419 US9183082B2 (en) | 2013-01-29 | 2013-01-29 | Error detection and correction of one-time programmable elements |
PCT/US2014/012539 WO2014120529A1 (en) | 2013-01-29 | 2014-01-22 | Error detection and correction of one-time programmable elements |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016508658A JP2016508658A (ja) | 2016-03-22 |
JP6306611B2 true JP6306611B2 (ja) | 2018-04-04 |
Family
ID=50071782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015555238A Expired - Fee Related JP6306611B2 (ja) | 2013-01-29 | 2014-01-22 | ワンタイムプログラマブル素子のエラー検出/訂正 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9183082B2 (ja) |
EP (1) | EP2951835B1 (ja) |
JP (1) | JP6306611B2 (ja) |
KR (2) | KR101914138B1 (ja) |
CN (1) | CN104956445B (ja) |
TW (1) | TWI546813B (ja) |
WO (1) | WO2014120529A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10127998B2 (en) * | 2013-09-26 | 2018-11-13 | Nxp Usa, Inc. | Memory having one time programmable (OTP) elements and a method of programming the memory |
KR102200489B1 (ko) * | 2014-05-30 | 2021-01-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것을 포함하는 저장 장치 |
US9460803B1 (en) * | 2015-09-25 | 2016-10-04 | Micron Technology, Inc. | Data path with clock-data tracking |
CN106681855B (zh) * | 2015-11-10 | 2019-07-05 | 澜起科技股份有限公司 | 一次性可编程存储装置以及对其进行数据校验的方法 |
CN105512560B (zh) * | 2015-11-27 | 2018-11-16 | 深圳国微技术有限公司 | 一种一次性可编程存储器芯片和及其的控制方法 |
KR102563162B1 (ko) * | 2016-09-05 | 2023-08-04 | 에스케이하이닉스 주식회사 | 집적회로 |
US10360956B2 (en) | 2017-12-07 | 2019-07-23 | Micron Technology, Inc. | Wave pipeline |
US11226909B2 (en) | 2018-08-24 | 2022-01-18 | Rambus Inc. | DRAM interface mode with interruptible internal transfer operation |
KR20200071484A (ko) * | 2018-12-11 | 2020-06-19 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
CN110751978B (zh) * | 2019-10-16 | 2021-06-08 | 上海华虹宏力半导体制造有限公司 | 用于非挥发性存储器的测试校调方法及测试校调电路 |
FR3110983A1 (fr) * | 2020-05-29 | 2021-12-03 | Stmicroelectronics S.R.L. | Mémoire et son procédé d'écriture |
CN114968068A (zh) * | 2021-02-26 | 2022-08-30 | 瑞昱半导体股份有限公司 | 具有单次可编程存储器的电子装置及其写入与读取方法 |
CN113886134A (zh) * | 2021-09-30 | 2022-01-04 | 成都千嘉科技有限公司 | 一种纠错编码读取字轮装置 |
TWI790971B (zh) * | 2022-05-23 | 2023-01-21 | 信驊科技股份有限公司 | 積體電路及其操作方法與檢查方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60201599A (ja) | 1984-03-26 | 1985-10-12 | Hitachi Ltd | 半導体集積回路装置 |
JPS61243549A (ja) * | 1985-04-19 | 1986-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 誤り検出訂正方式 |
JPH08500687A (ja) * | 1992-08-10 | 1996-01-23 | モノリシック・システム・テクノロジー・インコーポレイテッド | ウェハ規模の集積化のためのフォルトトレラントな高速度のバス装置及びバスインタフェース |
JPH09288619A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 主記憶装置 |
US6092193A (en) * | 1997-05-29 | 2000-07-18 | Trimble Navigation Limited | Authentication of accumulated instrument data |
FR2810152A1 (fr) | 2000-06-13 | 2001-12-14 | St Microelectronics Sa | Memoire eeprom securisee comprenant un circuit de correction d'erreur |
US7003713B2 (en) | 2002-05-16 | 2006-02-21 | Broadcom Corporation | Variable Hamming error correction for a one-time-programmable-ROM |
US7047381B2 (en) | 2002-07-19 | 2006-05-16 | Broadcom Corporation | System and method for providing one-time programmable memory with fault tolerance |
US7187602B2 (en) | 2003-06-13 | 2007-03-06 | Infineon Technologies Aktiengesellschaft | Reducing memory failures in integrated circuits |
US7398348B2 (en) | 2004-08-24 | 2008-07-08 | Sandisk 3D Llc | Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory |
KR100712596B1 (ko) | 2005-07-25 | 2007-04-30 | 삼성전자주식회사 | 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치 |
KR100732628B1 (ko) * | 2005-07-28 | 2007-06-27 | 삼성전자주식회사 | 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치 |
US7774684B2 (en) * | 2006-06-30 | 2010-08-10 | Intel Corporation | Reliability, availability, and serviceability in a memory device |
DE602006008480D1 (de) | 2006-09-13 | 2009-09-24 | Hynix Semiconductor Inc | NAND-Flash-Speichervorrichtung mit ECC-geschütztem reserviertem Bereich für nicht-flüchtige Speicherung von Redundanzdaten |
US8194437B2 (en) | 2009-01-13 | 2012-06-05 | Seagate Technology Llc | Computer memory device with multiple interfaces |
US8264895B2 (en) * | 2009-11-30 | 2012-09-11 | Qualcomm Incorporated | Resistance based memory circuit with digital sensing |
US8547736B2 (en) * | 2010-08-03 | 2013-10-01 | Qualcomm Incorporated | Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction |
US8996950B2 (en) * | 2012-02-23 | 2015-03-31 | Sandisk Technologies Inc. | Erasure correction using single error detection parity |
-
2013
- 2013-01-29 US US13/752,419 patent/US9183082B2/en active Active
-
2014
- 2014-01-22 WO PCT/US2014/012539 patent/WO2014120529A1/en active Application Filing
- 2014-01-22 CN CN201480006176.6A patent/CN104956445B/zh not_active Expired - Fee Related
- 2014-01-22 KR KR1020177009725A patent/KR101914138B1/ko active IP Right Grant
- 2014-01-22 KR KR1020157022730A patent/KR20150111964A/ko not_active Application Discontinuation
- 2014-01-22 JP JP2015555238A patent/JP6306611B2/ja not_active Expired - Fee Related
- 2014-01-22 EP EP14703710.5A patent/EP2951835B1/en active Active
- 2014-01-29 TW TW103103650A patent/TWI546813B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2951835A1 (en) | 2015-12-09 |
CN104956445A (zh) | 2015-09-30 |
KR20150111964A (ko) | 2015-10-06 |
TWI546813B (zh) | 2016-08-21 |
US9183082B2 (en) | 2015-11-10 |
US20140215294A1 (en) | 2014-07-31 |
KR101914138B1 (ko) | 2018-11-02 |
EP2951835B1 (en) | 2019-10-09 |
WO2014120529A1 (en) | 2014-08-07 |
JP2016508658A (ja) | 2016-03-22 |
CN104956445B (zh) | 2019-07-05 |
TW201440063A (zh) | 2014-10-16 |
KR20170043667A (ko) | 2017-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6306611B2 (ja) | ワンタイムプログラマブル素子のエラー検出/訂正 | |
KR101673441B1 (ko) | 비트 재맵핑 시스템 | |
JP5670570B2 (ja) | 第1の磁気トンネル接合構造および第2の磁気トンネル接合構造を有するビットセルにおける非可逆状態の生成 | |
JP5509344B2 (ja) | 参照セルを選択するためのシステムおよび方法 | |
KR101704682B1 (ko) | 비트 복구 시스템 | |
KR20120130096A (ko) | 자기 터널 접합에 인가될 전류의 방향을 제어하기 위한 시스템 및 방법 | |
CN105518788A (zh) | 用于提供参考单元的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151224 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20151224 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161031 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161109 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180308 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6306611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |