JP6299160B2

JP6299160B2 - 電源装置

Info

Publication number: JP6299160B2
Application number: JP2013232912A
Authority: JP
Inventors: 中西　五輪生; 五輪生中西
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2013-11-11
Filing date: 2013-11-11
Publication date: 2018-03-28
Anticipated expiration: 2033-11-11
Also published as: JP2015095927A

Description

本発明は、電源装置に関し、詳しくは、低電圧の直流入力から高電圧の交流入力まで対応しながら所望の直流電圧を出力できる電源装置に関する。

図７は、従来のＡＣ（交流）−ＤＣ（直流）コンバータの構成例を示す構成説明図である。図７において、入力電圧源１０には整流回路２０が接続され、整流回路２０には平滑コンデンサ３０を介してＤＣ-ＤＣコンバータ４０が接続され、ＤＣ-ＤＣコンバータ４０には負荷回路５０が接続されている。

入力電圧源１０としてはＡＣ１００Ｖ系、ＡＣ２４０Ｖ系などの商用電源が一般的であるが、産業分野で用いられるＡＣ２４Ｖ系やＤＣ１２/２４/４８Ｖ系などの電圧源も含まれる。

入力電圧源１０から供給される電圧は、整流回路２０で整流された後、平滑コンデンサ３０によってリプル電圧が低減された直流電圧となり、ＤＣ-ＤＣコンバータ４０に供給される。

ＤＣ-ＤＣコンバータ４０は、入力された直流電圧を所望の直流出力電圧に変換して負荷回路５０に出力する。

ＤＣ-ＤＣコンバータ４０は、絶縁機能の要求有無や入出力電圧の関係などに応じて使い分けることができる。絶縁機能が要求される場合はトランスを用いたフライバック型やフォワード型などが用いられ、絶縁機能が不要な場合は昇圧型、降圧型、昇降圧型などが用いられる。

図８は、図７のＡＣ−ＤＣコンバータにおける整流回路２０の一例を示す構成説明図である。図８において、整流回路２０は、フィルタ２１と、ブリッジダイオード２２で構成されている。

フィルタ２１は、入力電圧源１０に接続され、入力電圧源１０からの外来ノイズや電源内部からの発生ノイズを低減させる機能を有する。

ブリッジダイオード２２は、入力の交流電圧を同一極性に整流するように４個のダイオードが所定の極性でブリッジ状に接続されたものであり、その出力電圧を平滑コンデンサ３０およびＤＣ-ＤＣコンバータ４０に供給する。具体的には、入力電圧源１０のＬ極性が正極性となる場合は実線で示す経路を通り、Ｎ極性が正極性となる場合は破線で示す経路を通って整流動作を行う。

図９は従来のＤＣ-ＤＣコンバータにおける整流回路の構成例図であって、入力電圧源１０が直流電圧の例を示したものであり、（Ａ）は整流回路としてダイオード２３を用いた例を示し、（Ｂ）は整流回路として電界効果トランジスタ２４を用いた例を示している。

これらの整流回路は、逆極性の電源入力が印加された場合、電源内部が破損しないように保護する機能を有する。逆極性の電源入力を考慮する必要が無い場合には、整流回路は省略されることも多い。

ダイオード２３を用いた整流回路は、回路構成が簡便である反面、順方向電圧降下による損失が大きくなるという問題がある。

電界効果トランジスタ２４を用いた整流回路は、正しい極性で電圧が印加された場合、図示しない駆動回路が動作して電界効果トランジスタ２４を導通させて整流を行う。ここで、導通時における損失に着目すると、電界効果トランジスタ２４のオン抵抗による損失のみとなることから、ダイオード２３を用いた整流回路と比較して、損失を低減させることができる。

図１０は、従来のワイドレンジ入力対応電源における整流回路の構成例図である。ワイドレンジ入力対応電源の場合は、前述のように高圧の交流電源に対応する必要があることから、図８と同様な整流回路の構成を採っている。この場合、低圧ＤＣ入力においても整流が可能なため、結果的には低圧ＤＣ入力時の整流回路と高圧ＡＣ入力時の整流回路を兼用する構成としている。

特許文献１には、コンデンサインプット型のスイッチング電源と同程度の耐圧の平滑コンデンサが使用できるととともに、力率を改善することが可能なスイッチング電源について記載されている。

特開２００２−１０６４３号公報

しかし、図１０のように構成される整流回路において、より大きな負荷回路電力用の電源や、入力電圧レンジをさらに低圧側に拡張した電源装置を実現しようとした場合には、ブリッジダイオード２２の損失が大きくなってしまうという問題がある。

たとえば、ダイオードの順方向電圧降下は０．８Ｖで電源効率が同一と仮定した場合、ＤＣ２４Ｖ入力における入力電流が１Ａの電源をＤＣ１２Ｖ入力に拡張すると、入力電流は２Ａとなり、損失Ｐlossは、
Ｐloss２４Ｖ＝０．８Ｖ×１Ａ×２＝１．６Ｗ
Ｐloss１２Ｖ＝０．８Ｖ×２Ａ×２＝３．２Ｗ
と倍増してしまう。

実際には、入力電流の増加によるフィルタの損失増大や、ダイオード順方向電圧降下の増大により、上記よりさらに損失は増大する。

そして、これらによる発熱は、電源装置の信頼性低下や、部品温度上昇を食い止めるための放熱部品追加など、製品コストおよび製品サイズの増大を引き起こすことになる。

本発明は、このような課題を解決するものであって、その目的は、整流部損失を低減でき、小型で効率よく高出力が得られる高ワイドレンジ入力の電源装置を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
ブリッジダイオードの少なくとも一部が電界効果トランジスタのボディダイオードで構成された整流回路を有する電源装置において、
前記ブリッジダイオードの入力電圧の種別に応じて前記電界効果トランジスタをオン・オフ制御する制御手段を設け、
前記入力電圧が直流のとき、前記ブリッジダイオードの辺対のいずれか一方が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードを構成する電界効果トランジスタを選択的にオンにすることを特徴とする。

請求項２の発明は、請求項１記載の電源装置において、
前記制御手段は、
前記ブリッジダイオードの入力電圧の極性を検出する極性検出手段と、
前記ブリッジダイオードの出力電圧を検出する電圧検出手段と、
これら極性検出手段と電圧検出手段の出力信号に基づき論理演算を行う論理部と、
前記論理部の出力に基づき前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフ駆動する駆動手段、
とで構成されたことを特徴とする。

請求項３の発明は、請求項２記載の電源装置において、
前記ブリッジダイオードの後段にはＤＣ−ＤＣコンバータが接続され、
このＤＣ−ＤＣコンバータの動作が前記論理部の出力に基づいて許可または禁止されることを特徴とする。

これらにより、整流部損失が比較的少なく、高ワイドレンジ入力に対応でき、小型で効率よく高出力が得られる電源装置を実現できる。

本発明の一実施例を示す構成説明図である。図１で用いる制御部６０の具体例を示す回路図である。ＡＣ入力時の動作例を示すタイミングチャートである。ＤＣ入力時の動作例を示すタイミングチャートである。本発明の他の実施例を示す構成説明図である。図５で用いる制御部６０の具体例を示す回路図である。従来のＡＣ−ＤＣコンバータの一例を示す構成説明図である。図７のＡＣ−ＤＣコンバータにおける整流回路の一例を示す構成説明図である。従来のＤＣ-ＤＣコンバータにおける整流回路の構成例図である。従来のワイドレンジ入力対応電源における整流回路の構成例図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明の一実施例を示す構成説明図であり、図８と共通する部分には同一の符号を付けている。図１において、整流回路２０を構成するブリッジダイオード２５は、４個のＮチャンネル型の電界効果トランジスタ（ＭＯＳＦＥＴ）２５ａ〜２５ｄそれぞれが有するボディダイオードを図８のブリッジダイオード２２と同様に接続することにより構成されている。

制御部６０は、４系統の入力信号Ｌ_sig/Ｓ₂、Ｎ_sig/Ｓ₄、Ｓ₁₃/Ｖ_-、Ｖ₊に基づき５系統の出力信号Ｇ１〜Ｇ４、ＤＣ-ＤＣコンバータ４０のイネーブル信号ＣＥを出力するように構成されている。

入力信号Ｌ_sig/Ｓ₂の信号端子にはフィルタ２１の一方の出力端子Ｌと電界効果トランジスタ２５ａと２５ｂの接続点が接続され、入力信号Ｎ_sig/Ｓ₄の信号端子にはフィルタ２１の他方の出力端子Ｎと電界効果トランジスタ２５ｃと２５ｄの接続点が接続され、入力信号Ｓ₁₃/Ｖ_-の信号端子には電界効果トランジスタ２５ａと２５ｃの接続点が接続されるとともに平滑コンデンサ３０とＤＣ-ＤＣコンバータ４０の接続点の一方が接続され、入力信号Ｖ₊の信号端子には電界効果トランジスタ２５ｂと２５ｄの接続点が接続されるとともに平滑コンデンサ３０とＤＣ-ＤＣコンバータ４０の接続点の他方が接続されている。

出力信号Ｇ１の信号端子には電界効果トランジスタ２５ａのゲートが接続され、出力信号Ｇ２の信号端子には電界効果トランジスタ２５ｂのゲートが接続され、出力信号Ｇ３の信号端子には電界効果トランジスタ２５ｃのゲートが接続され、出力信号Ｇ４の信号端子には電界効果トランジスタ２５ｄのゲートが接続され、出力信号ＣＥの信号端子にはＤＣ-ＤＣコンバータ４０の制御端子が接続されている。

制御部６０は、極性／ＡＣ検出部６１と電圧レベル検出部６２と駆動部６３および論理部６４とで構成されている。

図２は、制御部６０の具体例を示す回路図である。極性／ＡＣ検出部６１は、入力信号Ｌ_sig/Ｓ₂と入力信号Ｎ_sig/Ｓ₄を比較する差動出力コンパレータ６１ａと、差動出力コンパレータ６１ａの出力信号の立下りのみを検出するタイマ手段６１ｂと、差動出力コンパレータ６１ａの出力信号の立上りのみを検出するタイマ手段６１ｃとで構成されている。

電圧レベル検出部６２は、入力信号Ｖ₊のレベルを検出するヒステリシスを有する２つのコンパレータ６２ａと６２ｂで構成されている。ここでは、一方のコンパレータ６２ａは低い電圧レベルを検出し、他方のコンパレータ６２ｂは高いレベルを検出する。

駆動部６３は、ブリッジダイオード２５を構成する電界効果トランジスタ２５ａ〜２５ｄをそれぞれ個別にオン・オフ駆動するための４系統の出力信号Ｇ１〜Ｇ４を生成出力する。

各出力信号系統は、電界効果トランジスタ２５ａ〜２５ｄのソースを基準とした正電圧源Ｅと、電圧源Ｅの出力と電界効果トランジスタ２５ａ〜２５ｄのゲート間を選択的にオン・オフする絶縁型のスイッチＳＷと、スイッチＳＷのオフ時に電界効果トランジスタ２５ａ〜２５ｄのゲートとソース間を同電位にする抵抗Ｒにより構成されていて、通電直後の初期状態では、電界効果トランジスタ２５ａ〜２５ｄはオフとなるように設定されている。絶縁型のスイッチＳＷは、たとえばフォトカプラのように片極性のスイッチであってもよい。

論理部６４は、極性／ＡＣ検出部６１を構成する２つのタイマ手段６１ｂと６１ｃの出力信号と、電圧レベル検出部６２を構成する２つのコンパレータ６２ａと６２ｂの出力信号とを論理的に演算する４つのゲート素子６４ａ〜６４ｄで構成されていて、駆動部６３各部の駆動信号およびＤＣ-ＤＣコンバータ４０のイネーブル信号ＣＥを生成する。

ゲート素子６４ａの一方の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｂの出力端子が接続され、他方の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ｂの出力端子が接続されている。ゲート素子６４ａの出力信号は、出力信号Ｇ１とＧ４を生成出力する各出力信号系統のスイッチＳＷをオン・オフ駆動する駆動信号として駆動部６３の所定の出力信号系統のスイッチＳＷに接続されている。

ゲート素子６４ｂの一方の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力端子が接続され、他方の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ｂの出力端子が接続されている。ゲート素子６４ｂの出力信号は、出力信号Ｇ２とＧ３を生成出力する各出力信号系統のスイッチＳＷをオン・オフ駆動する駆動信号として駆動部６３の所定の出力信号系統のスイッチＳＷに接続されている。

ゲート素子６４ｃの第１の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｂの出力端子が接続され、第２の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力端子が接続され、第３の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ｂの出力端子が接続されている。

ゲート素子６４ｄの第１の入力端子にはゲート素子６４ｃの出力端子が接続され、第２の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ａの出力端子が接続されている。ゲート素子６４ｄは、ＤＣ-ＤＣコンバータ４０のイネーブル信号ＣＥを生成出力する。

図３はＡＣ入力時の動作例を示すタイミングチャートであり、（ａ）は入力電圧の入力Ｌ−Ｎ間の電位差を示し、（ｂ）は極性／ＡＣ検出部６１を構成する差動出力コンパレータ６１ａの出力を示し、（ｃ）は極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力を示し、（ｄ）は極性／ＡＣ検出部６１を構成するタイマ手段６１ｂの出力を示し、（ｅ）は入力信号Ｖ₊−Ｖ_-間の電位差を示し、（ｆ）は電圧レベル検出部６２を構成するコンパレータ６２ａの出力を示し、（ｇ）は電圧レベル検出部６２を構成するコンパレータ６２ｂの出力を示し、（ｈ）は駆動部６３の出力を示し、（ｉ）は論理部６４を構成するゲート素子６４ｄの出力を示している。

極性／ＡＣ検出部６１を構成する差動出力コンパレータ６１ａは、（ｂ）に示すように（ａ）に示す入力電圧の入力Ｌ−Ｎ間の電位差に応じた出力を生成する。極性／ＡＣ検出部６１を構成するタイマ手段６１ｃ、６１ｂのタイマ時間ＴＯをＡＣ入力の周期より十分大きく設定すると、（ｃ）および（ｄ）に示すようにタイマ手段６１ｃ、６１ｂの出力が正論理に反転することはない。

初期状態ではブリッジダイオード２５を構成する電界効果トランジスタ２５ａ〜２５ｄはオフであるが、ＡＣ入力は電界効果トランジスタ内部のボディダイオードにより整流され、入力信号Ｖ₊−Ｖ_-間電位差は（ｅ）に示すように全波整流された波形となる。

電圧レベル検出部６２を構成するコンパレータ６２ａ、６２ｂは、これら入力信号Ｖ₊−Ｖ_-間の電位差を入力として、それぞれの閾値（ＶthＸ↑/ＶthＸ↓、Ｘ＝２，３）に応じて動作する。

ここで、駆動部６３の入力信号は論理部６４により制御されていて、前述のようにタイマ手段６１ｃ、６１ｂの出力論理値は０であることから、結果としてコンパレータ６２ｂの出力がどのような状態であってもその信号が駆動部６３に出力されることはない。従って、駆動部６３から生成出力される４系統の出力信号Ｇ１〜Ｇ４はソースと同電位に保たれ、全ての電界効果トランジスタ２５ａ〜２５ｄはオフ状態のままとなる。

この状態から入力電圧レベルが上昇してコンパレータ６２ｂの出力が正論理に反転するとコンバータのイネーブル信号が出力され、ＤＣ-ＤＣコンバータ４０は動作を開始する。

すなわち、図１および図２の構成によれば、ＡＣ入力の場合、全ての電界効果トランジスタ２５ａ〜２５ｄはオフ状態のまま内部のボディダイオードを通じて整流動作を行い、入力電圧がコンパレータ６２ｂの閾値を超えるとＤＣ-ＤＣコンバータ４０は動作を開始する。

図４はＤＣ入力時の動作例を示すタイミングチャートであり、（ａ）は入力電圧の入力＋／−間の電位差を示し、（ｂ）は極性／ＡＣ検出部６１を構成する差動出力コンパレータ６１ａの出力を示し、（ｃ）は極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力を示し、（ｄ）は極性／ＡＣ検出部６１を構成するタイマ手段６１ｂの出力を示し、（ｅ）は入力信号Ｖ₊−Ｖ_-間の電位差を示し、（ｆ）は電圧レベル検出部６２を構成するコンパレータ６２ａの出力を示し、（ｇ）は電圧レベル検出部６２を構成するコンパレータ６２ｂの出力を示し、（ｈ）は駆動部６３の出力Ｇ２，Ｇ３を示し、（ｉ）は駆動部６３の出力Ｇ１，Ｇ４を示し、（ｊ）は論理部６４を構成するゲート素子６４ｄの出力を示している。

極性／ＡＣ検出部６１を構成する差動出力コンパレータ６１ａは、（ｂ）に示すように（ａ）に示す入力電圧の入力＋／−間の電位差に応じた出力を生成する。ＤＣ入力であることから原則として入力極性が反転することはないが、図４の（ａ）では動作説明のために電圧の変化をゆるやかとし、極性を反転させて図示している。

入力＋／−間の電位差が正になった場合、（ｃ）に示すタイマ手段６１ｃの設定時間Ｔ０経過後、（ｄ）に示すタイマ手段６１ｂの出力が正論理に転じ、入力＋／−間の電位差が負になった直後に負論理となる。さらに時間Ｔ０経過後、今度はタイマ手段６１ｂの出力が正論理に転じ、入力が０になったタイミング直後に負論理となる。

前述のように、初期状態ではブリッジダイオード２５を構成する電界効果トランジスタ２５ａ〜２５ｄはオフであるが、ＤＣ入力は電界効果トランジスタ内部のボディダイオードにより整流される。

入力＋／−間電位差が正の時には、図１の電界効果トランジスタ２５ｂ，２５ｃのボディダイオードが導通している。このため、入力信号Ｖ₊−Ｖ_-間の電位差はほぼ＋／−間の電位差の絶対値と等しくなる。これらを入力とするコンパレータ６２ａ、６２ｂは、それぞれの閾値（ＶthＸ↑/↓、Ｘ＝２，３）に応じて動作する。

このとき、タイマ手段６１ｃの出力論理が１であって、かつコンパレータ６２ｂの出力
が０である状態では、駆動部６３の出力信号Ｇ２,Ｇ３がアクティブとなり、電界効果トランジスタ２５ｂ，２５ｃが導通する。この結果、それまでそれぞれのボディダイオードを流れていた電流が電界効果トランジスタのチャネルを流れることになり、ダイオードの順方向損失を低減できる。たとえば、順方向電圧降下が０．８Ｖでダイオード電流が１Ａ流れていた場合には０．８Ｗの損失が生ずるが、オン抵抗が０．２Ωの電界効果トランジスタを選択した場合には損失は０．２Ｗに低減される。

逆に＋極の電位が負になった場合、タイマ手段６１ｂの出力論理値が１である期間では駆動部６３の出力信号Ｇ１,Ｇ４がアクティブとなり、電界効果トランジスタ２５ａ，２５ｄが導通する。

入力＋／−間の電位差がさらに高くなってコンパレータ６２ｂの出力が正極性になると、論理部６４の構成により駆動部６３への出力信号は出力されなくなる。この結果、ゲートＧ１〜Ｇ４はソースと同電位に保たれて全ての電界効果トランジスタ２５ａ〜２５ｄはオフ状態となり、内部ボディダイオードにより整流される。

この場合、入力電圧が上昇したことにより入力電流が減少していることから、ダイオード順方向損失は低電圧入力時に比べて小さくなっている。たとえば、コンパレータ６２ｂの閾値を最低入力電圧の４倍に設定した場合、順方向損失は１／４程度に減少するため大きな問題とはならない。

論理部６４の構成により、タイマ手段６１ｂまたはタイマ手段６１ｃのいずれかの出力論理値が１であって、かつコンパレータ６２ａの出力が正論理であれば、コンバータイネーブル信号ＣＥが出力され、ＤＣ-ＤＣコンバータ４０が動作開始する。入力電圧がさらに上昇し、駆動部信号がオフされた後もコンバータイネーブル信号はアクティブ状態を維持することから、ＤＣ-ＤＣコンバータ４０は動作を継続する。

すなわち、ＤＣ入力の場合、以下のように動作する。
ａ）［０Ｖ＜コンパレータ６２ａ閾値≦＋／−間電位差＜コンパレータ６２ｂ閾値］
通電からほぼＴ０時間経過後、電界効果トランジスタ２５ｂ，２５ｃがオンになって整流動作を行い、ＤＣ-ＤＣコンバータ４０は動作する。

ｂ）［０V＞−コンパレータ６２ａ閾値≧＋／−間電位差＞コンパレータ６２ｂ閾値］
通電からほぼＴ０時間経過後、電界効果トランジスタ２５ａ，２５ｄがオンになって整流動作を行い、ＤＣ-ＤＣコンバータ４０は動作する。

ｃ）［０Ｖ＜コンパレータ６２ｂ閾値≦＋／−間電位差］または［０Ｖ＞−コンパレータ６２ｂ閾値≧＋／−間電位差］
全ての電界効果トランジスタ２５ａ〜２５ｄはオフになり、ボディダイオードを通じて整流動作を行い、ＤＣ-ＤＣコンバータ４０は動作する。

ｄ）［−コンパレータ６２ａ閾値≦＋／−間電位差＜コンパレータ６２ａ閾値］
ＤＣ-ＤＣコンバータ４０は動作しない。

このような構成により、ブリッジダイオードの順方向損失を低減することができ、特に低電圧のＤＣ入力時における順方向損失の低減に有効である。

また、ＡＣ入力時は、タイマ手段を用いて電界効果トランジスタを導通させないようにしたため、電界効果トランジスタ駆動回路を高速化する必要がなく、駆動回路を汎用の安価な部品で構成でき、電界効果トランジスタ駆動回路の低消費電力化も実現できる。

なお、ＤＣ入力系としては１２Ｖ／２４Ｖ／４８Ｖ系が一般的で、ＡＣ入力系は１００Ｖ系/２００Ｖ系が一般的なため、たとえばコンパレータ６２ｂの閾値をＤＣの６０−７０Ｖ程度、コンパレータ６２ａの閾値をＤＣの１０Ｖ程度に設定すれば、ＤＣの１２Ｖ／２４Ｖ／４８Ｖ系は電界効果トランジスタによる整流とし、ＡＣの１００／２００Ｖ系はダイオードによる整流にするなどの使い分けができる。

図５は本発明の他の実施例を示す構成説明図であり、図１と共通する部分には同一の符号を付けている。図５では、ＤＣ入力時における端子の極性が決まっていて、ＡＣ入力時にはそれらの入力端子を兼用する。

図５において、逆極性のＤＣ入力が接続されても破損さえしなければ電源として動作する必要はないので、ブリッジダイオード２５の一部（２５ａと２５ｄ）を電界効果トランジスタから単なるダイオードで代用している。

なお、図示はしないが、単なるダイオードで１パッケージ化されているブリッジダイオードに電界効果トランジスタ２５ｂと２５ｃを並列接続した場合でも、本質的な動作は図５と同様である。

ただし、逆極性のＤＣ入力時に電源として動作してしまうと、低電圧入力時に代用しているダイオード２５ａと２５ｄの損失が増加して破損につながる可能性がある。したがって、この状態ではＤＣ-ＤＣコンバータ４０が動作しないように制御する必要がある。

図６は図５で用いる制御部６０の具体例を示す回路図であり、図２と共通する部分には同一の符号を付けている。図６と図２との相違点は、駆動部６３と論理部６４にある。すなわち、駆動部６３はブリッジダイオード２５を構成する２個の電界効果トランジスタ２５ｂと２５ｃをそれぞれ個別にオン・オフ駆動するための２系統の出力信号Ｇ２とＧ３を生成出力するように構成され、論理部６４は３つのゲート素子６４ｅ〜６４ｇで構成されている。

論理部６４は、極性／ＡＣ検出部６１を構成するタイマ手段６１ｂと６１ｃの出力信号と、電圧レベル検出部６２を構成する２つのコンパレータ６２ａと６２ｂの出力信号とを論理的に演算する３つのゲート素子６４ｅ〜６４ｇで構成されていて、駆動部６３各部の駆動信号およびＤＣ-ＤＣコンバータ４０のイネーブル信号ＣＥを生成する。

ゲート素子６４ｅの一方の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力端子が接続され、他方の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ｂの出力端子が接続されている。ゲート素子６４ｅの出力信号は、出力信号Ｇ２とＧ３を生成出力する各出力信号系統のスイッチＳＷをオン・オフ駆動する駆動信号として駆動部６３の所定の出力信号系統のスイッチＳＷに接続されている。

ゲート素子６４ｆの一方の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｃの出力端子が接続され、他方の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ｂの出力端子が接続されている。

ゲート素子６４ｇの第１の入力端子には極性／ＡＣ検出部６１を構成するタイマ手段６１ｂの出力端子が接続され、第２の入力端子にはゲート素子６４ｆの出力端子が接続されて第３の入力端子には電圧レベル検出部６２を構成するコンパレータ６２ａの出力端子が接続されている。ゲート素子６４ｇは、ＤＣ-ＤＣコンバータ４０のイネーブル信号ＣＥを生成出力する。

図５において、低圧のＤＣ正極性が入力された場合は電界効果トランジスタ２５ｂと２５ｃを導通させ、高圧のＡＣが入力された場合は電界効果トランジスタ２５ａ〜２５ｄはオフ状態のままになり、ＤＣ-ＤＣコンバータとして動作する。

このような構成によれば、低圧の逆極性ＤＣや高圧の両極性ＤＣが入力された場合にはコンバータは動作しないので、想定外の入力で誤動作や破損などが引き起こされることはない。

すなわち、電源への要求仕様に応じて整流部や制御部を構成することで、より部品点数の少ない安価で小型の電源装置を実現できる。

なお、一般的なＤＣ-ＤＣコンバータで用いられる制御用ＩＣには、ＤＣ-ＤＣコンバータの誤動作や破損を防ぐ目的で、低電圧ロックアウト機能を内蔵しているものが多い。これらは、ＩＣのＶｃｃ端子電圧をヒステリシス付きコンパレータで監視し、所定の条件が成立しなかった場合にはＤＣ-ＤＣコンバータの動作を禁止するように構成されている。

図２および図６のコンパレータ６２ａの代わりに上記コンバータ制御用ＩＣに内蔵されている低電圧ロックアウト機能用のコンパレータを用い、電源起動や停止が所望の値になるように外部起動および停止回路を構築することでも、図２および図６と同様の動作を実現できる。

このような構成によれば、外部回路にコンパレータを設けなくてもよく、より部品点数の少ない安価で小型の電源装置を実現できる。

図１および図５の電界効果トランジスタのソースを基準とした正電圧源は、それぞれ大きな電位差（ＡＣ２００Ｖ系入力の場合、数１００Ｖ）を持つことから、それぞれは絶縁されるのが望ましい。

そこで、このような正電圧源としては、ＤＣ-ＤＣコンバータのトランスに複数の絶縁された巻線を設け、一定に制御される巻線出力と比例した出力が得られる方向に整流回路を設けたものを用いるのが簡便である。

なお、電界効果トランジスタのゲート駆動手段と論理部との絶縁手段としては、たとえばフォトカプラを用いればよい。

以上説明したように、本発明によれば、高ワイドレンジ入力に対応でき、小型で効率よく高出力が得られる電源装置を実現できる。

１０入力電圧源
２０整流回路
３０コンデンサ
４０ＤＣ-ＤＣコンバータ
５０負荷回路
６０制御部
６１極性／ＡＣ検出部
６２電圧レベル検出部
６３駆動部
６４論理部

Claims

ブリッジダイオードの少なくとも一部が電界効果トランジスタのボディダイオードで構成された整流回路を有する電源装置において、
前記ブリッジダイオードの入力電圧の種別に応じて前記電界効果トランジスタをオン・オフ制御する制御手段を設け、
前記入力電圧が直流のとき、前記ブリッジダイオードの辺対のいずれか一方が電界効果トランジスタのボディダイオードで構成され、
前記制御手段は、前記ブリッジダイオードを構成する電界効果トランジスタを選択的にオンにすることを特徴とする電源装置。
前記制御手段は、
前記ブリッジダイオードの入力電圧の極性を検出する極性検出手段と、
前記ブリッジダイオードの出力電圧を検出する電圧検出手段と、
これら極性検出手段と電圧検出手段の出力信号に基づき論理演算を行う論理部と、
前記論理部の出力に基づき前記ブリッジダイオードの各辺の電界効果トランジスタを選択的にオンオフ駆動する駆動手段、
とで構成されたことを特徴とする請求項１記載の電源装置。
前記ブリッジダイオードの後段にはＤＣ−ＤＣコンバータが接続され、
このＤＣ−ＤＣコンバータの動作が前記論理部の出力に基づいて許可または禁止されることを特徴とする請求項２記載の電源装置。