JP2020010497A - 交流−直流変換装置 - Google Patents
交流−直流変換装置 Download PDFInfo
- Publication number
- JP2020010497A JP2020010497A JP2018129326A JP2018129326A JP2020010497A JP 2020010497 A JP2020010497 A JP 2020010497A JP 2018129326 A JP2018129326 A JP 2018129326A JP 2018129326 A JP2018129326 A JP 2018129326A JP 2020010497 A JP2020010497 A JP 2020010497A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- state
- power
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
Abstract
【課題】交流を直流に効率的に変換すること。【解決手段】出力電圧が目標電圧よりも低いことが電圧検知回路により検知されている場合に第１の入力端子の電圧が第２の入力端子の電圧よりも大きい状態と、出力電圧が目標電圧よりも低いことが電圧検知回路により検知されている場合に第１の入力端子の電圧が第２の入力端子の電圧よりも小さい状態と、出力電圧が目標電圧よりも高いことが電圧検知回路により検知されている場合にインダクタに流れる電流が零よりも大きいことが電流検知回路により検知されている状態とに応じて、各スイッチング素子を制御して、インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置。【選択図】図２
Description
本発明は、交流−直流変換装置に関する。
４つのスイッチング素子により形成されるブリッジ回路と、ブリッジ回路に一端が接続されるリアクトルと、リアクトルの他端に一端が接続されるスイッチング素子とを備え、交流電力を直流電力に変換する電力変換装置が知られている（例えば特許文献１参照）。
上述のような電力変換装置では、各スイッチング素子は、交流電源の周波数よりも高い周波数でスイッチングするように制御される。しかしながら、スイッチング素子のスイッチング周波数が高くなると、スイッチングによる消費電力が多くなり、交流電力から直流電力への変換効率が低下する。
そこで、本開示の技術は、交流電力から直流電力に効率的に変換できる交流−直流変換装置を提供する。
本開示の技術は、
交流電力を直流電力に変換する交流−直流変換装置であって、
前記交流電力が入力される一対の入力端子である第１の入力端子及び第２の入力端子と、
前記直流電力が出力される一対の出力端子である第１の出力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に配置されるインダクタと、
前記第１の入力端子と前記インダクタとの間に配置される第１のスイッチング素子と、
前記第１の入力端子と前記第２の出力端子との間に配置される第２のスイッチング素子と、
前記第２の入力端子と前記インダクタとの間に配置される第３のスイッチング素子と、
前記第２の入力端子と前記第２の出力端子との間に配置される第４のスイッチング素子と、
前記直流電力の電圧を検知する電圧検知回路と、
前記インダクタに流れる電流を検知する電流検知回路と、
前記交流電力に同期して、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御する制御回路とを備え、
前記直流電力の電圧が目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも大きい状態を、第１の状態とし、
前記直流電力の電圧が前記目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい状態を、第２の状態とし、
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零よりも大きいことが前記電流検知回路により検知されている状態を、第３の状態とするとき、
前記制御回路は、
前記第１の状態と前記第２の状態と前記第３の状態とに応じて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御して、前記インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置を提供する。
交流電力を直流電力に変換する交流−直流変換装置であって、
前記交流電力が入力される一対の入力端子である第１の入力端子及び第２の入力端子と、
前記直流電力が出力される一対の出力端子である第１の出力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に配置されるインダクタと、
前記第１の入力端子と前記インダクタとの間に配置される第１のスイッチング素子と、
前記第１の入力端子と前記第２の出力端子との間に配置される第２のスイッチング素子と、
前記第２の入力端子と前記インダクタとの間に配置される第３のスイッチング素子と、
前記第２の入力端子と前記第２の出力端子との間に配置される第４のスイッチング素子と、
前記直流電力の電圧を検知する電圧検知回路と、
前記インダクタに流れる電流を検知する電流検知回路と、
前記交流電力に同期して、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御する制御回路とを備え、
前記直流電力の電圧が目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも大きい状態を、第１の状態とし、
前記直流電力の電圧が前記目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい状態を、第２の状態とし、
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零よりも大きいことが前記電流検知回路により検知されている状態を、第３の状態とするとき、
前記制御回路は、
前記第１の状態と前記第２の状態と前記第３の状態とに応じて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御して、前記インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置を提供する。
本開示の技術によれば、交流電力から直流電力に効率的に変換できる交流−直流変換装置を提供できる。
以下、本開示の実施形態を図面を参照して説明する。まず、本開示の実施形態の交流−直流変換装置を説明する前に、本開示の実施形態と比較される一比較形態の交流−直流変換回路の構成例について簡単に説明する。
図１は、一比較形態の交流−直流変換回路の構成例を示す図である。図１に示す交流‐直流変換回路は、交流（AC）を直流（DC）にダイオードブリッジにより変換するACDC変換回路１００と、直流電力を別の電圧の直流電力にバックコンバータにより変換するDCDC変換回路１０１とを備える。ACDC変換回路１００もDCDC変換回路１０１も、変換する際にいくらかの電力を消費する。各変換回路の効率nは、変換した電力pと変換回路で消費した電力cを用いて、
ACDC変換回路１００の効率をn1、DCDC変換回路１０１の効率をn2とおくと、全体の効率nallは、
図１に示す交流‐直流変換回路を用いて、５０〜６０Ｈｚ前後の低周波の商用交流電源を直流電源に変換する場合、数百kHzのスイッチング周波数で各スイッチング素子をスイッチングすることで、平滑な直流を作ることが可能である。
一方、近年、無線給電により機器の充電を容易にすることが行われている。無線給電で得られた交流電源を変換する場合、その交流電源の周波数は、数百kHz〜数MHz程度であり、商用交流電源の周波数の10000倍以上高くなる。図１に示す交流‐直流変換回路を使用する場合、安定した直流を得るためには、各スイッチング素子は、数百MHz〜数GHzのスイッチング周波数でスイッチングするように制御される。しかしながら。スイッチング周波数が高くなると、スイッチングによる消費電力が多くなり、交流電力から直流電力への変換効率が低下する。また、数GHzでスイッチング素子をスイッチングする回路を実装することは極めて難しい。
これに対し、本開示の一実施形態である交流‐直流変換装置は、高周波な交流電力を直流電力に変換する用途でも、交流電力から直流電力に効率的に変換できる構成を有する。以下、本構成について説明する。
図２は、本開示の一実施形態である交流‐直流変換装置の構成例を示す図である。図１に示される交流‐直流変換装置１０は、「通過」「反転通過」「転流」の３状態、又は、「通過」「反転通過」「転流」「開放」の４状態を持つ。交流‐直流変換装置１０は、各状態に合わせて、複数のスイッチング素子２００，２０１，２０２，２０３を制御してインダクタ２０６に電流を流すことにより、直流への整流と降圧を同時に行う。
交流‐直流変換装置１０は、一対の入力端子、一対の出力端子、インダクタ２０６、キャパシタ２０７及び複数のスイッチング素子２００，２０１，２０２，２０３を備える。また、交流‐直流変換装置１０は、出力電圧検知回路２０９、インダクタ電流検知回路２０８、同期クロック生成回路２０４及び制御回路２０５を備える。
一対の入力端子は、外部の交流電源から出力される交流電力が入力される２つの端子であり、点VCPに接続される第１の入力端子と、点VCMに接続される第２の入力端子とを含む。
一対の出力端子は、交流‐直流変換装置１０の電力変換動作により交流電力から生成された直流電力が出力される２つの端子である。一対の出力端子から出力される直流電力は、一対の出力端子の間に接続される不図示の負荷に供給される。一対の出力端子は、負荷の正極側に接続される第１の出力端子と、負荷の負極側に接続される第２の出力端子とを含む。
インダクタ２０６は、第１の入力端子と第１の出力端子との間に配置される誘導性素子であり、より詳しくは、第１のスイッチング素子２００と第１の出力端子との間に直列に挿入されている。
キャパシタ２０７は、第１の出力端子と第２の出力端子との間に配置される容量性素子であり、より詳しくは、第１の出力端子に接続される一端と第２の出力端子に接続される他端とを有する。
第１のスイッチング素子２００は、第１の入力端子とインダクタ２０６との間に配置され、より詳しくは、第１の出力端子に接続される一端とインダクタ２０６の一端に接続される他端とを有する。
本実施形態では、第１のスイッチング素子２００は、ソースが共通に接続された２つのＮＭＯＳ（N channel Metal Oxide Semiconductor）トランジスタを含む。２つのＮＭＯＳトランジスタの夫々の寄生ダイオードの順方向が互いに逆向きになるように、２つのＮＭＯＳトランジスタは直列に接続されている。これにより、第１のスイッチング素子２００に流れる双方向の電流をオフすることができる。また、２つのＮＭＯＳトランジスタは、夫々のゲートが共通に接続されている。
第２のスイッチング素子２０１は、第１の入力端子と第２の出力端子との間に配置され、より詳しくは、第１の入力端子に接続される一端と第２の出力端子に接続される他端とを有する。
第３のスイッチング素子２０２は、第２の入力端子とインダクタ２０６との間に配置され、より詳しくは、第２の入力端子に接続される一端とインダクタ２０６の一端に接続される他端とを有する。第３のスイッチング素子２０２の一端は、第２の入力端子と第４のスイッチング素子２０３との間に接続され、第３のスイッチング素子２０２の他端は、第１のスイッチング素子２００とインダクタ２０６との間に接続される。
本実施形態では、第３のスイッチング素子２０２は、ソースが共通に接続された２つのＮＭＯＳ（N channel Metal Oxide Semiconductor）トランジスタを含む。２つのＮＭＯＳトランジスタの夫々の寄生ダイオードの順方向が互いに逆向きになるように、２つのＮＭＯＳトランジスタは直列に接続されている。これにより、第３のスイッチング素子２０２に流れる双方向の電流をオフすることができる。また、２つのＮＭＯＳトランジスタは、夫々のゲートが共通に接続されている。
第４のスイッチング素子２０３は、第２の入力端子と第２の出力端子との間に配置され、より詳しくは、第２の入力端子に接続される一端と第２の出力端子に接続される他端とを有する。
スイッチング素子２００，２０１，２０２，２０３の具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（High Electron Mobility Transistor）等が挙げられる。
なお、以下の説明において、スイッチング素子２００，２０１，２０２，２０３は、夫々、SW1,SW2,SW3,SW4と称することがある。
出力電圧検知回路（以下、「電圧検知回路」とも称する）２０９は、一対の出力端子から出力される直流電力の電圧（直流の出力電圧）を検知し、その出力電圧と所定の目標電圧との大小比較の判定結果を表す電圧判定信号を出力する。
インダクタ電流検知回路（以下、「電流検知回路」とも称する）２０８は、インダクタ２０６に流れるインダクタ電流ILを検知し、インダクタ電流ILの電流値が零よりも大きいか否かの判定結果を表す電流判定信号を出力する。インダクタがコイルである場合、インダクタ電流は、コイル電流とも称される。
制御回路２０５は、一対の入力端子から入力される交流電力に同期して、スイッチング素子２００〜２０３を制御する。制御回路２０５は、例えば、交流電力に同期したクロック信号を生成する同期クロック生成回路２０４から供給されるクロック信号によって、交流電力との同期をとる。同期クロック生成回路２０４は、例えば、一対の入力端子から入力される交流電力と周波数が同一のクロック信号を生成して制御回路２０５に対して出力する。
図３は、制御回路２０５により実施される各状態の判定処理の流れを示すフローチャートである。
はじめに、ステップ３００にて、制御回路２０５は、出力電圧検知回路２０９を用いて、点Bでの直流の出力電圧が目標電圧よりも低いことが検知されているか否かを判定する。点Bは、インダクタ２０６と第１の出力端子との間の出力電流経路上に位置する。
制御回路２０５は、出力電圧が目標電圧未満であるとステップ３００にて判定した場合、点VCPの電圧が点VCMの電圧よりも大きいか否かを判定する（ステップ３０１）。ステップ３０１での判定は、点VCPの電圧と点VCMの電圧とを直接比較して行われてもよいし、同期クロック生成回路２０４で生成したクロック信号の位相に基づいて行われてもよい。点VCPの電圧は、第１の入力端子の電圧に対応し、点VCMの電圧は、第２の入力端子の電圧に対応する。
制御回路２０５は、点VCPの電圧が点VCMの電圧よりも大きいとステップ３０１にて判定した場合、交流‐直流変換装置１０の状態は「通過」と判定する（ステップ３０３）。つまり、「通過」とは、一対の出力端子から出力される直流電力の電圧が目標電圧よりも低いことが電圧検知回路２０９により検知されている場合に、第１の入力端子の電圧が第２の入力端子の電圧よりも大きい状態をいう。「通過」は、第１の状態の一例である。
一方、制御回路２０５は、点VCPの電圧が点VCMの電圧よりも小さいとステップ３０１にて判定した場合、交流‐直流変換装置１０の状態は「反転通過」と判定する（ステップ３０４）。つまり、「反転通過」とは、一対の出力端子から出力される直流電力の電圧が目標電圧よりも低いことが電圧検知回路２０９により検知されている場合に、第１の入力端子の電圧が第２の入力端子の電圧よりも小さい状態をいう。「反転通過」は、第２の状態の一例である。
なお、制御回路２０５は、点VCPの電圧が点VCMの電圧と等しいときは、交流‐直流変換装置１０の状態は、「通過」と判定してもよいし（ステップ３０３）、「反転通過」と判定してもよい（ステップ３０４）。
一方、制御回路２０５は、出力電圧が目標電圧以上であるとステップ３００にて判定した場合、インダクタ電流検知回路２０８を用いて、インダクタ２０６に流れるインダクタ電流ILが零よりも大きいか否かを判定する（ステップ３０２）。
制御回路２０５は、インダクタ電流ILが零よりも大きい順方向電流が流れているとステップ３０２にて判定した場合、交流‐直流変換装置１０の状態は「転流」と判定する（ステップ３０５）。つまり、「転流」とは、一対の出力端子から出力される直流電力の電圧が目標電圧よりも高いことが電圧検知回路２０９により検知されている場合に、インダクタ２０６に流れる電流が零よりも大きいことが電流検知回路２０８により検知されている状態をいう。「転流」は、第３の状態の一例である。
一方、制御回路２０５は、インダクタ電流ILが零以下であるとステップ３０２にて判定した場合、交流‐直流変換装置１０の状態は「開放」と判定する（ステップ３０６）。つまり、「開放」とは、一対の出力端子から出力される直流電力の電圧が目標電圧よりも高いことが電圧検知回路２０９により検知されている場合に、インダクタ２０６に流れる電流が零以下であることが電流検知回路２０８により検知されている状態をいう。「開放」は、第４の状態の一例である。
制御回路２０５は、これらの各状態に応じて、表１に定めたスイッチングとなるように、スイッチング素子２００、２０１、２０２、２０３の各動作を、同期クロック生成回路２０４から得られるクロック信号に同期して制御する。
図４，５は、制御回路２０５が、表１に定めたスイッチングとなるように、スイッチング素子２００，２０１，２０２，２０３の各動作を制御する場合の、交流‐直流変換装置１０の各部の動作波形を示す。スイッチング素子２００，２０１，２０２，２０３の各スイッチング動作を制御する制御回路２０５からの制御信号を、夫々、制御信号CTRL1,CTRL2,CTRL3,CTRL4とする。制御信号CTRL1,CTRL2,CTRL3,CTRL4は、夫々、対応するスイッチング素子のゲートに入力される。
図４は、交流‐直流変換装置１０の出力端子に接続される負荷の負荷電流が大きく、ILが零になる前に、出力電圧が目標電圧を下回るため、「開放」状態がない動作を示す。図４が示す制御モードは、DCDC変換回路のいわゆる連続電流モード（CCM）に対応する。一方、図５は、交流‐直流変換装置１０の出力端子に接続される負荷の負荷電流が小さく、ILが零になっても、しばらく出力電圧が目標電圧を上回るため、「開放」状態がある動作を示す。図５が示す制御モードは、DCDC変換回路のいわゆる不連続電流モード（DCM）に相当する。
図４において、出力電圧（点B）が目標電圧を下回っている間は、入力の交流電圧（点VCP‐VCM間電圧）に同期して、「通過」と「反転通過」とが繰り返される。この繰り返し動作により、交流電圧を全波整流してインダクタ２０６に電流を流す動作となり、出力電圧（点B）は上昇する。そして、出力電圧（点B）が目標電圧を上回ったと判定された場合、交流‐直流変換装置１０の状態が「転流」となるので、点Aは、スイッチング素子２０２，２０３のオンにより出力端子の接地側（第２の出力端子側）と短絡する。「転流」の状態では、インダクタ２０６に流れる電流は負荷に流れることで徐々に減少し、出力電圧も減少する。出力電圧が目標電圧を下回ったと判定されると、再び、「通過」と「反転通過」とが繰り返される状態となり、出力電圧（点B）は再び上昇する。
図５においては、出力電圧（点B）が目標電圧を下回っている間の動作は、図４と同様に、「通過」と「反転通過」とが繰り返される。出力電圧（点B）が目標電圧を上回ったと判定された場合、交流‐直流変換装置１０の状態が「転流」となるので、点Aは、スイッチング素子２０２，２０３のオンにより出力端子の接地側（第２の出力端子側）と短絡する。「転流」の状態では、インダクタ２０６に流れる電流は負荷に流れることで徐々に減少し、出力電圧も減少する。図５の場合、出力電圧が目標電圧を下回るより前にインダクタ電流が零になる。そのため、交流‐直流変換装置１０の状態が「開放」となるので、点Aは、スイッチング素子２００，２０２が少なくともオフすることにより開放となる。点Aが開放のため、インダクタ電流の流れは停止し、負荷への電流は、キャパシタ２０７から供給される。出力電圧が目標電圧を下回ったと判定されると、再び、「通過」と「反転通過」とが繰り返される状態となり、出力電圧（点B）は再び上昇する。
次に、本開示技術を無線給電の受電器に適用した例について説明する。
表１に従った制御では、「転流」と「開放」の状態において、交流入力が負荷から切り離される開放状態となる。無線給電の受電コイル（例えば、後述の図１１の受電コイル７０６）をこの交流入力に直接接続した場合、「転流」もしくは「開放」の状態では、インダクタ２０６の負荷が零になる。このため、受電コイルの両端の電圧が非常に大きくなり、点VCPと点VCMとの間の電圧が高くなる（コイルが理想素子ならば、電圧が無限大に発散する）。点VCPと点VCMとの間の電圧がスイッチング素子２００〜２０３の耐圧を超えて回路が破損することを防止するため、本開示技術を無線給電の受電器に適用する場合、表２に従った制御を行うことが好ましい。
表２に従った制御は、「転流」または「開放」の状態において、スイッチング素子２０１，２０３が少なくともオンすることにより、点VCP‐VCM間を短絡する制御となる。点VCP‐VCM間を短絡状態とすることで、点VCP‐VCM間の電圧が過大になることを防ぎ、回路破損の回避が可能となる。
図６，７は、制御回路２０５が、表２に定めたスイッチングとなるように、スイッチング素子２００，２０１，２０２，２０３の各動作を制御する場合の、交流‐直流変換装置１０の各部の動作波形を示す。スイッチング素子２００，２０１，２０２，２０３の各スイッチング動作を制御する制御回路２０５からの制御信号を、夫々、制御信号CTRL1,CTRL2,CTRL3,CTRL4とする。
図６は、負荷電流が大きい場合の連続電流モード（CCM）に対応する動作を示し、図７は、負荷電流が小さい場合の不連続電流モード（DCM）に対応する動作を示す。
図６において、出力電圧（点B）が目標電圧を下回っている間は、入力の交流電圧（点VCP‐VCM間電圧）に同期して、「通過」と「反転通過」とが繰り返される。この繰り返し動作により、交流電圧を全波整流してインダクタ２０６に電流を流す動作となり、出力電圧（点B）は上昇する。そして、出力電圧（点B）が目標電圧を上回ったと判定された場合、交流‐直流変換装置１０の状態が「転流」となるので、点Aは、スイッチング素子２０２，２０３のオンにより出力端子の接地側（第２の出力端子側）と短絡する。この「転流」の状態では、スイッチング素子２０１，２０３もオンするので、点VCPと点VCMとの間も短絡され、一対の入力端子への入力電圧が過大になることを防ぐ。「転流」の状態では、インダクタ２０６に流れる電流は負荷に流れることで徐々に減少し、出力電圧も減少する。出力電圧が目標電圧を下回ったと判定されると、再び、「通過」と「反転通過」とが繰り返される状態となり、出力電圧（点B）は再び上昇する。
図７においては、出力電圧（点B）が目標電圧を下回っている間の動作は、図６と同様に、「通過」と「反転通過」とが繰り返される。出力電圧（点B）が目標電圧を上回ったと判定された場合、交流‐直流変換装置１０の状態が「転流」となるので、点Aは、スイッチング素子２０２，２０３のオンにより出力端子の接地側と短絡する。この「転流」の状態では、スイッチング素子２０１，２０３もオンするので、点VCPと点VCMとの間も短絡され、入力電圧が過大になることを防ぐ。インダクタ２０６に流れる電流は負荷に流れることで徐々に減少し、出力電圧も減少する。図７の場合、出力電圧が目標電圧を下回るより前にインダクタ電流が零になる。そのため、交流‐直流変換装置１０の状態が「開放」となるので、点Aは、スイッチング素子２００，２０２が少なくともオフすることにより開放となる。この「開放」の状態では、スイッチング素子２０１，２０３がオンするので、点VCPと点VCMとの間は短絡され、入力電圧が過大になることを防ぐ。点Aが開放のため、インダクタ電流の流れは停止し、負荷への電流は、キャパシタ２０７から供給される。出力電圧が目標電圧を下回ったと判定されると、再び、「通過」と「反転通過」とが繰り返される状態となり、出力電圧（点B）は再び上昇する。
このように、スイッチング素子のスイッチング周波数が交流電源の周波数と等しくても、平滑な直流を得ることが可能となる。これによって、数百kHzから数十MHz程度までの高周波な交流電源についても、余分な部品を使わずに、交流から直流の一定電圧を得ることが可能となる。
次に、交流電力を直流電力に変換する場合の好適な実施例１について述べる。
図８は、実施例１の全体の回路図を示す。図８に示す交流‐直流変換装置１１は、上述の交流‐直流変換装置１０のより具体的な実施例である。交流‐直流変換装置１１は、スイッチング素子４００，４０１，４０２，４０３やインダクタ４０７等を用いて、一対の入力端子４０４から入力される交流電力を定電圧の直流電力に変換し、変換後の直流電力を一対の出力端子４１４から出力する。
交流‐直流変換装置１１は、スイッチング素子４００，４０１，４０２，４０３、インダクタ４０７、キャパシタ４１３、同期クロック生成回路４０５及び制御回路４０６を備える。
スイッチング素子４００，４０１，４０２，４０３は、上述のスイッチング素子２００，２０１，２０２，２０３に対応し、例えば、ＮＭＯＳトランジスタにより形成される。スイッチング素子４００，４０１，４０２，４０３の各スイッチング動作は、制御回路４０６により制御される。
また、交流‐直流変換装置１１は、インダクタ電流検知用の抵抗４０８、インダクタ電流検知用のコンパレータ４０９、出力電圧検知用の分圧抵抗４１１、基準電圧発生回路４１２、出力電圧検知用のコンパレータ４１０を備える。
分圧抵抗４１１は、出力電圧を分圧する抵抗分圧回路である。基準電圧発生回路４１２は、抵抗とツェナーダイオードとが直列接続された回路を有し、抵抗とツェナーダイオードのカソードとの接続点から生成される一定の基準電圧を出力する。
制御回路４０６は、インダクタ４０７に流れるインダクタ電流ILの向きを、インダクタ電流検知用のコンパレータ４０９から出力される電流判定信号FOREに基づいて、判定する。コンパレータ４０９は、インダクタ４０７に直列に接続される抵抗４０８の両端の電圧をモニタする。抵抗４０８の両端のうち入力端の電圧が出力端の電圧よりも高い場合（すなわち、インダクタ電流ILの向きが順方向の場合）、電流判定信号FOREがアサートされる。一方、抵抗４０８の両端のうち入力端の電圧が出力端の電圧以下の場合（すなわち、インダクタ電流ILの電流値が零もしくはインダクタ電流ILの向きが逆方向の場合）、電流判定信号FOREがネゲートされる。
制御回路４０６は、出力電圧が目標電圧未満であるか否かを、出力電圧検知用のコンパレータ４１０から出力される電圧判定信号OVERに基づいて、判定する。出力電圧を分圧抵抗４１１で分圧して得られる分圧電圧と、基準電圧発生回路４１２により生成される基準電圧とが、コンパレータ４１０により比較され、分圧前の出力電圧が目標電圧未満か否かが検知される。出力電圧が目標電圧以上の場合、出力電圧を分圧抵抗４１１で分圧して得られる分圧電圧が、基準電圧よりも高くなるため、コンパレータ４１０から出力される電圧判定信号OVERがアサートされる。出力電圧が目標電圧未満の場合、出力電圧を分圧抵抗４１１で分圧して得られる分圧電圧が、基準電圧以下になるため、コンパレータ４１０から出力される電圧判定信号OVERがネゲートされる。
図９は、同期クロック生成回路４０５の構成例を示す回路図である。一対の交流電源入力端子５００（AC_IN_A, AC_IN_B）から入力される交流電力を、整流ダイオード５０１と負荷抵抗５０２を用いて、半波整流波形とする。この半波整流波形は、ＡＣカップリング用のキャパシタ５０３を通して、シュミットトリガ入力のバッファ５０５に入力される。電圧調整抵抗５０４による分圧電圧をバッファ５０５の閾値の近傍に設定することで、交流電力の周波数に同期してバッファ５０５がクロック信号CLKを出力する。このクロック信号CLKが出力端子５０６（CLK_OUT）を通して制御回路４０６に向けて出力される。
図１０は、制御回路４０６の構成例を示す回路図である。制御回路４０６は、出力電圧と目標電圧との大小比較の判定結果を表す電圧判定信号OVER、インダクタ電流ILの電流値が零よりも大きいか否かの判定結果を表す電流判定信号FORE、交流電力と同一の周波数のクロック信号CLKを外部から受け取る。制御回路４０６は、電圧判定信号OVERをコンパレータ４１０から端子６００を介して受け取り、電流判定信号FOREをコンパレータ４０９から端子６０１を介して受け取り、クロック信号CLKを同期クロック生成回路４０５から端子６０２を介して受け取る。
組み合わせ論理回路６０３は、表１の論理、すなわち、
なお、実施にあたっては、回路を論理回路で作成する以外にも、同等の出力をするプログラマブルロジックで作成する、もしくはマイクロコンピュータを用いてソフトウェアで実現することも可能である。例えば、制御回路４０６の各機能は、メモリに読み出し可能に記憶されるプログラムによってプロセッサが動作することにより、実現される。プロセッサは、例えば、ＣＰＵ（Central Processing Unit）である。
次に、無線給電で得られた交流電力を直流電力に変換する場合の好適な実施例２について述べる。
図１１は、実施例２の全体の回路図を示す。図１１に示す交流‐直流変換装置１２は、上述の交流‐直流変換装置１０のより具体的な実施例である。交流‐直流変換装置１２は、一対の交流入力端子７０４から入力される交流電力を、送電コイル７０５と電磁的に結合した受電コイル７０６から受け取り、スイッチング素子４００，４０１，４０２，４０３やインダクタ４０７等を用いて、直流電力に変換する。交流‐直流変換装置１２は、定電圧に変換後の直流電力を一対の出力端子７１７から出力する。一対の交流入力端子７０４から送電コイル７０５に交流が入力されることにより、交流‐直流変換装置１２の一対の入力端子４０４の間の受電コイル７０６に非接触で交流電力が供給される。また、一対の交流入力端子７０４から送電コイル７０５に交流が入力されることにより、受電コイル７０６よりも巻数が少ない同期用コイル７０７に非接触で交流電力が供給される。
交流‐直流変換装置１２は、スイッチング素子７００，７０１，７０２，７０３、インダクタ７１０、キャパシタ７１６、同期クロック生成回路７０８、制御回路７０９、受電コイル７０６及び同期用コイル７０７を備える。
スイッチング素子７００，７０１，７０２，７０３は、上述のスイッチング素子２００，２０１，２０２，２０３に対応し、例えば、ＮＭＯＳトランジスタにより形成される。スイッチング素子７００，７０１，７０２，７０３の各スイッチング動作は、制御回路７０９により制御される。
制御回路７０９は、同期用コイル７０７に発生する電圧に基づいて、一対の入力端子４０４に入力される交流電力との同期をとる。同期用コイル７０７は、同期クロック生成回路７０８の交流電源入力端子（AC_IN_A, AC_IN_B）に接続される。
また、交流‐直流変換装置１２は、インダクタ電流検知用の抵抗７１１、インダクタ電流検知用のコンパレータ７１２、出力電圧検知用の分圧抵抗７１４、基準電圧発生回路７１５、出力電圧検知用のコンパレータ７１３を備える。
分圧抵抗７１４は、出力電圧を分圧する抵抗分圧回路である。基準電圧発生回路７１５は、抵抗とツェナーダイオードとが直列接続された回路を有し、抵抗とツェナーダイオードのカソードとの接続点から生成される一定の基準電圧を出力する。
制御回路７０９は、インダクタ７１０に流れるインダクタ電流ILの向きを、インダクタ電流検知用のコンパレータ７１２から出力される電流判定信号FOREに基づいて、判定する。コンパレータ７１２は、インダクタ７１０に直列に接続される抵抗７１１の両端の電圧をモニタする。抵抗７１１の両端のうち入力端の電圧が出力端の電圧よりも高い場合（すなわち、インダクタ電流ILの向きが順方向の場合）、電流判定信号FOREがアサートされる。一方、抵抗７１１の両端のうち入力端の電圧が出力端の電圧以下の場合（すなわち、インダクタ電流ILの電流値が零もしくはインダクタ電流ILの向きが逆方向の場合）、電流判定信号FOREがネゲートされる。
制御回路７０９は、出力電圧が目標電圧未満であるか否かを、出力電圧検知用のコンパレータ７１３から出力される電圧判定信号OVERに基づいて、判定する。出力電圧を分圧抵抗７１４で分圧して得られる分圧電圧と、基準電圧発生回路７１５により生成される基準電圧とが、コンパレータ７１３により比較され、分圧前の出力電圧が目標電圧未満か否かが検知される。出力電圧が目標電圧以上の場合、出力電圧を分圧抵抗７１４で分圧して得られる分圧電圧が、基準電圧よりも高くなるため、コンパレータ７１３から出力される電圧判定信号OVERがアサートされる。出力電圧が目標電圧未満の場合、出力電圧を分圧抵抗７１４で分圧して得られる分圧電圧が、基準電圧以下になるため、コンパレータ７１３から出力される電圧判定信号OVERがネゲートされる。
同期クロック生成回路７０８は、図９の構成例を用いることができる。ただし、受電コイル７０６は、回路の動作状態によって短絡されることがある。そのため、同期用に交流を受け取る専用のコイル７０７が設けられている。コイル７０７の両端に発生する電圧が、同期クロック生成回路７０８の交流電源入力端子（AC_IN_A, AC_IN_B）に印加されることにより、同期クロック生成回路７０８からクロック信号CLKを出力させる。
図１２は、制御回路７０９の構成例を示す回路図である。制御回路７０９は、出力電圧と目標電圧との大小比較の判定結果を表す電圧判定信号OVER、インダクタ電流ILの電流値が零よりも大きいか否かの判定結果を表す電流判定信号FORE、交流電力と同一の周波数のクロック信号CLKを外部から受け取る。制御回路７０９は、電圧判定信号OVERをコンパレータ７１３から端子８００を介して受け取り、電流判定信号FOREをコンパレータ７１２から端子８０１を介して受け取り、クロック信号CLKを同期クロック生成回路７０８から端子８０２を介して受け取る。
組み合わせ論理回路８０３は、表２の論理、すなわち、
なお、実施にあたっては、回路を論理回路で作成する以外にも、同等の出力をするプログラマブルロジックで作成する、もしくはマイクロコントローラを用いてソフトウェアで実現することも可能である。例えば、制御回路７０９の各機能は、メモリに読み出し可能に記憶されるプログラムによってプロセッサが動作することにより、実現される。プロセッサは、例えば、ＣＰＵ（Central Processing Unit）である。
以上、本開示の技術によれば、高周波な交流電源を直流電源に変換する用途について、効率的に動作する交流‐直流変換装置を提供できる。特に、無線給電では、得られる交流電力が少なく、かつ高周波の交流電力を直流電力に変換する必要があるため、本開示の技術が有用である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
交流電力を直流電力に変換する交流−直流変換装置であって、
前記交流電力が入力される一対の入力端子である第１の入力端子及び第２の入力端子と、
前記直流電力が出力される一対の出力端子である第１の出力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に配置されるインダクタと、
前記第１の入力端子と前記インダクタとの間に配置される第１のスイッチング素子と、
前記第１の入力端子と前記第２の出力端子との間に配置される第２のスイッチング素子と、
前記第２の入力端子と前記インダクタとの間に配置される第３のスイッチング素子と、
前記第２の入力端子と前記第２の出力端子との間に配置される第４のスイッチング素子と、
前記直流電力の電圧を検知する電圧検知回路と、
前記インダクタに流れる電流を検知する電流検知回路と、
前記交流電力に同期して、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御する制御回路とを備え、
前記直流電力の電圧が目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも大きい状態を、第１の状態とし、
前記直流電力の電圧が前記目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい状態を、第２の状態とし、
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零よりも大きいことが前記電流検知回路により検知されている状態を、第３の状態とするとき、
前記制御回路は、
前記第１の状態と前記第２の状態と前記第３の状態とに応じて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御して、前記インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置。
（付記２）
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記３）
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記４）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子及び前記第３のスイッチング素子を、夫々、オフ、オフとする、付記１から３のいずれか一項に記載の交流−直流変換装置。
（付記５）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オフ、オフとする、付記１から３のいずれか一項に記載の交流−直流変換装置。
（付記６）
前記第１の入力端子と前記第２の入力端子との間に配置される受電コイルを更に備え、
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オン、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記７）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オフ、オンとする、付記６に記載の交流−直流変換装置。
（付記８）
同期用コイルを更に備え、
前記制御回路は、前記同期用コイルに発生する電圧に基づいて、前記交流電力との同期をとる、付記６又は７に記載の交流−直流変換装置。
（付記９）
前記第１のスイッチング素子及び前記第３のスイッチング素子は、夫々、ソースが共通に接続された２つのＮＭＯＳトランジスタを含む、付記１から８のいずれか一項に記載の交流−直流変換装置。
（付記１）
交流電力を直流電力に変換する交流−直流変換装置であって、
前記交流電力が入力される一対の入力端子である第１の入力端子及び第２の入力端子と、
前記直流電力が出力される一対の出力端子である第１の出力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に配置されるインダクタと、
前記第１の入力端子と前記インダクタとの間に配置される第１のスイッチング素子と、
前記第１の入力端子と前記第２の出力端子との間に配置される第２のスイッチング素子と、
前記第２の入力端子と前記インダクタとの間に配置される第３のスイッチング素子と、
前記第２の入力端子と前記第２の出力端子との間に配置される第４のスイッチング素子と、
前記直流電力の電圧を検知する電圧検知回路と、
前記インダクタに流れる電流を検知する電流検知回路と、
前記交流電力に同期して、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御する制御回路とを備え、
前記直流電力の電圧が目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも大きい状態を、第１の状態とし、
前記直流電力の電圧が前記目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい状態を、第２の状態とし、
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零よりも大きいことが前記電流検知回路により検知されている状態を、第３の状態とするとき、
前記制御回路は、
前記第１の状態と前記第２の状態と前記第３の状態とに応じて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御して、前記インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置。
（付記２）
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記３）
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記４）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子及び前記第３のスイッチング素子を、夫々、オフ、オフとする、付記１から３のいずれか一項に記載の交流−直流変換装置。
（付記５）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オフ、オフとする、付記１から３のいずれか一項に記載の交流−直流変換装置。
（付記６）
前記第１の入力端子と前記第２の入力端子との間に配置される受電コイルを更に備え、
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オン、オン、オンとする、付記１に記載の交流−直流変換装置。
（付記７）
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オフ、オンとする、付記６に記載の交流−直流変換装置。
（付記８）
同期用コイルを更に備え、
前記制御回路は、前記同期用コイルに発生する電圧に基づいて、前記交流電力との同期をとる、付記６又は７に記載の交流−直流変換装置。
（付記９）
前記第１のスイッチング素子及び前記第３のスイッチング素子は、夫々、ソースが共通に接続された２つのＮＭＯＳトランジスタを含む、付記１から８のいずれか一項に記載の交流−直流変換装置。
１０，１１，１２ 交流‐直流変換装置
１００ ACDC変換回路
１０１ DCDC変換回路
２００，４００，７００ 第１のスイッチング素子
２０１，４０１，７０１ 第２のスイッチング素子
２０２，４０２，７０２ 第３のスイッチング素子
２０３，４０３，７０３ 第４のスイッチング素子
２０４，４０５，７０８ 同期クロック生成回路
２０５，４０６，７０９ 制御回路
２０６，４０７，７１０ インダクタ
２０７，４１３，７１６ キャパシタ
２０８ インダクタ電流検知回路
２０９ 出力電圧検知回路
４０４ 入力端子
４０８，７１１ インダクタ電流検知用の抵抗
４０９，７１２ インダクタ電流検知用のコンパレータ
４１０，７１３ 出力電圧検知用のコンパレータ
４１１，７１４ 分圧抵抗
４１２，７１５ 基準電圧発生回路
４１４，７１７ 出力端子
６０３，８０３ 組み合わせ論理回路
６０４，８０４ デュアルエッジフリップフロップ
７０５ 送電コイル
７０６ 受電コイル
７０７ 同期用コイル
１００ ACDC変換回路
１０１ DCDC変換回路
２００，４００，７００ 第１のスイッチング素子
２０１，４０１，７０１ 第２のスイッチング素子
２０２，４０２，７０２ 第３のスイッチング素子
２０３，４０３，７０３ 第４のスイッチング素子
２０４，４０５，７０８ 同期クロック生成回路
２０５，４０６，７０９ 制御回路
２０６，４０７，７１０ インダクタ
２０７，４１３，７１６ キャパシタ
２０８ インダクタ電流検知回路
２０９ 出力電圧検知回路
４０４ 入力端子
４０８，７１１ インダクタ電流検知用の抵抗
４０９，７１２ インダクタ電流検知用のコンパレータ
４１０，７１３ 出力電圧検知用のコンパレータ
４１１，７１４ 分圧抵抗
４１２，７１５ 基準電圧発生回路
４１４，７１７ 出力端子
６０３，８０３ 組み合わせ論理回路
６０４，８０４ デュアルエッジフリップフロップ
７０５ 送電コイル
７０６ 受電コイル
７０７ 同期用コイル
Claims (8)
- 交流電力を直流電力に変換する交流−直流変換装置であって、
前記交流電力が入力される一対の入力端子である第１の入力端子及び第２の入力端子と、
前記直流電力が出力される一対の出力端子である第１の出力端子及び第２の出力端子と、
前記第１の入力端子と前記第１の出力端子との間に配置されるインダクタと、
前記第１の入力端子と前記インダクタとの間に配置される第１のスイッチング素子と、
前記第１の入力端子と前記第２の出力端子との間に配置される第２のスイッチング素子と、
前記第２の入力端子と前記インダクタとの間に配置される第３のスイッチング素子と、
前記第２の入力端子と前記第２の出力端子との間に配置される第４のスイッチング素子と、
前記直流電力の電圧を検知する電圧検知回路と、
前記インダクタに流れる電流を検知する電流検知回路と、
前記交流電力に同期して、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御する制御回路とを備え、
前記直流電力の電圧が目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも大きい状態を、第１の状態とし、
前記直流電力の電圧が前記目標電圧よりも低いことが前記電圧検知回路により検知されている場合に、前記第１の入力端子の電圧が前記第２の入力端子の電圧よりも小さい状態を、第２の状態とし、
前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零よりも大きいことが前記電流検知回路により検知されている状態を、第３の状態とするとき、
前記制御回路は、
前記第１の状態と前記第２の状態と前記第３の状態とに応じて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を制御して、前記インダクタに電流を流すことで、直流への整流と降圧を同時に行う、交流−直流変換装置。 - 前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オンとする、請求項１に記載の交流−直流変換装置。 - 前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オン、オンとする、請求項１に記載の交流−直流変換装置。 - 前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子及び前記第３のスイッチング素子を、夫々、オフ、オフとする、請求項１から３のいずれか一項に記載の交流−直流変換装置。 - 前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オフ、オフ、オフとする、請求項１から３のいずれか一項に記載の交流−直流変換装置。 - 前記第１の入力端子と前記第２の入力端子との間に配置される受電コイルを更に備え、
前記制御回路は、
前記第１の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オフ、オフ、オンとし、
前記第２の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オン、オフとし、
前記第３の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オン、オン、オン、オンとする、請求項１に記載の交流−直流変換装置。 - 前記直流電力の電圧が前記目標電圧よりも高いことが前記電圧検知回路により検知されている場合に、前記インダクタに流れる電流が零以下であることが前記電流検知回路により検知されている状態を、第４の状態とするとき、
前記制御回路は、
前記第４の状態では、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子及び前記第４のスイッチング素子を、夫々、オフ、オン、オフ、オンとする、請求項６に記載の交流−直流変換装置。 - 前記第１のスイッチング素子及び前記第３のスイッチング素子は、夫々、ソースが共通に接続された２つのＮＭＯＳトランジスタを含む、請求項１から７のいずれか一項に記載の交流−直流変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018129326A JP2020010497A (ja) | 2018-07-06 | 2018-07-06 | 交流−直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018129326A JP2020010497A (ja) | 2018-07-06 | 2018-07-06 | 交流−直流変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020010497A true JP2020010497A (ja) | 2020-01-16 |
Family
ID=69152631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018129326A Pending JP2020010497A (ja) | 2018-07-06 | 2018-07-06 | 交流−直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020010497A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10108464A (ja) * | 1996-09-25 | 1998-04-24 | Tokin Corp | 整流回路 |
| JP2006081330A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 直流電源装置 |
| JP2012039806A (ja) * | 2010-08-10 | 2012-02-23 | Japan Radio Co Ltd | 電圧変換回路 |
| JP2012217294A (ja) * | 2011-04-01 | 2012-11-08 | Nippon Soken Inc | 電力変換装置、およびこれを用いた電動機用制御装置 |
| JP2014128126A (ja) * | 2012-12-26 | 2014-07-07 | Nippon Soken Inc | 電力変換装置 |
| JP2015095927A (ja) * | 2013-11-11 | 2015-05-18 | 横河電機株式会社 | 電源装置 |
| US20150349573A1 (en) * | 2014-05-30 | 2015-12-03 | Infineon Technologies Austria Ag | Single Stage Rectification and Regulation for Wireless Charging Systems |
-
2018
- 2018-07-06 JP JP2018129326A patent/JP2020010497A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10108464A (ja) * | 1996-09-25 | 1998-04-24 | Tokin Corp | 整流回路 |
| JP2006081330A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 直流電源装置 |
| JP2012039806A (ja) * | 2010-08-10 | 2012-02-23 | Japan Radio Co Ltd | 電圧変換回路 |
| JP2012217294A (ja) * | 2011-04-01 | 2012-11-08 | Nippon Soken Inc | 電力変換装置、およびこれを用いた電動機用制御装置 |
| JP2014128126A (ja) * | 2012-12-26 | 2014-07-07 | Nippon Soken Inc | 電力変換装置 |
| JP2015095927A (ja) * | 2013-11-11 | 2015-05-18 | 横河電機株式会社 | 電源装置 |
| US20150349573A1 (en) * | 2014-05-30 | 2015-12-03 | Infineon Technologies Austria Ag | Single Stage Rectification and Regulation for Wireless Charging Systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106849666B (zh) | 具有同步整流器的功率转换器的二次侧控制的控制电路 | |
| US9812975B2 (en) | Resonant converter with capacitive mode control and associated control method | |
| US9812983B2 (en) | Synchronous rectifier circuit | |
| US9742264B2 (en) | Boost inductor demagnetization detection for bridgeless boost PFC converter operating in boundary-conduction mode | |
| US8467209B2 (en) | Control device of a switching power supply | |
| US9787193B2 (en) | Switching power supply and method for controlling voltage of bulk capacitor in the switching power supply | |
| US9461558B2 (en) | Control device of a switching power supply | |
| US10630168B1 (en) | Bridgeless power factor correction converter with zero current detection circuit | |
| US20180309372A1 (en) | System and method for a switched mode converter | |
| US10461628B1 (en) | Control circuit for outputting pulse width modulation control signal with zero-crossing detection | |
| US20160241134A1 (en) | Switching power supply circuit and power factor correction circuit | |
| CN108206634B (zh) | 绝缘同步整流dc/dc转换器及控制器、适配器、设备 | |
| EP3758209A1 (en) | Semiconductor device | |
| TWI439021B (zh) | 應用於無橋式交換電路之開關控制電路以及控制方法、電源轉換器以及電源控制方法 | |
| US9337742B2 (en) | Switching power-supply device | |
| US10742113B2 (en) | Control circuit and control method for outputting pulse width modulation control signal with zero-crossing detection | |
| US20150194900A1 (en) | Power converter with modulated secondary-side synchronous rectification | |
| KR20120031812A (ko) | 듀티 밸런싱 오실레이터 | |
| US20120014149A1 (en) | Power conversion apparatus and method | |
| US10164543B2 (en) | System and method for controlling power converter with adaptive turn-on delay | |
| JP6787505B2 (ja) | スイッチング電源装置の制御方法および制御回路 | |
| JP6942559B2 (ja) | 受電装置 | |
| JP6147423B2 (ja) | 電源装置の回路 | |
| US10622911B1 (en) | Rectifier circuits for electrical power supplies | |
| JP2020010497A (ja) | 交流−直流変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220816 |