JP6298862B2 - 周波数変換器、レーダ装置、無線装置、及び受信装置 - Google Patents

Description

本発明の実施形態は、周波数変換器、並びに、この周波数変換器を用いたレーダ装置、無線装置、及び受信装置に関する。

レーダ装置等の無線信号を送信する装置では、ＩＦ（Intermediate Frequency）帯のＩＦ信号を、ＲＦ（Radio Frequency）帯のＲＦ信号へ周波数変換する必要がある。また、レーダ装置が到来する無線信号を受信する際には、ＲＦ信号をＩＦ信号へ周波数変換する必要がある。

周波数変換技術としては、ミキサを用いた周波数変換が一般的である。しかしながら、ミキサによる周波数変換の作用として歪項が原理上発生する。この歪項がスプリアス成分となり、システム性能を達成するための障害となる。そこで、ミキサに由来するスプリアス成分を除去するため、ミキサ出力にフィルタ回路を配置することが一般的である。しかしながら、フィルタ回路の限界から、所望の周波数近傍に存在するスプリアス成分は除去することができない。つまり、信号帯域内にスプリアス成分が存在する場合、そのスプリアス成分をフィルタ回路により除去することは困難である。

特許第５０４７３０７号公報

そこで目的は、所望周波数近傍のスプリアス成分の発生を抑えることが可能な周波数変換器、並びに、この周波数変換器を用いたレーダ装置、無線装置、及び受信装置を提供することにある。

実施形態によれば、周波数変換器は、バラン、バイアス電圧生成回路、及びミキサを具備する。バランは、不平衡状態の局部信号を平衡状態に変換する。バイアス電圧生成回路は、予め設定されたレベルのバイアス電圧を発生させ、前記平衡状態の信号を前記バイアス電圧によりオフセットする。ミキサは、前記オフセットされた信号を用い、入力信号の周波数を変換する。

図１は、第１の実施形態に係る周波数変換器を用いたレーダ装置の機能構成を示すブロック図である。 図２は、図１に示される周波数変換器の機能構成を示すブロック図である。 図３は、図２に示されるミキサの機能図である。 図４は、オフセットされていない場合のローカル信号の波形図である。 図５は、適切にオフセットされている場合のローカル信号の波形図である。 図６は、過剰にオフセットされている場合のローカル信号の波形図である。 図７は、適度にオフセットされたローカル信号が入力された際の周波数変換器の出力信号のスペクトラムを表す図である。 図８は、オフセットされていないローカル信号が入力された際の周波数変換器の出力信号のスペクトラムを表す図である。 図９は、図２に示される減衰器の減衰量が０ｄＢの際のローカル信号の波形図を表す図である。 図１０は、図９に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図１１は、図２に示される減衰器の減衰量が５ｄＢの際のローカル信号の波形図を表す図である。 図１２は、図１１に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図１３は、図２に示される減衰器の減衰量が１０ｄＢの際のローカル信号の波形図を表す図である。 図１４は、図１３に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図１５は、図２に示される減衰器の減衰量が１５ｄＢの際のローカル信号の波形図を表す図である。 図１６は、図１５に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図１７は、図２に示される減衰器の減衰量が２０ｄＢの際のローカル信号の波形図を表す図である。 図１８は、図１７に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図１９は、図２に示される減衰器の減衰量が２５ｄＢの際のローカル信号の波形図を表す図である。 図２０は、図１９に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図２１は、図２に示される減衰器の減衰量が３０ｄＢの際のローカル信号の波形図を表す図である。 図２２は、図２１に示されるローカル信号が入力された際に、周波数変換器から出力される出力信号のスペクトラムを表す図である。 図２３は、図２に示される減衰器の減衰量を変化させた際のスプリアス比の動向を示す図である。 図２４は、第２の実施形態に係る周波数変換器の機能構成を示すブロック図である。 図２５は、第３の実施形態に係る周波数変換器の機能構成を示すブロック図である。 図２６は、第４の実施形態に係る周波数変換器の機能構成を示すブロック図である。 図２７は、第１乃至第４の実施形態に係る周波数変換器を用いた無線装置の機能構成を示すブロック図である。 図２８は、第１乃至第４の実施形態に係る周波数変換器を用いた受信装置の機能構成を示すブロック図である。

以下、実施の形態について、図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態に係る周波数変換器１を用いたレーダ装置１００の機能構成の例を示すブロック図である。図１に示されるレーダ装置１００は、第１の実施形態に係る周波数変換器１を備える周波数変換回路１０−１，１０−２、送信処理部２０、増幅回路３０、サーキュレータ４０、アンテナ装置５０、受信処理部６０、局部信号発生回路７０、信号処理装置８０、及び表示装置９０を具備する。

送信処理部２０は、例えば、デジタル−アナログ変換器を備え、信号処理装置８０から送信される信号に基づき、アナログ形式のＩＦ（Intermediate Frequency）帯のＩＦ信号を生成する。送信処理部２０は、生成したＩＦ信号を周波数変換回路１０−１へ出力する。

周波数変換回路１０−１は、第１の実施形態に係る周波数変換器１−１，１−２、及びバンドパスフィルタ（ＢＰＦ）２，３を備える。

周波数変換器１−１は、局部信号発生回路７０からローカル信号（局部信号）として出力されるＣＯＨＯ（Coherent Oscillator）信号を用い、送信処理部２０から出力されるＩＦ信号の周波数を変換する。バンドパスフィルタ２は、所望の周波数帯の信号のみが通過可能なように予め設計されている。周波数変換器１−１で周波数が変換されたＩＦ信号は、バンドパスフィルタ２で不要波が除去され、周波数変換器１−２へ出力される。

周波数変換器１−２は、局部信号発生回路７０からローカル信号として出力されるＳＴＡＬＯ（Stable Local Oscillator）信号を用い、バンドパスフィルタ３を通過したＩＦ信号を、ＲＦ（Radio Frequency）帯のＲＦ信号へ変換する。バンドパスフィルタ３は、所望の周波数帯の信号のみが通過可能なように予め設計されている。周波数変換器１−２から出力されるＲＦ信号は、バンドパスフィルタ３で不要波が除去され、増幅回路３０へ出力される。

増幅回路３０は、周波数変換回路１０−１から出力されるＲＦ信号を予め設定されたゲインで増幅する。増幅回路３０は、増幅したＲＦ信号をサーキュレータ４０へ出力する。

サーキュレータ４０は、増幅回路３０から出力されるＲＦ信号を送信信号としてアンテナ装置５０へ出力する。また、サーキュレータ４０は、アンテナ装置５０で受信されるＲＦ帯の受信信号を、周波数変換回路１０−２へ出力する。

アンテナ装置５０は、サーキュレータ４０から出力される送信信号を送信する。また、アンテナ装置５０は、到来する無線信号を受信し、受信信号としてサーキュレータ４０へ出力する。

周波数変換回路１０−２は、第１の実施形態に係る周波数変換器１−３，１−４、及びバンドパスフィルタ４，５を備える。

周波数変換器１−３は、局部信号発生回路７０からローカル信号として出力されるＳＴＡＬＯ信号を用い、サーキュレータ４０から出力されるＲＦ信号をＩＦ信号へ変換する。バンドパスフィルタ４は、所望の周波数帯の信号のみが通過可能なように予め設計されている。周波数変換器１−３から出力されるＩＦ信号は、バンドパスフィルタ４で不要波が除去され、周波数変換器１−４へ出力される。

周波数変換器１−４は、局部信号発生回路７０からローカル信号として出力されるＣＯＨＯ信号を用い、バンドパスフィルタ３を通過するＩＦ信号の周波数を変換する。バンドパスフィルタ５は、所望の周波数帯の信号のみが通過可能なように予め設計されている。周波数変換器１−４で周波数が変換されたＩＦ信号は、バンドパスフィルタ５で不要波が除去され、受信処理部６０へ出力される。

受信処理部６０は、例えば、アナログ−デジタル変換器を備え、周波数変換回路１０−２から出力されるＩＦ信号をデジタル信号へ変換する。受信処理部６０は、デジタル信号を信号処理装置８０へ出力する。

局部信号発生回路７０は、周波数変換回路１０−１，１０−２に対し、ローカル信号を送信する。局部信号発生回路７０は、源振７１、逓倍回路７２，７３を備える。源振７１は、例えば、水晶発振器を有し、予め設定される基準周波数を発生する。逓倍回路７２は、例えば、ＰＬＬ（Phase Lock Loop）を有し、基準周波数を用いてＣＯＨＯ信号を生成する。逓倍回路７２は、生成したＣＯＨＯ信号を周波数変換回路１０−１，１０−２へ出力する。逓倍回路７３は、例えば、ＰＬＬを有している。逓倍回路７３は、信号処理装置８０から出力される周波数設定情報に従い、基準周波数を用いてＳＴＡＬＯ信号を生成する。逓倍回路７３は、生成したＳＴＡＬＯ信号を周波数変換回路１０−１，１０−２へ出力する。

信号処理装置８０は、例えば、ＣＰＵ（Central Processing Unit）、ＣＰＵが処理を実行する際に用いるメモリ、及び、ＣＰＵからの制御に従って所定の処理を実行するＦＰＧＡ（Field Programmable Gate Array）等を備える。信号処理装置８０は、レーダ装置１００の中枢として機能する。例えば、信号処理装置８０は、デジタル形式の送信パルス信号を送信処理部２０へ出力することで、送信処理部２０にＩＦ信号を生成させる。また、信号処理装置８０は、受信処理部６０から出力されるデジタル信号を解析し、解析結果を表示装置９０に表示させる。また、信号処理装置８０は、局部信号発生回路７０へＳＴＡＬＯ信号を生成するための周波数設定情報を出力する。

図２は、図１に示される周波数変換器１の機能構成の例を示すブロック図である。なお、図１に示されるレーダ装置１００では、周波数変換器１−１乃至１−４が設けられている。周波数変換器１−１乃至１−４の構成は同様である。以下では、ＩＦ信号をＲＦ信号へ変換する周波数変換器１−２を例に、周波数変換器１について説明する。

図２に示される周波数変換器１は、バラン１１，１３，１４、ミキサ１２、及びバイアス電圧生成回路１５を備える。

バラン１１は、不平衡状態の信号を、平衡状態に変換する不平衡−平衡変換器である。例えば、バラン１１は、不平衡状態のＩＦ信号を受け取り、受け取ったＩＦ信号を平衡状態の２つのＩＦ信号ＩＦ１，ＩＦ２に変換する。バラン１１で変換された２つのＩＦ信号ＩＦ１，ＩＦ２は、ミキサ１２へ出力される。

ミキサ１２は、例えば、バランスドミキサである。ミキサ１２は、バラン１１から供給されるＩＦ信号ＩＦ１，ＩＦ２を、２つのローカル信号ＬＯ１，ＬＯ２に基づき、ＲＦ信号ＲＦ１，ＲＦ２にそれぞれ変換する。

バラン１３は、平衡状態の信号を、不平衡状態に変換する平衡−不平衡変換器である。例えば、バラン１３は、ミキサ１２から出力される平衡状態のＲＦ信号ＲＦ１，ＲＦ２を、不平衡状態のＲＦ信号に変換する。バラン１３で変換されたＲＦ信号は、増幅回路３０へ出力される。

バラン１４は、不平衡状態の信号を、平衡状態に変換する不平衡−平衡変換器である。例えば、バラン１４は、ＳＴＡＬＯ信号を不平衡状態のローカル信号として受け取り、受け取ったローカル信号を平衡状態の２つのローカル信号ＬＯ１，ＬＯ２に変換する。ここで、バラン１４には、バイアス電圧生成回路１５で生成されるバイアス電圧が印加されている。バラン１４で変換された２つのローカル信号ＬＯ１，ＬＯ２は、バイアス電圧によりオフセットされてミキサ１２へ出力される。

バイアス電圧生成回路１５は、バラン１４へ供給するバイアス電圧を生成する回路である。具体的には、バイアス電圧生成回路１５は、例えば、分配器１５１、減衰器（ＡＴＴ）１５２、及び検波器１５３を有する。分配器１５１は、局部信号発生回路７０から出力されるＳＴＡＬＯ信号をローカル信号として受け取り、受け取ったローカル信号を予め設定された強度の２つの信号に分配する。分配された一方の信号は減衰器１５２へ出力され、他方の信号はバラン１４へ出力される。

減衰器１５２は、分配器１５１から出力される信号を、所定の減衰量で減衰させる。減衰量の設定については、後に詳述する。減衰された信号は、検波器１５３へ出力される。検波器１５３は、減衰器１５２で減衰された信号を直流信号へ変換し、変換した直流信号を、バイアス電圧としてバラン１４に印加する。

次に、バラン１４に印加されるバイアス電圧について詳細に説明する。図３は、図２に示されるミキサ１２の機能図の例を示す。図３に示されるミキサ１２は、例えば、４つのＦＥＴ（Field-Effect Transistor）を有する。これらのＦＥＴは、所定のスレショルド電圧、例えば、−１００ｍＶ以下のゲート電圧が付加されると、ドレイン電流が流れるように設定されている。しかしながら、ゲート電圧として供給されるローカル信号ＬＯ１，ＬＯ２の電圧が、０Ｖ以下、スレショルド電圧である−１００ｍＶより大きい場合であっても、周波数変換機能が動作している場合がある。これは、逆位相の関係を有するはずのローカル信号ＬＯ１と、ローカル信号ＬＯ２とに位相差がわずかでも発生すると、０Ｖ以下、−１００ｍＶより大きいローカル信号ＬＯ１，ＬＯ２がＦＥＴに同時に供給される状態が発生することに由来する。この状態とはつまり、図４に示されるように、ローカル信号ＬＯ１と、ローカル信号ＬＯ２との交点が、０Ｖ以下、−１００ｍＶより大きい領域に位置することを意味する。なお、図４において、実線の波形がローカル信号ＬＯ１を表し、破線の波形がローカル信号ＬＯ２を表す。０Ｖからスレショルド電圧までの間に位置する、ローカル信号ＬＯ１とローカル信号ＬＯ２との交点の存在は、所望周波数の近傍に発生するスプリアスが増大する要因となる。
そこで、図５に示されるように、ローカル信号ＬＯ１と、ローカル信号ＬＯ２との交点が０Ｖを超えて位置するように、バラン１４にバイアス電圧を印加する。ただし、バラン１４に印加するバイアス電圧が大きすぎると、図６に示されるように、ローカル信号ＬＯ１のレベルがスレショルド電圧より大きく、かつ、ローカル信号ＬＯ２のレベルがスレショルド電圧より大きい状態である、いわゆるＯＦＦ／ＯＦＦ期間が増加する。ＯＦＦ／ＯＦＦ期間の増加は、所望周波数の近傍に発生するスプリアスが増大する要因となる。
図７は、第１の実施形態に係る周波数変換器１の効果を説明する図である。具体的には、図７は、バラン１４に適度なバイアス電圧が印加される周波数変換器１に、３０ＭＨｚのＩＦ信号と、７０ＭＨｚのローカル信号とが入力される際の出力信号のスペクトラムを表す図である。図７の説明では、７０＋３０＝１００ＭＨｚ（ローカル信号＋ＩＦ信号）の周波数成分を有する信号を主信号とし、その他の周波数成分を有する信号をスプリアスとする。

図７に示されるスプリアス１の周波数は３０ＭＨｚ（ＩＦ信号の漏れ）であり、スプリアス２の周波数は７０−３０＝４０ＭＨｚ（ローカル信号−ＩＦ信号）であり、スプリアス３の周波数は７０ＭＨｚ（ローカル信号の漏れ）であり、スプリアス４の周波数は７０×２−３０＝１１０ＭＨｚ（ローカル信号の２倍波−ＩＦ信号）であり、スプリアス５の周波数は７０×２＝１４０ＭＨｚ（ローカル信号の２倍波）であり、スプリアス６の周波数は７０×２＋３０＝１７０ＭＨｚ（ローカル信号の２倍波＋ＩＦ信号）であり、スプリアス７の周波数は７０×３−３０＝１８０ＭＨｚ（ローカル信号の３倍波−ＩＦ信号）である。スプリアス１〜３，５〜７の周波数は、主信号の周波数から離れている。そのため、スプリアス１〜３，５〜７は、周波数変換器１の後段に設けられるバンドパスフィルタ等により容易に抑圧することができる。一方、スプリアス４の周波数は、主信号の周波数に近い。そのため、スプリアス４を、バンドパスフィルタにより抑圧することは困難である。

図７に示される例によれば、スプリアス４のレベルが−８６．０ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。このとき、スプリアス４に対する主信号の大きさ、すなわちスプリアス比は、５８．３ｄＢｃである。図８は、バラン１４にバイアス電圧を印加しない従来の周波数変換器から出力される出力信号のスペクトラムを表す図である。図８では、スプリアス４のレベルが−７４．３ｄＢｍであり、主信号のレベルが−２７．５ｄＢｍである。このとき、スプリアス比は、４６．８ｄＢｃである。図７及び図８によれば、バラン１４に適度なバイアス電圧を印加することで、近接スプリアスが１１．５ｄＢ改善することがわかる。このように、バラン１４にバイアス電圧を印加することで、スプリアス４が効果的に抑圧される。

バイアス電圧のレベルは、バイアス電圧生成回路１５に設けられる減衰器１５２により操作される。以下に、減衰器１５２における減衰量の設定について説明する。なお、以下の説明では、ローカル信号ＬＯ１，ＬＯ２の周波数は、７０ＭＨｚであるとする。また、周波数変換器１に入力されるＩＦ信号の周波数は、３０ＭＨｚであるとする。

図９は、減衰器１５２の減衰量が０ｄＢ、すなわち検波器１５３に３０ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図１０は、図９に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図１０によれば、スプリアス４のレベルが−６５．３ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、３７．６ｄＢｃである。

図１１は、減衰器１５２の減衰量が５ｄＢ、すなわち検波器１５３に２５ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図１２は、図１１に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図１２によれば、スプリアス４のレベルが−６９．５ｄＢｍであり、主信号のレベルが−２７．６ｄＢｍである。つまり、スプリアス比は、４１．９ｄＢｃである。

図１３は、減衰器１５２の減衰量が１０ｄＢ、すなわち検波器１５３に２０ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図１４は、図１３に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図１４によれば、スプリアス４のレベルが−８６．０ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、５８．３ｄＢｃである。

図１５は、減衰器１５２の減衰量が１５ｄＢ、すなわち検波器１５３に１５ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図１６は、図１５に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図１６によれば、スプリアス４のレベルが−８６．０ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、５８．３ｄＢｃである。

図１７は、減衰器１５２の減衰量が２０ｄＢ、すなわち検波器１５３に１０ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図１８は、図１７に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図１８によれば、スプリアス４のレベルが−８３．９ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、５６．２ｄＢｃである。

図１９は、減衰器１５２の減衰量が２５ｄＢ、すなわち検波器１５３に５ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図２０は、図１９に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図２０によれば、スプリアス４のレベルが−８３．４ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、５５．７ｄＢｃである。

図２１は、減衰器１５２の減衰量が３０ｄＢ、すなわち検波器１５３に０ｄＢの信号が入力される場合のローカル信号ＬＯ１，ＬＯ２の波形図を表す図である。図２２は、図２１に示されるようにオフセットされたローカル信号ＬＯ１，ＬＯ２が入力される際に、周波数変換器１から出力される出力信号のスペクトラムを表す図である。図２２によれば、スプリアス４のレベルが−８０．５ｄＢｍであり、主信号のレベルが−２７．７ｄＢｍである。つまり、スプリアス比は、５２．８ｄＢｃである。

図２３は、減衰器１５２の減衰量を変化させた際のスプリアス比の動向を示す図である。図２３によれば、スプリアス比は、検波器１５３に入力される信号レベルが１５ｄＢ、つまり、減衰器１５２の減衰量が１５ｄＢの際に最大となることがわかる。すなわち、減衰器１５２の減衰量が１５ｄＢの際に、バラン１４には最適なバイアス電圧が印加されることになる。バラン１４に最適なバイアス電圧を印加させる減衰量が、例えば、シグナルアナライザを用いたキャリブレーションの際に取得される。そして、取得された減衰量が予め減衰器１５２に設定される。

以上のように、第１の実施形態に示される周波数変換器１では、局部信号発生回路７０で発生されたローカル信号が分配器１５１で分配される。分配された信号は、最適なバイアス電圧をバラン１４に印加するように減衰量が設定された減衰器１５２に供給される。減衰器１５２で減衰された信号は、検波器１５３で検波される。そして、検波信号は、バイアス電圧としてバラン１４に印加される。これにより、周波数変換器１は、ローカル信号ＬＯ１と、ローカル信号ＬＯ２との交点を０Ｖ以上に存在させ、かつ、ＯＦＦ／ＯＦＦ期間を最小に抑えることが可能となる。

したがって、第１の実施形態に係る周波数変換器１は、ミキサ１２で発生する近接スプリアスを抑圧することができる。また、スプリアス抑圧効果に伴い、高Ｓ／Ｎ（信号帯域内の信号対スプリアスの比）が期待できる。また、スプリアス抑圧効果に伴い、後段のフィルタ回路の簡素化が図れる。

また、第１の実施形態に係る周波数変換器１に設けられるバイアス電圧生成回路１５は、市販のミキサに対して適用可能である。また、バイアス電圧生成回路１５は、小規模な付加回路、かつパッシブ部品で構成される。したがって、第１の実施形態に係る周波数変換器１は、近接スプリアスを抑圧しつつ、省スペース化、及びＬＣ化を達成することができる。

また、減衰器１５２の減衰量を調整するのみで、最適なバイアス電圧を設定することが可能である。したがって、容易な調整で近接スプリアスを抑圧することができる。

（第２の実施形態）
第１の実施形態では、周波数変換器１に設けられるバイアス電圧生成回路１５が分配器１５１、減衰器１５２、及び検波器１５３を有する場合を例に説明した。しかしながら、これに限定されない。バイアス電圧生成回路１５は、図２４に示されるように、バラン１４と、検波器１５３との間に、平滑回路１５４を有していてもよい。平滑回路１５４は、検波器１５３で生成されるバイアス電圧を平滑化し、平滑化したバイアス電圧をバラン１４に印加する。これにより、バラン１４に安定したバイアス電圧を印加することが可能となる。

（第３の実施形態）
第１の実施形態では、分配器１５１で分配される信号に基づき、減衰器１５２、及び検波器１５３を介してバイアス電圧を生成する場合を例に説明した。しかしながら、これに限定されない。バイアス電圧生成回路１５は、図２５に示されるように、分配器１５１に加え、位相比較器１５５、ループフィルタ１５６、電圧制御発振器（ＶＣＯ）１５７、及び分周回路１５８からなるＰＬＬ（Phase Lock Loop）回路を有してもよい。

位相比較器１５５は、分配器１５１から出力される信号の周波数と、分周回路１５８から出力される信号の周波数とを比較し、周波数差に比例したパルス信号を発生させる。ループフィルタ１５６は、位相比較器１５５から出力されるパルス信号を積分することで、最適なバイアス電圧を発生させる。電圧制御発振器１５７は、ループフィルタ１５６により生成される電圧信号のレベルに基づく周波数の信号を生成する。分周回路１５８は、所定の分周比に従い、電圧制御発振器１５７から出力される信号の周波数を調整する。ＰＬＬ回路のフィードバック制御により、バラン１４にバイアス電圧を安定して印加することが可能となる。

（第４の実施形態）
第１の実施形態では、分配器１５１で分配される信号に基づき、減衰器１５２、及び検波器１５３を介してバイアス電圧を生成する場合を例に説明した。しかしながら、これに限定されない。バイアス電圧生成回路１５は、図２６に示されるように、分配器１５１に加え、検波器１５９、定電圧回路１５１０、及び分圧回路１５１１を有してもよい。検波器１５９は、正特性を有し、分配器１５１から出力される信号を検波する。定電圧回路１５１０は、検波器１５９で検波された信号に基づき、予め設定される定電圧の信号を生成する。分圧回路１５１１は、可変抵抗を有する。可変抵抗は、バラン１４に最適なバイアス電圧が印加されるように、予め設定されている。分圧回路１５１１は、定電圧の信号に、予め設定された抵抗を負荷し、バイアス電圧を生成する。これにより、検波電圧をリミットし、ボリュームで調整可能となるため、バラン１４に印加されるバイアス電圧の調整が容易になる。

（その他の実施形態）
第１の実施形態では、周波数変換器１が、レーダ装置１００で用いられる場合を例に説明した。しかしながら、周波数変換器１が用いられる装置は、レーダ装置１００に限られない。例えば、第１乃至第４の実施形態に関わる周波数変換器１は、図２７に示される無線装置２００、又は図２８に示される受信装置３００で用いられてもよい。

第１乃至第４の実施形態では、バイアス電圧が、分配器１５１から分配される信号を利用して生成される場合を例に説明した。しかしながら、これに限定されない。周波数変換器１は、バイアス電圧を生成するための電源を有しても構わない。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１，１−１，１−２，１−３，１−４…周波数変換器、２，３，４，５…バンドパスフィルタ、１０−１，１０−２…周波数変換回路、１１，１３，１４…バラン、１２…ミキサ、１５…バイアス電圧生成回路、１５１…分配器、１５２…減衰器、１５３…検波器、１５４…平滑回路、１５５…位相比較器、１５６…ループフィルタ、１５７…電圧制御発振器、１５８…分周回路、１５９…検波器、１５１０…定電圧回路、１５１１…分圧回路、２０…送信処理部、３０…増幅回路、４０…サーキュレータ、５０…アンテナ装置、６０…受信処理部、７０…局部信号発生回路、７１…源振、７２，７３…逓倍回路、８０…信号処理装置、９０…表示装置、１００…レーダ装置、２００…無線装置、３００…受信装置。

Claims (9)

1. 不平衡状態の局部信号を平衡状態に変換するバランと、
   予め設定されたレベルのバイアス電圧を発生させ、前記平衡状態の信号を前記バイアス電圧によりオフセットするバイアス電圧生成回路と、
   前記オフセットされた信号を用い、入力信号の周波数を変換するミキサと
   を具備し、
   前記バイアス電圧は、平衡状態の局部信号の交点が０Ｖ以上に存在し、かつ、前記局部信号のレベルが共に前記ミキサのスレショルド電圧より大きい期間を最小に抑えるように設定される周波数変換器。
2. 前記バイアス電圧生成回路は、前記不平衡状態の局部信号を分配する分配器を有し、前記分配した一方の信号を前記バランへ供給し、前記分配した他方の信号に基づき、前記バイアス電圧を生成する請求項１記載の周波数変換器。
3. 前記バイアス電圧生成回路は、
   前記分配した他方の信号を予め設定された減衰量で減衰させる減衰器と、
   前記減衰させた信号を検波して前記バイアス電圧を生成する検波器と
   を備える請求項２記載の周波数変換器。
4. 前記バイアス電圧生成回路は、前記検波器で生成される前記バイアス電圧を平滑化する平滑回路をさらに備える請求項３記載の周波数変換器。
5. 前記バイアス電圧生成回路は、前記分配した他方の信号に対してフィードバック制御をかけることで前記バイアス電圧を発生させるＰＬＬ（Phase Lock Loop）回路を有する請求項２記載の周波数変換器。
6. 前記バイアス電圧生成回路は、
   前記分配した他方の信号を検波する検波器と、
   前記検波された信号から、予め設定された電圧レベルの信号を生成する定電圧回路と、
   前記定電圧回路から出力される信号に、予め設定される抵抗を負荷して前記バイアス電圧を生成する分圧回路と
   を備える請求項２記載の周波数変換器。
7. 前記請求項１乃至６のいずれかに記載の周波数変換器を具備するレーダ装置。
8. 前記請求項１乃至６のいずれかに記載の周波数変換器を具備する無線装置。
9. 前記請求項１乃至６のいずれかに記載の周波数変換器を具備する受信装置。