JP2016115977A - 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 - Google Patents
受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 Download PDFInfo
- Publication number
- JP2016115977A JP2016115977A JP2014251019A JP2014251019A JP2016115977A JP 2016115977 A JP2016115977 A JP 2016115977A JP 2014251019 A JP2014251019 A JP 2014251019A JP 2014251019 A JP2014251019 A JP 2014251019A JP 2016115977 A JP2016115977 A JP 2016115977A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- low
- noise amplifier
- circuit
- radio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする。
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする。
図1は実施形態1に係る無線受信装置1の構成を示す回路図である。図1において、無線受信装置1にはアンテナ2が接続され、アンテナ2により受信された無線信号はインピーダンス整合回路11を介して低雑音増幅回路10の入力端子T1に入力される。一方、テスト信号発生回路12からの所定のテスト信号も低雑音増幅回路10の入力端子T1に入力される。
(2)第2の増幅回路A2は、電源電圧VDDと接地との間に直列に接続された負荷抵抗RL2と、カスコード構成の2個のNチャンネルMOSトランジスタM3,M4を含み、低雑音増幅後の第2の無線信号(第1の無線信号と第2の無線信号とにより差動無線信号を構成する)を、NチャンネルMOSトランジスタM4のドレインと負荷抵抗RL2との接続点に接続された出力端子T3に出力する。
(3)バイアス発生回路B1は、電源電圧VDDと接地との間に直列に接続されたバイアス電流源Ibと、互いにカスコード接続されかつそれぞれダイオード接続された2個のNチャンネルMOSトランジスタM5,M6を含み、バイアス電流源Ibからの基準電流から第1及び第2のバイアス電圧を発生し、第1のバイアス電圧を、片端接地の可変容量キャパシタCaを介してNチャンネルMOSトランジスタM2,M4の各ゲートに印加し、第2のバイアス電圧を片端接地のキャパシタCb及び高周波阻止用抵抗Rbを介してNチャンネルMOSトランジスタM1,M3の各ゲートに印加する。
図2は実施形態2に係る無線受信装置1のための低雑音増幅回路10Aの構成を示す回路図である。実施形態2に係る図2の低雑音増幅回路10Aは,図1の低雑音増幅回路10に比較して以下の点が異なる。
(1)可変容量キャパシタCaに代えて、スイッチ回路21及びキャパシタ回路22とを備える可変容量キャパシタ回路を構成した。
図3は実施形態3に係るナビゲーション装置4の構成を示すブロック図である。図3において、実施形態1又2の無線受信装置1及びアンテナ2は例えば大規模半導体集積回路(LSI)3に収容されて集積化され、LSI3は例えば車両用のナビゲーション装置4内に実装されて、当該無線受信装置1は例えば放送波などの種々の無線信号を受信する。
第1の態様に係る受信装置は、それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする。
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする。
2…アンテナ、
3…LSI、
4…ナビゲーション装置、
10,10A…低雑音増幅回路、
11…インピーダンス整合回路、
12…テスト信号発生回路、
13…ミキサ、
14…局部発振器、
15…ローパスフィルタ、
16…利得制御増幅器、
17…A/D変換器、
18…ベースバンド信号処理回路、
19…二次高調波検出及びキャリブレーション回路、
21…スイッチ回路、
22…キャパシタ回路、
Ca,Cb,Ca1,Ca2,Ca3…キャパシタ、
Ib…バイアス電流源、
M1〜M6…NチャンネルMOSトランジスタ、
RL1,RL2,Rb…抵抗、
SW1〜SW3…スイッチ、
T1…入力端子、
T2,T3…出力端子。
Claims (8)
- それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出する検出手段と、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整する制御手段とを備えることを特徴とする受信装置。 - 前記制御手段は、前記検出した二次高調波レベルが小さくなるように前記容量を調整することを特徴とする請求項1記載の受信装置。
- バイアス電流源と、前記バイアス電流源に接続されかつカスコード接続された2個のトランジスタとを備え、前記バイアス電流源から同一の基準電流から所定のバイアス電圧を発生して、前記低雑音増幅回路のカスコード構成の2個のトランジスタのゲートに印加するバイアス発生回路をさらに備えることを特徴とする請求項1又は2記載の受信装置。
- 前記容量は、前記バイアス発生回路の各トランジスタのゲートと、前記各増幅回路の各トランジスタのゲートとの間に接続されることを特徴とする請求項3記載の受信装置。
- 前記容量は、複数のキャパシタと、各キャパシタに直列に接続された複数のスイッチとを備え、前記複数のスイッチを切り替えることにより前記容量の容量値を変化可能な可変容量キャパシタ回路であることを特徴とする請求項1〜4のうちのいずれか1つに記載の受信装置。
- 請求項1〜5のうちのいずれか1つに記載の受信装置を集積化したことを特徴とする半導体装置。
- 請求項1〜5のうちのいずれか1つに記載の受信装置、もしくは請求項6記載の半導体装置を備えることを特徴とする電子機器。
- それぞれカスコード構成の2個のトランジスタを有する2個の増幅回路にてなる差動増幅回路を備え、シングルエンドの無線信号を低雑音増幅して差動無線信号として出力するカスコード構成の低雑音増幅回路を備える受信装置の歪み抑圧方法であって、
前記低雑音増幅回路で発生した二次高調波レベルを検出するステップと、
前記検出した二次高調波レベルに応じて前記低雑音増幅回路の各トランジスタのゲートに接続される容量を調整するステップとを含むことを特徴とする受信装置の歪み抑圧方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014251019A JP6349242B2 (ja) | 2014-12-11 | 2014-12-11 | 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014251019A JP6349242B2 (ja) | 2014-12-11 | 2014-12-11 | 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016115977A true JP2016115977A (ja) | 2016-06-23 |
JP6349242B2 JP6349242B2 (ja) | 2018-06-27 |
Family
ID=56142419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014251019A Expired - Fee Related JP6349242B2 (ja) | 2014-12-11 | 2014-12-11 | 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6349242B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107769734A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 功率放大模块 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203536U (ja) * | 1986-06-17 | 1987-12-25 | ||
JP2006157644A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | カレントミラー回路 |
JP2009005092A (ja) * | 2007-06-21 | 2009-01-08 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
US20090215414A1 (en) * | 2008-02-26 | 2009-08-27 | Nsc Co., Ltd. | Am broadcast receiving circuit |
JP2013543313A (ja) * | 2010-09-28 | 2013-11-28 | クゥアルコム・インコーポレイテッド | キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること |
-
2014
- 2014-12-11 JP JP2014251019A patent/JP6349242B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62203536U (ja) * | 1986-06-17 | 1987-12-25 | ||
JP2006157644A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | カレントミラー回路 |
JP2009005092A (ja) * | 2007-06-21 | 2009-01-08 | New Japan Radio Co Ltd | 利得可変型低雑音増幅器 |
US20090215414A1 (en) * | 2008-02-26 | 2009-08-27 | Nsc Co., Ltd. | Am broadcast receiving circuit |
JP2009206554A (ja) * | 2008-02-26 | 2009-09-10 | Nsc Co Ltd | Am放送受信回路 |
JP2013543313A (ja) * | 2010-09-28 | 2013-11-28 | クゥアルコム・インコーポレイテッド | キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107769734A (zh) * | 2016-08-23 | 2018-03-06 | 株式会社村田制作所 | 功率放大模块 |
CN107769734B (zh) * | 2016-08-23 | 2021-09-10 | 株式会社村田制作所 | 功率放大模块 |
Also Published As
Publication number | Publication date |
---|---|
JP6349242B2 (ja) | 2018-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7804361B2 (en) | Low noise amplifier | |
US8594583B2 (en) | Apparatus and method for radio frequency reception with temperature and frequency independent gain | |
US8736249B2 (en) | High frequency power detector circuit and radio communication device | |
US20170149512A1 (en) | Precision Measurement of Transmit Power Using Loopback Calibration in an RF Transceiver | |
US9503053B1 (en) | Active balun for wideband applications | |
US8354886B2 (en) | Arrangement for calibrating the quiescent operating point of a push-pull amplifier | |
US20210175851A1 (en) | Systems and methods for detecting local oscillator leakage and image tone in i/q mixer based transceivers | |
JP6349242B2 (ja) | 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器 | |
US8854139B2 (en) | Regulated cascode current mirror scheme for transconductance amplifiers | |
US20150070055A1 (en) | Receiver | |
US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
US8503966B2 (en) | Semiconductor integrated circuit and receiving apparatus | |
US8792540B2 (en) | Amplifiers and transceiver devices using the same | |
US20140049319A1 (en) | Amplification circuit and reception chain | |
JP2010021826A (ja) | 半導体集積回路 | |
US10033341B2 (en) | Programmable impedance network in an amplifier | |
US8331875B2 (en) | Amplifier and communication apparatus | |
JPWO2013175681A1 (ja) | ダイレクトコンバージョン方式の受信機 | |
EP3955459A1 (en) | Amplifier circuit, receiver circuit thereof, and method of using the amplifier circuit | |
US11063562B2 (en) | Programmable filter in an amplifier | |
JP2011188343A (ja) | 半導体集積回路装置 | |
WO2013187037A1 (ja) | ミキサ、ミキサ装置、およびこれらを備えた無線受信機 | |
US9748900B2 (en) | Low noise amplifier | |
CN104065428A (zh) | 信号幅度检测器及包括该信号幅度检测器的无线接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6349242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |