JPH08204458A - 高周波ミキサー - Google Patents
高周波ミキサーInfo
- Publication number
- JPH08204458A JPH08204458A JP2726395A JP2726395A JPH08204458A JP H08204458 A JPH08204458 A JP H08204458A JP 2726395 A JP2726395 A JP 2726395A JP 2726395 A JP2726395 A JP 2726395A JP H08204458 A JPH08204458 A JP H08204458A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- gate
- frequency mixer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【目的】歪みが低く且つモノリシック集積化に適し、使
用する電源が単一正電源のみでよく電源電圧の利用率が
良い高周波ミキサーを提供すること。 【構成】第１および第２のＦＥＴ１４、１５を具備し、
第１のＦＥＴはドレインにＲＦ信号を接続し、ゲートに
ＬＯ信号を接続し、ソースからＩＦ信号を取り出す抵抗
性ミキサーを構成し、第２のＦＥＴはゲートを第１のＦ
ＥＴのソースに直流接続しバッファを構成してなる高周
波ミキサーであって、第１および第２のＦＥＴはとも
に、エンハンスメント形であり、第１のＦＥＴのドレイ
ンを該第１のＦＥＴのしきい値電圧近傍でバイアスし、
ゲートをしきい値電圧の２倍の電圧近傍でバイアスする
ようにしたことにより、大容量の結合キャパシタを必要
としないことを特徴とする。
用する電源が単一正電源のみでよく電源電圧の利用率が
良い高周波ミキサーを提供すること。 【構成】第１および第２のＦＥＴ１４、１５を具備し、
第１のＦＥＴはドレインにＲＦ信号を接続し、ゲートに
ＬＯ信号を接続し、ソースからＩＦ信号を取り出す抵抗
性ミキサーを構成し、第２のＦＥＴはゲートを第１のＦ
ＥＴのソースに直流接続しバッファを構成してなる高周
波ミキサーであって、第１および第２のＦＥＴはとも
に、エンハンスメント形であり、第１のＦＥＴのドレイ
ンを該第１のＦＥＴのしきい値電圧近傍でバイアスし、
ゲートをしきい値電圧の２倍の電圧近傍でバイアスする
ようにしたことにより、大容量の結合キャパシタを必要
としないことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＥＴを用いた半導体
集積回路に適した高周波低歪みミキサーに関する。
集積回路に適した高周波低歪みミキサーに関する。
【０００２】
【従来の技術】ミキサー回路は、素子の非線形性を積極
的に利用して、２周波の和または差を発生させるもので
あるが、それにもかかわらず、全体としての入出力特性
は厳しい線形性が要求される。ＦＥＴを用いて、ミキサ
ー回路を実現する場合、トランジスタのどの部分の非線
形性を利用するかによって、特性が大きく異なる。その
中で、ＦＥＴの３極間領域におけるドレイン−ソース間
の抵抗は、ゲート−ソース間電圧によって、比較的線形
に変化する。この種のミキサーは、ＦＥＴ抵抗性ミキサ
ーと呼ばれ、“IEEE Transactions on Microwave Theor
y and Techniques, vol.MTT-35, no.4, 1987,pp.425-42
9.”のStephen A. Maas による論文に記載されている。
的に利用して、２周波の和または差を発生させるもので
あるが、それにもかかわらず、全体としての入出力特性
は厳しい線形性が要求される。ＦＥＴを用いて、ミキサ
ー回路を実現する場合、トランジスタのどの部分の非線
形性を利用するかによって、特性が大きく異なる。その
中で、ＦＥＴの３極間領域におけるドレイン−ソース間
の抵抗は、ゲート−ソース間電圧によって、比較的線形
に変化する。この種のミキサーは、ＦＥＴ抵抗性ミキサ
ーと呼ばれ、“IEEE Transactions on Microwave Theor
y and Techniques, vol.MTT-35, no.4, 1987,pp.425-42
9.”のStephen A. Maas による論文に記載されている。
【０００３】まず、図８および図９を参照して、従来の
抵抗性ミキサー回路について説明する。図８はエンハン
スメント形ＦＥＴのみを用いた従来の抵抗性ミキサーの
回路図を示し、図９はデプリーション形ＦＥＴのみを用
いた従来の抵抗性ミキサーの回路図を示す。まず、図８
において、８０１はＲＦ（高周波）信号入力端子、８０
２はＬＯ（局部発振）信号入力端子、８０３はＩＦ（中
間周波）信号出力端子、８０４及び８０５はそれぞれエ
ンハンスメント形ＦＥＴ（Ｑ１及びＱ２）、８０６はバ
イパスキャパシタ（Ｃ１）、８１０は結合キャパシタ
（Ｃ２）、８０７、８０８、８０９はそれぞれバイアス
用抵抗（Ｒ１、Ｒ２、Ｒ３）あるいはインダクタであ
る。
抵抗性ミキサー回路について説明する。図８はエンハン
スメント形ＦＥＴのみを用いた従来の抵抗性ミキサーの
回路図を示し、図９はデプリーション形ＦＥＴのみを用
いた従来の抵抗性ミキサーの回路図を示す。まず、図８
において、８０１はＲＦ（高周波）信号入力端子、８０
２はＬＯ（局部発振）信号入力端子、８０３はＩＦ（中
間周波）信号出力端子、８０４及び８０５はそれぞれエ
ンハンスメント形ＦＥＴ（Ｑ１及びＱ２）、８０６はバ
イパスキャパシタ（Ｃ１）、８１０は結合キャパシタ
（Ｃ２）、８０７、８０８、８０９はそれぞれバイアス
用抵抗（Ｒ１、Ｒ２、Ｒ３）あるいはインダクタであ
る。
【０００４】次に、図８に示すように構成された従来の
ミキサー回路について、その動作を説明する。ＦＥＴ
（Ｑ１）８０４のドレインは接地電位にバイアスされ、
ゲートはそのしきい値電圧ＶＴＥでバイアスされてい
る。以下、エンハンスメント形ＦＥＴのしきい値電圧は
ＶＴＥで、デプリーション形ＦＥＴのしきい値電圧はＶ
ＴＤで表すことにする。従って、ＦＥＴ（Ｑ１）８０４
のドレイン−ソース間電圧は十分に小さく、ＦＥＴ（Ｑ
１）８０４は３極間領域で動作する。
ミキサー回路について、その動作を説明する。ＦＥＴ
（Ｑ１）８０４のドレインは接地電位にバイアスされ、
ゲートはそのしきい値電圧ＶＴＥでバイアスされてい
る。以下、エンハンスメント形ＦＥＴのしきい値電圧は
ＶＴＥで、デプリーション形ＦＥＴのしきい値電圧はＶ
ＴＤで表すことにする。従って、ＦＥＴ（Ｑ１）８０４
のドレイン−ソース間電圧は十分に小さく、ＦＥＴ（Ｑ
１）８０４は３極間領域で動作する。
【０００５】ここで、ＦＥＴ（Ｑ１）８０４のドレイン
にＲＦ信号を注入し、ゲートにはＬＯ信号を与えて、ド
レイン−ソース間の抵抗を変化させると、ＦＥＴ（Ｑ
１）８０４のソース端子から歪みが著しく低いＲＦ信号
とＬＯ信号のミキシング信号を得ることができる。ＦＥ
Ｔ（Ｑ１）８０４のドレイン−ソース間抵抗は比較的大
きいため、その出力は高い入力インピーダンスを有する
バッファアンプを介して出力しなければならない。ＦＥ
Ｔ（Ｑ２）８０５はそのためのバッファアンプトランジ
スタである。
にＲＦ信号を注入し、ゲートにはＬＯ信号を与えて、ド
レイン−ソース間の抵抗を変化させると、ＦＥＴ（Ｑ
１）８０４のソース端子から歪みが著しく低いＲＦ信号
とＬＯ信号のミキシング信号を得ることができる。ＦＥ
Ｔ（Ｑ１）８０４のドレイン−ソース間抵抗は比較的大
きいため、その出力は高い入力インピーダンスを有する
バッファアンプを介して出力しなければならない。ＦＥ
Ｔ（Ｑ２）８０５はそのためのバッファアンプトランジ
スタである。
【０００６】バイパスキャパシタ（Ｃ１）８０６は、そ
の容量がＲＦ周波数帯及びＬＯ周波数帯で十分に小さな
値のインピーダンスを有するもので、ＩＦ周波数以外の
信号成分をバイパスさせ、ＩＦ周波数成分をバッファＦ
ＥＴ（Ｑ２）８０５のゲート端子に与えるようにするた
めのものである。また、結合キャパシタ（Ｃ２）８１０
はＩＦ周波数信号を減衰することなく、低い歪みで通過
させることが要求されるものである。このようなＦＥＴ
抵抗性ミキサー回路では、電力消費はまったく無く、さ
らにダイオードによる同様な抵抗性ミキサーと比べてシ
ョットノイズが発生しないという利点がある。
の容量がＲＦ周波数帯及びＬＯ周波数帯で十分に小さな
値のインピーダンスを有するもので、ＩＦ周波数以外の
信号成分をバイパスさせ、ＩＦ周波数成分をバッファＦ
ＥＴ（Ｑ２）８０５のゲート端子に与えるようにするた
めのものである。また、結合キャパシタ（Ｃ２）８１０
はＩＦ周波数信号を減衰することなく、低い歪みで通過
させることが要求されるものである。このようなＦＥＴ
抵抗性ミキサー回路では、電力消費はまったく無く、さ
らにダイオードによる同様な抵抗性ミキサーと比べてシ
ョットノイズが発生しないという利点がある。
【０００７】次に、第２の従来例として図９に示すよう
に構成されたミキサー回路について説明する。図９にお
いて、９０１はＲＦ信号入力端子、９０２はＬＯ信号入
力端子、９０３はＩＦ信号出力端子、９０４及び９０５
はそれぞれデプリーション形ＦＥＴ（Ｑ１及びＱ２）、
９０６はバイパスキャパシタ（Ｃ１）、９０７及び９０
８はバイアス用抵抗（Ｒ１及びＲ２）あるいはインダク
タ、９０９及び９１０は自己バイアス用ソース抵抗（Ｒ
４及びＲ５）である。
に構成されたミキサー回路について説明する。図９にお
いて、９０１はＲＦ信号入力端子、９０２はＬＯ信号入
力端子、９０３はＩＦ信号出力端子、９０４及び９０５
はそれぞれデプリーション形ＦＥＴ（Ｑ１及びＱ２）、
９０６はバイパスキャパシタ（Ｃ１）、９０７及び９０
８はバイアス用抵抗（Ｒ１及びＲ２）あるいはインダク
タ、９０９及び９１０は自己バイアス用ソース抵抗（Ｒ
４及びＲ５）である。
【０００８】図９に示す従来例の場合も、基本的動作原
理は、図８に示す従来例と同様である。従って、その詳
細な説明は省略するが、図９に示す従来例は図８に示す
従来例の場合のように、大容量を必要とするような結合
キャパシタ（Ｃ２）８１０を使用しておらず、２つのＦ
ＥＴ（Ｑ１及びＱ２）９０４及び９０５はデプリーショ
ン形であるという点において異なるものである。
理は、図８に示す従来例と同様である。従って、その詳
細な説明は省略するが、図９に示す従来例は図８に示す
従来例の場合のように、大容量を必要とするような結合
キャパシタ（Ｃ２）８１０を使用しておらず、２つのＦ
ＥＴ（Ｑ１及びＱ２）９０４及び９０５はデプリーショ
ン形であるという点において異なるものである。
【０００９】
【発明が解決しようとする課題】以上説明した従来例の
ミキサー回路であっても有効に機能するのであるが、以
下に述べる点において問題を有する。まず、図８に示す
従来例において、ＦＥＴ（Ｑ１）８０４及びＦＥＴ（Ｑ
２）８０５はともにエンハンスメント形であり、それら
両ＦＥＴ（Ｑ１）８０４及び（Ｑ２）８０５は交流結合
にし、ＦＥＴ（Ｑ２）８０５のゲートバイアスは独立に
与えるようにしている。そのため、結合キャパシタ（Ｃ
２）８１０というＩＦ信号を通過させなければならない
大容量で歪みの低いキャパシタを必要とするという欠点
を有する。
ミキサー回路であっても有効に機能するのであるが、以
下に述べる点において問題を有する。まず、図８に示す
従来例において、ＦＥＴ（Ｑ１）８０４及びＦＥＴ（Ｑ
２）８０５はともにエンハンスメント形であり、それら
両ＦＥＴ（Ｑ１）８０４及び（Ｑ２）８０５は交流結合
にし、ＦＥＴ（Ｑ２）８０５のゲートバイアスは独立に
与えるようにしている。そのため、結合キャパシタ（Ｃ
２）８１０というＩＦ信号を通過させなければならない
大容量で歪みの低いキャパシタを必要とするという欠点
を有する。
【００１０】その上、半導体集積回路の場合、チップ面
積を広くとれないため、大容量のキャパシタを内蔵する
ことは不可能であり、さらに、半導体集積回路のキャパ
シタに必ず存在する寄生ＰＮ接合のために、低歪みのキ
ャパシタを実現することも不可能である。従って、例と
して図８に示すような従来例のミキサー回路は、回路の
性質または構造上、結合キャパシタ（Ｃ２）８１０を含
めてモノリシック集積化することが困難であるという問
題を有する。
積を広くとれないため、大容量のキャパシタを内蔵する
ことは不可能であり、さらに、半導体集積回路のキャパ
シタに必ず存在する寄生ＰＮ接合のために、低歪みのキ
ャパシタを実現することも不可能である。従って、例と
して図８に示すような従来例のミキサー回路は、回路の
性質または構造上、結合キャパシタ（Ｃ２）８１０を含
めてモノリシック集積化することが困難であるという問
題を有する。
【００１１】また、図９に示すの従来例の場合、２つの
ＦＥＴ（Ｑ１、Ｑ２）９０４、９０５はともにデプリー
ション形であり、ＦＥＴ（Ｑ２）９０５のバイアスは単
一正電源のみで済ませるようにしているため、ＦＥＴ
（Ｑ２）９０５のソース側に２つのソース抵抗（Ｒ４、
Ｒ５）９０９、９１０を挿入して、自己バイアスにより
バイアス電圧を得るようにしているので、電源電圧の利
用率が悪いという問題があった。
ＦＥＴ（Ｑ１、Ｑ２）９０４、９０５はともにデプリー
ション形であり、ＦＥＴ（Ｑ２）９０５のバイアスは単
一正電源のみで済ませるようにしているため、ＦＥＴ
（Ｑ２）９０５のソース側に２つのソース抵抗（Ｒ４、
Ｒ５）９０９、９１０を挿入して、自己バイアスにより
バイアス電圧を得るようにしているので、電源電圧の利
用率が悪いという問題があった。
【００１２】従って、本発明は、上記の問題に鑑みてな
されたもので、歪みが低く且つモノリシック集積化に適
し、電源電圧の利用率が良く使用する電源が単一正電源
で良い高周波ミキサーを提供することを目的とする。
されたもので、歪みが低く且つモノリシック集積化に適
し、電源電圧の利用率が良く使用する電源が単一正電源
で良い高周波ミキサーを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明による高周波ミキ
サーは、上記の目的を達成するため、第１および第２の
ＦＥＴを具備し、第１のＦＥＴはドレインにＲＦ信号を
接続し、ゲートにＬＯ信号を接続し、ソースからＩＦ信
号を取り出す抵抗性ミキサーを構成し、第２のＦＥＴは
ゲートを第１のＦＥＴのソースに接続しバッファを構成
してなる高周波ミキサーであって、第１および第２のＦ
ＥＴはともに、エンハンスメント形であり、第１のＦＥ
Ｔのドレインを該第１のＦＥＴのしきい値電圧近傍でバ
イアスし、ゲートをしきい値電圧の２倍の電圧近傍でバ
イアスすることを特徴とするものである。
サーは、上記の目的を達成するため、第１および第２の
ＦＥＴを具備し、第１のＦＥＴはドレインにＲＦ信号を
接続し、ゲートにＬＯ信号を接続し、ソースからＩＦ信
号を取り出す抵抗性ミキサーを構成し、第２のＦＥＴは
ゲートを第１のＦＥＴのソースに接続しバッファを構成
してなる高周波ミキサーであって、第１および第２のＦ
ＥＴはともに、エンハンスメント形であり、第１のＦＥ
Ｔのドレインを該第１のＦＥＴのしきい値電圧近傍でバ
イアスし、ゲートをしきい値電圧の２倍の電圧近傍でバ
イアスすることを特徴とするものである。
【００１４】また、本発明による高周波ミキサーは、上
記の目的を達成するため、第１および第２のＦＥＴを具
備し、第１のＦＥＴはドレインにＲＦ信号を接続し、ゲ
ートにＬＯ信号を接続し、ソースからＩＦ信号を取り出
す抵抗性ミキサーを構成し、第２のＦＥＴはゲートを第
１のＦＥＴのソースに接続しバッファを構成してなる高
周波ミキサーであって、第１のＦＥＴはデプリーション
形であり、第２のＦＥＴはエンハンスメント形であっ
て、第１のＦＥＴのドレインを該第１のＦＥＴのしきい
値の絶対値電圧近傍でバイアスし、ゲートを接地電位で
バイアスすることを特徴とするものである。
記の目的を達成するため、第１および第２のＦＥＴを具
備し、第１のＦＥＴはドレインにＲＦ信号を接続し、ゲ
ートにＬＯ信号を接続し、ソースからＩＦ信号を取り出
す抵抗性ミキサーを構成し、第２のＦＥＴはゲートを第
１のＦＥＴのソースに接続しバッファを構成してなる高
周波ミキサーであって、第１のＦＥＴはデプリーション
形であり、第２のＦＥＴはエンハンスメント形であっ
て、第１のＦＥＴのドレインを該第１のＦＥＴのしきい
値の絶対値電圧近傍でバイアスし、ゲートを接地電位で
バイアスすることを特徴とするものである。
【００１５】また、本発明による高周波ミキサーは、上
記の目的を達成するため、第１および第２のＦＥＴを具
備し、第１のＦＥＴは、ドレインにＲＦ信号を接続し、
ゲートにＬＯ信号を接続し、ソースからＩＦ信号を取り
出す抵抗性ミキサーを構成し、第２のＦＥＴはゲートを
第１のＦＥＴのソースに接続しバッファを構成してなる
高周波ミキサーであって、第１のＦＥＴはエンハンスメ
ント形であり、第２のＦＥＴはデプリーション形であっ
て、第１のＦＥＴのドレインを接地電位でバイアスし、
第１のＦＥＴのゲートを該第１のＦＥＴのしきい値電圧
近傍でバイアスすることを特徴とするものである。
記の目的を達成するため、第１および第２のＦＥＴを具
備し、第１のＦＥＴは、ドレインにＲＦ信号を接続し、
ゲートにＬＯ信号を接続し、ソースからＩＦ信号を取り
出す抵抗性ミキサーを構成し、第２のＦＥＴはゲートを
第１のＦＥＴのソースに接続しバッファを構成してなる
高周波ミキサーであって、第１のＦＥＴはエンハンスメ
ント形であり、第２のＦＥＴはデプリーション形であっ
て、第１のＦＥＴのドレインを接地電位でバイアスし、
第１のＦＥＴのゲートを該第１のＦＥＴのしきい値電圧
近傍でバイアスすることを特徴とするものである。
【００１６】また、本発明による高周波ミキサーは、上
記の目的を達成するため、２重に接続された第１および
第２の請求項１、２、または３に記載の高周波ミキサー
において、第１のＦＥＴは第１および第２の高周波ミキ
サー用にそれぞれ２個宛４個をブリッジに構成し、第１
のＦＥＴのドレインはバランス−アンバランス変換器を
介してＲＦ信号を接続し、ゲートは第２のバランス−ア
ンバランス変換器を介してＬＯ信号を接続し、第２のＦ
ＥＴは第３のバランス−アンバランス変換器を介してＩ
Ｆ信号を出力するようにしてなる２重平衡ＦＥＴ抵抗性
リングミキサーからなることを特徴とするものである。
記の目的を達成するため、２重に接続された第１および
第２の請求項１、２、または３に記載の高周波ミキサー
において、第１のＦＥＴは第１および第２の高周波ミキ
サー用にそれぞれ２個宛４個をブリッジに構成し、第１
のＦＥＴのドレインはバランス−アンバランス変換器を
介してＲＦ信号を接続し、ゲートは第２のバランス−ア
ンバランス変換器を介してＬＯ信号を接続し、第２のＦ
ＥＴは第３のバランス−アンバランス変換器を介してＩ
Ｆ信号を出力するようにしてなる２重平衡ＦＥＴ抵抗性
リングミキサーからなることを特徴とするものである。
【００１７】
【作用】本発明による高周波ミキサーは、以上説明した
ように構成し、第１および第２のＦＥＴはともにエンハ
ンスメント形とし、第１のＦＥＴのドレインを該第１の
ＦＥＴのしきい値電圧近傍でバイアスし、ゲートをしき
い値電圧の２倍の電圧近傍でバイアスするようにしたこ
とにより、ＩＦバッファのトランジスタの動作に必要な
ゲートバイアス電位を直流結合で与えることができるた
め、ＩＦ信号を通過させなければならないための比較的
大容量が必要とされる結合キャパシタを使わなくて済む
ので、モノリシック集積化に適し、単一正電源のみで動
作するので電源電圧利用率を損ねることもなく、しきい
値が同一のエンハンスメント型トランジスタで構成でき
るので、半導体プロセスにおいて余分な工程を必要とし
ない。
ように構成し、第１および第２のＦＥＴはともにエンハ
ンスメント形とし、第１のＦＥＴのドレインを該第１の
ＦＥＴのしきい値電圧近傍でバイアスし、ゲートをしき
い値電圧の２倍の電圧近傍でバイアスするようにしたこ
とにより、ＩＦバッファのトランジスタの動作に必要な
ゲートバイアス電位を直流結合で与えることができるた
め、ＩＦ信号を通過させなければならないための比較的
大容量が必要とされる結合キャパシタを使わなくて済む
ので、モノリシック集積化に適し、単一正電源のみで動
作するので電源電圧利用率を損ねることもなく、しきい
値が同一のエンハンスメント型トランジスタで構成でき
るので、半導体プロセスにおいて余分な工程を必要とし
ない。
【００１８】また、本発明による高周波ミキサーは、以
上説明したように構成し、第１のＦＥＴはエンハンスメ
ント形であり、第２のＦＥＴはデプリーション形であっ
て、第１のＦＥＴのドレインを接地電位でバイアスし、
第１のＦＥＴのゲートを該第１のＦＥＴのしきい値電圧
近傍でバイアスするようにしたことにより、また、第１
のＦＥＴはエンハンスメント形であり、第２のＦＥＴは
デプリーション形であって、第１のＦＥＴのドレインを
接地電位でバイアスし、第１のＦＥＴのゲートを該第１
のＦＥＴのしきい値電圧近傍でバイアスするようにした
ことにより、ＩＦバッファのトランジスタの動作に必要
なゲートバイアス電位を直流結合で与えることができる
ため、ＩＦ信号を通過させなければならないための比較
的大容量が必要とされる結合キャパシタを使わなくて済
むのでモノリシック集積化に適し、単一正電源のみで動
作するので電源電圧利用率を損ねることもない。
上説明したように構成し、第１のＦＥＴはエンハンスメ
ント形であり、第２のＦＥＴはデプリーション形であっ
て、第１のＦＥＴのドレインを接地電位でバイアスし、
第１のＦＥＴのゲートを該第１のＦＥＴのしきい値電圧
近傍でバイアスするようにしたことにより、また、第１
のＦＥＴはエンハンスメント形であり、第２のＦＥＴは
デプリーション形であって、第１のＦＥＴのドレインを
接地電位でバイアスし、第１のＦＥＴのゲートを該第１
のＦＥＴのしきい値電圧近傍でバイアスするようにした
ことにより、ＩＦバッファのトランジスタの動作に必要
なゲートバイアス電位を直流結合で与えることができる
ため、ＩＦ信号を通過させなければならないための比較
的大容量が必要とされる結合キャパシタを使わなくて済
むのでモノリシック集積化に適し、単一正電源のみで動
作するので電源電圧利用率を損ねることもない。
【００１９】また、本発明による高周波ミキサーは、以
上説明したように構成し、２つの上記高周波ミキサーを
２重平衡ＦＥＴ抵抗性リングミキサーに構成したことに
より、上記同様モノリシック集積化に適し且つ電源電圧
利用率を向上するほか、ＩＦ信号出力端子においてＲＦ
成分及びＬＯ成分が抑圧され、次段に必要とされるフィ
ルタが簡単で良い。
上説明したように構成し、２つの上記高周波ミキサーを
２重平衡ＦＥＴ抵抗性リングミキサーに構成したことに
より、上記同様モノリシック集積化に適し且つ電源電圧
利用率を向上するほか、ＩＦ信号出力端子においてＲＦ
成分及びＬＯ成分が抑圧され、次段に必要とされるフィ
ルタが簡単で良い。
【００２０】
【実施例】以下、添付図面、図１乃至図７に基づき本発
明の実施例を詳細に説明する。図１は本発明の第１の実
施例における高周波ミキサーの回路図、図２は本発明の
第２の実施例における高周波ミキサーの回路図、図３は
本発明の第３の実施例における高周波ミキサーの回路
図、図４は第１の実施例における高周波ミキサーをリン
グ形状に結合して２重平衡変調動作を実行させるように
した本発明の第４の実施例における高周波ミキサーの回
路図、図５は本発明による高周波ミキサーの基本動作原
理を説明するための基本原理図、図６は図５に示す基本
原理図による高周波ミキサーの等価回路図、図７は図５
に示す基本原理図による高周波ミキサーの等価回路にお
けるインピーダンス素子として同調回路を使用した高周
波ミキサーの回路図である。
明の実施例を詳細に説明する。図１は本発明の第１の実
施例における高周波ミキサーの回路図、図２は本発明の
第２の実施例における高周波ミキサーの回路図、図３は
本発明の第３の実施例における高周波ミキサーの回路
図、図４は第１の実施例における高周波ミキサーをリン
グ形状に結合して２重平衡変調動作を実行させるように
した本発明の第４の実施例における高周波ミキサーの回
路図、図５は本発明による高周波ミキサーの基本動作原
理を説明するための基本原理図、図６は図５に示す基本
原理図による高周波ミキサーの等価回路図、図７は図５
に示す基本原理図による高周波ミキサーの等価回路にお
けるインピーダンス素子として同調回路を使用した高周
波ミキサーの回路図である。
【００２１】まず最初、図５乃至図７を参照して、図１
に示す本発明の第１の実施例における高周波ミキサーに
対応する本発明の高周波ミキサーの基本原理図を参照し
て、その基本動作を説明する。図５において、５０１及
び５０２はエンハンスメント形の第１及び第２のＦＥＴ
（Ｑ１及びＱ２）、５０３及び５０４はバイアス用抵抗
（Ｒ１及びＲ２）あるいはインダクタ、５０５はＲＦ信
号入力端子、５０６は結合キャパシタ、５０７はＩＦ周
波数以外ではゼロとなるようなインピーダンス素子（Ｚ
Ｌ（ｆ≠ｆIF）＝０．０）、５０８はＬＯ信号入力端
子、５１０はＩＦ信号出力端子である。
に示す本発明の第１の実施例における高周波ミキサーに
対応する本発明の高周波ミキサーの基本原理図を参照し
て、その基本動作を説明する。図５において、５０１及
び５０２はエンハンスメント形の第１及び第２のＦＥＴ
（Ｑ１及びＱ２）、５０３及び５０４はバイアス用抵抗
（Ｒ１及びＲ２）あるいはインダクタ、５０５はＲＦ信
号入力端子、５０６は結合キャパシタ、５０７はＩＦ周
波数以外ではゼロとなるようなインピーダンス素子（Ｚ
Ｌ（ｆ≠ｆIF）＝０．０）、５０８はＬＯ信号入力端
子、５１０はＩＦ信号出力端子である。
【００２２】このように構成された高周波ミキサーの基
本原理図において、第１のＦＥＴ（Ｑ１）５０１のドレ
インはバイアス用抵抗またはインダクタ５０３を介し
て、第１のＦＥＴ（Ｑ１）５０１のしきい値電圧ＶＴＥ
の近傍電圧「ＶＴＥ＋α」でバイアスされている。ここ
で、αは任意の値である。また、第１のＦＥＴ（Ｑ１）
５０１のソースは、ＩＦ周波数以外では、ゼロとなるよ
うなインピーダンス素子５０７を介して、ドレインと同
様に、「ＶＴＥ＋α」でバイアスされている。第１のＦ
ＥＴ（Ｑ１）５０１のゲートは、バイアス用抵抗または
インダクタ（Ｒ２）５０４を介し「２×ＶＴＥ＋α」に
わりバイアスされている。
本原理図において、第１のＦＥＴ（Ｑ１）５０１のドレ
インはバイアス用抵抗またはインダクタ５０３を介し
て、第１のＦＥＴ（Ｑ１）５０１のしきい値電圧ＶＴＥ
の近傍電圧「ＶＴＥ＋α」でバイアスされている。ここ
で、αは任意の値である。また、第１のＦＥＴ（Ｑ１）
５０１のソースは、ＩＦ周波数以外では、ゼロとなるよ
うなインピーダンス素子５０７を介して、ドレインと同
様に、「ＶＴＥ＋α」でバイアスされている。第１のＦ
ＥＴ（Ｑ１）５０１のゲートは、バイアス用抵抗または
インダクタ（Ｒ２）５０４を介し「２×ＶＴＥ＋α」に
わりバイアスされている。
【００２３】このようにすることによって、第１のＦＥ
Ｔ（Ｑ１）５０１のドレインとソースの電位は、ほぼ一
致し、第１のＦＥＴ（Ｑ１）５０１が３極間領域で動作
することが保証される。また、同時に、第１のＦＥＴ
（Ｑ１）５０１のゲート−ソース間電圧はＶＴＥとな
り、ミキサーとして、最適なバイアス点にバイアスさ
れ、第２のＦＥＴ（Ｑ２）５０２のゲート−ソース間の
バイアス電圧は「ＶＴＥ＋α」となる。ここで、αの値
を適切に設定することによって、第１のＦＥＴ（Ｑ１）
５０１の動作点を変えることなく、第２のＦＥＴ（Ｑ
２）５０２がバッファとして動作するに最適なバイアス
点にバイアスされる。
Ｔ（Ｑ１）５０１のドレインとソースの電位は、ほぼ一
致し、第１のＦＥＴ（Ｑ１）５０１が３極間領域で動作
することが保証される。また、同時に、第１のＦＥＴ
（Ｑ１）５０１のゲート−ソース間電圧はＶＴＥとな
り、ミキサーとして、最適なバイアス点にバイアスさ
れ、第２のＦＥＴ（Ｑ２）５０２のゲート−ソース間の
バイアス電圧は「ＶＴＥ＋α」となる。ここで、αの値
を適切に設定することによって、第１のＦＥＴ（Ｑ１）
５０１の動作点を変えることなく、第２のＦＥＴ（Ｑ
２）５０２がバッファとして動作するに最適なバイアス
点にバイアスされる。
【００２４】ＲＦ信号は、結合キャパシタ（ずしせず）
を介して、ＲＦ信号入力端子５０５に加わり、ＬＯ信号
入力端子５０８から入力したＬＯ信号により、第１のＦ
ＥＴ（Ｑ１）５０１のドレイン−ソース間抵抗を変化さ
せることによって、ＲＦ信号とＬＯ信号のミキシングが
行われる。第１のＦＥＴ（Ｑ１）５０１のドレイン−ソ
ース間抵抗は比較的大きいので、その出力は高入力イン
ピーダンスを有するバッファアンプを介さなければなら
ない。このためのバッファアンプ・トランジスタが第２
のＦＥＴ（Ｑ２）５０２である。
を介して、ＲＦ信号入力端子５０５に加わり、ＬＯ信号
入力端子５０８から入力したＬＯ信号により、第１のＦ
ＥＴ（Ｑ１）５０１のドレイン−ソース間抵抗を変化さ
せることによって、ＲＦ信号とＬＯ信号のミキシングが
行われる。第１のＦＥＴ（Ｑ１）５０１のドレイン−ソ
ース間抵抗は比較的大きいので、その出力は高入力イン
ピーダンスを有するバッファアンプを介さなければなら
ない。このためのバッファアンプ・トランジスタが第２
のＦＥＴ（Ｑ２）５０２である。
【００２５】次に、図６を参照して、図５に示す基本原
理図による高周波ミキサーの等価回路について説明す
る。図５に示す第１のＦＥＴ（Ｑ１）５０１は、ＬＯ信
号によって抵抗が変化する可変抵抗素子６０１として等
価的に表わすことができる。第１のＦＥＴ（Ｑ１）５０
１は、上記のように、３極間領域にバイアスされている
ので、ドレイン電流とドレイン−ソース間電圧の関係は
ほぼ線形であり、ドレイン−ソース間の抵抗はＬＯ信号
によって比較的線形に変化する。
理図による高周波ミキサーの等価回路について説明す
る。図５に示す第１のＦＥＴ（Ｑ１）５０１は、ＬＯ信
号によって抵抗が変化する可変抵抗素子６０１として等
価的に表わすことができる。第１のＦＥＴ（Ｑ１）５０
１は、上記のように、３極間領域にバイアスされている
ので、ドレイン電流とドレイン−ソース間電圧の関係は
ほぼ線形であり、ドレイン−ソース間の抵抗はＬＯ信号
によって比較的線形に変化する。
【００２６】そのため、第１のＦＥＴ（Ｑ１）５０１は
そのように抵抗が変化する可変抵抗素子６０１と等価と
みなすことができる。故に、第２のＦＥＴ（Ｑ２）５０
２のゲートに対するバイアス電圧は「ＶＴＥ＋α−ＶＤ
Ｓ≒ＶＴＥ＋α」となる。ここで、ＶＤＳは可変抵抗素
子６０１の両端にかかる電圧であり、無視可能な値であ
る。これによって、著しく歪みが低いＲＦ信号とＬＯ信
号の混合動作を実現することができる。
そのように抵抗が変化する可変抵抗素子６０１と等価と
みなすことができる。故に、第２のＦＥＴ（Ｑ２）５０
２のゲートに対するバイアス電圧は「ＶＴＥ＋α−ＶＤ
Ｓ≒ＶＴＥ＋α」となる。ここで、ＶＤＳは可変抵抗素
子６０１の両端にかかる電圧であり、無視可能な値であ
る。これによって、著しく歪みが低いＲＦ信号とＬＯ信
号の混合動作を実現することができる。
【００２７】次に、図７を参照し、図５に示すＩＦ周波
数以外ではゼロとなるようなインピーダンス素子５０７
について更に詳細に説明する。図７において、７０７は
図５に示すバイパス用のインピーダンス素子５０７を具
体的にバイパス抵抗及びキャパシタの並列回路で実現し
た同調回路である。図７に使用したそれ以外の素子は図
５に示す同一番号の素子と同一であるから、それ以上の
説明は省略する。
数以外ではゼロとなるようなインピーダンス素子５０７
について更に詳細に説明する。図７において、７０７は
図５に示すバイパス用のインピーダンス素子５０７を具
体的にバイパス抵抗及びキャパシタの並列回路で実現し
た同調回路である。図７に使用したそれ以外の素子は図
５に示す同一番号の素子と同一であるから、それ以上の
説明は省略する。
【００２８】図５に示すインピーダンス素子５０７はＩ
Ｆ周波数以外ではゼロとなるように機能する。すなわ
ち、インピーダンス素子５０７はＩＦ周波数以外の周波
数成分をバイパスさせてバッファＦＥＴ（Ｑ２）５０２
のゲート端子５０９にあたえないようにするためのもの
であるから、具体的には、図７に示すような同調回路７
０７とすることが好ましい。しかし、単に、ＲＦ周波数
とＬＯ周波数において十分に小さなインピーダンス値を
有する容量（キャパシタ）のみを使用しても、そのよう
なバイパス素子として動作させることができる。バイパ
ス素子として容量のみを用いた場合には、図１に示すよ
うに、容量の一方の端子は接地電位に接続しても構わな
い。
Ｆ周波数以外ではゼロとなるように機能する。すなわ
ち、インピーダンス素子５０７はＩＦ周波数以外の周波
数成分をバイパスさせてバッファＦＥＴ（Ｑ２）５０２
のゲート端子５０９にあたえないようにするためのもの
であるから、具体的には、図７に示すような同調回路７
０７とすることが好ましい。しかし、単に、ＲＦ周波数
とＬＯ周波数において十分に小さなインピーダンス値を
有する容量（キャパシタ）のみを使用しても、そのよう
なバイパス素子として動作させることができる。バイパ
ス素子として容量のみを用いた場合には、図１に示すよ
うに、容量の一方の端子は接地電位に接続しても構わな
い。
【００２９】次に、図１を参照して、本発明の第１の実
施例における高周波ミキサーについて詳細に説明する。
図１に示す本発明の第１の実施例における高周波ミキサ
ーは、前述のように、図５に示すものと同等であるが、
ただ、インピーダンス素子５０７として具体的にバイパ
スキャパシタ（Ｃ１）１６を採用したものである。そし
て、バイパスキャパシタ（Ｃ１）１６の他端は接地電位
に接続するようにした。従って、図１に示す高周波ミキ
サーのその他の回路素子は図５の同じ場所に接続したも
のと同等であり、１１はＲＦ信号入力端子、１２はＬＯ
信号入力端子、１３はＩＦ信号出力端子、１４は及び１
５は両方ともエンハンスメント形の第１及び第２のＦＥ
Ｔ（Ｑ１及びＱ２）であって、第１のＦＥＴ（Ｑ１）１
４は抵抗性ミキサー用であり、第２のＦＥＴ（Ｑ２）１
５はＩＦ信号増幅用である。また、１７及び１８は高抵
抗のバイアス用抵抗（Ｒ１及びＲ２）あるいはインダク
タである。
施例における高周波ミキサーについて詳細に説明する。
図１に示す本発明の第１の実施例における高周波ミキサ
ーは、前述のように、図５に示すものと同等であるが、
ただ、インピーダンス素子５０７として具体的にバイパ
スキャパシタ（Ｃ１）１６を採用したものである。そし
て、バイパスキャパシタ（Ｃ１）１６の他端は接地電位
に接続するようにした。従って、図１に示す高周波ミキ
サーのその他の回路素子は図５の同じ場所に接続したも
のと同等であり、１１はＲＦ信号入力端子、１２はＬＯ
信号入力端子、１３はＩＦ信号出力端子、１４は及び１
５は両方ともエンハンスメント形の第１及び第２のＦＥ
Ｔ（Ｑ１及びＱ２）であって、第１のＦＥＴ（Ｑ１）１
４は抵抗性ミキサー用であり、第２のＦＥＴ（Ｑ２）１
５はＩＦ信号増幅用である。また、１７及び１８は高抵
抗のバイアス用抵抗（Ｒ１及びＲ２）あるいはインダク
タである。
【００３０】このように、第１の実施例においても、第
１及び第２のＦＥＴ（Ｑ１及びＱ２）間において直流結
合が可能であるから、その間に大容量結合キャパシタは
必要とせず、単一正電源のみで動作するため、その電源
電圧利用率を損ねるようなことはない。さらに、１４と
１５は同じしきい値を持つエンハンスメント形ＦＥＴの
みで構成することができ、半導体プロセスに余分な工程
を必要とすることがない。
１及び第２のＦＥＴ（Ｑ１及びＱ２）間において直流結
合が可能であるから、その間に大容量結合キャパシタは
必要とせず、単一正電源のみで動作するため、その電源
電圧利用率を損ねるようなことはない。さらに、１４と
１５は同じしきい値を持つエンハンスメント形ＦＥＴの
みで構成することができ、半導体プロセスに余分な工程
を必要とすることがない。
【００３１】次に、図２を参照して、本発明の第２の実
施例における高周波ミキサーについて詳細に説明する。
図２に示す第２の実施例における高周波ミキサーにおい
ては、２１はＲＦ信号入力端子、２２はＬＯ信号入力端
子、２３はＩＦ信号出力端子、２４は及び２５はそれぞ
れデプリーション形及びエンハンスメント形の第１及び
第２のＦＥＴ（Ｑ１及びＱ２）、２６はバイパスキャパ
シタ（Ｃ１）、２７及び２８はバイアス用抵抗（Ｒ１及
びＲ２）あるいはインダクタであり、第１及び第２のＦ
ＥＴ（Ｑ１及びＱ２）２４及び２５以外の回路素子は第
１の実施例におけるものと同等である。
施例における高周波ミキサーについて詳細に説明する。
図２に示す第２の実施例における高周波ミキサーにおい
ては、２１はＲＦ信号入力端子、２２はＬＯ信号入力端
子、２３はＩＦ信号出力端子、２４は及び２５はそれぞ
れデプリーション形及びエンハンスメント形の第１及び
第２のＦＥＴ（Ｑ１及びＱ２）、２６はバイパスキャパ
シタ（Ｃ１）、２７及び２８はバイアス用抵抗（Ｒ１及
びＲ２）あるいはインダクタであり、第１及び第２のＦ
ＥＴ（Ｑ１及びＱ２）２４及び２５以外の回路素子は第
１の実施例におけるものと同等である。
【００３２】このように、第２の実施例における高周波
ミキサーにおいては、第１のＦＥＴ（Ｑ１）２４はデプ
リーション形、第２のＦＥＴ（Ｑ２）ＦＥＴ２５はエン
ハンスメント形であり、第１のＦＥＴ（Ｑ１）２４のド
レインを該ＦＥＴ（Ｑ１）２４のしきい値の絶対値電圧
「｜ＶＴＤ｜」近傍でバイアスし、ゲートを接地電位で
バイアスする。また、図１に示す第１の実施例の場合と
同様、第２のＦＥＴ（Ｑ２）２５のゲートは、第２のＦ
ＥＴ（Ｑ２）２５のしきい値の絶対値電圧「｜ＶＴＤ｜
≒ＶＴＥ＋α」近傍でバイアスする。
ミキサーにおいては、第１のＦＥＴ（Ｑ１）２４はデプ
リーション形、第２のＦＥＴ（Ｑ２）ＦＥＴ２５はエン
ハンスメント形であり、第１のＦＥＴ（Ｑ１）２４のド
レインを該ＦＥＴ（Ｑ１）２４のしきい値の絶対値電圧
「｜ＶＴＤ｜」近傍でバイアスし、ゲートを接地電位で
バイアスする。また、図１に示す第１の実施例の場合と
同様、第２のＦＥＴ（Ｑ２）２５のゲートは、第２のＦ
ＥＴ（Ｑ２）２５のしきい値の絶対値電圧「｜ＶＴＤ｜
≒ＶＴＥ＋α」近傍でバイアスする。
【００３３】ここで、第２のＦＥＴ（Ｑ２）２５のしき
い値電圧をＶＴＥとし、そのゲートとソース間のバイア
ス電圧として「｜ＶＴＤ｜≒ＶＴＥ＋α」（α＞０）が
成立すると、第２のＦＥＴ（Ｑ２）２５はバッファとし
て最適なバイアス点にバイアスされることになる。本実
施例によると、図１に示す第１の実施例とは異なり、エ
ンハンスメント形とデプリーション形の２種類のＦＥＴ
を必要とするが、必要なバイアス電源は１種類で済むと
いう利点を有する。
い値電圧をＶＴＥとし、そのゲートとソース間のバイア
ス電圧として「｜ＶＴＤ｜≒ＶＴＥ＋α」（α＞０）が
成立すると、第２のＦＥＴ（Ｑ２）２５はバッファとし
て最適なバイアス点にバイアスされることになる。本実
施例によると、図１に示す第１の実施例とは異なり、エ
ンハンスメント形とデプリーション形の２種類のＦＥＴ
を必要とするが、必要なバイアス電源は１種類で済むと
いう利点を有する。
【００３４】次に、図３を参照して、本発明の第３の実
施例における高周波ミキサーについて詳細に説明する。
図３に示す第３の実施例における高周波ミキサーにおい
ては、３１はＲＦ信号入力端子、３２はＬＯ信号入力端
子、３３はＩＦ信号出力端子、３４は及び３５はそれぞ
れエンハンスメント形及びデプリーション形の第１及び
第２のＦＥＴ（Ｑ１及びＱ２）、３６はバイパスキャパ
シタ（Ｃ１）、３７及び３８はバイアス用抵抗（Ｒ１及
びＲ２）あるいはインダクタであり、第１及び第２のＦ
ＥＴ（Ｑ１及びＱ２）３４及び３５以外の回路素子は第
１及び第２の実施例におけるものと同等である。
施例における高周波ミキサーについて詳細に説明する。
図３に示す第３の実施例における高周波ミキサーにおい
ては、３１はＲＦ信号入力端子、３２はＬＯ信号入力端
子、３３はＩＦ信号出力端子、３４は及び３５はそれぞ
れエンハンスメント形及びデプリーション形の第１及び
第２のＦＥＴ（Ｑ１及びＱ２）、３６はバイパスキャパ
シタ（Ｃ１）、３７及び３８はバイアス用抵抗（Ｒ１及
びＲ２）あるいはインダクタであり、第１及び第２のＦ
ＥＴ（Ｑ１及びＱ２）３４及び３５以外の回路素子は第
１及び第２の実施例におけるものと同等である。
【００３５】このように、第３の実施例における高周波
ミキサーにおいては、第１のＦＥＴ（Ｑ１）３４はエン
ハンスメント形、第２のＦＥＴ（Ｑ２）３５はデプリー
ション形であり、第１のＦＥＴ（Ｑ１）３４のドレイン
を接地電位でバイアスし、そのゲートを第１のＦＥＴ
（Ｑ１）３４のしきい値電圧「｜ＶＴＥ｜」近傍でバイ
アスするものである。
ミキサーにおいては、第１のＦＥＴ（Ｑ１）３４はエン
ハンスメント形、第２のＦＥＴ（Ｑ２）３５はデプリー
ション形であり、第１のＦＥＴ（Ｑ１）３４のドレイン
を接地電位でバイアスし、そのゲートを第１のＦＥＴ
（Ｑ１）３４のしきい値電圧「｜ＶＴＥ｜」近傍でバイ
アスするものである。
【００３６】第３の実施例の場合、第２のＦＥＴ（Ｑ
２）３５のゲートは、接地電位近傍でバイアスされる。
そこで、第１のＦＥＴ（Ｑ１）３４のしきい値電圧をＶ
ＴＥ、第２のＦＥＴ（Ｑ２）３５のしきい値電圧をＶＴ
Ｄとし、第２のＦＥＴ（Ｑ２）３５のゲートとソース間
のバイアス電圧として「｜ＶＴＤ｜≒α」（α＞０）が
成立すると、第２のＦＥＴ（Ｑ２）３５はバッファとし
て最適なバイアス点にバイアスされることになる。
２）３５のゲートは、接地電位近傍でバイアスされる。
そこで、第１のＦＥＴ（Ｑ１）３４のしきい値電圧をＶ
ＴＥ、第２のＦＥＴ（Ｑ２）３５のしきい値電圧をＶＴ
Ｄとし、第２のＦＥＴ（Ｑ２）３５のゲートとソース間
のバイアス電圧として「｜ＶＴＤ｜≒α」（α＞０）が
成立すると、第２のＦＥＴ（Ｑ２）３５はバッファとし
て最適なバイアス点にバイアスされることになる。
【００３７】本実施例の構成によると、第２の実施例同
様、エンハンスメント形とデプリーション形の２種類の
ＦＥＴを必要とするが、必要なバイアス電源は、１種類
で済むという利点を有する。
様、エンハンスメント形とデプリーション形の２種類の
ＦＥＴを必要とするが、必要なバイアス電源は、１種類
で済むという利点を有する。
【００３８】次に、図４を参照して、本発明の第４の実
施例における高周波ミキサーについて詳細に説明する。
図４は第１の実施例における高周波ミキサーをリング形
状に結合して２重平衡変調器実現した本発明の第４の実
施例による高周波ミキサーの回路図を示す。すなわち、
図４に示す第４の実施例における高周波ミキサーは、上
記第１の実施例における高周波ミキサーを２つ第１の高
周波ミキサー１と第２の高周波ミキサー２としてリング
形状に結合させて、２重平衡ＦＥＴ抵抗リングミキサー
（２重平衡変調器）を構成したものである。。図４にお
いて、１４−１、１４−２、１４−３、１４−４は第１
のＦＥＴ（Ｑ１−１、Ｑ１−２、Ｑ１−３、Ｑ１−４）
であって、それぞれ第１及び第２の高周波ミキサー１及
び２毎に２個づつ使用し、それらをブリッジ２２に構成
する。
施例における高周波ミキサーについて詳細に説明する。
図４は第１の実施例における高周波ミキサーをリング形
状に結合して２重平衡変調器実現した本発明の第４の実
施例による高周波ミキサーの回路図を示す。すなわち、
図４に示す第４の実施例における高周波ミキサーは、上
記第１の実施例における高周波ミキサーを２つ第１の高
周波ミキサー１と第２の高周波ミキサー２としてリング
形状に結合させて、２重平衡ＦＥＴ抵抗リングミキサー
（２重平衡変調器）を構成したものである。。図４にお
いて、１４−１、１４−２、１４−３、１４−４は第１
のＦＥＴ（Ｑ１−１、Ｑ１−２、Ｑ１−３、Ｑ１−４）
であって、それぞれ第１及び第２の高周波ミキサー１及
び２毎に２個づつ使用し、それらをブリッジ２２に構成
する。
【００３９】また、１１はＲＦ信号入力端子、１２はＬ
Ｏ信号入力端子、１３はＩＦ信号出力端子、１５−１及
び１５−２はそれぞれ第１及び第２の高周波ミキサーを
構成するエンハンスメント形の第２のＦＥＴ（Ｑ２−
１、Ｑ２−２）、１６−１及び１６−２はそれぞれ第１
及び第２の高周波ミキサーを構成するバイアスキャパシ
タであり、図４ではバイアス用抵抗は省略してある。ま
た、１９、２０、２１は第１及び第２の高周波ミキサー
１及び２に対しそれぞれＲＦ信号入力端子１１、ＬＯ信
号入力端子１２、ＩＦ信号出力端子１３を接続して、そ
れら入力信号をブリッジ２２を構成する第１のＦＥＴ
（Ｑ１−１、Ｑ１−２、Ｑ１−３、Ｑ１−４）１４−
１、１４−２、１４−３、１４−４に対し平衡に入力す
るバランス−アンバランス変換器（ＲＦ ＢＡＬＵＮ、
ＬＯ ＢＡＬＵＮ、ＩＦ ＢＡＬＵＮ）である。
Ｏ信号入力端子、１３はＩＦ信号出力端子、１５−１及
び１５−２はそれぞれ第１及び第２の高周波ミキサーを
構成するエンハンスメント形の第２のＦＥＴ（Ｑ２−
１、Ｑ２−２）、１６−１及び１６−２はそれぞれ第１
及び第２の高周波ミキサーを構成するバイアスキャパシ
タであり、図４ではバイアス用抵抗は省略してある。ま
た、１９、２０、２１は第１及び第２の高周波ミキサー
１及び２に対しそれぞれＲＦ信号入力端子１１、ＬＯ信
号入力端子１２、ＩＦ信号出力端子１３を接続して、そ
れら入力信号をブリッジ２２を構成する第１のＦＥＴ
（Ｑ１−１、Ｑ１−２、Ｑ１−３、Ｑ１−４）１４−
１、１４−２、１４−３、１４−４に対し平衡に入力す
るバランス−アンバランス変換器（ＲＦ ＢＡＬＵＮ、
ＬＯ ＢＡＬＵＮ、ＩＦ ＢＡＬＵＮ）である。
【００４０】このように構成することにより、ＲＦ信号
及びＬＯ信号をバランス良くブリッジ２２に入力し、Ｉ
Ｆ信号出力端子１３からＩＦ信号を出力することがで
き、二重平衡変調動作を実行することができる。それに
よって、ＩＦ信号出力端子１３においてＲＦ成分及びＬ
Ｏ成分が抑圧され、次段に必要とされるフィルタが簡単
で良いという利点を有する。また、本実施例において
も、それぞれ第２のＦＥＴ（Ｑ２−１、Ｑ２−２）１５
−１、１５−２のゲートと第１のＦＥＴ（Ｑ１−１、Ｑ
１−２、Ｑ１−３、Ｑ１−４）１４−１、１４−２、１
４−３、１４−４のソースとの間に結合キャパシタを必
要とせず、本発明の目的を達成することができる。
及びＬＯ信号をバランス良くブリッジ２２に入力し、Ｉ
Ｆ信号出力端子１３からＩＦ信号を出力することがで
き、二重平衡変調動作を実行することができる。それに
よって、ＩＦ信号出力端子１３においてＲＦ成分及びＬ
Ｏ成分が抑圧され、次段に必要とされるフィルタが簡単
で良いという利点を有する。また、本実施例において
も、それぞれ第２のＦＥＴ（Ｑ２−１、Ｑ２−２）１５
−１、１５−２のゲートと第１のＦＥＴ（Ｑ１−１、Ｑ
１−２、Ｑ１−３、Ｑ１−４）１４−１、１４−２、１
４−３、１４−４のソースとの間に結合キャパシタを必
要とせず、本発明の目的を達成することができる。
【００４１】
【発明の効果】本発明による高周波ミキサーは、以上説
明したように構成し、特に、ＩＦ信号を通過させるため
に使用する比較的大容量が必要な結合キャパシタを使用
しなくて済むため、モノリシック集積化に適した歪みが
低い回路構成を実現することができる。また、単一正電
源のみで動作し、その電源電圧利用率を改善することが
できる上、すべて、同じしきい値を持つエンハンスメン
ト型トランジスタでも構成することができるため、半導
体プロセス上余分な工程を必要としない。
明したように構成し、特に、ＩＦ信号を通過させるため
に使用する比較的大容量が必要な結合キャパシタを使用
しなくて済むため、モノリシック集積化に適した歪みが
低い回路構成を実現することができる。また、単一正電
源のみで動作し、その電源電圧利用率を改善することが
できる上、すべて、同じしきい値を持つエンハンスメン
ト型トランジスタでも構成することができるため、半導
体プロセス上余分な工程を必要としない。
【図１】本発明の第１の実施例における高周波ミキサー
の回路図
の回路図
【図２】本発明の第２の実施例における高周波ミキサー
の回路図
の回路図
【図３】本発明の第３の実施例における高周波ミキサー
の回路図
の回路図
【図４】第１の実施例における高周波ミキサーをリング
形状に結合して２重平衡変調器を実現した本発明の第４
の実施例における高周波ミキサーの回路図
形状に結合して２重平衡変調器を実現した本発明の第４
の実施例における高周波ミキサーの回路図
【図５】本発明による高周波ミキサーの基本動作原理を
説明するための基本原理図
説明するための基本原理図
【図６】図５に示す基本原理図による高周波ミキサーの
等価回路図
等価回路図
【図７】図５に示す基本原理図による高周波ミキサーの
等価回路におけるインピーダンス素子として同調回路を
使用した高周波ミキサーの回路図
等価回路におけるインピーダンス素子として同調回路を
使用した高周波ミキサーの回路図
【図８】エンハンスメント形ＦＥＴのみを用いた従来の
抵抗性ミキサーの回路図
抵抗性ミキサーの回路図
【図９】デプリーション形ＦＥＴのみを用いた従来の抵
抗性ミキサーの回路図
抗性ミキサーの回路図
１ 第１の高周波ミキサー ２ 第２の高周波ミキサー １１、２１、３１ ＲＦ信号入力端子 １２、２２、３２ ＬＯ信号入力端子 １３、２３、３３ ＩＦ信号出力端子 １４、２４、３４ 第１のＦＥＴ（Ｑ１） １４−１ 第１のＦＥＴ（Ｑ１−１） １４−２ 第１のＦＥＴ（Ｑ１−２） １４−３ 第１のＦＥＴ（Ｑ１−３） １４−４ 第１のＦＥＴ（Ｑ１−４） １５、２５、３５ 第２のＦＥＴ（Ｑ２） １５−１ 第２のＦＥＴ（Ｑ２−１） １５−２ 第２のＦＥＴ（Ｑ２−２） １６、２６、３６ バイパスキャパシタ １６−１ バイパスキャパシタ １６−２ バイパスキャパシタ １７、２７、３７ バイアス用抵抗（Ｒ１） １８、２８、３８ バイアス用抵抗（Ｒ２） １９ バランス−アンバランス変換器（ＬＯ ＢＡＬＵ
Ｎ） ２０ バランス−アンバランス変換器（ＲＦ ＢＡＬＵ
Ｎ） ２１ バランス−アンバランス変換器（ＩＦ ＢＡＬＵ
Ｎ） ５０１ 第１のＦＥＴ（Ｑ１） ５０２ 第２のＦＥＴ（Ｑ２） ５０３ バイアス用抵抗（Ｒ１）あるいはインダクタ ５０４ バイアス用抵抗（Ｒ２）あるいはインダクタ ５０５ ＲＦ信号入力端子 ５０７ インピーダンス素子 ５０８ ＬＯ信号入力端子 ５０９ ゲート端子 ５１０ ＩＦ信号出力端子 ６０１ 可変抵抗素子 ７０７ 同調回路 ８０１、９０１ ＲＦ信号入力端子 ８０２、９０２ ＬＯ信号入力端子 ８０３、９０３ ＩＦ信号出力端子 ８０４、９０４ ＦＥＴ（Ｑ１） ８０５、９０５ ＦＥＴ（Ｑ２） ８０６ バイパスキャパシタ（Ｃ１） ８０７、９０７ バイアス用抵抗（Ｒ１）あるいはイン
ダクタ ８０８、９０８ バイアス用抵抗（Ｒ２）あるいはイン
ダクタ ８０９ バイアス用抵抗（Ｒ３）あるいはインダクタ ８１０ 結合キャパシタ（Ｃ２） ９０６ バイパスキャパシタ（Ｃ１） ９０９ 自己バイアス用ソース抵抗（Ｒ４） ９１０ 自己バイアス用ソース抵抗（Ｒ５）
Ｎ） ２０ バランス−アンバランス変換器（ＲＦ ＢＡＬＵ
Ｎ） ２１ バランス−アンバランス変換器（ＩＦ ＢＡＬＵ
Ｎ） ５０１ 第１のＦＥＴ（Ｑ１） ５０２ 第２のＦＥＴ（Ｑ２） ５０３ バイアス用抵抗（Ｒ１）あるいはインダクタ ５０４ バイアス用抵抗（Ｒ２）あるいはインダクタ ５０５ ＲＦ信号入力端子 ５０７ インピーダンス素子 ５０８ ＬＯ信号入力端子 ５０９ ゲート端子 ５１０ ＩＦ信号出力端子 ６０１ 可変抵抗素子 ７０７ 同調回路 ８０１、９０１ ＲＦ信号入力端子 ８０２、９０２ ＬＯ信号入力端子 ８０３、９０３ ＩＦ信号出力端子 ８０４、９０４ ＦＥＴ（Ｑ１） ８０５、９０５ ＦＥＴ（Ｑ２） ８０６ バイパスキャパシタ（Ｃ１） ８０７、９０７ バイアス用抵抗（Ｒ１）あるいはイン
ダクタ ８０８、９０８ バイアス用抵抗（Ｒ２）あるいはイン
ダクタ ８０９ バイアス用抵抗（Ｒ３）あるいはインダクタ ８１０ 結合キャパシタ（Ｃ２） ９０６ バイパスキャパシタ（Ｃ１） ９０９ 自己バイアス用ソース抵抗（Ｒ４） ９１０ 自己バイアス用ソース抵抗（Ｒ５）
Claims (4)
- 【請求項１】第１および第２のＦＥＴを具備し、前記第
１のＦＥＴはドレインにＲＦ信号を接続し、ゲートにＬ
Ｏ信号を接続し、ソースからＩＦ信号を取り出す抵抗性
ミキサーを構成し、前記第２のＦＥＴはゲートを前記第
１のＦＥＴのソースに接続しバッファを構成してなる高
周波ミキサーであって、前記第１および第２のＦＥＴは
ともに、エンハンスメント形であり、前記第１のＦＥＴ
のドレインを該第１のＦＥＴのしきい値電圧近傍でバイ
アスし、ゲートをしきい値電圧の２倍の電圧近傍でバイ
アスすることを特徴とする高周波ミキサー。 - 【請求項２】第１および第２のＦＥＴを具備し、前記第
１のＦＥＴはドレインにＲＦ信号を接続し、ゲートにＬ
Ｏ信号を接続し、ソースからＩＦ信号を取り出す抵抗性
ミキサーを構成し、前記第２のＦＥＴはゲートを前記第
１のＦＥＴのソースに接続しバッファを構成してなる高
周波ミキサーであって、前記第１のＦＥＴはデプリーシ
ョン形であり、前記第２のＦＥＴはエンハンスメント形
であって、前記第１のＦＥＴのドレインを該第１のＦＥ
Ｔのしきい値の絶対値電圧近傍でバイアスし、ゲートを
接地電位でバイアスすることを特徴とする高周波ミキサ
ー。 - 【請求項３】第１および第２のＦＥＴを具備し、前記第
１のＦＥＴはドレインにＲＦ信号を接続し、ゲートにＬ
Ｏ信号を接続し、ソースからＩＦ信号を取り出す抵抗性
ミキサーを構成し、前記第２のＦＥＴはゲートを前記第
１のＦＥＴのソースに接続しバッファを構成してなる高
周波ミキサーであって、前記第１のＦＥＴはエンハンス
メント形であり、前記第２のＦＥＴはデプリーション形
であって、前記第１のＦＥＴのドレインを接地電位でバ
イアスし、前記第１のＦＥＴのゲートを該第１のＦＥＴ
のしきい値電圧近傍でバイアスすることを特徴とする高
周波ミキサー。 - 【請求項４】２重に接続された第１および第２の前記請
求項１、２、または３に記載の高周波ミキサーにおい
て、前記第１のＦＥＴは前記第１および第２の高周波ミ
キサー用にそれぞれ２個宛４個をブリッジに構成し、前
記第１のＦＥＴのドレインはバランス−アンバランス変
換器を介してＲＦ信号を接続し、ゲートは第２のバラン
ス−アンバランス変換器を介してＬＯ信号を接続し、前
記第２のＦＥＴは第３のバランス−アンバランス変換器
を介してＩＦ信号を出力するようにしてなる２重平衡Ｆ
ＥＴ抵抗性リングミキサーからなることを特徴とする高
周波ミキサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2726395A JPH08204458A (ja) | 1995-01-24 | 1995-01-24 | 高周波ミキサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2726395A JPH08204458A (ja) | 1995-01-24 | 1995-01-24 | 高周波ミキサー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204458A true JPH08204458A (ja) | 1996-08-09 |
Family
ID=12216195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2726395A Pending JPH08204458A (ja) | 1995-01-24 | 1995-01-24 | 高周波ミキサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204458A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232324A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 周波数変換装置および通信装置 |
| SG147283A1 (en) * | 2003-03-31 | 2008-11-28 | Agency Science Tech & Res | A threshold voltage (vth), power supply (vdd), and temperature compensation bias circuit for cmos passive mixer |
| WO2009080573A3 (de) * | 2007-12-22 | 2009-11-19 | Johann Wolfgang Goethe-Universität Frankfurt A. M. | Monolithisch integrierter antennen- und empfängerschaltkreis für die erfassung von terahertz-wellen |
| US8270206B2 (en) | 2008-10-16 | 2012-09-18 | Tdk Corporation | Spin high-frequency mixer and method of manufacture thereof |
| JP2018042130A (ja) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | 周波数変換器、レーダ装置、無線装置、及び受信装置 |
-
1995
- 1995-01-24 JP JP2726395A patent/JPH08204458A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232324A (ja) * | 1999-02-10 | 2000-08-22 | Matsushita Electric Ind Co Ltd | 周波数変換装置および通信装置 |
| SG147283A1 (en) * | 2003-03-31 | 2008-11-28 | Agency Science Tech & Res | A threshold voltage (vth), power supply (vdd), and temperature compensation bias circuit for cmos passive mixer |
| WO2009080573A3 (de) * | 2007-12-22 | 2009-11-19 | Johann Wolfgang Goethe-Universität Frankfurt A. M. | Monolithisch integrierter antennen- und empfängerschaltkreis für die erfassung von terahertz-wellen |
| US8330111B2 (en) | 2007-12-22 | 2012-12-11 | Johann Wolfgang Goethe-Universitat Frankfurt A.M. | Monolithically integrated antenna and receiver circuit for the detection of terahertz waves |
| US8270206B2 (en) | 2008-10-16 | 2012-09-18 | Tdk Corporation | Spin high-frequency mixer and method of manufacture thereof |
| JP2018042130A (ja) * | 2016-09-08 | 2018-03-15 | 東芝電波プロダクツ株式会社 | 周波数変換器、レーダ装置、無線装置、及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7149493B2 (en) | Direct conversion receiver employing subharmonic frequency translator architecture and related preprocessor | |
| US6993310B2 (en) | Current driven polyphase filters and method of operation | |
| US6229395B1 (en) | Differential transconductance amplifier | |
| US7602227B2 (en) | Differential amplifier circuit and mixer circuit having improved linearity | |
| KR100374929B1 (ko) | 주파수 변환 회로 | |
| US7446590B2 (en) | Low noise mixer with reduced distortion | |
| JP2001516984A (ja) | 接地され直列に接続されたスタックｆｅｔ対を備えたトーテムポール混合器 | |
| KR100390257B1 (ko) | 반도체 회로 | |
| WO1995005027A1 (fr) | Amplificateur a basse intensite de courant | |
| US7068099B2 (en) | Power amplifier module with distortion compensation | |
| US20060152257A1 (en) | Frequency multiplier | |
| JP5128680B2 (ja) | ミキサ回路 | |
| KR100408942B1 (ko) | 보상링믹서 | |
| JPS63309007A (ja) | ミクサ回路 | |
| JP5385455B2 (ja) | 改善されたミキサ回路 | |
| US9008604B1 (en) | Mixer with linearized input | |
| JPH08204458A (ja) | 高周波ミキサー | |
| US7760014B2 (en) | Lowpass biquad VGA filter | |
| US5923206A (en) | Charge injection cancellation technique | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| US6393266B1 (en) | Preprocessor and related frequency translator | |
| KR100240640B1 (ko) | 능동 발룬 회로 | |
| US20030064698A1 (en) | Linearization apparatus for mixer | |
| US20020008590A1 (en) | Quadrature HF oscillator with isolating amplifier | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 |