JP6276614B2 - 電波時計 - Google Patents
電波時計 Download PDFInfo
- Publication number
- JP6276614B2 JP6276614B2 JP2014046162A JP2014046162A JP6276614B2 JP 6276614 B2 JP6276614 B2 JP 6276614B2 JP 2014046162 A JP2014046162 A JP 2014046162A JP 2014046162 A JP2014046162 A JP 2014046162A JP 6276614 B2 JP6276614 B2 JP 6276614B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- frequency
- voltage
- radio wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 208
- 238000012937 correction Methods 0.000 claims description 21
- 238000005259 measurement Methods 0.000 claims description 12
- 239000013078 crystal Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Electric Clocks (AREA)
Description
前記標準電波の搬送波周波数は複数あり、例えば日本国内で用いられるJJYは、40kHzと60kHzで運用されている。
その場合通常は、搬送波周波数ごとに受信回路が必要になってしまうが、ヘテロダイン方式は異なる搬送周波数を1つの中間周波数に変換するため、1つの受信回路で、時刻信号を抽出することができる。
しかしながら、ヘテロダイン方式は、局部発振器用の高精度な発振回路を必要とするため、高コスト、消費電力増大、回路規模の増大という問題がある。
特許文献1では、時計用発振回路からの信号をヘテロダイン受信機の局部発振回路の基準周波数および時計の計時信号に共用した場合でも、感度劣化を最小限に抑えられ、かつ、周波数調整回路を簡素化し、周波数調整動作の回数を減らし低コストで回路規模の小さい電波時計が開示されている。
さらに、電波受信時に発振器へと接続される負荷容量の値をコントロールするスイッチへの印加電圧を大きくすることで、スイッチ自体のインピーダンスが下がり、スイッチングしやすくなり、所望の設定容量を付加した発振周波数を直ちに得ることが可能となる。
これにより、水晶振動子の納入規格を広げることが可能になり、水晶振動子納入にかかるコストの削減効果が見込める。
図1は第1の実施形態における電波時計1の発振回路周りのブロック図である。図1において、第1の実施形態における電波時計1の発振回路は、発振回路2と、発振回路2にかかる周波数調整回路3と、第1の定電圧生成回路4、第2の定電圧生成回路5と、前記第
1の定電圧生成回路4と第2の定電圧生成回路5とを切り替える電圧切替回路6とを備えている。
後述するが、前記第1の定電圧生成回路4の出力電圧を33、前記第2の定電圧生成回路5の出力電圧を32としている。
また、上記のバラつきを除き、発振器の発振条件を最適化した場合においても、局部発振回路で生成されるクロックは、受信局ごとに規定の分周比で定まるため、受信局ごとに最適値に合わせ込むことが必要である。
受信局ごとに基準クロックを微調整し、最適値に合わせこむことで、受信感度を向上させることが出来る。
第1の定電圧生成回路4の出力33は、例えば、−0.85Vと設定することができ、以下本明細書ではVREGと表記する。
第2の定電圧生成回路5の出力32も電圧レギュレータ回路によって構成しても良く、例えば、−1.15Vと設定することができ、以下本明細書ではVMICと表記する。電圧切替回路6は前記VREGとVMICとを切り替える回路であり、VREGもしくはVMICを発振器の電源として供給する。
前述のように、電圧切替回路を設け、発振回路に対して供給する電圧を変える理由については後述する。
以下、標準電波受信を行わない時計状態を通常状態と呼び、標準電波を受信する準備が終わった状態も含めて、標準電波を受信している状態を受信状態と呼ぶ事にする。
そのため、通常状態での発振回路2の電源であるVREGに加え、VREG<VMICとなるVMICの電圧は、例えば、図示していない制御手段としてのマイコンの電源として使用されている電圧等を兼用させれば良い。
なお、VREGとVMICはVREG<VMICとなっていることが必要であり、上記の関係を満たせれば、電圧値は問わないこととする。
ここで、上述のように、電源はマイナス電位のため、電圧の比較は絶対値で行っている。また、マイナス電位のため、VMICはVREGより「深い」と表現すべきだが、本明細書では便宜上「高い」と表現する。
通常、電源等に使用している電圧を本構成の定電圧回路の出力として兼用させることで、定電圧生成回路を複数用意せずに本発明を構成することが出来る。
発振回路2の基準クロックを受信局ごとに微調整するために発振回路の負荷容量を調整する。
ただし負荷容量が大きくなったり、温度変化によって発振維持が困難になってしまうことがある。その問題を解決するのが本発明である。
202は周波数調整回路であり、208、209は発振器にあらかじめ設定され、付加される負荷容量である。
負荷容量208をCin、209をCoutと、本明細書では以降呼ぶこととする。
203は時計でよく用いられる形の、発振インバータを用いた発振器であり、204は帰還抵抗、205は増幅回路としての発振インバータ、206は水晶振動子、207は安定化抵抗である。
210、212は周波数調整信号201を受けてON/OFFするスイッチ手段であり、211、213はスイッチ手段210、212のONに伴って、発振器へと接続される負荷容量である。
201は、図示しない電波時計内部のマイコンICからの信号を受け、スイッチ手段210および212に信号を送る周波数調整回路である。
なお、211がCin側に接続される負荷容量、213がCout側に接続される負荷容量、210がCin側負荷容量切替のスイッチ手段、212がCout側負荷容量切替のスイッチ手段である。
スイッチ手段210および212のON/OFFによって、発振器へ接続される負荷容量を変えることにより、発振器の基準クロックの周波数を変更する。
通常状態では、電圧切替回路6の出力はVREGであり、発振インバータ205の電源もVREGである。
その際、周波数調整回路201によりスイッチ手段210および、212はOFFとなり、発振器への負荷容量の接続は、あらかじめ設定された容量Cin、Coutのみである。
電波受信時には電圧切替回路6の出力はVMICであり、発振器203の電源もVMICとなる。その際、周波数調整回路201によりスイッチ手段210および、212は選択的にON/OFFし、発振器への負荷容量の接続は、あらかじめ設定された容量Cin、Coutに加えて、負荷容量211、213が選択的に接続される。
またスイッチ手段210および212はVMICで駆動する。
晶発信子の端子を図2に示すようにそれぞれP1、P2とする。P1、P2に接続する負荷容量を段階的に変えることで、必要な周波数が得られる。
ここでは、P1、P2の両端子に容量を付加しているが、発振回路の設計によってはどちらか片方であってもかまわない。
なお、スイッチ手段210、負荷容量211の個数が多ければ多いほど詳細に周波数調整が可能となる。
また、上記のバラつきを除き、発振器の発振条件を最適化した場合においても、局部発振回路で生成されるクロックは、受信局ごとに規定の分周比で定まるため、受信局ごとに最適値に合わせ込むことが必要である。
電圧切替回路6によるVREGまたはVMICの出力は、発振器203の発振インバータ205に印加され、スイッチ手段210と212の駆動電圧にはVMICが用いられる。発振インバータ205は、例えば、MOSFETで構成され、図示しないNchのトランジスタのソースおよびバルクにVREGまたはVMICが印加されるようする。
また、スイッチ手段210または212は、例えばTG(トランスミッションゲート)で構成され、こちらもTGを構成するNchトランジスタのソースおよびバルクにVMICが印加されるような構成が望ましい。
バルクにVMICを印加することにより、スイッチ手段210、212のインピーダンスが下がり、そこへ流れる電流が大きくなることで、スイッチングが容易になるのと同時に、負荷容量(例えばMOS容量)へも大きな電圧が印加されることとなり、あらかじめ設定した負荷容量に近い容量を接続することができるようになる。
32は第2の定電圧生成回路5の出力であるVMIC、33は第1の定電圧生成回路4の出力であるVREGであり、34のスイッチ手段によって、発振インバータ205の駆動電圧が変更できるようになっている。
31はスイッチ手段34のON/OFFを切り替えるための電圧制御信号であり、35、36は発振インバータ205への電流を制限するための抵抗である。
なお、スイッチ手段34は常にコンプリメンタリに動作し、例えばMOSFETで構成される。
したものである。
そして、通常状態から標準電波移行時に電圧制御回路31の出力はHigh(VDDレベル)へと切り替わる。
電圧制御回路31の出力がHighに切り替わると、発振器印加電圧がVREG(−0.85V)からVMIC(−1.15V)へと大きくなる。
電波受信状態が終了し、通常状態に戻るとき、電圧制御回路31の出力はLow(VREGレベル)に変化し、発振器印加電圧もVMICからVREGへ小さくなる。
電波受信処理開始すると(S501)、電圧切替回路6は動作を開始し(S502)、電圧切替回路6は電圧制御信号31を受け、発振インバータ205へ印加される電圧をVREGからVMICへと変更する。(S503)
その後、周波数調整回路3が動作し(S504)、受信処理開始前に、前記周波数調整回路3の設定値を標準電波受信状態の調整値へと変更する。(S505)
その後、受信処理を実施し(S506)、受信処理が終了すると、図示しない制御手段としてのマイコンICにより、周波数調整回路3の設定値を通常値へと変更する。(S507)
その後、周波数調整回路3が停止し(S508)、電圧切替回路6が動作し(S509)、発振器印加電圧をVREGへと変更し(S510)、電波受信処理終了となる(S511)。
従って前記周波数バラツキを補正するために、前述の図2における周波数調整回路のように、発振回路に付加する負荷容量を増減することで、発振周波数を調整する。
通常状態では、前記のように補正された周波数を用いて時計動作を行なう。
従って、標準電波受信時に発振インバータ205にVMICを印加した時の発振周波数を予め測定して、周波数を補正するため発振回路に付加する容量を記憶しておき、標準電波受信時には記憶した情報に基づき、発振回路に容量を付加することで、発振周波数の調整を行う。
周波数調整工程を開始すると(S601)、まず基準となる32768Hzの水晶発振回路の周波数を測定する(S602)。
そして、測定した発振周波数に応じて通常状態の補正量を決定する(S603)。
続いて、水晶発振器203の発振インバータ205にVMICを印加し(S604)、その状態で受信状態での周波数を測定し(S605)、周波数補正量を決定する。(S606)
通常時、受信時の補正量が決まったら(S607)、受信局を変え、日本の東局、西局、ドイツ局、中国局と各局の搬送周波数に対して補正量を決定する(S608)。
補正量が決定したら、図示しないマイコンICに前記補正量を記憶しておき(S609)、調整完了となる(S610)。
また周辺環境の温度によっても発振条件は変化する。
図7にbit数と、周波数の変化量Δf[ppm]を示す。
ここで言うbit数はスイッチ手段210および212のON/OFF数によって定まり、bit数が大きくなればなるほど発振器へと接続される負荷容量が大きいことを示している。bit数と発振器への負荷容量との関係は図8に示している通りである。
それに対し、発振回路203およびスイッチ手段210および212へ印加される電圧が大きくなると(図7上では−1.20V)、bit数の増加に伴う非連続部分は、発振インバータ205およびスイッチ手段210および212へ印加される電圧が−0.85Vの時と比べて小さく抑えられ、全体の周波数可変幅も大きくなり、図7に太線で示した理想曲線に近づく。これは、供給される電圧が高いために、スイッチ手段210および212の抵抗値が低くなり、また、寄生容量も小さくなるため、本来負荷容量で設定すべき容量値に近づくためだと考えられる。
全体の可変幅が大きくなることで、サンプルごとの水晶振動子のばらつきが大きくても周波数の調整が可能となり、水晶振動子の納入規格の拡大が可能となる。
以下の実施形態においても同様である。
図9は、第2の実施形態における、周波数調整工程の流れを表したフローチャートである。
第9の実施形態における周波数調整工程では、まず各サンプルに対して基準となる32768Hzの水晶発振回路の周波数を測定する。(S902)
そして通常時状態の周波数補正量を決定する。(S903)
続いて、発振器への印加電圧を切り替えずに、そのままVREGを用い、水晶発振周波数を測定し、第1の標準電波受信状態の補正量を決定する。(S905)
他にも発振器印加電圧がVREGである受信局があれば、受信局を切り替えて、水晶発振周波数を測定し、第1の標準電波受信状態の補正量を決定する。(S907)
続いて、電圧切替回路6によって、受信状態の発振器への印加電圧をVMICに切り替え、その状態で水晶発振周波数を測定し、第2の標準電波受信状態の補正量を決定する(S910)。
他にも発振器印加電圧がVMICである受信局があれば、受信局を切り替えて、水晶発振周波数を測定し、第2の標準電波受信状態の補正量を決定する。(S912)
上記のように発振器への印加電圧を受信局ごとに分けることは、事前に周波数補正量が小
さいと想定される受信局と、周波数補正量が大きいと想定される受信局とをあらかじめ算出しておき、周波数調整工程を分けるということである。
通常時の周波数補正量と受信局ごとの標準電波受信状態の周波数補正量を、それぞれ図示していない、電波時計のマイコンICに記憶し、周波数調整工程完了とする。
局部発振周波数は、図示していないマイコンICからの32768Hzの信号を受信局ごとにある定数倍して生成するため、わずかなズレが必然的に生じる。
このズレをあらかじめ推定しておくことで周波数補正量の大小を決定することが出来る。
この構成であれば、VMICを受信状態の発振用電圧に用い続けるときよりも、より低電圧である、VREGを受信状態の発振用電圧として用いることで標準電波受信時の低消費電力化が見込める。
また、回路構成的にも、受信局ごとに発振器への印加電圧を定めればよいので、第1の実施形態から大幅な変更は無く実施することが可能である。
図11は、第3の実施形態における、回路ブロックを示したものである。図1と異なるのは、電圧切替回路6の入力に第3の定電圧生成回路1107が追加されていることと、発振検出回路1108が追加されている点である。
発振検出回路1108は、発振回路2の信号を監視し、発振状態の判定結果を電圧切替回路6に出力する。
前記、第3の定電圧生成回路1107と発振検出回路1108以外の回路ブロックは、図1と同じであるため、同じ番号を付けている。
電圧切替回路6は、第1の定電圧生成回路4、第2の定電圧生成回路5、第3の定電圧生成回路1107の中から1つの定電圧を選択して発振回路2に印加する。
標準電波受信を行わない通常状態では第1の定電圧生成回路4を選択し、標準電波受信を行うときは選択局に応じて第2の定電圧生成回路5あるいは第3の定電圧生成回路1107を選択して、発振回路に選択した定電圧を印加する。
設定する定電圧の一例としては、第1の定電圧生成回路4の出力VREG(−0.85V)、第2の定電圧生成回路5の出力電圧がVMIC(−1.15V)、そして第3の定電
圧生成回路1107の出力電圧が−1.05Vとする。
以下、第3の定電圧生成回路1107の出力電圧をVMEMと表記する。
ここで示したそれぞれの電圧値は、説明を簡便にするために用いたもので、第1、第2、第3の定電圧生成回路の出力電圧の大小関係を満たしていれば、この電圧値に限定するものではない。
具体的には、電圧切替回路6が第3の定電圧生成回路1107の出力電圧を選択して発振回路2に印加し、前記負荷容量を変えながら発振周波数を測定する。
この測定は、標準電波発信局に対応した周波数ごとに行なわれる。
つまり、電圧切替回路6は第3の定電圧生成回路1107から第2の定電圧生成回路5の出力を変えて、発振器に定電圧を印加する。
前記発振検出回路1108は、時計動作を制御している図示しないマイコンを用いても良い。
この負荷容量を示すデータは、電圧切替回路6で第2の定電圧生成回路5、あるいは第3の定電圧生成回路1107の出力のうちどちらを選択するかを表したデータと共に、標準電波発信局に対応させて、図示しない記憶装置に記憶される。
つまり、標準電波周波数によっては、比較的小さな容量を付加して周波数を微調整するだけでよいため、第2の定電圧生成回路5の出力電圧−1.15Vのような大きな電圧をかけなくても、十分正常な発振が可能である。
発振回路は、高周波数でスイッチングを繰り返すため、消費電力が多いブロックであり、印加電圧が大きくなるに伴い消費電力も増える。
従って、前記の場合にはVMICよりも小さい、第3の定電圧生成回路87の出力電圧VMEMを印加することで、消費電力の低減を図ることが可能である。
すなわち、発振に伴う消費電力を低減する事が可能になるのである。
また、発振回路2の発振異常が懸念されない場合は、発振検出回路1108を省略し、標準電波の周波数ごとに予め第2の定電圧生成回路5の出力電圧と第3の定電圧生成回路1107の出力電圧とのどちらを選択するかを決めておき、周波数測定の際に選択した定電圧で発振回路を動作させても良い。
図12は、第4の実施形態における、回路ブロックを示したものである。
図11と異なるのは、発振検出回路1108の代わりに発振周波数測定回路1208とローカル周波数生成回路1209が追加されている点である。発振周波数測定回路1208とローカル周波数生成回路1209以外の回路ブロックは、図8と同じであるため、同じ番号を付けている。
ローカル周波数生成回路1209は、前記ローカル周波数を生成する回路であり、フェイズドロックループ回路と電圧制御発振器を用いて構成される。
フェイズドロックループ回路は、以下PLLと呼ぶことにする。
PLLは、入力された発振周波数を分周して低周期の周波数を作成し、電圧制御発振器の発生したクロックを分周した周波数と、前期低周期の周波数との位相を比較して、周波数修正を行ないローカル周波数の精度を高めるものである。
図12では、発振周波数を分周した低周期の周波数を、発振周波数測定回路1208に出力する。
発振周波数測定回路1208は、前記低周期の周波数を入力として、その周期をカウントする事により、設定した中間周波数に最も近い中間周波数が得られるよう前記負荷容量と発振回路に印加する定電圧とを決定する。
従って、設定した中間周波数に最も近い中間周波数が得られるように発振周波数を調整しようとしても、前記のように断続的に周波数を選択せざるを得ないため、発振周波数を詳細に調整しきれない。
前記調整しきれない周波数分が中間周波数のズレ量につながり、図示しない後段回路の周波数フィルタでズレた周波数の信号成分が削られるため、信号対雑音比が悪化し受信成功率に悪影響を与える。
第4の実施形態は、前記問題を解決するものである
従って、発振器に印加する定電圧の数を増加させることで発振周波数選択数多くすることができ、より細かく発振周波数を調整できるようになる。
標準電波受信前に予め行なう発振周波数測定において、発振器に印加する定電圧を、図11の第2の定電圧生成回路5と第3の定電圧生成回路1107とのように複数用意して、負荷容量を変えながら順次印加し発振周波数の測定を行なう。
発振回路2の発振周波数は、ローカル周波数生成回路1209で分周されて低周期の周波数に変換され、発振周波数測定回路1208がこの低周期の周波数を計測し、設定した中間周波数に最も近い中間周波数が得られる前記負荷容量と発振回路に印加する定電圧と
を決定し、データとして図示しない記憶装置に記憶する。
標準電波受信時には、前記記憶したデータをもとに負荷容量と発振回路に印加する定電圧を選択し、標準電波受信を行う。
このような構成をとることにより、標準電波受信時に発振回路2は、設定した中間周波数に最も近い中間周波数が得られるように、発振周波数を最適に調整する事ができる。
すなわち、標準電波の受信成功率を向上させる事が可能になるのである。
図13は第5の実施形態における定電圧生成回路1309を示したものである。1301は図示しない電波時計内部のマイコンICによって定電圧生成回路1309の電流量を変えるための電流制御回路であり、1302は基準電圧生成回路部、1303は増幅回路部、1304は出力回路部であり、1305、1307はONした時に、あらかじめ設定された電流量に電流を制御するためのPchのMOSFETであり、1306、1308は電流制御回路1301によりON/OFFが決まるPchのMOSFETである。
標準電波受信時には、1305、1307のPchのMOSFETがONしている状態に加えて、電流制御回路1301により、1306、1308のPchのMOSFETがONしている状態となる。
従って、第5の実施例では、電波時計の標準電波受信時に発振器へ印加するVREGの電流量を、通常状態と標準電波受信状態とで、切り替えることにより、電波受信状態の発振器の発振条件を変えることができ、標準電波受信時に発振回路へ大きな負荷容量が付加された状態でも発振回路を停止することなく、理想値に最も近い中心周波数を得ることができる。
図14は第6の実施形態における発振回路周辺部の詳細図を示したものである。
1414は第2の発振インバータであり、インバータを構成するPchのMOSFETおよびNchのMOSFETのサイズを、発振インバータ205のサイズよりも大きくしていることを特徴としている。
1415は発振インバータ205と1414とを切り替えるためのスイッチ手段であり、例えばMOSFETで構成され、一方がONしているときは片一方がOFFするよう、コンプリメンタリに動作を行う。
1416は発振インバータ切替回路であり、スイッチ手段1415へ信号を送る。
前記、第2の発振インバータ1414、発振インバータ切替回路1415と発振インバータ切替回路1416以外の回路構成要素は図2と同じであるため、同じ番号を付けている。
前記周波数調整用データは、図示しないマイコン内部の記憶装置に記録しておく。
標準電波受信時に高負荷容量が接続されるときや、高温環境下で負荷容量接続が難しいときに、発振インバータを大きくした時の調整量を用いることで、正常に発振しつつ、高負荷容量の接続が可能となる。
2…発振回路
3…周波数調整回路
4…第1の定電圧生成回路
5…第2の定電圧生成回路
6…電圧切替回路
201…周波数調整回路
202…周波数調整機構
203…水晶発振回路
204…帰還抵抗
205…発振インバータ
206…水晶振動子
207…安定化抵抗
31…電圧制御回路
32…第2の定電圧生成回路の出力
33…第1の定電圧生成回路の出力
34…電圧切替回路
1301…電流制御回路
1302…基準電圧生成回路部
1303…増幅回路部
1304…出力回路部
1309…定電圧生成回路
1414…第2の発振インバータ
1415…スイッチ手段
1416…発振インバータ切替回路
Claims (5)
- 時刻計時における基準信号源としての発振回路と、外部電波を受信するためのヘテロダイン受信回路と、該ヘテロダイン受信回路で使用する局部発振周波数を作成するPLL回路と、を有し、前記発振回路が前記PLL回路の基準周波数を発生する基準周波数発生手段を兼ねた電波時計であって、
複数の電圧から、いずれか一つの電圧を選択し前記発振回路に供給する電圧を切り替える電圧切替回路と、前記発振回路の発振条件を変更する制御手段と、を更に有し、
該制御手段は、前記外部電波の受信時と非受信時とで前記発振回路の発振周波数が異なるように、前記発振回路の発振条件を変更し、
前記ヘテロダイン受信回路は、複数の前記外部電波の周波数を受信可能に構成され、
前記電圧切替回路は、前記外部電波の周波数毎に前記発振回路に印加される電圧を変更する
ことを特徴とする電波時計。 - 前記電圧切替回路は、受信する前記外部電波の周波数に応じて、受信時には前記基準周波数が最適な周波数になるように電圧を選択して前記発振回路に印加し、非受信時には前記複数の電圧の中で最も小さい電圧を前記発振回路に印加する
ことを特徴とする請求項1に記載の電波時計。 - 最適な基準周波数とするための周波数補正量が小さい前記外部電波を受信する場合は、前記周波数補正量が大きい前記外部電波を受信する場合より、前記発振回路に印加される電圧が低く設定される
ことを特徴とする請求項1又は2に記載の電波時計。 - 前記制御手段は負荷容量を選択する回路であって、
受信する前記外部電波の周波数毎に前記負荷容量と前記発振回路に印加される電圧とを変えながら、前記発振回路の出力を分周した低周期信号の周期を測定し、
受信する前記外部電波の周波数に応じ、測定した結果に基づいて前記負荷容量と前記発振回路に印加される電圧とを選択する
ことを特徴とする請求項1から3のいずれか1つに記載の電波時計。 - 前記発振回路の発振周波数を調整するための負荷容量と、該負荷容量の接続状態を切り替えるためのスイッチ手段と、を有し、
該スイッチ手段は、前記複数の電圧の中で最も大きい電圧の信号で制御される
ことを特徴とする請求項1から4のいずれか1つに記載の電波時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046162A JP6276614B2 (ja) | 2014-03-10 | 2014-03-10 | 電波時計 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046162A JP6276614B2 (ja) | 2014-03-10 | 2014-03-10 | 電波時計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015169600A JP2015169600A (ja) | 2015-09-28 |
JP6276614B2 true JP6276614B2 (ja) | 2018-02-07 |
Family
ID=54202442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046162A Active JP6276614B2 (ja) | 2014-03-10 | 2014-03-10 | 電波時計 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6276614B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3291569B2 (ja) * | 1993-08-30 | 2002-06-10 | 三菱電機株式会社 | マイクロコンピュータ |
JP2005318363A (ja) * | 2004-04-30 | 2005-11-10 | Seiko Epson Corp | 半導体集積回路 |
JP5140944B2 (ja) * | 2006-05-12 | 2013-02-13 | 株式会社リコー | 発振回路およびその制御方法 |
EP2555064B1 (en) * | 2010-03-26 | 2020-06-17 | Citizen Watch Co., Ltd. | Radio-controlled timepiece |
-
2014
- 2014-03-10 JP JP2014046162A patent/JP6276614B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015169600A (ja) | 2015-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868710B1 (en) | Digitally-controlled crystal oscillator circuit | |
JP3901693B2 (ja) | 発振回路及び発振回路制御方法 | |
US7616066B2 (en) | Oscillation device and controlling method therefor | |
US20050007205A1 (en) | Low power crystal oscillator | |
US8680933B2 (en) | Temperature-compensated oscillator and electronic device | |
US8669825B2 (en) | Temperature-compensated oscillator and electronic device | |
JP2008054134A (ja) | リング発振器及びそれを備えた半導体集積回路及び電子機器 | |
US20130038400A1 (en) | Temperature-compensated crystal oscillator | |
US9292006B2 (en) | Radio-controlled timepiece | |
US20160065222A1 (en) | Semiconductor device | |
JP4745102B2 (ja) | 基準電流制御回路、温度補償機能付き水晶発振器制御ic、水晶発振器および携帯電話機 | |
JP2007208584A (ja) | 周波数調整回路 | |
US9094021B2 (en) | Semiconductor device and variation information obtaining program | |
JPWO2004079895A1 (ja) | 水晶発振回路 | |
JP6276614B2 (ja) | 電波時計 | |
JP4279180B2 (ja) | 局所発振回路 | |
JP5291564B2 (ja) | 発振器 | |
JP5311545B2 (ja) | 発振器 | |
JP5253318B2 (ja) | 発振装置 | |
WO2003105333A1 (en) | An arrangement for low power clock generation | |
JP3979107B2 (ja) | 同調回路および受信器 | |
US11368125B2 (en) | Crystal oscillator reducing phase noise and semiconductor chip including the same | |
JP4750510B2 (ja) | 水晶発振回路 | |
JP2009124530A (ja) | 圧電発振器 | |
JP2003258553A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20161020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6276614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |