JP6272744B2 - 板状導電体及び板状導電体の表面処理方法 - Google Patents

板状導電体及び板状導電体の表面処理方法 Download PDF

Info

Publication number
JP6272744B2
JP6272744B2 JP2014217382A JP2014217382A JP6272744B2 JP 6272744 B2 JP6272744 B2 JP 6272744B2 JP 2014217382 A JP2014217382 A JP 2014217382A JP 2014217382 A JP2014217382 A JP 2014217382A JP 6272744 B2 JP6272744 B2 JP 6272744B2
Authority
JP
Japan
Prior art keywords
conductor layer
conductor
plate
silver
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014217382A
Other languages
English (en)
Other versions
JP2016084500A (ja
Inventor
大沼 雅則
雅則 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2014217382A priority Critical patent/JP6272744B2/ja
Priority to PCT/JP2015/070205 priority patent/WO2016010053A1/ja
Publication of JP2016084500A publication Critical patent/JP2016084500A/ja
Application granted granted Critical
Publication of JP6272744B2 publication Critical patent/JP6272744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Manufacture Of Switches (AREA)
  • Contacts (AREA)

Description

本発明は、導電性材料によって所定厚の板状に形成される板状導電体及び板状導電体の表面処理方法に関する。
下記特許文献1や特許文献2には、耐食性や導電性に優れた板状の導電体を形成する技術として、複数の金属材料層を積層した構造が開示されている。
図3は、このような特許文献1や特許文献2の技術を利用して製造可能な板状導電体を示している。
この板状導電体100は、例えば、導電性材料によって薄板状に形成される第1導電体層110と、この第1導電体層110の上に積層形成された第2導電体層120と、優れた耐食性と導電性とを確保するために第2導電体層120の上に積層形成された第3導電体層130と、を備えた多層構造に形成されている。
最下層の第1導電体層110は、基礎となる導体層で、例えば、銅や銅合金で形成される。最上層の第3導電体層130は、電気的な信頼性を向上させるための導体層で、優れた耐食性と導電性を確保するために、金または銀のメッキ処理によって所定の膜厚に形成される。中間の第2導電体層120は、金メッキ層や銀メッキ層の接着性を向上させるために装備する下地層で、例えば、ニッケル又はニッケル合金で所定の膜厚に形成される。
特開2007−291510号公報 特開平7−73768号公報
ところで、金や銀などは、銅やニッケルと比較して、耐摩耗性が低いため、耐久性を確保するためには、第3導電体層130の膜厚を厚めに設定する必要がある。しかし、金や銀は、材料コストが高いため、第3導電体層130の膜厚を厚めに設定すると、板状導電体100の製造コストが高額化するという問題が生じた。
そこで、本発明の目的は、上記課題を解消することに係り、優れた耐食性と導電性と耐摩耗性とを確保すると共に、低コスト化を図ることができる板状導電体及び板状導電体の表面処理方法を提供することにある。
本発明の前述した目的は、下記の構成により達成される。
(1) 板状導電体であって、
導電性材料によって形成される第1導電体層と、
金又は銀によって前記第1導電体層の表面の一部に部分メッキにより形成される第2導電体層と、
前記第2導電体層が装備されていない前記第1導電体層の表面と前記第2導電体層の表面とを覆うと共に、前記第2導電体層の周囲の凹みを埋めて、凹凸の無い平滑な表面を形成する第3導電体層と、
を備え、
前記第3導電体層は、フッ素ドープ酸化スズで形成されたことを特徴とする板状導電体。
(2) 前記第1導電体層は、銅又は銅合金で形成される基礎導体層と、該基礎導体層の上に積層形成されるニッケル又はニッケル合金製の下地導体層と、を備えていることを特徴とする上記(1)に記載の板状導電体。
(3) 銅又は銅合金からなる第1導電体層の上に、金又は銀によって表面の一部に部分メッキにより第2導電体層を形成した板状導電体の表面処理方法であって、
前記第1導電体層及び前記第2導電体層の上に、フッ素ドープ酸化スズにより、第3導電体層を形成することを特徴とする板状導電体の表面処理方法。
上記(1)、(3)の構成によれば、最外層となり外部の機器等の接点との接触部となる第3導電体層が、フッ素ドープ酸化スズで形成されている。フッ素ドープ酸化スズは、銅やニッケル、又はこれらの金属の合金と比較して、優れた耐食性と導電性とを備えている。更に、フッ素ドープ酸化スズによる第3導電体層は、優れた耐食性と導電性とを備える金又は銀によって形成される第2導電体層の上に形成されている。従って、導電体層全体として、非常に優れた耐食性と導電性とを確保することができる。
また、第3導電体層を形成しているフッ素ドープ酸化スズは、金又は銀と比較して、優れた耐摩耗性を有しており、更に、材料コストが金や銀と比較して、低額である。そして、第2導電体層は、高額な金又は銀によって形成するが、部分メッキで、一部の領域にしか使用していないため、高額な金又は銀の使用量を節減して、製造コストの増大を抑えることができる。
従って、上記(1)、(3)の構成によれば、優れた耐食性と導電性と耐摩耗性とを確保すると共に、低コスト化を図ることができる。
上記(2)の構成によれば、電流を流す導電体の基礎部となる第1導電体層が、銅又は銅合金製の基礎導体層と、この基礎導体層の上に積層されるニッケル又はニッケル合金製の下地導体層との複合構造である。そして、下地導体層を構成するニッケル又はニッケル合金は、酸化膜が形成され難く、この下地導体層の上に積層される第2導電体層や第3導電体層の成膜を容易にすると共に、第3導電体層における荷重と体積抵抗率との相関特性を改善して、第3導電体層に、安定して優れた導電性能や耐食性や耐摩耗性を確保することができる。従って、板状導電体の各種性能の信頼性を向上させることができる。
本発明による板状導電体及び板状導電体の表面処理方法によれば、優れた耐食性と導電性と耐摩耗性とを確保すると共に、低コスト化を図ることができる。
以上、本発明について簡潔に説明した。さらに、以下に説明される発明を実施するための形態(以下、「実施形態」という。)を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
図1(a)は本発明に係る板状導電体の一実施形態の平面図、(b)は(a)のB−B断面図である。 図2(a)は本発明の一実施形態の板状導電体における第1導電体層と第2導電体層の積層状態を示す平面図、図2(b)は図2(a)のC−C断面図である。 図3(a)は従来の板状導電体の平面図、図3(b)は図3(a)のA−A断面図である。
以下、本発明に係る板状導電体の好適な実施形態について、図面を参照して詳細に説明する。
図1は、本発明に係る板状導電体の一実施形態を示したもので、図1(a)は本発明に係る板状導電体の一実施形態の平面図、図1(b)は図1(a)のB−B断面図、図2(a)は本発明の一実施形態の板状導電体における第1導電体層と第2導電体層の積層状態を示す平面図、図2(b)は図2(a)のC−C断面図である。
この一実施形態の板状導電体2は、導電性材料によって所定厚の板状に形成される。この板状導電体2は、例えば、コネクタに収容される端子金具や、絶縁基板上に形成される摺動接点用の導電体パターンに使用される。
本実施形態の板状導電体2は、図1(b)に示すように、第1導電体層3と、第2導電体層4と、第3導電体層5と、を備えている。
第1導電体層3は、金や銀と比較して導電性や耐食性が低い安価な導電性材料によって一定厚の薄板状に形成される導電体層である。本実施形態の場合、第1導電体層3は、銅又は銅合金で膜状に形成される基礎導体層31と、該基礎導体層31の上の全域に積層形成される下地導体層32とで、二層構造に形成されている。
下地導体層32は、この上に形成される第2導電体層4の成膜を容易にするニッケル又はニッケル合金により形成される。下地導体層32の表面は、平滑である。
第2導電体層4は、金又は銀によって、第1導電体層の表面の一部に部分メッキにより膜状に形成される。本実施形態の場合、第2導電体層4は、図2に示すように、所定の膜厚t1の矩形状で、下地導体層32の表面に、縦横に一定の間隔P1,P2で、互いに間隔を空けて形成されている。
本実施形態の場合、第2導電体層4の膜厚t1は、0.1μm以下に設定されている。
第3導電体層5は、第2導電体層4が装備されていない第1導電体層3の表面3aと、第2導電体層4の表面4aとを覆うと共に、第2導電体層4の周囲の凹みを埋めて、凹凸の無い平滑な表面5aを形成している。
本実施形態の場合、第3導電体層5は、フッ素ドープ酸化スズ(FTO)であり、第1導電体層3の表面3aと、第2導電体層4の表面4aとを覆うように形成されている。
フッ素ドープ酸化スズからなる第3導電体層5を設けるには、例えば、スプレー熱分解(SPD:Spray Pyrolysis Deposition)法により設けることができる。SPD法はよく知られているように、基材を成膜温度まで加熱し、そこに向けて霧化器等の噴霧手段を用いて膜の原料となる溶液を噴霧することにより、反応初期には、基材表面に付着した液滴中の溶媒の蒸発と、溶質の熱分解に続く加水分解反応および熱酸化反応することにより結晶を形成させ、反応が進むにつれその結晶上に、液滴が付着し、液滴中の溶媒蒸発と共に、溶質および下部の結晶間で結晶成長を進行させ、薄膜を形成する方法である。SPD法を採用することにより、なおフッ素ドープ酸化スズは、SPD法以外にも公知の方法を採用し、形成することができる。
フッ素ドープ酸化スズは、金や銀と比較して材料コストが低い。また、フッ素ドープ酸化スズの膜(FTO膜)は、スズ(Sn)の純金属と比較すると体積抵抗率が一桁以内の差であり、金や銀と比較してもそれほど遜色のない優れた導電性を有している。また、フッ素ドープ酸化スズは、導電性の温度依存度が低く、耐食性や耐摩耗性も優れていて、優れた耐久性を示す。
第3導電体層5を形成するフッ素ドープ酸化スズは、Agメッキと比較して、抵抗値が略1桁差(1オーダ差)となる優れた耐荷重特性とを備え、優れた導電性と耐久性とを発揮する。
以上に説明した一実施形態の板状導電体では、最外層となり外部の機器等の接点との接触部となる第3導電体層5が、フッ素ドープ酸化スズで形成されている。フッ素ドープ酸化スズは、銅やニッケル、又はこれらの金属の合金と比較して、優れた耐食性と導電性とを備えている。更に、フッ素ドープ酸化スズによる第3導電体層5は、優れた耐食性と導電性とを備える金又は銀によって形成される第2導電体層4の上に形成されている。従って、導電体層全体として、非常に優れた耐食性と導電性とを確保することができる。
また、第3導電体層5を形成しているフッ素ドープ酸化スズは、金又は銀と比較して、優れた耐摩耗性を有しており、更に、材料コストが金や銀と比較して、低額である。そして、一実施形態の板状導電体の場合、第2導電体層4は、高額な金又は銀によって形成するが、部分メッキで、一部の領域にしか使用していないため、高額な金又は銀の使用量を節減して、製造コストの増大を抑えることができる。
従って、一実施形態の板状導電体によれば、優れた耐食性と導電性と耐摩耗性とを確保すると共に、低コスト化を図ることができる。
また、一実施形態の板状導電体の場合、第2導電体層4を形成している金又は銀は、膜厚を0.1μm以下にしたことで、材料コストの高い金又は銀の使用量を節減することができ、製造コストの低コスト化を促進することができる。
また、一実施形態の板状導電体の場合、電流を流す導電体の基礎部となる第1導電体層3が、銅又は銅合金製の基礎導体層31と、この基礎導体層31の上に積層されるニッケル又はニッケル合金製の下地導体層32との複合構造である。そして、下地導体層32を構成するニッケル又はニッケル合金は、酸化膜が形成され難く、この下地導体層32の上に積層される第2導電体層4や第3導電体層5の成膜を容易にすると共に、第3導電体層5における荷重と体積抵抗率との相関特性を改善して、第3導電体層5に、安定して優れた導電性能や耐食性や耐摩耗性を確保することができる。従って、板状導電体2の各種性能の信頼性を向上させることができる。
なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。
例えば、前述した実施形態では、第1導電体層を、基礎導体層と下地導体層との二層構造にしたが、第1導電体層をニッケル合金あるいは銅合金による単一層の構造とすることも可能である。
ここで、上述した本発明に係る板状導電体及び板状導電体の表面処理方法の実施形態の特徴をそれぞれ以下[1]〜[3]に簡潔に纏めて列記する。
[1] 板状導電体(2)であって、
導電性材料によって形成される第1導電体層(3)と、
金又は銀によって前記第1導電体層の表面の一部に部分メッキにより形成される第2導電体層(4)と、
前記第2導電体層(4)が装備されていない前記第1導電体層(3)の表面と前記第2導電体層(4)の表面とを覆うと共に、前記第2導電体層(4)の周囲の凹みを埋めて、凹凸の無い平滑な表面(5a)を形成する第3導電体層(5)と、
を備え、
前記第3導電体層(5)は、フッ素ドープ酸化スズで形成されたことを特徴とする板状導電体(2)。
[2] 前記第1導電体層(3)は、銅又は銅合金で形成される基礎導体層(31)と、該基礎導体層(31)の上に積層形成されて前記第2導電体層(4)の成膜を容易にするニッケル又はニッケル合金製の下地導体層(32)と、を備えていることを特徴とする上記[1]に記載の板状導電体(2)。
[3] 銅又は銅合金からなる第1導電体層(3)の上に、金又は銀によって表面の一部に部分メッキにより第2導電体層(4)を形成した板状導電体(2)の表面処理方法であって、
前記第1導電体層(3)及び前記第2導電体層(4)の上に、フッ素ドープ酸化スズにより、第3導電体層(5)を形成することを特徴とする板状導電体の表面処理方法。
2 板状導電体
3 第1導電体層
4 第2導電体層
5 第3導電体層
31 基礎導体層
32 下地導体層

Claims (3)

  1. 板状導電体であって、
    導電性材料によって形成される第1導電体層と、
    金又は銀によって前記第1導電体層の表面の一部に部分メッキにより形成される第2導電体層と、
    前記第2導電体層が装備されていない前記第1導電体層の表面と前記第2導電体層の表面とを覆うと共に、前記第2導電体層の周囲の凹みを埋めて、凹凸の無い平滑な表面を形成する第3導電体層と、
    を備え、
    前記第3導電体層は、フッ素ドープ酸化スズで形成されたことを特徴とする板状導電体。
  2. 前記第1導電体層は、銅又は銅合金で形成される基礎導体層と、該基礎導体層の上に積層形成されるニッケル又はニッケル合金製の下地導体層と、を備えていることを特徴とする請求項1に記載の板状導電体。
  3. 銅又は銅合金からなる第1導電体層の上に、金又は銀によって表面の一部に部分メッキにより第2導電体層を形成した板状導電体の表面処理方法であって、
    前記第1導電体層及び前記第2導電体層の上に、フッ素ドープ酸化スズにより、第3導電体層を形成することを特徴とする板状導電体の表面処理方法。
JP2014217382A 2014-07-14 2014-10-24 板状導電体及び板状導電体の表面処理方法 Active JP6272744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014217382A JP6272744B2 (ja) 2014-10-24 2014-10-24 板状導電体及び板状導電体の表面処理方法
PCT/JP2015/070205 WO2016010053A1 (ja) 2014-07-14 2015-07-14 電気素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014217382A JP6272744B2 (ja) 2014-10-24 2014-10-24 板状導電体及び板状導電体の表面処理方法

Publications (2)

Publication Number Publication Date
JP2016084500A JP2016084500A (ja) 2016-05-19
JP6272744B2 true JP6272744B2 (ja) 2018-01-31

Family

ID=55971986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014217382A Active JP6272744B2 (ja) 2014-07-14 2014-10-24 板状導電体及び板状導電体の表面処理方法

Country Status (1)

Country Link
JP (1) JP6272744B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283780A (ja) * 1988-05-11 1989-11-15 Furukawa Electric Co Ltd:The SnまたはSn合金被覆材料
JP3467527B2 (ja) * 1992-12-17 2003-11-17 株式会社山王 接点材料及びその製造方法
US6555915B1 (en) * 2001-10-22 2003-04-29 Motorola, Inc. Integrated circuit having interconnect to a substrate and method therefor
FI113912B (fi) * 2001-12-13 2004-06-30 Outokumpu Oy Lisäaineellisella pinnoitteella varustettu yhdysterminaali
JP3519731B1 (ja) * 2003-07-29 2004-04-19 Fcm株式会社 端子、それを有する部品および製品
JP4940081B2 (ja) * 2007-09-28 2012-05-30 Jx日鉱日石金属株式会社 リフローSnめっき材及びそれを用いた電子部品
JP2012113968A (ja) * 2010-11-25 2012-06-14 Nippon Electric Glass Co Ltd 電気素子パッケージ
JP5968668B2 (ja) * 2012-04-13 2016-08-10 Jx金属株式会社 電子部品用金属材料
JP5811509B2 (ja) * 2012-04-18 2015-11-11 株式会社オートネットワーク技術研究所 コネクタ用電気接点材料の製造方法
CN104521009B (zh) * 2012-08-15 2017-04-12 陶氏环球技术有限责任公司 双组分电连接器

Also Published As

Publication number Publication date
JP2016084500A (ja) 2016-05-19

Similar Documents

Publication Publication Date Title
JP5228890B2 (ja) 電子部品およびその製造方法
US8018318B2 (en) Resistive component and method of manufacturing the same
KR101161239B1 (ko) 터치패널용 패드 및 이를 이용한 터치패널
JP2012156315A (ja) 積層セラミック電子部品
JP2008545964A5 (ja)
JP5780504B2 (ja) 電極およびこれを含む電子素子ならびに電極の製造方法
JP2013544445A5 (ja)
JP2009295813A5 (ja)
JP2013021300A (ja) 積層セラミック電子部品
CN107425321B (zh) 电接触元件
JP2004146401A (ja) 積層電子部品及びその製造方法
JP5223148B2 (ja) 電気コンポーネント、ならびに電気コンポーネントの外側接触部
JP6272744B2 (ja) 板状導電体及び板状導電体の表面処理方法
JP6374718B2 (ja) 電気素子
JP5430121B2 (ja) 配線基板及びこれを用いたプローブカード
JP6268055B2 (ja) 端子及びコネクタ
JP6357640B2 (ja) 積層部品
JP2015023088A (ja) チップ抵抗器、チップ抵抗器の実装構造
WO2016010053A1 (ja) 電気素子
US11127523B2 (en) Inductor
CN103093909A (zh) 电路保护器件及其制作方法
JP2016071950A (ja) 電線及びコネクタ
JP2012015326A (ja) 薄膜コンデンサ及びその製造方法
CN105826206B (zh) 用于形成堆栈金属接点与半导体晶圆内铝线电连通的方法
JP2016071951A (ja) 圧着端子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180104

R150 Certificate of patent or registration of utility model

Ref document number: 6272744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250