JP6270459B2 - Printed wiring board with increased via hole arrangement density and manufacturing method thereof - Google Patents
Printed wiring board with increased via hole arrangement density and manufacturing method thereof Download PDFInfo
- Publication number
- JP6270459B2 JP6270459B2 JP2013261694A JP2013261694A JP6270459B2 JP 6270459 B2 JP6270459 B2 JP 6270459B2 JP 2013261694 A JP2013261694 A JP 2013261694A JP 2013261694 A JP2013261694 A JP 2013261694A JP 6270459 B2 JP6270459 B2 JP 6270459B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- via holes
- printed wiring
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000007747 plating Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 15
- 238000003754 machining Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 239000012784 inorganic fiber Substances 0.000 description 1
- 238000012966 insertion method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920006380 polyphenylene oxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Description
本発明はレーザー加工によりバイアホールを形成するプリント配線板に係り、更に詳しくはレーザー加工とめっきを同一の絶縁層に複数回実施する事でバイアホールを形成するプリント配線板とその製造方法に関する。 The present invention relates to a printed wiring board in which a via hole is formed by laser processing, and more particularly to a printed wiring board in which a via hole is formed by performing laser processing and plating on the same insulating layer a plurality of times and a manufacturing method thereof.
ＬＥＤ素子、パワーアンプ等、各種素子の発熱対策として、プリント基板への放熱、伝熱性能の改善が以前から要求されている。
そこで、各種放熱基板が報告されているが、近年の電子機器の小型化により、プリント基板の多層化及び実装密度が高くなり既知の工法では十分な放熱、伝熱性を得ることが困難であった。
As countermeasures against heat generation of various elements such as LED elements and power amplifiers, heat radiation to the printed circuit board and improvement of heat transfer performance have been required for some time.
Therefore, various heat dissipation boards have been reported, but due to the recent miniaturization of electronic equipment, the multilayered printed circuit board and the mounting density have increased, and it has been difficult to obtain sufficient heat dissipation and heat transfer by known methods. .
より具体的には伝熱経路として、銅または他の金属ピンを挿入する工法（例えば特許文献１）、銅柱を配置する工法（例えば特許文献２）等が報告されているが、金属ピンを挿入する工法では多層化への対応が困難、銅柱を配置する工法では多層化は可能であるが発熱源の近くに伝熱体を配置する事が困難という問題があった。 More specifically, methods for inserting copper or other metal pins (for example, Patent Document 1), methods for arranging copper pillars (for example, Patent Document 2), etc. have been reported as heat transfer paths. It is difficult to cope with multilayering by the insertion method, and multilayering is possible by the method of disposing copper pillars, but it is difficult to dispose a heat transfer body near the heat source.
このような状況に鑑み本発明は、プリント配線板における配線密度の高密度化、及びプリント配線板の伝熱性能を両立させたプリント配線板、及びそのプリント配線板の製造方法を提供するものである。 In view of such circumstances, the present invention provides a printed wiring board that achieves both high wiring density in the printed wiring board and heat transfer performance of the printed wiring board, and a method for manufacturing the printed wiring board. is there.
本発明は、配線密度の高密度化への対応と、伝熱性能を両立させるという要求への検討を重ね、プリント配線板を構成する配線基板の絶縁層に設けられるバイアホールの配置に着目した結果、レーザー加工による孔加工と、その孔への導通めっきの充填からなる工程を、複数回繰り返し実施することで、導通めっき（例えば、銅）で充填されたバイアホールの配置密度を従来の２倍以上にする可能性を見出し、本発明に至ったものである。 The present invention has repeatedly examined the requirement for achieving both high density and high heat transfer performance, and has focused on the arrangement of via holes provided in the insulating layer of the wiring board constituting the printed wiring board. As a result, by repeating a process consisting of hole processing by laser processing and filling of the conductive plating into the hole a plurality of times, the arrangement density of via holes filled with conductive plating (for example, copper) can be reduced to 2 The possibility of doubling or more has been found and the present invention has been achieved.
本発明の第１の発明は、隣接状態にある複数個の非貫通導通孔であるバイアホールが配置され、前記隣接状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板である。 The first aspect of the present invention, characterized in that the via holes are arranged a plurality of non-through conducting hole in the neighbor state, via holes in said adjacent state, and a conduction due to different conductive plating The printed wiring board is arranged with high density via holes.
本発明の第２の発明は、連結状態にある複数個の非貫通導通穴であるバイアホールが配置され、前記連結状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板である。 The second aspect of the present invention, characterized in that the via holes are arranged a plurality of non-through conducting hole in the consolidated state, via holes in said connecting state, and a conduction due to different conductive plating The printed wiring board is arranged with high density via holes.
本発明の第３の発明は、近接状態にある複数個の非貫通導通穴であるバイアホールが配置され、前記近接状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板である。 A third invention of the present invention is characterized in that a plurality of non-penetrating conduction holes in proximity are arranged, and the via holes in the proximity are provided with conduction by different conduction plating. This is a printed wiring board in which via holes are arranged at high density.
本発明の第４の発明は、近接状態、隣接状態、或いは連結状態にある複数個の非貫通導通穴であるバイアホールを配置したバイアホールを高密度に配置したプリント配線板の製造方法であって、次に示す（ａ）〜（ｈ）の工程を順に経ることを特徴とするプリント配線板の製造方法である。 A fourth invention of the present invention is a method of manufacturing a printed wiring board in which via holes in which a plurality of via holes, which are a plurality of non-through-conduction holes in an adjacent state, an adjacent state, or a connected state are arranged, are arranged at high density. In the printed wiring board manufacturing method, the following steps (a) to (h) are sequentially performed.
（ａ）第一導体及び第二導体により絶縁基材が挟み込まれた基板を準備する。 (A) A substrate having an insulating base material sandwiched between a first conductor and a second conductor is prepared.
（ｂ）前記基板の第一導体に、エッチングを用いて第一バイアホールとなる開口部を形成する。 (B) An opening serving as a first via hole is formed in the first conductor of the substrate by etching.
（ｃ）前記開口部より、レーザー孔加工を実施し、前記開口部直下の絶縁基材を除去して、未充填非貫通孔のバイアホールを形成する。 (C) Laser hole machining is performed from the opening, and the insulating base material immediately below the opening is removed to form a via hole of an unfilled non-through hole.
（ｄ）第一導通めっきを前記基板に実施し、前記第一導通めっきが充填された第一バイアホールを形成する。 (D) First conductive plating is performed on the substrate to form a first via hole filled with the first conductive plating.
（ｅ）（ｄ）で形成した第一導通めっきの前記第一バイアホールに近接する位置、隣接する位置、或いは連結する位置に、エッチングを用いて第二バイアホールの開口部を形成する。 (E) The opening of the second via hole is formed by etching at a position close to, adjacent to, or connected to the first via hole of the first conductive plating formed in (d).
（ｆ）前記第二バイアホールの開口部より、レーザー孔加工を実施し、前記第二バイアホールの開口部直下の絶縁基材を除去して、未充填非貫通孔のバイアホールを形成する。 (F) Laser hole machining is performed from the opening of the second via hole, and the insulating base material immediately below the opening of the second via hole is removed to form a via hole of an unfilled non-through hole.
（ｇ）第二導通めっきを前記基板に実施し、前記第二導通めっきが充填された第二バイアホールを形成して、前記第一及び第二バイアホールの２種類のバイアホールが近接状態、隣接状態或いは連結状態で配置されるバイアホールを高密度に配置したプリント配線板を得る。 (G) Second conductive plating is performed on the substrate, a second via hole filled with the second conductive plating is formed, and the two types of via holes of the first and second via holes are in proximity to each other, A printed wiring board in which via holes arranged adjacently or in a connected state are arranged with high density is obtained.
（ｈ）さらに、プリント配線板の仕様によっては、前工程までに形成された少なくとも２種類のバイアホールに近接、隣接、或いは連結した新たなバイアホールを繰り返し形成して、少なくとも３種類のバイアホールが近接状態、隣接状態、或いは連結状態で配置されるバイアホールを高密度に配置したプリント配線板を得る。 (H) Furthermore, depending on the specifications of the printed wiring board, new via holes that are adjacent, adjacent to, or connected to at least two types of via holes formed up to the previous process are repeatedly formed, and at least three types of via holes are formed. A printed wiring board is obtained in which via holes arranged in a close state, adjacent state, or connected state are arranged with high density.
本発明のバイアホールを高密度に配置したプリント配線板と、そのプリント配線板の製造方法によれば、プリント配線板の配線密度を高める際に生じる搭載素子の発熱に対して必要とする放熱性及び伝熱性を与えることが可能となり、プリント配線板の高密度化に大きく寄与するもので、工業上顕著な効果を奏するものである。 According to the printed wiring board in which the via holes of the present invention are arranged at high density, and the method for manufacturing the printed wiring board, the heat dissipation required for the heat generation of the mounted element that occurs when the wiring density of the printed wiring board is increased. In addition, it is possible to impart heat conductivity and greatly contribute to the increase in the density of the printed wiring board.
プリント配線板の配線密度の高密度化及び伝熱性能の両立を目的に、プリント配線板を構成する絶縁基材に設けられるバイアホールの配置形態を見出し、レーザー加工による孔加工と、その孔への導通めっきの充填からなる工程を、複数回繰り返し実施することで、その配置形態を実現したものである。 In order to increase the wiring density of the printed wiring board and to achieve both heat transfer performance, we found the arrangement form of via holes provided in the insulating base material that constitutes the printed wiring board, and drilled the holes by laser processing. This arrangement form is realized by repeatedly performing the process consisting of filling the conductive plating a plurality of times.
図１は本発明に係る銅（導通めっき）により充填されたバイアホールを高密度に配置したプリント配線板の部分断面図である。
図１において、１０は発明に係るプリント配線板、１は絶縁基材、２は第一導体、３は第二導体、４は第一バイアホール、５は第一導通めっき、６は第二バイアホール、７は第二導通めっき、１１は両面積層基板である。
FIG. 1 is a partial cross-sectional view of a printed wiring board in which via holes filled with copper (conducting plating) according to the present invention are arranged with high density.
In FIG. 1, 10 is a printed wiring board according to the invention, 1 is an insulating substrate, 2 is a first conductor, 3 is a second conductor, 4 is a first via hole, 5 is a first conductive plating, and 6 is a second via. Holes 7 are second conductive plating, and 11 is a double-sided laminated substrate.
本発明に係るプリント配線板の一例は、図１に示すような絶縁基材１の両面にそれぞれ第一導体２及び第二導体３が設けられた両面積層基板１１の第一導体２側に開口部を有したバイアホールを隣接（第一バイアホール４と第二バイアホール６）して備え、その各バイアホール内は導通めっき（第一バイアホール４に対応する第一導通めっき５、第二バイアホール６に対応する第二導通めっき７）で充填された高密度にバイアホールが配置された構造を備え、良好な伝熱性を有しているプリント配線板１０である。
An example of the printed wiring board according to the present invention is opened on the
図２は、部分断面の一例を図１に示した本発明に係るプリント配線板１０を、白抜き矢印方向から見た、その隣接するバイアホールの配置状況（図１のａ−ａ’線断面）を、示すものである。
図２において、４は第一バイアホール、６は第二バイアホールを示し、それぞれ第一導通めっき５、第二導通めっき７で孔が充填された状態で、バイアホールの外側の白地部分は絶縁基材（図示せず）である。
2 shows an example of a partial cross section of the printed
In FIG. 2, 4 indicates a first via hole, 6 indicates a second via hole, and the white background portion outside the via hole is insulated with the holes filled with the first
図２、４のバイアホールは、円柱の形状のもので、八角柱の形状のものの場合を図３、５に示している。
なお、図１、図２及び図３では、「レーザー孔加工による未充填非貫通孔の形成後に、前記孔内に導通めっきによる充填」を行う工程を２サイクル行った場合のプリント配線板を示すものである。
The via holes in FIGS. 2 and 4 have a cylindrical shape, and FIGS. 3 and 5 show the case of an octagonal prism shape.
1, 2, and 3 show a printed wiring board when a process of performing “filling with conductive plating in the hole after forming an unfilled non-through hole by laser hole machining” is performed two cycles. Is.
この「レーザー孔加工による未充填非貫通孔の形成後に、前記孔内に導通めっきによる充填」を行う工程を３回、４回と繰り返すことで、積層基板に設定された指定エリアをほぼ完全に導通めっき（通常、銅めっき）で充填することも可能となる。
図４、図５は、「レーザー孔加工による未充填非貫通孔の形成後に、前記孔内に導通めっきによる充填」を行う工程を３回繰り返し行った場合のプリント配線板のバイアホール配置状況を示す模式図で、第一バイアホール４、第二バイアホール６、第三バイアホール８の順に、導通めっきが充填されたバイアホールが形成され、その形成に伴って絶縁基材における良伝熱領域が増大していく様子が判る。
By repeating the process of “filling the hole with conductive plating after forming an unfilled non-through hole by laser hole machining” three times and four times, the designated area set on the multilayer substrate is almost completely obtained. It is also possible to fill with conductive plating (usually copper plating).
FIG. 4 and FIG. 5 show the via hole arrangement state of the printed wiring board when the process of “filling the hole with conductive plating after the formation of the unfilled non-through hole by laser hole machining” is repeated three times. In the schematic diagram shown, via holes filled with conductive plating are formed in the order of the
さらに、バイアホールの開口部の形状は、円形に留まらずに、四角その他の形状でも形成可能である。図２、４では開口部の形状が円形、図３、５では八角形の場合を示している。 Furthermore, the shape of the opening of the via hole is not limited to a circular shape, but may be a square or other shapes. 2 and 4 show the case where the shape of the opening is circular, and FIGS. 3 and 5 show the case of an octagon.
また、図２〜図５に示すバイアホールは隣接して配置され、それぞれのバイアホールの壁面が接触した隣接状態（図２、図３）、或いは連結状態（図４、図５）を形成しているものであるが、バイアホールの配置が非接触の近接状態（所謂、絶縁基材の薄い壁が存在する状態）で、「レーザー孔加工による未充填非貫通孔の形成後に、その孔内に導通めっきによる充填」を行う工程を複数回実施して、本発明に係るプリント配線板を形成しても良い。
さらに、バイアホールの配置は、これまで説明してきた「近接状態」、「隣接状態」、「連結状態」の各配置状態が混在した配置状態であっても良い。
The via holes shown in FIGS. 2 to 5 are arranged adjacent to each other to form an adjacent state (FIGS. 2 and 3) in which the wall surfaces of the via holes are in contact with each other or a connected state (FIGS. 4 and 5). However, the via hole is placed in a non-contact proximity state (a state where a thin wall of a so-called insulating substrate exists), and “in the hole after forming an unfilled non-through hole by laser hole processing” The printed wiring board according to the present invention may be formed by performing the process of “filling with conductive plating” a plurality of times.
Furthermore, the arrangement of the via holes may be an arrangement state in which the arrangement states of “proximity state”, “adjacent state”, and “connected state” described so far are mixed.
また、図示はしないが本発明を、両面基板または多層基板中心部のコアに適用する場合には、導通めっき後に既知の方法により回路形成が実施される。さらに両面基板の場合にはレジスト形成等を実施し、多層基板の場合には積層等により更なる絶縁基材、導体層の追加が実施される。 Although not shown, when the present invention is applied to the core at the center of a double-sided board or multilayer board, circuit formation is performed by a known method after conductive plating. Furthermore, in the case of a double-sided substrate, resist formation or the like is performed, and in the case of a multilayer substrate, additional insulating base materials and conductor layers are added by lamination or the like.
［バイアホールを高密度に配置したプリント配線板の製造方法］
図６に、本発明に係るプリント配線板の製造方法を、絶縁基材を２面の導体で挟んだ両面積層基板に、２種類のバイアホールを高密度に配置する場合を用いて説明する。
なお、この製造方法は両面積層基板に限らず、多層基板の内部、多層基板の最外層部にも適用可能である。
[Method of manufacturing printed wiring board with via holes arranged at high density]
FIG. 6 illustrates a method for manufacturing a printed wiring board according to the present invention, using a case where two types of via holes are arranged at high density on a double-sided laminated board in which an insulating base is sandwiched between two conductors.
In addition, this manufacturing method is applicable not only to a double-sided laminated substrate but also to the inside of a multilayer substrate and the outermost layer portion of the multilayer substrate.
図６において、１０は本発明に係るプリント配線板、１１は配線板の製造に用いた両面積層基板、１は絶縁基材、２は第一導体、３は第二導体、４は第一バイアホール、４ａは第一バイアホールの開口部、４ｂは未充填非貫通孔状態の第一バイアホール、５は第一導通めっき、６は第二バイアホール、６ａは第二バイアホールの開口部、６ｂは未充填非貫通孔状態の第二バイアホール、７は第二導通めっきである。 In FIG. 6, 10 is a printed wiring board according to the present invention, 11 is a double-sided laminated substrate used for manufacturing the wiring board, 1 is an insulating substrate, 2 is a first conductor, 3 is a second conductor, and 4 is a first via. Hole, 4a is the opening of the first via hole, 4b is the first via hole in an unfilled non-through hole state, 5 is the first conductive plating, 6 is the second via hole, 6a is the opening of the second via hole, 6b is a second via hole in an unfilled non-through hole state, and 7 is a second conductive plating.
本発明に係るバイアホールを高密度に配置したプリント配線板の製造方法は、下記工程フローに沿って行われる。
［製造工程フロー］
（ａ）第一導体２及び第二導体３により絶縁基材１が挟み込まれた基板（図６では、両面積層基板１１）を準備する。
（ｂ）両面積層基板１１の第一導体２に、エッチングを用いて第一バイアホール４となる開口部４ａを形成する。
（ｃ）開口部４ａより、コンフォーマル法などの加工法を用いてレーザー孔加工を実施し、所定の絶縁基材１を除去して、未充填非貫通孔のバイアホール４ｂを形成する。
（ｄ）第一導通めっき５を両面積層基板１１に実施し、第一導通めっき５が充填された第一バイアホール４を形成する。
（ｅ）（ｄ）で形成した第一導通めっき５の第一バイアホール４以外の場所に、エッチングを用いて第二バイアホール６となる開口部６ａを形成する。
（ｆ）開口部６ａからコンフォーマル法などの加工法によりレーザー孔加工を実施し、絶縁基材１を除去し、未充填非貫通孔状態の第二バイアホール６ｂを形成する。
（ｇ）第二導通めっき７を実施し、第二導通めっき７が充填された第二バイアホール６を形成して本発明に係るプリント配線板１０を得る。
The manufacturing method of the printed wiring board which arrange | positioned the via hole which concerns on this invention with high density is performed along the following process flow.
[Manufacturing process flow]
(A) A substrate (in FIG. 6, a double-sided laminated substrate 11) in which the insulating
(B) An
(C) From the
(D) The first
(E) An
(F) Laser hole processing is performed from the
(G) The second conductive plating 7 is performed to form the second via
また、プリント配線板の仕様によっては、下記（ｈ）工程を実施する。
（ｈ）「レーザー孔加工による未充填非貫通孔の形成後に、前記孔内に導通めっきによる充填」を行う工程を、複数回実施して、少なくとも３種類以上のバイアホールを持つバイアホールを高密度に配置したプリント配線板を得る。
Moreover, the following (h) process is implemented depending on the specification of a printed wiring board.
(H) The process of “filling the hole with conductive plating after forming an unfilled non-through hole by laser hole machining” is performed a plurality of times to increase the height of via holes having at least three types of via holes. A printed wiring board arranged in density is obtained.
さらに、（ｉ）既知の工法により回路、レジストの形成、または積層により絶縁層を追加（図示せず）して、プリント配線回路が作製される。 Furthermore, (i) a printed wiring circuit is manufactured by adding an insulating layer (not shown) by forming a circuit, resist, or stacking by a known method.
上記製造方法により製造される本発明に係るプリント配線板に用いられる各材料を以下に示す。
絶縁基材１には、市販のコア材、プリプレグに加え、シート状、フィルム状、または半硬化の液状の樹脂を使用する。その樹脂成分に指定は無く、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フッ素含有樹脂、ポリエステル樹脂、ポリフェニレンオキサイド樹脂等を単体または複数樹脂を混合したものを使用する。また、各種添加剤や充填剤を調合したり、補強材としてガラス等の無機繊維、ポリエステル樹脂、ポリイミド樹脂、各種天然繊維等の有機繊維も絶縁基材に含めてもよい。
Each material used for the printed wiring board based on this invention manufactured by the said manufacturing method is shown below.
In addition to a commercially available core material and prepreg, the insulating
その絶縁基材１の厚みに指定は無く、３０〜５００μｍとする事が可能であるが、めっき性を考慮すると１５０μｍ以下が最適である。
The thickness of the insulating
次に、導体２、３の厚みにも指定は無く、３〜２００μｍとすることが可能であるが、めっき性を考慮するとレーザー孔加工時の導体厚は５０μｍ未満が最適である。
Next, the thickness of the
レーザー孔加工には、炭酸ガスレーザー、ＵＶレーザー、エキシマレーザーのいずれもが使用可能であるが、レーザー光を受ける導体の損傷を防止する意味で、炭酸ガスレーザーが最適である。
本発明を両面基板に適用する場合には、レーザー孔加工後の反りを最少にする為に、レーザー孔加工の開始面を交互にすることが最適である。
For laser drilling, any of carbon dioxide laser, UV laser, and excimer laser can be used, but carbon dioxide laser is optimal in terms of preventing damage to a conductor that receives laser light.
When the present invention is applied to a double-sided substrate, it is optimal to alternate the starting surfaces of laser hole processing in order to minimize warpage after laser hole processing.
薄膜、エッチングに使用する薬液に指定は無く、硫酸―過酸化水素、塩化第二鉄、塩化第二銅等、導体や導通めっきに用いられる銅のエッチングが可能な薬液の中から選択すれば良い。 There is no designation for the chemical solution used for thin film and etching, and it can be selected from chemical solutions that can etch copper used for conductors and conductive plating, such as sulfuric acid-hydrogen peroxide, ferric chloride, cupric chloride, etc. .
各バイアホール内の導通めっきの形成方法、及び第一及び第二導体上の厚みには指定は無く、設計仕様、製品仕様に合わせて、充填めっきまたは非充填めっきを選択すると共に、必要めっき厚を選択すれば良いが、放熱性を上げる為には充填めっきが最適である。 There is no specification for the method of forming the conductive plating in each via hole and the thickness on the first and second conductors, and select filling plating or non-filling plating according to the design specification and product specification, and the required plating thickness However, filling plating is optimal for improving heat dissipation.
１ 絶縁基材
２ 第一導体
３ 第二導体
４ 第一バイアホール
４ａ 第一バイアホールの開口部
４ｂ 未充填非貫通孔状態の第一バイアホール
５ 第一導通めっき
６ 第二バイアホール
６ａ 第二バイアホールの開口部
６ｂ 未充填非貫通孔状態の第二バイアホール
７ 第二導通めっき
８ 第三バイアホール
１０ 本発明に係るプリント配線板
１１ 両面積層基板
DESCRIPTION OF
Claims (4)
前記隣接状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板。 Via holes are arranged a plurality of non-through conducting hole in the neighbor state,
The printed wiring board having the via holes arranged at high density, wherein the adjacent via holes have conduction by different conduction plating .
前記連結状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板。 Via holes are arranged a plurality of non-through conducting hole in the consolidated state,
The printed wiring board having the via holes arranged at high density, wherein the via holes in the connected state have conduction by different conduction plating .
前記近接状態にあるバイアホールが、異なる導通めっきによる導通を備えていることを特徴とするバイアホールを高密度に配置したプリント配線板。 The via hole is a plurality of non-through conducting hole in the proximity state is disposed,
The printed wiring board having the via holes arranged at high density, wherein the via holes in the proximity state have conduction by different conduction plating .
下記（ａ）〜（ｈ）の工程を順に経ることを特徴とするプリント配線板の製造方法。
記
（ａ）第一導体及び第二導体により絶縁基材が挟み込まれた基板を準備する。
（ｂ）前記基板の第一導体に、エッチングを用いて第一バイアホールとなる開口部を形成する。
（ｃ）前記開口部より、レーザー孔加工を実施し、前記開口部直下の絶縁基材を除去して、未充填非貫通孔のバイアホールを形成する。
（ｄ）第一導通めっきを前記基板に実施し、前記第一導通めっきが充填された第一バイアホールを形成する。
（ｅ）（ｄ）で形成した第一導通めっきの前記第一バイアホールに近接、隣接、或いは連結する位置に、エッチングを用いて第二バイアホールの開口部を形成する。
（ｆ）前記第二バイアホールの開口部より、レーザー孔加工を実施し、前記第二バイアホールの開口部直下の絶縁基材を除去して、未充填非貫通孔のバイアホールを形成する。
（ｇ）第二導通めっきを前記基板に実施し、前記第二導通めっきが充填された第二バイアホールを形成して、前記第一及び第二バイアホールの２種類のバイアホールが近接状態、隣接状態、或いは連結状態で配置されるバイアホールを高密度に配置したプリント配線板を得る。
（ｈ）さらに、プリント配線板の仕様によっては、前工程までに形成された少なくとも２種類のバイアホールに近接、隣接、或いは連結した新たなバイアホールを繰り返し形成して、少なくとも３種類のバイアホールが隣接状態、近接状態、或いは連結状態で配置されるバイアホールを高密度に配置したプリント配線板を得る。 A method of manufacturing a printed wiring board in which via holes in which a plurality of via holes that are adjacent non-penetrating conduction holes are arranged in an adjacent state, a proximity state, or a connected state are arranged at high density,
The manufacturing method of the printed wiring board characterized by passing through the process of following (a)-(h) in order.
(A) A substrate having an insulating base material sandwiched between a first conductor and a second conductor is prepared.
(B) An opening serving as a first via hole is formed in the first conductor of the substrate by etching.
(C) Laser hole machining is performed from the opening, and the insulating base material immediately below the opening is removed to form a via hole of an unfilled non-through hole.
(D) First conductive plating is performed on the substrate to form a first via hole filled with the first conductive plating.
(E) An opening of the second via hole is formed by etching at a position close to, adjacent to, or connected to the first via hole of the first conductive plating formed in (d).
(F) Laser hole machining is performed from the opening of the second via hole, and the insulating base material immediately below the opening of the second via hole is removed to form a via hole of an unfilled non-through hole.
(G) Second conductive plating is performed on the substrate, a second via hole filled with the second conductive plating is formed, and the two types of via holes of the first and second via holes are in proximity to each other, A printed wiring board is obtained in which via holes arranged in an adjacent state or a connected state are arranged with high density.
(H) Furthermore, depending on the specifications of the printed wiring board, new via holes that are adjacent, adjacent to, or connected to at least two types of via holes formed up to the previous process are repeatedly formed, and at least three types of via holes are formed. A printed wiring board is obtained in which via holes arranged in an adjacent state, a close state, or a connected state are arranged with high density.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013261694A JP6270459B2 (en) | 2013-12-18 | 2013-12-18 | Printed wiring board with increased via hole arrangement density and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013261694A JP6270459B2 (en) | 2013-12-18 | 2013-12-18 | Printed wiring board with increased via hole arrangement density and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015119057A JP2015119057A (en) | 2015-06-25 |
| JP6270459B2 true JP6270459B2 (en) | 2018-01-31 |
Family
ID=53531539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013261694A Active JP6270459B2 (en) | 2013-12-18 | 2013-12-18 | Printed wiring board with increased via hole arrangement density and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6270459B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3269397B2 (en) * | 1995-09-19 | 2002-03-25 | 株式会社デンソー | Printed wiring board |
| JP2002299775A (en) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | Electronic component device |
| JP3849573B2 (en) * | 2001-05-22 | 2006-11-22 | 株式会社日立製作所 | Electronic equipment |
| JP2003332739A (en) * | 2002-05-14 | 2003-11-21 | Ibiden Co Ltd | Multilayered printed wiring board and method of manufacturing multilayered printed wiring board |
| JP4028474B2 (en) * | 2003-11-20 | 2007-12-26 | ミヨシ電子株式会社 | High frequency module |
| JP2005191435A (en) * | 2003-12-26 | 2005-07-14 | Tdk Corp | Board with heat dissipating via, and power amplifier module |
| JP2013051253A (en) * | 2011-08-30 | 2013-03-14 | Kyocera Corp | Circuit board and electronic apparatus including the same |
-
2013
- 2013-12-18 JP JP2013261694A patent/JP6270459B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015119057A (en) | 2015-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9883592B2 (en) | Wiring board and method for manufacturing the same | |
| US8735739B2 (en) | Wiring board and method for manufacturing the same | |
| JP5176995B2 (en) | Manufacturing method of multilayer substrate for semiconductor package | |
| KR20100125805A (en) | Heat-dissipating substrate and fabricating method of the same | |
| KR101018109B1 (en) | Multilayer circuit board and manufacturing method thereof | |
| KR101506794B1 (en) | Printed curcuit board and manufacture method | |
| JP2007019198A (en) | Laminated substrate and electronic apparatus having the same | |
| US20140116759A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| US20170354044A1 (en) | Method for manufacturing wiring board | |
| JP2009076847A (en) | Multilayered printed circuit board and fabricating method thereof | |
| JP2013207149A (en) | Toroidal coil | |
| JP2015109392A (en) | Manufacturing method of wiring board | |
| JP5189672B2 (en) | Component built-in substrate and manufacturing method thereof | |
| JP6270459B2 (en) | Printed wiring board with increased via hole arrangement density and manufacturing method thereof | |
| JP2017084914A (en) | Printed wiring board and method of manufacturing the same | |
| US20090282674A1 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
| JP2008091603A (en) | Buildup wiring board | |
| JP2007280996A (en) | Multilayer printed-wiring board | |
| JP6523039B2 (en) | Printed wiring board and method of manufacturing the same | |
| JP2015144164A (en) | Printed-circuit board and manufacturing method thereof | |
| JP6417765B2 (en) | Laminate for wiring board, wiring board using the same, and manufacturing method thereof | |
| KR101108816B1 (en) | Multilayer printed circuit substrate and method of manufacturing the same | |
| JP5526469B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
| JP2017085074A (en) | Printed circuit board and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6270459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |