JP5526469B2 - Multilayer wiring board and manufacturing method thereof - Google Patents

Multilayer wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP5526469B2
JP5526469B2 JP2007221287A JP2007221287A JP5526469B2 JP 5526469 B2 JP5526469 B2 JP 5526469B2 JP 2007221287 A JP2007221287 A JP 2007221287A JP 2007221287 A JP2007221287 A JP 2007221287A JP 5526469 B2 JP5526469 B2 JP 5526469B2
Authority
JP
Japan
Prior art keywords
pattern
wiring
insulating layer
wiring board
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007221287A
Other languages
Japanese (ja)
Other versions
JP2009054857A (en
Inventor
正孝 前原
雅顕 谷中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007221287A priority Critical patent/JP5526469B2/en
Publication of JP2009054857A publication Critical patent/JP2009054857A/en
Application granted granted Critical
Publication of JP5526469B2 publication Critical patent/JP5526469B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線基板及びその製造方法に関する。特に、フィルム状ならびに特定の基材幅を有する長尺基板状により配線層と絶縁層とが形成された多層配線基板及びその製造方法に関する。さらに詳しくは、半導体装置及び半導体装置積載用基板、ならびに多層プリント配線板、高密度実装用の印刷回路基板である多層配線基板及びその製造方法に関する。   The present invention relates to a multilayer wiring board and a manufacturing method thereof. In particular, the present invention relates to a multilayer wiring board in which a wiring layer and an insulating layer are formed in a film shape and a long substrate shape having a specific base material width, and a manufacturing method thereof. More specifically, the present invention relates to a semiconductor device, a semiconductor device mounting substrate, a multilayer printed wiring board, a multilayer wiring substrate which is a printed circuit board for high-density mounting, and a method for manufacturing the same.

近年、半導体の性能が飛躍的に進歩し、半導体が多端子化ならびに複数の半導体が一体をなす多チップ化半導体装置として進化してきている。しかしながらコンピュータのハードディスク内のプリント配線板（マザーボード）や携帯端末機及び携帯電話におけるプリント配線板は、配線長が短く、厚みが薄く、重量が軽く、寸法が小さく、の傾向で進展しており、半導体を実装する配線基板（半導体パッケージ）のサイズには設計的な制限がある。   In recent years, the performance of semiconductors has dramatically improved, and semiconductors have evolved as multi-chip semiconductor devices in which multiple terminals and a plurality of semiconductors are integrated. However, printed wiring boards (motherboards) in hard disks of computers and printed wiring boards in mobile terminals and mobile phones are progressing with the trend of short wiring length, thin thickness, light weight, small dimensions, There is a design limitation on the size of a wiring board (semiconductor package) on which a semiconductor is mounted.

多端子化した半導体に対応するため配線基板には配線数が多く求められ、かつ電磁気的に安定な伝送を行うために電源及びグランドなどの機能のみを有したパターンを配設する必要がある。またそれら半導体を実装するため配線基板は配線の細線化と高密度化とに対応している。一方で、１５μｍ程度以下の配線形成は量産技術において困難なことから、必要数の配線を備えるために配線層は多層化し、配線の細線化を緩和する構造的な対策がとられている。多層化に際しては配線層と絶縁層とを必要数積層し、ビアホールにより上下の配線層間の電気的な接続がとられ多層配線基板が構成される。   In order to cope with a multi-terminal semiconductor, a wiring board is required to have a large number of wirings, and in order to perform electromagnetically stable transmission, it is necessary to arrange a pattern having only functions such as a power source and a ground. Moreover, in order to mount these semiconductors, the wiring board is compatible with thinning and high density of wiring. On the other hand, since it is difficult to form a wiring of about 15 μm or less in mass production technology, in order to provide a necessary number of wirings, a wiring layer is multilayered and structural measures are taken to alleviate the thinning of the wiring. In multilayering, a necessary number of wiring layers and insulating layers are stacked, and electrical connection is established between the upper and lower wiring layers by via holes to form a multilayer wiring board.

多層配線基板の基本的構造上、上下の配線層間には有機及び無機材料から選択される絶縁層が介在し、配線層が多層化する度に用いられる。特に有機材料から選択される絶縁層では、絶縁材料そのものに接着機能を持たせることで、無機材料での多層化に必要な高温での焼成行程を省略することができる。過度な高温付加を軽減することで多層配線基板自体の寸法を安定させることが有機材料では期待できる。また製造プロセス負荷を低減することで無機材料での絶縁層から構成される多層配線基板に比べコストメリットが期待できる。   Due to the basic structure of the multilayer wiring board, an insulating layer selected from organic and inorganic materials is interposed between the upper and lower wiring layers, and is used each time the wiring layer is multilayered. In particular, in an insulating layer selected from organic materials, the firing process at a high temperature necessary for multilayering with an inorganic material can be omitted by providing the insulating material itself with an adhesive function. Organic materials can be expected to stabilize the dimensions of the multilayer wiring board itself by reducing excessive high temperature application. Further, by reducing the manufacturing process load, a cost merit can be expected as compared with a multilayer wiring board composed of an insulating layer made of an inorganic material.

一方で、十分な絶縁機能と接着機能との両者の特徴を有する単一層の絶縁層では機能的、製造プロセス的に満足することができず複数層の絶縁層を選択する場合がある。特に接着機能を発現させるためにガラス転移点温度（以下、単に「Ｔｇ」という。）まで熱付加を必要とする場合が多い。ここで、ポリイミド系絶縁層であると３００℃といった比較的高温が必要になり多層配線基板寸法安定性への影響が大きいことが懸念される。十分な絶縁機能と接着機能とを有し、かつＴｇの低い絶縁層を選択し多層配線基板の寸法安定性に対して有利になる施策が考えられる。   On the other hand, a single insulating layer having characteristics of both a sufficient insulating function and an adhesive function cannot satisfy the functional and manufacturing processes, and a plurality of insulating layers may be selected. In particular, it is often necessary to apply heat up to the glass transition temperature (hereinafter simply referred to as “Tg”) in order to develop an adhesive function. Here, if the polyimide insulating layer is used, a relatively high temperature of 300 ° C. is required, and there is a concern that the influence on the dimensional stability of the multilayer wiring board is large. It is conceivable to select an insulating layer having a sufficient insulating function and adhesive function and having a low Tg, which is advantageous for the dimensional stability of the multilayer wiring board.

一方で、上下の配線層間を接続するビアホールは微小径の傾向にある。従来は機械ドリルで貫通孔（スルーホール）を形成していたが、最近ではレーザ光によりφ５０μｍ〜φ１００μｍ程度まで微小化されている。レーザ光は赤外線領域のＣＯ２レーザ（波長９．３μｍ〜１０．６μｍ）、ＹＡＧレーザ（基本波の波長１．０６μｍ）、紫外線領域のＹＡＧ、ＹＬＦ、ＹＡＰ、ＹＶＯ４レーザ（第３高調波の波長３５５ｎｍ、第４高調波の波長２６６ｎｍ）及びエキシマレーザ（ＸｅＣｌの波長３０８ｎｍ、ＫｒＦの波長２４８ｎｍ、ＡｒＦの波長１９３ｎｍ）が利用されている。赤外線領域の波長を利用したレーザ孔加工は金属孔における機械加工に対し熱加工や熱分解加工であり、紫外線領域の波長を利用したレーザ孔加工は光化学反応を利用した光分解加工と呼ばれている。 On the other hand, via holes connecting upper and lower wiring layers tend to have a small diameter. Conventionally, through holes (through holes) have been formed by a mechanical drill, but recently, they have been miniaturized to about φ50 μm to φ100 μm by laser light. Laser light is a CO 2 laser (wavelength 9.3 μm to 10.6 μm) in the infrared region, a YAG laser (fundamental wavelength 1.06 μm), a YAG, YLF, YAP, YVO 4 laser (third harmonic wave) in the ultraviolet region. Excimer lasers (XeCl wavelength 308 nm, KrF wavelength 248 nm, ArF wavelength 193 nm) are used. Laser drilling using wavelengths in the infrared region is thermal processing or pyrolysis compared to machining in metal holes, and laser drilling using wavelengths in the ultraviolet region is called photolytic processing using photochemical reaction. Yes.

パルス発振であるレーザ光加工はレーザ光の出力調節することで絶縁層のみの加工が可能である。そのため、主に止まり穴加工（盲孔またはブラインドビア加工）形成にレーザ光加工が使用されている。現在、実用化されている各種レーザ光は、ＣＯ２レーザが孔部径φ５０μｍ〜φ１５０μｍ、紫外線レーザがφ３０μｍ〜φ８０μｍである。エキシマレーザはφ２０μｍのようなより微小径も加工が可能であるが、高反射性の金属酸化膜マスクやレーザ媒体ガスの維持等の消耗品が高価なためランニングコストの面で量産には向かない。その他方でメンテナンス性も良好な紫外線レーザ装置が有望視されている。 Laser light processing using pulse oscillation can process only the insulating layer by adjusting the output of the laser light. Therefore, laser beam processing is mainly used for blind hole processing (blind hole or blind via processing). Currently, various laser lights in practical use have a hole diameter of φ50 μm to φ150 μm for a CO 2 laser and φ30 μm to φ80 μm for an ultraviolet laser. Excimer lasers can be processed to a diameter as small as φ20 μm, but they are not suitable for mass production in terms of running costs because of high cost of consumables such as highly reflective metal oxide mask and laser medium gas maintenance. . Other than that, ultraviolet laser devices with good maintainability are promising.

紫外線レーザは波長がＣＯ２レーザに比べ短く、エネルギー密度が高い。また樹脂材料への吸収も高いために加工後に孔内での残渣を低減できる。この残渣の除去が未完全なままビアホールの形成を完了すると、多層配線基板の信頼性試験時にビアホール断線を引き起こす場合がある。ビアホール底部の残渣が熱負荷により、ビアホール底部でのクラック進展の起点になってしまうためである。すなわち高い信頼性を保証する上では、残渣の除去程度が高い方が望ましい。またビアホール底部の残渣は有機材料に限ったことではなく、無機材料でも同様に解決しなければならない課題である。 The ultraviolet laser has a shorter wavelength and a higher energy density than the CO 2 laser. Moreover, since the absorption to a resin material is also high, the residue in a hole can be reduced after processing. If the formation of the via hole is completed while the removal of the residue is incomplete, the via hole may be disconnected during the reliability test of the multilayer wiring board. This is because the residue at the bottom of the via hole becomes a starting point for crack propagation at the bottom of the via hole due to a thermal load. That is, in order to guarantee high reliability, it is desirable that the degree of removal of the residue is high. Further, the residue at the bottom of the via hole is not limited to organic materials, but is a problem that must be solved in the same manner even with inorganic materials.

レーザ光加工により孔部を形成した後には残渣除去の仕上げが行われる。ウエットプロセスでは過マンガン酸カリウム、ドライプロセスではＣＦ４やＯ２のラジカル分子を利用したプラズマ処理による残渣処理が行われる。紫外線レーザ光では樹脂への吸収が高いために、残渣を孔部形成直後においても極力低減できる。すなわち波長が短いために、樹脂分子鎖の解離エネルギーレベルにおいて孔加工を行うことができ、樹脂の絶縁層に対して分解加工を期待できるためである。一方、ＣＯ２レーザでは波長が長いために残渣が多い傾向にある。紫外線レーザ同様の残渣量に達するまでにも残渣処理時間を長くしなければならず、生産性の観点からは劣る点である。後工程として残渣処理工程があるにしても、孔形成時に残渣程度が低い方が優位である。この点において紫外線レーザ光を選択する大きな意味がある。 After the hole is formed by laser beam processing, the residue removal is finished. Residue processing is performed by plasma processing using potassium permanganate in the wet process and CF 4 or O 2 radical molecules in the dry process. Since ultraviolet laser light is highly absorbed by the resin, the residue can be reduced as much as possible immediately after the formation of the hole. That is, because the wavelength is short, hole processing can be performed at the dissociation energy level of the resin molecular chain, and decomposition processing can be expected for the insulating layer of the resin. On the other hand, the CO 2 laser tends to have a large amount of residue due to its long wavelength. The residue treatment time must be lengthened to reach the same amount of residue as the ultraviolet laser, which is inferior from the viewpoint of productivity. Even if there is a residue treatment step as a subsequent step, it is advantageous that the residue level is low when forming the holes. In this respect, it is significant to select the ultraviolet laser beam.

可撓性フィルム状の絶縁層に配線パターン埋め込み性を期待した場合、２００℃以下のＴｇを有し熱膨張係数（α）が１００ｐｐｍ／℃以上となるような場合がある。２００℃以下のＴｇであればロール・ツー・ロール法による製造条件に依存するがパターンへは埋め込むことが可能である。一方、３００℃のようなＴｇである絶縁層はロール・ツー・ロール法による線圧では温度付加が不十分になり、気泡噛みを始めとした埋め込み不良になる場合が多い。このような絶縁層を選択する場合には、平板プレスにより圧力を保持したまま十分に温度上昇が見込めるプロセスになるが、可撓性フィルムを用いたロール・ツー・ロール法には適用できず枚葉供給の製造方法にならざるを得ない。   When wiring pattern embedding is expected in a flexible film-like insulating layer, it may have a Tg of 200 ° C. or lower and a thermal expansion coefficient (α) of 100 ppm / ° C. or higher. Tg of 200 ° C. or lower can be embedded in the pattern, although depending on the production conditions by the roll-to-roll method. On the other hand, an insulating layer having a Tg such as 300 ° C. is not adequately temperature-applied by a linear pressure by a roll-to-roll method, and often becomes defective in filling such as bubble biting. When such an insulating layer is selected, the process can be expected to sufficiently increase the temperature while maintaining the pressure with a flat plate press, but it cannot be applied to the roll-to-roll method using a flexible film. It must be a leaf supply manufacturing method.

銅材の熱膨張係数は約１８ｐｐｍ／℃〜２０ｐｐｍ／℃程度である。また可撓性はあるがパターンへの埋め込みを行わない樹脂フィルムは同じく１８ｐｐｍ／℃〜３０ｐｐｍ／℃程度の材料が多い。代表的にはポリイミド材や液晶ポリマー材がある。他方、パターンへの埋め込みをロール・ツー・ロール法により実現する可撓性の材料には、エポキシ系、ポリオレフィン系などを母材とした組成が考えられる。しかしながらこのような例の材料はいずれも１００ｐｐｍ／℃〜２００ｐｐｍ／℃程度の熱膨張係数を有する。銅材を配線層、パターンへの埋め込みを行わない樹脂フィルムを第１の絶縁層、パターンへの埋め込みを担う第２の絶縁層を有する多層配線基板構造では、特に第２の絶縁層の熱膨張係数の不一致が懸念点になる。また残渣が問題視されるビアホール底部における前記物性の不一致は、接続信頼性の観点から大きな課題である。   The thermal expansion coefficient of the copper material is about 18 ppm / ° C. to 20 ppm / ° C. In addition, a resin film that is flexible but not embedded in a pattern is often made of about 18 ppm / ° C. to 30 ppm / ° C. Typically, there are a polyimide material and a liquid crystal polymer material. On the other hand, as a flexible material that realizes embedding in a pattern by a roll-to-roll method, a composition based on an epoxy-based material, a polyolefin-based material, or the like can be considered. However, all of the materials of such examples have a thermal expansion coefficient of about 100 ppm / ° C. to 200 ppm / ° C. In a multilayer wiring board structure having a copper material as a wiring layer, a resin film not embedded in the pattern as a first insulating layer, and a second insulating layer responsible for embedding in the pattern, particularly the thermal expansion of the second insulating layer Coefficient mismatch is a concern. Further, the mismatch of the physical properties at the bottom of the via hole where the residue is regarded as a problem is a big problem from the viewpoint of connection reliability.

配線層のパターンに関しては、多端子化により信号伝送路となる配線数が増加している。同時に信号伝送時には高周波数化しており、信号線以外でも電磁気的な設計を施さなければ信号遅延や反射、クロストークといった信号伝送の劣化を引き起こす。これらの問題に対して、例えばマイクロストリップライン構造やストリップライン構造を設計的に取り入れることは解決方法の一つとして広く受け入れられている。また放熱特性を向上されることも視野に入れた設計がなされる場合がある。高周波数化することで配線表面のジュール熱が蓄熱されることが懸念されているためである。   Regarding the pattern of the wiring layer, the number of wirings serving as signal transmission paths is increasing due to the increase in the number of terminals. At the same time, the frequency is increased during signal transmission, and signal transmission such as signal delay, reflection, and crosstalk is deteriorated unless an electromagnetic design is applied to other than the signal line. For example, a microstrip line structure or a strip line structure is widely accepted as a solution to these problems. In addition, there is a case where a design with a view to improving heat dissipation characteristics is made. This is because there is a concern that the Joule heat on the wiring surface is stored by increasing the frequency.

すなわち信号伝送を担うパターン（信号線）以外の、信号伝送に直接関わらないが電磁気的・放熱的に意味のあるパターン（ダミーパターン）が配線層には必要視されており、これらを併せて配線パターンとなるべきである。信号線及びダミーパターンともに上下の配線層間はビアホールで電気的に接続する。多層配線構造の場合、信号線の配設が多い信号層、電源供給や電圧接地の機能であるグランド層が設計的に別層で盛り込まれる場合がある。特にプリント基板を剛体の芯に用いるビルドアップ基板では、プリント基板より下層の配線層は電源及びグランド層として機能している。   In other words, patterns that are not directly related to signal transmission (dummy patterns) that are not directly related to signal transmission but are meaningful in terms of electromagnetic and heat dissipation are considered necessary in the wiring layer. Should be a pattern. Both the signal line and the dummy pattern are electrically connected by a via hole between the upper and lower wiring layers. In the case of a multilayer wiring structure, a signal layer in which signal lines are often provided and a ground layer that is a function of power supply and voltage grounding may be incorporated in a separate layer in design. In particular, in a build-up board using a printed circuit board as a rigid core, the wiring layer below the printed circuit board functions as a power source and a ground layer.

同一の配線層でみれば信号線のパターンと電源及びグランドパターンが混在している。またさらに局所的に見れば配線パターンの粗密が必ずある。隣り合うパターンの間は間隙となり、この間隙にも粗密が発生する。一方で樹脂（第２の絶縁層１２）の熱流動効果により、図１のように第１の配線パターン１１を埋め込む場合には、間隙が多い場所では樹脂が間隙に多く流動し、配線上の樹脂分は薄くなる。また第１の配線パターン１１が密である場所では間隙が面積的に少ないために樹脂が流動しづらい。すなわち配線上の樹脂分は厚くなる。粗密のある第１の配線パターン１１に対して樹脂（第２の絶縁層１２）を埋め込むと樹脂厚さが局所的に異なり、絶縁層総厚（第１の絶縁層１３＋第２の絶縁層１２）に差が生じ電磁気的な特性に悪影響を及ぼす可能性がある。   In the same wiring layer, signal line patterns, power supply and ground patterns are mixed. In addition, when viewed locally, the wiring pattern is always dense and dense. There is a gap between the adjacent patterns, and the gap is also rough. On the other hand, due to the heat flow effect of the resin (second insulating layer 12), when the first wiring pattern 11 is embedded as shown in FIG. The resin content becomes thinner. Further, in the place where the first wiring pattern 11 is dense, since the gap is small in area, the resin does not flow easily. That is, the resin component on the wiring becomes thick. When the resin (second insulating layer 12) is embedded in the first and second wiring patterns 11 having a high density, the resin thickness varies locally, and the total thickness of the insulating layers (first insulating layer 13 + second insulating layer 12). ) May adversely affect the electromagnetic characteristics.

ビアホールが形成される場所はランドと呼ばれる的パターンと、ランドから引き出される配線が設計され隣り合う配線パターンまでは間隙が広がることがある（図１参照。）。この場所の間隙が狭いとランド上ならびに引き出し配線上の樹脂（第２の絶縁層１２）が熱付加により他箇所へ流動しないため厚く形成される。ランドにはビアホールが形成され残渣の問題が常に取り挙げられる上に、熱膨張係数が不一致の樹脂がランド上に過度に厚く存在することがあっては、高い接続信頼性を得ることに対して非常に大きな障害になる。
特開２００７−１５００６０ In the place where the via hole is formed, a gap may spread between a target pattern called a land and a wiring pattern that is designed so that wiring drawn from the land is adjacent (see FIG. 1). If the gap at this place is narrow, the resin (second insulating layer 12) on the land and the lead-out wiring is formed thick because it does not flow to other places due to heat application. In the land, a via hole is always formed and the problem of residue is always taken up, and if a resin with a mismatched thermal expansion coefficient is excessively thick on the land, high connection reliability can be obtained. It becomes a very big obstacle.
JP2007-150060

本発明は上記のような問題点を解決するためになされたものであり、配線パターンを埋め込むための第２の絶縁層と、第１の絶縁層ならびに配線層を積層し得る多層配線基板の構造にあって、シグナルパターンとダミーパターンとを有する配線パターン全ての面積率を考慮し、配線パターン上の第２の絶縁層の厚みを制御することで電磁気的・放熱的に優れ、かつ高い接続信頼性を有するビアホールを備えた多層配線基板及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and a structure of a multilayer wiring board capable of laminating a second insulating layer for embedding a wiring pattern, the first insulating layer and the wiring layer. In consideration of the area ratio of all the wiring patterns having the signal pattern and the dummy pattern, the thickness of the second insulating layer on the wiring pattern is controlled to provide excellent electromagnetic and heat dissipation and high connection reliability. It is an object of the present invention to provide a multilayer wiring board having a via hole having a property and a method for manufacturing the same.

本発明は、第２の絶縁層の厚みが同一面内で制御できれば、巨視的な多層配線基板の変形や、局所的なランドパターン上での第２の絶縁層の厚み依存の接続信頼性ならびに絶縁層の総厚の制御が可能であるため、さらに優れた多層配線基板及びその製造方法を提供することである。   In the present invention, if the thickness of the second insulating layer can be controlled in the same plane, the deformation of the macroscopic multilayer wiring board, the connection reliability depending on the thickness of the second insulating layer on the local land pattern, and Since the total thickness of the insulating layer can be controlled, it is an object to provide a more excellent multilayer wiring board and a manufacturing method thereof.

本発明の請求項１に係る発明は、複数の配線層と複数の絶縁層とが交互に積層される多層配線基板において、複数の絶縁層の各々は材料組成の異なる２種類の絶縁層である第１及び第２の絶縁層を有するとともにこれらを貫通するビアホールを有し、複数の配線層の各々はビアホールを介して異なる配線層に含まれる配線パターンと接続するための所望の形状を有するランドパターンと２０μｍ〜３００μｍの配線間隙を備えた配線パターンと、この配線パターンの間隙に配設されたダミーパターンとを有し、複数の配線層の各々は第２の絶縁層によって被覆され、ランドパターン上に形成される第２の絶縁層の厚みは２μｍ〜１２μｍであることを特徴とする多層配線基板としたものである。   The invention according to claim 1 of the present invention is a multilayer wiring board in which a plurality of wiring layers and a plurality of insulating layers are alternately laminated, and each of the plurality of insulating layers is two kinds of insulating layers having different material compositions. A land having first and second insulating layers and via holes penetrating them, and each of the plurality of wiring layers has a desired shape for connecting to a wiring pattern included in a different wiring layer via the via holes A wiring pattern having a pattern, a wiring pattern having a wiring gap of 20 μm to 300 μm, and a dummy pattern disposed in the gap of the wiring pattern, each of the plurality of wiring layers being covered with a second insulating layer, The thickness of the second insulating layer formed thereon is 2 μm to 12 μm, which is a multilayer wiring board.

本発明の請求項２に係る発明は、第２の絶縁層は、エポキシとエラストマーとの２元系樹脂フィルムとしたものである。   In the invention according to claim 2 of the present invention, the second insulating layer is a binary resin film of epoxy and elastomer.

本発明の請求項３に係る発明は、第２の絶縁層は熱付加による接着機能を有することとしたものである。   In the invention according to claim 3 of the present invention, the second insulating layer has a bonding function by heat addition.

本発明の請求項４に係る発明は、配線パターンの第２の絶縁層に対する面積率は１０％〜８０％であり、第１のパターン上の第２の絶縁層の厚みＡと配線間隙上の第２の絶縁層の厚みＢとが、Ａ／Ｂ＝０．１５〜０．９２であることを特徴とする請求項１乃至３のいずれかに記載の多層配線基板としたものである。面積率が１０％以下や８０％以上だと膜厚の均一性という効果を十分に享受することができないからである。Ａ／Ｂの値が０．１５〜０．９２を外れても膜厚の均一性という効果を十分に享受することができない。   In the invention according to claim 4 of the present invention, the area ratio of the wiring pattern to the second insulating layer is 10% to 80%, and the thickness A of the second insulating layer on the first pattern and the wiring gap are 4. The multilayer wiring board according to claim 1, wherein a thickness B of the second insulating layer is A / B = 0.15 to 0.92. 5. This is because if the area ratio is 10% or less or 80% or more, the effect of film thickness uniformity cannot be fully obtained. Even if the value of A / B deviates from 0.15 to 0.92, the effect of film thickness uniformity cannot be fully enjoyed.

本発明の請求項５に係る発明は、ダミーパターンは電磁気的に電源及びグランドの機能を有するか、もしくは熱放射の機能を有する放熱パターンであることを特徴としたものである。   The invention according to claim 5 of the present invention is characterized in that the dummy pattern has a function of a power source and a ground electromagnetically or a heat radiation pattern having a function of heat radiation.

本発明の請求項６に係る発明は、面積率を１５％〜７０％としたものである。面積率がこの範囲であると、膜厚の均一性という効果をより一層享受できるからである。   The invention according to claim 6 of the present invention has an area ratio of 15% to 70%. This is because when the area ratio is within this range, the effect of film thickness uniformity can be further enjoyed.

本発明の請求項７に係る発明は、複数の配線層と複数の絶縁層とを交互に積層して形成される多層配線基板の製造方法において、複数の絶縁層の各々は材料組成の異なる２種類の絶縁層である第１及び第２の絶縁層を有するとともにこれらを貫通するビアホールを有し、複数の配線層の各々はビアホールを介して異なる配線層に含まれる配線パターンと接続するための所望の形状を有するランドパターンと２０μｍ〜３００μｍの配線間隙を備えた配線パターンと、この配線パターンの間隙に配設されたダミーパターンとを有し、複数の配線層の各々は第２の絶縁層によって被覆され、ランドパターン上に形成される第２の絶縁層の厚みは２μｍ〜１２μｍとしたことを特徴とする多層配線基板の製造方法としたものである。   The invention according to claim 7 of the present invention is a method for manufacturing a multilayer wiring board formed by alternately laminating a plurality of wiring layers and a plurality of insulating layers, wherein each of the plurality of insulating layers has a different material composition. It has first and second insulating layers which are different types of insulating layers and has via holes penetrating therethrough, and each of the plurality of wiring layers is connected to wiring patterns included in different wiring layers via the via holes. A land pattern having a desired shape, a wiring pattern having a wiring gap of 20 μm to 300 μm, and a dummy pattern disposed in the gap of the wiring pattern, each of the plurality of wiring layers being a second insulating layer The thickness of the second insulating layer that is covered with and formed on the land pattern is 2 μm to 12 μm.

本発明の請求項８に係る発明は、第２の絶縁層は、エポキシとエラストマーとの２元系樹脂フィルムとしたものである。   In the invention according to claim 8 of the present invention, the second insulating layer is a binary resin film of epoxy and elastomer.

本発明の請求項９に係る発明は、第２の絶縁層は熱付加による接着機能を有することとしたものである。   The invention according to claim 9 of the present invention is such that the second insulating layer has a bonding function by heat addition.

本発明の請求項１０に係る発明は、配線パターンの第２の絶縁層に対する面積率は１０％〜８０％として、第１のパターン上の第２の絶縁層の厚みＡと配線間隙上の第２の絶縁層の厚みＢとが、Ａ／Ｂ＝０．１５〜０．９２としたことを特徴とする請求項７乃至９のいずれかに記載の多層配線基板の製造方法としたものである。面積率が１０％以下や８０％以上だと膜厚の均一性という効果を十分に享受することができないからである。Ａ／Ｂの値が０．１５〜０．９２を外れても膜厚の均一性という効果を十分に享受することができない。   In the invention according to claim 10 of the present invention, the area ratio of the wiring pattern to the second insulating layer is 10% to 80%, and the thickness A of the second insulating layer on the first pattern and the second area on the wiring gap are set. The thickness B of the insulating layer of 2 is A / B = 0.15 to 0.92. The method for manufacturing a multilayer wiring board according to any one of claims 7 to 9, . This is because if the area ratio is 10% or less or 80% or more, the effect of film thickness uniformity cannot be fully obtained. Even if the value of A / B deviates from 0.15 to 0.92, the effect of film thickness uniformity cannot be fully enjoyed.

本発明の請求項１１に係る発明は、ダミーパターンは電磁気的に電源及びグランドの機能を有するか、もしくは熱放射の機能を有する放熱パターンであることを特徴としたものである。   The invention according to claim 11 of the present invention is characterized in that the dummy pattern has a function of a power source and a ground electromagnetically or a heat radiation pattern having a function of heat radiation.

本発明の請求項１２に係る発明は、面積率は１５％〜７０％としたものである。面積率がこの範囲であると、膜厚の均一性という効果をより一層享受できるからである。   In the invention according to claim 12 of the present invention, the area ratio is 15% to 70%. This is because when the area ratio is within this range, the effect of film thickness uniformity can be further enjoyed.

本発明の請求項１３に係る発明は、第１の配線層、第１の絶縁層及び第２の絶縁層のすべてが可撓性のあるフィルム状の基板で構成され、ロール法もしくはプレス法により積層されることを特徴とする請求項７乃至１２のいずれかに記載の多層配線基板の製造方法としたものである。   According to the thirteenth aspect of the present invention, the first wiring layer, the first insulating layer, and the second insulating layer are all formed of a flexible film-like substrate, and are formed by a roll method or a press method. The multilayer wiring board manufacturing method according to claim 7, wherein the multilayer wiring board is laminated.

本発明によれば、第２の絶縁層の厚みが同一面内で制御できれば、巨視的な多層配線基板の変形や、局所的なランドパターン上での第２の絶縁層の厚み依存の接続信頼性ならびに絶縁層の総厚の制御が可能であるため、さらに優れた多層配線基板及びその製造方法を提供することができる。   According to the present invention, if the thickness of the second insulating layer can be controlled in the same plane, the deformation of the macroscopic multilayer wiring board and the connection reliability depending on the thickness of the second insulating layer on the local land pattern are achieved. Therefore, it is possible to provide a more excellent multilayer wiring board and a method for manufacturing the same.

本発明によれば、配線層と材料組成の異なった２種類の絶縁層とが積層され、第２の絶縁層が配線パターンを埋め込みかつ配線層を多層化することができ、さらにロール・ツー・ロール法により多層配線基板の製造方法を提供することができる。   According to the present invention, the wiring layer and two types of insulating layers having different material compositions are laminated, the second insulating layer can embed the wiring pattern and the wiring layer can be multilayered, and roll-to- A method for manufacturing a multilayer wiring board can be provided by a roll method.

本発明によれば、ロール・ツー・ロール法による製造方法で配線パターンの面積率を変えることができ、ランドパターン上での第２の絶縁層の厚みも変化する。第２の絶縁層の厚みが薄い場合にはビアホールの接続信頼性が高くなる一方、骨材としての銅が多く残らない設計のために半導体素子実装後での反り量は大きくなる。また配線間隙の絶縁層の総厚とランドパターン上の絶縁層の総厚とを鑑みて信号伝送損失をより抑えた構造を提供することができる。   According to the present invention, the area ratio of the wiring pattern can be changed by the manufacturing method by the roll-to-roll method, and the thickness of the second insulating layer on the land pattern is also changed. When the thickness of the second insulating layer is thin, the connection reliability of the via hole is increased, while the warpage amount after mounting the semiconductor element is increased due to the design that does not leave much copper as an aggregate. Further, it is possible to provide a structure in which the signal transmission loss is further suppressed in view of the total thickness of the insulating layer in the wiring gap and the total thickness of the insulating layer on the land pattern.

本発明によれば、適切な配線パターンの面積率による設計がなされることでビアホールの接続信頼性を向上させ、なおかつプリント基板実装に対して規格以内である反り量を実現し、優れた信号伝送特性を有する多層配線基板を提供することができる。   According to the present invention, the connection reliability of the via hole is improved by the design based on the area ratio of the appropriate wiring pattern, and the warpage amount which is within the standard with respect to the printed circuit board mounting is realized, and excellent signal transmission is achieved. A multilayer wiring board having characteristics can be provided.

以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお、実施の形態において同一構成要素には同一符号を付け、実施の形態の間において重複する説明は省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiments, the same constituent elements are denoted by the same reference numerals, and redundant description among the embodiments is omitted.

図４（ａ）に示すように、本発明の実施の形態に係る多層配線基板２９は、ポリイミドフィルム１０と、第１の配線パターン１１と、第２の絶縁膜１２と、第１のビアホールと、第１の絶縁層１３と、第２の配線パターン１４と、第２のビアホール１９と、第４の絶縁層１５と、第３の絶縁層１６と、第３の配線パターン１７と、第３のビアホール２０と、ソルダーマスク２１とを備えている。   As shown in FIG. 4A, the multilayer wiring board 29 according to the embodiment of the present invention includes a polyimide film 10, a first wiring pattern 11, a second insulating film 12, and a first via hole. The first insulating layer 13, the second wiring pattern 14, the second via hole 19, the fourth insulating layer 15, the third insulating layer 16, the third wiring pattern 17, and the third The via hole 20 and the solder mask 21 are provided.

多層配線構造を成す材料には、化学的エッチングのしやすさから配線層に銅材を採用することができるが本発明ではこれに限定されるわけではない。絶縁層には多種多様の材料候補があるが、有機系の絶縁層を考える場合にはポリイミド材がその耐熱性、低誘電率、合成のしやすさから用いることができるが本発明ではこれに限定されるわけではない。ここで、配線パターンとは、本発明の実施の形態に係る第１乃至第３の配線パターンのことであり、絶縁層とは、本発明の実施の形態に係る第１乃至第３の絶縁層のことである。   A copper material can be used for the wiring layer as a material for the multilayer wiring structure because of easy chemical etching, but the present invention is not limited to this. Although there are a wide variety of material candidates for the insulating layer, when considering an organic insulating layer, a polyimide material can be used because of its heat resistance, low dielectric constant, and ease of synthesis. It is not limited. Here, the wiring pattern is the first to third wiring patterns according to the embodiment of the present invention, and the insulating layer is the first to third insulating layer according to the embodiment of the present invention. That is.

絶縁層に用いるポリイミド材は高いガラス転移点温度（以下、単に「Ｔｇ」という。）を備える材料のために、多層配線構造に採用するには３００℃程度の高温により接着機能を発現させる必要がある。３００℃の高温では、プロセス上の制限や多層配線基板２９の寸法安定性制御の難易度、反りや変形対策が不可避かつ大きな問題となる。前記問題を鑑みればポリイミド材そのものに接着機能を期待しない方が好ましい。そこで多層配線構造を形成する前駆体として銅箔付きポリイミド材を用意し、ビアホールを形成した後に配線パターンを得る場合であれば、ポリイミドが高Ｔｇ材であっても前記問題は解決される。ここでは、銅材とポリイミド材とを有する多層配線構造の前駆体には、両面銅材又は片面銅材が貼付されたポリイミドフィルムを用いることにする。   Since the polyimide material used for the insulating layer is a material having a high glass transition temperature (hereinafter simply referred to as “Tg”), it is necessary to develop an adhesive function at a high temperature of about 300 ° C. in order to employ it in a multilayer wiring structure. is there. At a high temperature of 300 ° C., process limitations, difficulty in controlling the dimensional stability of the multilayer wiring board 29, countermeasures against warping and deformation, are unavoidably large problems. In view of the above problems, it is preferable not to expect an adhesive function for the polyimide material itself. Therefore, if a polyimide material with a copper foil is prepared as a precursor for forming a multilayer wiring structure and a wiring pattern is obtained after forming a via hole, the above problem can be solved even if the polyimide is a high Tg material. Here, a polyimide film to which a double-sided copper material or a single-sided copper material is attached is used as a precursor of a multilayer wiring structure having a copper material and a polyimide material.

高Ｔｇ材のポリイミド（第１の絶縁層１３）により配線層の積層を考えない場合、第２の絶縁層１２による積層方法を考慮しなければならない。ここで、比較的低温にて接着機能を有する低Ｔｇ絶縁材料が注目される。例えばエポキシ系、エラストマー系、ポリオレフィン系及びアクリル系等があるが本発明ではこれらに限定されるものではない。特に硬化成分をエポキシ系内に有している熱硬化性接着材料であればゴムロールや熱プレス等を用い、２００℃以下での熱圧着を利用することで接着機能を得ることができる。フィルム状で製造工程を構築する場合には線圧による熱付加で積層を可能にする材料を第２の絶縁層１２に用いることができる。一方、プレス法を用い、平板による熱圧着が利用できるが、生産性の観点からより短タクトによる積層ができる材料を第２の絶縁層１２に選択することができる。   When the wiring layer is not considered to be laminated with the high-Tg polyimide (first insulating layer 13), the lamination method using the second insulating layer 12 must be considered. Here, attention is focused on a low Tg insulating material having an adhesive function at a relatively low temperature. For example, there are an epoxy system, an elastomer system, a polyolefin system, an acrylic system, and the like, but the present invention is not limited to these. In particular, in the case of a thermosetting adhesive material having a curing component in the epoxy system, a bonding function can be obtained by using a thermo-compression at 200 ° C. or lower using a rubber roll or a hot press. When the manufacturing process is constructed in the form of a film, a material that can be laminated by applying heat by linear pressure can be used for the second insulating layer 12. On the other hand, thermocompression bonding using a flat plate can be used by using a press method, but a material that can be laminated with a shorter tact can be selected for the second insulating layer 12 from the viewpoint of productivity.

３層以上の配線層を備えた多層配線構造を考える場合、両面銅箔付きポリイミド材では１層足りず、さらに配線層を積層しなければならない。実装搭載する半導体素子２３からの入出力端子（以下、単に「Ｉ／Ｏ端子」という。）の数が多くなければ配線層が２層でも対応可能かもしれない。ただし２層で電磁気的な機能を備えるには自由度が非常に少なくなる。また半導体素子２３の高性能化が進むと必然とＩ／Ｏ端子数の増加するため、２層では設計的な配線引き回しの限界に達することが予想される。配線設計の側面からも３層以上の多層配線構造を始めから考慮する必要がある。   When considering a multilayer wiring structure having three or more wiring layers, one layer is not enough for the polyimide material with double-sided copper foil, and further wiring layers must be laminated. If the number of input / output terminals (hereinafter simply referred to as “I / O terminals”) from the mounted semiconductor element 23 is not large, even two wiring layers may be applicable. However, the degree of freedom is very small to provide an electromagnetic function with two layers. Further, as the performance of the semiconductor element 23 increases, the number of I / O terminals inevitably increases, so it is expected that the limit of design wiring routing will be reached in two layers. From the viewpoint of wiring design, it is necessary to consider a multilayer wiring structure having three or more layers from the beginning.

次に、本発明の実施の形態に係る多層配線基板２９における製造方法について説明する。多層配線基板２９を製造するにあたり、配線形成にはサブトラクティブ法もしくはセミアディティブ法を用い、配線パターンの積層方法には絶縁材料を介在させプレス法もしくはロール法（リール法を含む）により一括もしくは逐次積層されるものとする。配線形成であるサブトラクティブ法及びセミアディティブ法や積層方法であるプレス法及びロール法（リール法を含む）に本発明ではこれらに限定されるわけではない。。   Next, a manufacturing method in the multilayer wiring board 29 according to the embodiment of the present invention will be described. In manufacturing the multilayer wiring board 29, a subtractive method or a semi-additive method is used for wiring formation, and an insulating material is interposed in the wiring pattern lamination method, either collectively or sequentially by a press method or a roll method (including a reel method). It shall be laminated. The present invention is not limited to the subtractive method and semi-additive method which are wiring formation, and the press method and roll method (including the reel method) which are lamination methods. .

また多層配線構造の上下の配線間の電気的接続を担うビアホールは、例えば電気化学法によるめっき、印刷法等により孔加工後の孔内に充填されることで形成される。ビアホールは、導電物質の種類、充填方法もしくは充填形状ならびに孔形成方法に本発明では限定されるわけではない   In addition, the via hole responsible for the electrical connection between the upper and lower wirings of the multilayer wiring structure is formed by filling the hole after the hole processing by, for example, electrochemical plating or printing. The via hole is not limited in the present invention to the type of conductive material, filling method or filling shape, and hole forming method.

図１に示すように、第２の絶縁層１２により第１の配線パターン１１の積層を行う場合、第１の配線パターン１１を埋め込む必要がある。第１の配線パターン１１に対する有機材の埋め込みを実現するには、埋め込み材料のＴｇ以上に熱付加し弾性率が低下した状態で、適当な圧力を加えることで材料の熱流動を起こし、配線及び配線間の間隙を被覆することができる。ロール・ツー・ロール法による線圧ではロール搬送速度に応答した埋め込み性を発現させなければならないため、第２の絶縁層１２の材料組成、ならびに製造条件を最適化する必要もある。いずれかの要素が不十分であると、埋め込み不良による気泡噛みや第２の絶縁層１２の密着不良等、基板単体での問題が発生する。   As shown in FIG. 1, when the first wiring pattern 11 is stacked by the second insulating layer 12, it is necessary to embed the first wiring pattern 11. In order to realize the embedding of the organic material into the first wiring pattern 11, the material is caused to flow by applying an appropriate pressure in a state where the elastic modulus is lowered by applying heat to Tg or more of the embedding material. The gap between the wirings can be covered. In the linear pressure by the roll-to-roll method, it is necessary to develop the embedding property in response to the roll conveyance speed. Therefore, it is necessary to optimize the material composition and manufacturing conditions of the second insulating layer 12. If any of the elements is insufficient, problems with the substrate alone such as bubble biting due to poor filling and poor adhesion of the second insulating layer 12 occur.

ここで、第１の配線パターン１１により第２の絶縁層１２の埋め込み性が異なる場合がある。配線層の隣り合う配線パターン間には２０μｍ〜３００μｍの配線間隙を備えることが好ましい。２０μｍ以下では信頼性のある加工が困難であり、３００μｍ以上であれば膜厚の均一性の効果が十分に得られない。例えば図２（ａ）のような信号線のみの第１の配線層１１である場合には配線間隙が非常に広いため、熱流動しやすいが高いロール圧が加わるために信号線上（図１のＡ部に相当）の第２の絶縁層１２の厚みは薄くなる。第２の絶縁層１２の厚みを薄くできる反面、第１の配線層１１の粗密に応じて第２の絶縁層１２の厚みが不均一に形成される可能性もある。   Here, the embedding property of the second insulating layer 12 may differ depending on the first wiring pattern 11. It is preferable to provide a wiring gap of 20 μm to 300 μm between the wiring patterns adjacent to each other in the wiring layer. If it is 20 μm or less, reliable processing is difficult, and if it is 300 μm or more, the effect of film thickness uniformity cannot be sufficiently obtained. For example, in the case of the first wiring layer 11 having only signal lines as shown in FIG. 2A, the wiring gap is very wide, so that heat flow easily occurs but high roll pressure is applied to the signal lines (in FIG. 1). The thickness of the second insulating layer 12 (corresponding to part A) is reduced. Although the thickness of the second insulating layer 12 can be reduced, there is a possibility that the thickness of the second insulating layer 12 may be unevenly formed depending on the density of the first wiring layer 11.

一方、例えば図２（ｂ）のような設計であると、配線間隙７にダミーパターン９を多く配設することで第１の配線層１１の粗密に応じて面積率を一定にすることができる。例示すればφ２ｍｍ内で、第１の配線層１１と配線間隙７の幅寸法とをそれぞれ決定し（ライン／スペースのルール）、面積率を算出することは設計上できる。また図２（ｂ）に示すように、ダミーパターン９内には適当な寸法のクリアパターン８を備えている。クリアパターン８が存在することでφ２ｍｍ内での面積率をより精密に規定することができる。   On the other hand, for example, in the design as shown in FIG. 2B, the area ratio can be made constant according to the density of the first wiring layer 11 by arranging a large number of dummy patterns 9 in the wiring gap 7. . For example, it is possible to design the area ratio by determining the first wiring layer 11 and the width dimension of the wiring gap 7 within φ2 mm (line / space rule). As shown in FIG. 2B, the dummy pattern 9 includes a clear pattern 8 having an appropriate size. The presence of the clear pattern 8 can more precisely define the area ratio within φ2 mm.

また配線間隙７の寸法は一定に設計されているため、第２の絶縁層１２が熱流動により埋め込む際には、信号線上の第２の絶縁層１２に対して場所によらない一定厚を得ることができる。このときダミーパターン９内にクリアパターン８が配設されていることで、ダミーパターン９上の第２の絶縁層１２の厚みもほぼ信号線５上と同程度の厚みに抑制することができる。   Further, since the size of the wiring gap 7 is designed to be constant, when the second insulating layer 12 is embedded by heat flow, a constant thickness is obtained regardless of the location with respect to the second insulating layer 12 on the signal line. be able to. At this time, since the clear pattern 8 is disposed in the dummy pattern 9, the thickness of the second insulating layer 12 on the dummy pattern 9 can be suppressed to be substantially the same as that on the signal line 5.

図４（ａ）に示すように、第１の配線パターン１１を第２の絶縁層１２により埋め込んだ後、例えば第１の絶縁層１３、第２の配線パターン１４の順次積層もしくは第１の絶縁層１３と第２の配線パターン１４とが一体になった片面銅箔付きポリイミドフィルムのような部材により配線パターンを積層する。フィルム材を採用する場合には好ましくはロール・ツー・ロール法によって積層されれば、第２の絶縁層１２の埋め込み工程と同じ製造工程を用いることができる。片面銅箔付きポリイミドフィルムを第２の絶縁層１２上に積層し、レーザ光による空孔を設け、例えばめっき法等によりビアホールを形成し、その後第２の配線パターン１４はエッチング等を用いることで多層配線構造を有した多層配線基板を製造することができる。   As shown in FIG. 4A, after the first wiring pattern 11 is embedded with the second insulating layer 12, for example, the first insulating layer 13 and the second wiring pattern 14 are sequentially stacked or the first insulating pattern is formed. The wiring pattern is laminated by a member such as a polyimide film with a single-sided copper foil in which the layer 13 and the second wiring pattern 14 are integrated. When the film material is employed, the same manufacturing process as the embedding process of the second insulating layer 12 can be used if it is preferably laminated by a roll-to-roll method. A polyimide film with a single-sided copper foil is laminated on the second insulating layer 12, holes are formed by laser light, and via holes are formed by, for example, a plating method, and then the second wiring pattern 14 is etched or the like. A multilayer wiring board having a multilayer wiring structure can be manufactured.

両面銅箔付きポリイミドフィルムから製造を開始し、第１のビアホール１８を形成し、第１の配線パターン１１を形成し（エッチング）、第２の絶縁層１２の埋め込みと片面銅箔付きポリイミドフィルム（第１の絶縁層）とを積層し、第２のビアホール１９を形成し、第２の配線層１４を形成することで２層配線構造を作製することができる。同製造工程を両面逐次繰り返すこととで、４層配線構造、６層配線構造を作製することができ、最外層にソルダーマスク及び最表面処理に、例えば金メッキを行うことで図４（ａ）の基板が完成する。   Manufacturing is started from a polyimide film with a double-sided copper foil, a first via hole 18 is formed, a first wiring pattern 11 is formed (etching), a second insulating layer 12 is embedded, and a polyimide film with a single-sided copper foil ( The first insulating layer is laminated, the second via hole 19 is formed, and the second wiring layer 14 is formed, whereby a two-layer wiring structure can be manufactured. By repeating the same manufacturing process on both sides sequentially, a four-layer wiring structure and a six-layer wiring structure can be produced. By performing, for example, gold plating for the solder mask and the outermost surface treatment on the outermost layer, FIG. The substrate is completed.

また両面積層を行わなければ奇数の配線層を備える多層配線基板２９を得ることができる。加えて配線パターンとビアホールとをあらかじめ設けておき、第２の絶縁層１２を介在し複数枚の配線パターンを一括積層することも考えられる。この場合には一括積層時に第２の絶縁層１２をビアホールが貫通する必要がある。   If double-sided lamination is not performed, a multilayer wiring board 29 having an odd number of wiring layers can be obtained. In addition, a wiring pattern and a via hole may be provided in advance, and a plurality of wiring patterns may be stacked at once with the second insulating layer 12 interposed. In this case, the via hole needs to penetrate the second insulating layer 12 at the time of batch lamination.

図４（ａ）の多層配線基板２９を得る製造工程は上記に何ら限定されるものではない。   The manufacturing process for obtaining the multilayer wiring board 29 of FIG. 4A is not limited to the above.

ところで、図４（ａ）の多層配線基板２９でのビアホールに注目してみると、図４（ｂ）に示すように、ビアホール底部２２とランドパターン３０との界面には第２の絶縁層１２が接する構造になる。第１の絶縁層１３はポリイミド、第２の絶縁層１２はロール・ツー・ロール法による埋め込み性を重視するために低Ｔｇ材となる。銅やポリイミドの熱膨張係数は約１８ｐｐｍ／℃〜３０ｐｐｍ／℃程度であるが、低Ｔｇ材の絶縁層では２００ｐｐｍ／℃程度までが考えられる。一方でビアホール底部２２ではレーザ光での孔加工と洗浄（残渣除去）工程とを経るために界面が存在する。微視的にみれば導通被膜として無電解銅めっき膜や有機触媒置換膜なども前記界面には介在する。すなわち第２の絶縁層１２が熱膨張する際にビアホール底部２２に引っ張りや剪断等の負荷がかかりクラックやビアホール底部２２の剥離が危惧される。または前記界面には応力集中や亀裂伝播の発生箇所に成り得る可能性が高い。   When attention is paid to the via hole in the multilayer wiring board 29 of FIG. 4A, the second insulating layer 12 is formed at the interface between the via hole bottom 22 and the land pattern 30 as shown in FIG. 4B. The structure that touches. The first insulating layer 13 is made of polyimide, and the second insulating layer 12 is made of a low Tg material in order to emphasize embedding by a roll-to-roll method. The thermal expansion coefficient of copper or polyimide is about 18 ppm / ° C. to 30 ppm / ° C., but about 200 ppm / ° C. can be considered for an insulating layer of a low Tg material. On the other hand, the via hole bottom 22 has an interface because it undergoes a hole processing with a laser beam and a cleaning (residue removal) process. Microscopically, an electroless copper plating film, an organic catalyst replacement film, and the like are also present at the interface as a conductive film. That is, when the second insulating layer 12 is thermally expanded, a load such as pulling or shearing is applied to the via hole bottom 22, which may cause cracks or peeling of the via hole bottom 22. There is a high possibility that stress concentration or crack propagation will occur at the interface.

有機系基板は無機系基板に対して、熱サイクル環境下での変形量・塑性ひずみ量が大きい傾向にある。これは構成材料の熱膨張係数に起因する問題である。特に熱膨張係数が高い絶縁層を介在している場合には熱サイクル環境下での信頼性、例えば接続信頼性等を詳しく検証する必要がある。   Organic substrates tend to have a greater amount of deformation and plastic strain in a thermal cycle environment than inorganic substrates. This is a problem caused by the thermal expansion coefficient of the constituent materials. In particular, when an insulating layer having a high thermal expansion coefficient is interposed, it is necessary to verify in detail the reliability in a thermal cycle environment, for example, the connection reliability.

材料固有の熱膨張係数が高い材料ほど、熱サイクル環境下での変形量が大きい。すなわち本発明の実施の形態に係る多層配線基板２９では第２の絶縁層１２に相当する。ビアホールにはランドパターン３０が形成され、その全周囲に間隙が存在する。ここで、ビアホールは、上下配線層の接続点であるために同一平面上では行き止まりのパターンになる。一方で信号線は両脇にのみに間隙がある。言い換えれば、ビアホールの存在するランドパターン３０周辺には第２の絶縁層１２の体積がより多く存在し、局所的には大きな変形量・ひずみ量が発生又は蓄積されていると考えることができる。   The higher the material-specific thermal expansion coefficient, the greater the amount of deformation under a thermal cycle environment. That is, the multilayer wiring board 29 according to the embodiment of the present invention corresponds to the second insulating layer 12. A land pattern 30 is formed in the via hole, and there is a gap around the entire periphery. Here, since the via hole is a connection point of the upper and lower wiring layers, it has a dead end pattern on the same plane. On the other hand, the signal line has a gap only on both sides. In other words, it can be considered that there is a larger volume of the second insulating layer 12 around the land pattern 30 where the via hole exists, and a large amount of deformation and strain is locally generated or accumulated.

図５ではビアホール周辺での模式的な断面形状を示す。変形度合いは分かりやすくするために強調してある。図５（ａ）では熱膨張している図であり、（ｂ）では収縮している図である。特にランドパターン３０周辺での第２の絶縁層１２の体積が起因し、熱サイクル環境下では図５（ａ）と（ｂ）とを繰り返す変形が起こっているものと考えられる。さらにその変形負荷はビアホールそのもの、ならびにビアホール底部２２とランドパターン３０界面とへ加わっているものと考えられる。   FIG. 5 shows a schematic cross-sectional shape around the via hole. The degree of deformation is emphasized for clarity. FIG. 5A is a diagram showing thermal expansion, and FIG. 5B is a diagram showing contraction. In particular, it is considered that the deformation of repeating FIGS. 5A and 5B occurs under the thermal cycle environment due to the volume of the second insulating layer 12 around the land pattern 30. Further, the deformation load is considered to be applied to the via hole itself and the interface between the via hole bottom 22 and the land pattern 30.

熱膨張係数の高い第２の絶縁層１２に周囲を囲まれているビアホールの接続信頼性を向上させるためには、周囲の絶縁層の体積を軽減し熱サイクル環境下での変形量・ひずみ量を相対的に小さくすることが効果的である。すなわちランドパターン３０脇の間隙（スペース）を狭くし、かつランドパターン３０上の第２の絶縁層１２の厚みを薄くしなければならないが、両者に対して同時に効果を得ることはできない。なぜならランドパターン３０脇のスペースを広くすることで熱流動による第２の絶縁層１２の厚みはランドパターン３０上で薄く形成されるが、その代わりに間隙が狭ければ流動する場所がなく、第２の絶縁層１２は厚く形成されてしまうからである。   In order to improve the connection reliability of the via hole surrounded by the second insulating layer 12 having a high thermal expansion coefficient, the volume of the surrounding insulating layer is reduced and the amount of deformation / strain in the thermal cycle environment Is relatively effective. That is, it is necessary to narrow the gap (space) on the side of the land pattern 30 and reduce the thickness of the second insulating layer 12 on the land pattern 30, but the effect cannot be obtained for both of them simultaneously. This is because, by widening the space beside the land pattern 30, the thickness of the second insulating layer 12 due to heat flow is formed thin on the land pattern 30. This is because the second insulating layer 12 is formed thick.

ビアホール底部２２では、レーザ光による空孔形成時に第２の絶縁層１２にも孔が形成されている。ここで低Ｔｇ材ではレーザ光加工性が低いものが多い。例えば紫外線波長の吸収が数％〜１０％程度であるアクリル系、ポリオレフィン系等ではレーザ光による光分解加工がほとんど期待できないために、熱加工の要素に期待する以外にない。   In the via hole bottom portion 22, holes are also formed in the second insulating layer 12 when holes are formed by laser light. Here, many low Tg materials have low laser beam processability. For example, acrylic, polyolefin, or the like, which absorbs ultraviolet light at a wavelength of several percent to about 10%, can hardly be expected to undergo photolytic processing with laser light, and is only expected to be an element of thermal processing.

ここで、第２の絶縁層１２の厚みを２μｍ〜１２μｍにすることがより好ましい。被加工対象である第２の絶縁層１２の厚みが１２μｍより厚い場合には加工性が低下することに加え残渣の存在量が増え、接続信頼性の観点から芳しくないためである。一方、第２の絶縁層１２の厚みが薄い場合には加工性が良好になる場合がある。ランドパターン３０にレーザ光が照射され、蓄熱されるために熱加工の効果を引き上げる作用があるためである。つまりランドパターン３０上の第２の絶縁層１２の厚みが薄い場合であった方が接続信頼性までを判断する場合に好ましい。   Here, the thickness of the second insulating layer 12 is more preferably 2 μm to 12 μm. This is because when the thickness of the second insulating layer 12 to be processed is thicker than 12 μm, the workability is lowered and the amount of residue is increased, which is not good from the viewpoint of connection reliability. On the other hand, when the thickness of the second insulating layer 12 is thin, workability may be improved. This is because the land pattern 30 is irradiated with laser light and stored, and thus has the effect of raising the effect of thermal processing. That is, the case where the thickness of the second insulating layer 12 on the land pattern 30 is thin is preferable in determining the connection reliability.

ただし、ランドパターン３０上の第２の絶縁層１２の厚みを２μｍより薄く形成することはできない。絶縁層の総厚（第１の絶縁層１３及び第２の絶縁層１２）に差が生じ電磁気的な特性を崩すこと以外に、多層配線基板２９製造時の巨視的な歪みや反りといった多層配線基板２９自体の平坦性を著しく低下してしまうことが懸念される。これは樹脂性の絶縁層の割合が増えれば相対的に配線パターンに用いられる銅の割合が減ることとなり、銅の残存率に依存している多層配線基板２９の平坦性や剛性が低下するからである。   However, the thickness of the second insulating layer 12 on the land pattern 30 cannot be made thinner than 2 μm. In addition to causing a difference in the total thickness of the insulating layers (the first insulating layer 13 and the second insulating layer 12) and destroying the electromagnetic characteristics, multilayer wiring such as macroscopic distortion and warpage during the manufacture of the multilayer wiring board 29 There is a concern that the flatness of the substrate 29 itself may be significantly reduced. This is because if the proportion of the resinous insulating layer increases, the proportion of copper used in the wiring pattern relatively decreases, and the flatness and rigidity of the multilayer wiring board 29 that depends on the residual ratio of copper decreases. It is.

設計的には図３（ａ）及び（ｂ）のようにランドパターンＣ及びＤの形状・ダミーパターンの配置・配線間隙の寸法値などによって様々な配線パターンを考えることができる。図３（ａ）では銅（配線パターン）の面積率は２３．６％であり、（ｂ）では銅（配線パターン）の面積率は６９．８％である。銅材の残存率すなわち同一平面での配線パターンの面積率とランドパターン３０上との第２の絶縁層１２の厚みの関係を把握し、両者の最適値により配線設計を行うべきである。   In terms of design, various wiring patterns can be considered according to the shape of the land patterns C and D, the arrangement of dummy patterns, the dimension value of the wiring gap, and the like as shown in FIGS. In FIG. 3A, the area ratio of copper (wiring pattern) is 23.6%, and in FIG. 3B, the area ratio of copper (wiring pattern) is 69.8%. The relationship between the remaining ratio of the copper material, that is, the area ratio of the wiring pattern on the same plane, and the thickness of the second insulating layer 12 on the land pattern 30 should be grasped, and the wiring design should be performed based on the optimum value of both.

第２の絶縁層１２の厚みが同一面内で制御できれば、巨視的な多層配線基板の変形や、局所的なランドパターン３０上での第２の絶縁層１２の厚み依存の接続信頼性ならびに絶縁層の総厚の制御に帰結するため、さらに優れた多層配線基板２９を製造することができる。   If the thickness of the second insulating layer 12 can be controlled in the same plane, the deformation of the macroscopic multilayer wiring board, the thickness-dependent connection reliability and the insulation of the second insulating layer 12 on the local land pattern 30 will be described. As a result of controlling the total thickness of the layers, an even better multilayer wiring board 29 can be manufactured.

多層配線基板２９の全絶縁層において第２の絶縁層１２の厚みが面内で均一であり、かつ全層での厚みが同じであれば理想的である。すなわち多層配線基板２９の断面形状において、どの部分でも第２の絶縁層１２が同厚であることに相当する。製造条件による造り込みに目途がたてば、後は第２の絶縁層１２の厚みがどの程度信頼性に影響するかが注目される。多層配線基板２９内のビアホールが所望の接続信頼性を示し、かつ多層配線基板２９自体の平坦性も確保されるための絶縁層の厚みを選択すべきである。このような手段をとることにより、絶縁層の厚みを配線パターンの面積率で制御した多層配線基板２９が完成する。   It is ideal if the thickness of the second insulating layer 12 is uniform in the plane in all the insulating layers of the multilayer wiring board 29 and the thickness in all the layers is the same. In other words, this corresponds to the second insulating layer 12 having the same thickness at any portion in the cross-sectional shape of the multilayer wiring board 29. If there is a plan to build in the manufacturing conditions, it will be noticed how much the thickness of the second insulating layer 12 affects the reliability. The thickness of the insulating layer should be selected so that the via hole in the multilayer wiring board 29 shows the desired connection reliability and the flatness of the multilayer wiring board 29 itself is ensured. By taking such means, the multilayer wiring board 29 in which the thickness of the insulating layer is controlled by the area ratio of the wiring pattern is completed.

［配線パターンの面積率による第２の絶縁層の厚みの変化の検証］
本発明の製造方法に基づき多層配線基板２９を作製し、その効果を検証した。以下に詳細を説明する。 [Verification of change in thickness of second insulating layer according to area ratio of wiring pattern]
A multilayer wiring board 29 was produced based on the manufacturing method of the present invention, and the effect was verified. Details will be described below.

はじめに図１に示すように、第１の配線パターン１１の面積率と第２の絶縁層１２の厚みとの変化を検証した。実験供試材として、第１の配線パターン１１を埋め込む第２の絶縁層１２にはエポキシとエラストマーとの２元系樹脂フィルムを採用した。エポキシとエラストマーとの２元系樹脂フィルムは、フィルム単体での接着性や絶縁性に優れており、Ｔｇが１６０℃であるためにロール・ツー・ロール法に適している。ただし熱膨張係数は２００ｐｐｍ／℃と高い。また第１の配線パターン１１は両面銅箔付き厚さ１３μｍのポリイミドフィルムの片面銅材を第１の配線パターン１１に加工した。   First, as shown in FIG. 1, changes in the area ratio of the first wiring pattern 11 and the thickness of the second insulating layer 12 were verified. As an experimental test material, a binary resin film of epoxy and elastomer was used for the second insulating layer 12 in which the first wiring pattern 11 was embedded. A binary resin film of an epoxy and an elastomer is excellent in adhesion and insulation properties of a single film, and has a Tg of 160 ° C., so that it is suitable for a roll-to-roll method. However, the coefficient of thermal expansion is as high as 200 ppm / ° C. Moreover, the 1st wiring pattern 11 processed the single-sided copper material of the polyimide film of thickness 13 micrometers with double-sided copper foil into the 1st wiring pattern 11. FIG.

第１の配線パターン１１の設計内容は、例えば図２（ｂ）に示すように、信号線５と、配線間隙７と、ランドパターン６と、ダミーパターン９と、クリアパターン８との要素から成り立っている。はじめに第１の配線パターン１１の面積率を調査した。配線間隙７の寸法を代表的なパラメータ（Ｘ軸）として、φ２ｍｍの面積内における第１の配線パターン１１の面積率（Ｙ軸）を設計的に算出した。図６にその関係を示す。各測定点で範囲を図示しているのは第１の配線パターン１１全域でのφ２ｍｍについて算出した面積のバラツキを意味する。第１の配線パターン１１の粗密程度により１５％のバラツキが面積率にあった。配線間隙７を広く設計すると隣とのパターン間が広がるために当然面積率は低く示される。一方で配線間隙７を狭く設計すると高い面積率を示す。図３（ａ）では面積率２３．６％の例、図３（ｂ）では面積率６９．８％の例である。   The design content of the first wiring pattern 11 includes elements of a signal line 5, a wiring gap 7, a land pattern 6, a dummy pattern 9, and a clear pattern 8, as shown in FIG. 2B, for example. ing. First, the area ratio of the first wiring pattern 11 was investigated. Using the dimension of the wiring gap 7 as a representative parameter (X axis), the area ratio (Y axis) of the first wiring pattern 11 within the area of φ2 mm was calculated by design. FIG. 6 shows the relationship. The range shown at each measurement point means the variation in the area calculated for φ2 mm in the entire area of the first wiring pattern 11. There was a 15% variation in the area ratio depending on the density of the first wiring pattern 11. If the wiring gap 7 is designed to be wide, the area ratio is naturally shown low because the space between adjacent patterns widens. On the other hand, when the wiring gap 7 is designed to be narrow, a high area ratio is shown. FIG. 3A shows an example with an area ratio of 23.6%, and FIG. 3B shows an example with an area ratio of 69.8%.

図６の面積率を既知としたランドパターン３０及び第１の配線パターン１１を含む配線パターンを用いて、第２の絶縁層１２に採用する樹脂フィルムの埋め込み実験を行った。図１に示すような、ラミネート法を用いて埋め込みテストを行った。予備加熱１５０℃、ロール温度１８０℃、線圧３ｋｇ／ｃｍ、搬送速度１．０ｍ／ｍｉｎのラミネートにおいて埋め込み実験を行った。埋め込み完了後、図３のＣ及びＤに相当する箇所のランドパターン３０上にて第２の絶縁層１２の厚みを測定した。   An experiment of embedding a resin film used for the second insulating layer 12 was performed using the wiring pattern including the land pattern 30 and the first wiring pattern 11 in which the area ratio is known in FIG. An embedding test was performed using a laminating method as shown in FIG. An embedding experiment was conducted in a laminate having a preheating of 150 ° C., a roll temperature of 180 ° C., a linear pressure of 3 kg / cm, and a conveyance speed of 1.0 m / min. After the completion of the embedding, the thickness of the second insulating layer 12 was measured on the land pattern 30 at locations corresponding to C and D in FIG.

第１の配線パターン１１の面積率に依存し、ランドパターンＣ及びＤにて第２の絶縁層１２の厚みが異なることを得た。ラミネート条件はすべての第１の配線パターン１１において同等であるにも関わらず第２の絶縁層１２の厚みが変化した。結果を図７に示す。第１の配線パターン１１の面積率が低い側では第２の絶縁層１２の厚みは薄い。一方面積率が高い側では第２の絶縁層１２の厚みは厚くなっている。面積率は配線間隙７の寸法を間接的に意味しており、ロールラミネートによって第２の絶縁層１２が熱流動した際に配線間隙７に流れ込む。すなわち低い面積率では流れ込む領域が多くあり、したがってランドパターン３０上の第２の絶縁層１２の厚みは薄くなった。   It was found that the thickness of the second insulating layer 12 was different between the land patterns C and D depending on the area ratio of the first wiring pattern 11. Although the lamination conditions were the same for all the first wiring patterns 11, the thickness of the second insulating layer 12 was changed. The results are shown in FIG. On the side where the area ratio of the first wiring pattern 11 is low, the thickness of the second insulating layer 12 is thin. On the other hand, the thickness of the second insulating layer 12 is thick on the side where the area ratio is high. The area ratio indirectly means the dimension of the wiring gap 7 and flows into the wiring gap 7 when the second insulating layer 12 is thermally flowed by roll lamination. That is, there are many regions that flow at a low area ratio, and thus the thickness of the second insulating layer 12 on the land pattern 30 is thin.

また図１のＡ及びＢに相当する断面箇所を、第１の配線パターン１１の面積率１５％から７０％にて測定したところ、Ａ／Ｂは０．１５〜０．９２を示した。ロール・ツー・ロール法による第２の絶縁層１２の埋め込み比（Ａ／Ｂ）は０．１５〜０．９２に限定されるのが望ましい。   Further, when the cross-sectional portions corresponding to A and B in FIG. 1 were measured at an area ratio of 15% to 70% of the first wiring pattern 11, A / B showed 0.15 to 0.92. The embedding ratio (A / B) of the second insulating layer 12 by the roll-to-roll method is preferably limited to 0.15 to 0.92.

［接続信頼性の検証］
次に、図４（ａ）に示すように、第２の絶縁層１２の厚みを制御した多層配線基板２９をロール・ツー・ロール法により作製し、ビアホールの接続信頼性を検証した。 [Verification of connection reliability]
Next, as shown in FIG. 4A, a multilayer wiring board 29 in which the thickness of the second insulating layer 12 was controlled was manufactured by a roll-to-roll method, and the connection reliability of the via hole was verified.

はじめに、図４（ａ）におけるポリイミドフィルム１０及び第１の配線パターン１１には、デュポン社製の両面銅箔付きテープ材、銅１１μｍ、ポリイミド２５μｍ、銅１１μｍの膜厚を使用した。ポリイミドフィルム１０及び第１の配線パターン１１の孔の形成法にはレーザ孔加工装置を使用し、孔内の残渣除去には過マンガン酸塩を適用した。無電解めっきによる導電被膜形成の後に電解めっきにより孔内を銅で充填した。孔底部めっき促進剤作用と表面めっき抑制作用とを備える添加剤を電解めっき時に使用し、孔内体積の全充填めっきを行い第１のビアホール１８を形成した。第１のビアホール１８により上下の銅層（第１の配線パターン１１）を接続した２層配線基板を作製した。   First, for the polyimide film 10 and the first wiring pattern 11 in FIG. 4A, a tape material with a double-sided copper foil manufactured by DuPont, copper having a thickness of 11 μm, polyimide having a thickness of 25 μm, and copper having a thickness of 11 μm was used. A laser hole processing apparatus was used for forming the holes in the polyimide film 10 and the first wiring pattern 11, and permanganate was applied to remove residues in the holes. After forming the conductive film by electroless plating, the hole was filled with copper by electrolytic plating. An additive having a hole bottom plating accelerator action and a surface plating inhibitory action was used during electroplating, and the entire via volume was plated to form the first via hole 18. A two-layer wiring board in which the upper and lower copper layers (first wiring pattern 11) were connected by the first via hole 18 was produced.

次に、フォトリソグラフィ法によりレジスト材（図示せず）を第１の配線パターン１１の反転（ネガ）パターンに形成し、塩化第２鉄液によるエッチング処理によって第１の配線パターン１１を形成した。レジスト材の除去後に第１の配線パターン１１全域で過水硫酸系薬液のよる粗化処理を施した。第２の絶縁層１２との密着性を向上させるためである。   Next, a resist material (not shown) was formed into a reverse (negative) pattern of the first wiring pattern 11 by photolithography, and the first wiring pattern 11 was formed by etching with ferric chloride solution. After removing the resist material, a roughening treatment with a perhydrosulfuric acid chemical solution was performed on the entire area of the first wiring pattern 11. This is for improving the adhesion with the second insulating layer 12.

ビアホールを有する配線パターンの形成方法には上記に何ら限定されることはなく、例えば孔形成にパンチ孔空け装置、スクリーン印刷による金属物質の孔内充填、配線形成には正転めっきレジスト形成後でのセミアディティブ法を用いても良い。   The method for forming a wiring pattern having a via hole is not limited to the above. For example, a punching device is used for forming a hole, a metal material is filled in a hole by screen printing, and a normal plating plating resist is formed for forming a wiring. The semi-additive method may be used.

形成した２層配線基板の両面に第２の絶縁層１２をエポキシとエラストマーとの２元系樹脂フィルム材を用いてラミネート積層した。ラミネート時は第２の絶縁層１２のみを上下両面の第１の配線パターン１１上に同時に積層し、埋め込み性（主に気泡噛み）を検査した。光学式顕微鏡にて容易に検査することができる。   The second insulating layer 12 was laminated on both sides of the formed two-layer wiring board using a binary resin film material of epoxy and elastomer. At the time of lamination, only the second insulating layer 12 was simultaneously laminated on the first and second wiring patterns 11 on both upper and lower surfaces, and the embeddability (mainly bubble biting) was inspected. It can be easily inspected with an optical microscope.

検査終了後、片面銅箔付きテープ基材を用い、第２の配線パターン１４には銅を用い膜厚は１１μｍ、第１の絶縁層１３にはポリイミドを用い膜厚は２５μｍを実施例１と同様の製造条件によりラミネート積層した。用いた第２の絶縁層１２は本硬化処理前では何度でも接着機能を発現する。ラミネート積層完了後、２２０℃オーブンにて５時間保持することで第２の絶縁層１２の硬化処理を行った。   After completion of the inspection, a tape substrate with a single-sided copper foil was used, copper was used for the second wiring pattern 14, the film thickness was 11 μm, polyimide was used for the first insulating layer 13, and the film thickness was 25 μm. Laminate lamination was performed under the same production conditions. The used second insulating layer 12 exhibits an adhesive function any number of times before the main curing treatment. After the lamination lamination was completed, the second insulating layer 12 was cured by holding in a 220 ° C. oven for 5 hours.

２層配線基板と同様のビアホール形成、配線パターン形成及び粗化処理を行うことにより、第２のビアホール１９ならびに第２の配線パターン１４を両面に形成した。この時点で４層配線基板が完成した。   The second via hole 19 and the second wiring pattern 14 were formed on both sides by performing the same via hole formation, wiring pattern formation and roughening treatment as the two-layer wiring board. At this point, a four-layer wiring board was completed.

形成した４層配線基板の上下両面に再度第４の絶縁層１５をラミネート積層した。ここで、第４の絶縁層１５には、第２の絶縁層１２と同じエポキシとエラストマーとの２元系樹脂フィルム材を用いた。また２層配線基板と同様に光学顕微鏡にて検査を行った後、片面銅箔付きテープ基材を実施例１と同様のラミネート法により積層した。また２層配線基板と同様の工法にて第３のビアホール２０及び第３の配線パターン１７を形成し粗化処理を施した。また第３の配線パターン１７上にソルダーマスク２１を印刷法により形成した。   The fourth insulating layer 15 was laminated again on both the upper and lower surfaces of the formed four-layer wiring board. Here, as the fourth insulating layer 15, the same binary resin film material of epoxy and elastomer as the second insulating layer 12 was used. Moreover, after examining with an optical microscope similarly to a two-layer wiring board, the tape base material with a single-sided copper foil was laminated | stacked by the same laminating method as Example 1. FIG. In addition, the third via hole 20 and the third wiring pattern 17 were formed by the same method as that for the two-layer wiring board, and roughened. A solder mask 21 was formed on the third wiring pattern 17 by a printing method.

以上の工程で６層配線基板を得た。積層順序は前記に何ら限定されず一括積層でもよく、さらに備える配線パターン数も奇数ならびに６層以上であっても問題なく製造することができる。   A six-layer wiring board was obtained through the above steps. The stacking order is not limited to the above, and batch stacking may be used. Further, even if the number of wiring patterns provided is an odd number and six or more layers, the stacking can be performed without any problem.

ソルダーマスク２１形成後に半導体素子２３実装用の予備ハンダバンプ（図示せず）を印刷法により形成した。以上までの製造工程がロール・ツー・ロール法により行うことができる。   After forming the solder mask 21, a preliminary solder bump (not shown) for mounting the semiconductor element 23 was formed by a printing method. The above manufacturing process can be performed by a roll-to-roll method.

次に、図８に示すように貼り合わせ接着剤２６を介在して金属枠体２５を多層配線基板２９に備えた。半導体素子２３実装時に平坦性を維持するためであり、この時点で多層配線基板２９は個片化もしくはシート化に断裁された。   Next, as shown in FIG. 8, the metal frame 25 was provided on the multilayer wiring board 29 with the bonding adhesive 26 interposed therebetween. This is to maintain flatness when the semiconductor element 23 is mounted. At this time, the multilayer wiring board 29 is cut into individual pieces or sheets.

形成した６層配線基板において、第１の配線パターン１１及び第２の配線パターン１４には表１に基づいた面積率による設計がなされている。ランドパターン３０に相当する箇所を、気泡噛み検査時に任意点選択し第２（第４）の絶縁層の厚みを測定したところ、実施例１で行った第１の配線パターン１１の面積率と第２の絶縁層１２の厚みとの関係（図７）をよく再現していた。表１内の面積率について、実測の絶縁層の厚みは狙い値の絶縁層の厚みに対して±０．３μｍであった。   In the formed six-layer wiring board, the first wiring pattern 11 and the second wiring pattern 14 are designed based on the area ratio based on Table 1. When a point corresponding to the land pattern 30 was selected at the time of bubble biting inspection and the thickness of the second (fourth) insulating layer was measured, the area ratio of the first wiring pattern 11 and the first ratio measured in Example 1 were measured. The relationship with the thickness of the second insulating layer 12 (FIG. 7) was well reproduced. For the area ratios in Table 1, the measured thickness of the insulating layer was ± 0.3 μm with respect to the target thickness of the insulating layer.

次に、寸法２０ｍｍ角の半導体素子２３を寸法４５ｍｍ角の多層配線基板２９に実装した。図８に示すように、半導体素子２３は全格子状のスズから形成されたハンダボール２７であるが、半導体素子２３の性能や機能によって周辺端子型のハンダボール２７である場合も考えられる。いずれにしてもフラックス（図示せず）を介して半導体素子２３を位置決めの後に搭載し、融点以上の温度域があるリフロー炉を通過することでハンダが溶融しハンダボール２７が形成される。ここで金属枠体２５が存在することでリフロー炉内での熱変形を抑制することができ、５ｍｍ〜２０ｍｍといったサイズの半導体素子２３の搭載ができる。   Next, the 20 mm square semiconductor element 23 was mounted on a 45 mm square multilayer wiring board 29. As shown in FIG. 8, the semiconductor element 23 is a solder ball 27 made of all-lattice tin, but it may be a peripheral terminal type solder ball 27 depending on the performance and function of the semiconductor element 23. In any case, the semiconductor element 23 is mounted after positioning through a flux (not shown), and the solder is melted by passing through a reflow furnace having a temperature range equal to or higher than the melting point to form a solder ball 27. Here, the presence of the metal frame 25 can suppress thermal deformation in the reflow furnace, and the semiconductor element 23 having a size of 5 mm to 20 mm can be mounted.

半導体素子２３実装後、フラックスを溶剤等で除去した後に封止樹脂２４により封止する。これはハンダボール２７の接続を機械的に保護するためである。また封止樹脂２４塗布後、半導体素子２３と対向をなす側にボールグリッドアレイハンダボール２８を搭載し、リフロー炉を通過させ溶融固着させる。以上により図８に示すように、半導体素子２３と多層配線基板２９とボールグリッドアレイハンダボール２８とを備えた半導体装置１００を得た。   After mounting the semiconductor element 23, the flux is removed with a solvent or the like and then sealed with a sealing resin 24. This is for mechanically protecting the connection of the solder balls 27. Further, after the sealing resin 24 is applied, a ball grid array solder ball 28 is mounted on the side facing the semiconductor element 23, and is passed through a reflow furnace and melted and fixed. As a result, as shown in FIG. 8, the semiconductor device 100 including the semiconductor element 23, the multilayer wiring board 29, and the ball grid array solder balls 28 was obtained.

図８の半導体装置１００をサンプルとして接続信頼性試験を行った。図８に示すように、開始端子３２と終了端子３３との電気的抵抗値を監視することで、多層配線基板２９内のビアホールならびに半導体素子２３のハンダボール２７の接続信頼性を検証することができる。   A connection reliability test was performed using the semiconductor device 100 of FIG. 8 as a sample. As shown in FIG. 8, it is possible to verify the connection reliability of the via holes in the multilayer wiring board 29 and the solder balls 27 of the semiconductor element 23 by monitoring the electrical resistance values of the start terminal 32 and the end terminal 33. it can.

図８に示してあるようなビアホールの経路を複数回繰り返し直列結線することで、多層配線基板２９全域にわたって信頼性を検証することもできる。また全経路を局所的に検査することができれば、多層配線基板２９内のある範囲に限定された箇所での信頼性まで落とし込むことができる。例として、第３の配線パターン１７で回路を閉じればハンダボール２７は接続から除外され、多層配線基板２９内のビアホールのみの信頼性を抽出できる。   Reliability can be verified over the entire area of the multilayer wiring board 29 by repeatedly connecting the via hole paths as shown in FIG. Further, if all the routes can be inspected locally, the reliability in a portion limited to a certain range in the multilayer wiring board 29 can be reduced. As an example, if the circuit is closed with the third wiring pattern 17, the solder ball 27 is excluded from the connection, and the reliability of only the via hole in the multilayer wiring board 29 can be extracted.

本検証内では、開始端子３２であるボールグリッドアレイハンダボール２８、第１、第２及び第３のビアホール、ハンダボール２７、半導体素子２３内回路、ハンダボール２７、第１、第２及び第３のビアホール、第３の配線パターン１７で折り返し、前記経路を６３２回半導体素子２３直下で螺旋状に往復し、終了端子３３であるボールグリッドアレイハンダボール２８の経路を直列結線した抵抗値を常時監視した。検証対象のビアホールは総数で６３２０箇所に及んだ。   In this verification, the ball grid array solder ball 28, which is the start terminal 32, the first, second and third via holes, the solder ball 27, the circuit in the semiconductor element 23, the solder ball 27, the first, second and third The via hole and the third wiring pattern 17 are folded back, and the path is spirally reciprocated 632 times immediately below the semiconductor element 23, and the resistance value obtained by connecting the path of the ball grid array solder ball 28 as the end terminal 33 in series is constantly monitored. did. The total number of via holes to be verified reached 6,320.

接続信頼性試験手順は、ＪＥＤＥＣスタンダード規格レベル３相当である３０℃、６０％ＲＨ１９２時間後、２６０℃ピークリフローを３回パスさせ−５５℃／＋１２５℃の熱サイクルを１０００回相当付加した。   In the connection reliability test procedure, after 30 hours and 60% RH 192 hours corresponding to JEDEC standard standard level 3, 260 ° C peak reflow was passed three times, and thermal cycles of -55 ° C / + 125 ° C were added corresponding to 1000 times.

リフロー後に抵抗値を検査し、問題なきことを確認した後に熱サイクル試験に臨んだ。熱サイクル試験の間は常に抵抗値を記録し、回路の抵抗上昇や断線等を監視した。結果を表１に記す。   After reflow, the resistance value was inspected, and after confirming that there was no problem, the thermal cycle test was started. During the heat cycle test, the resistance value was always recorded, and the resistance increase and disconnection of the circuit were monitored. The results are shown in Table 1.

配線パターン面積率が低い場合に接続信頼性が高いこと（異常の発生するサイクル数が大きい）が表１から分かる。これはランドパターン３０上での第２（第４）の絶縁層の厚みが薄く形成されているため、図５（ａ）及び（ｂ）のような変形が繰り返し負荷され、ビアホール底部２２の界面を上下に繰り返し引き剥がそうとする引っ張りの応力が軽減されていることに由来しているものと考えられる。   It can be seen from Table 1 that the connection reliability is high when the wiring pattern area ratio is low (the number of cycles in which an abnormality occurs is large). This is because the thickness of the second (fourth) insulating layer on the land pattern 30 is thin, so that the deformation as shown in FIGS. 5A and 5B is repeatedly applied, and the interface of the via hole bottom 22 This is thought to be derived from the fact that the tensile stress that repeatedly peels up and down is reduced.

配線パターンの面積率を７０％から１５％に変更することで接続信頼性は約３倍高信頼性側にシフトすることになる。また応力シミュレーションによるビアホール底部２２の歪み値を計算したところ、配線パターンの面積率が７０％に比べ、１５％の設計では歪み値が約４０％低減した。これからも高信頼性へシフトした結果と一致する。   By changing the area ratio of the wiring pattern from 70% to 15%, the connection reliability is shifted about three times to the high reliability side. Further, when the strain value of the via hole bottom portion 22 was calculated by stress simulation, the strain value was reduced by about 40% in the 15% design compared to the area ratio of the wiring pattern being 70%. This is consistent with the result of shifting to high reliability.

他方、半導体装置１００は半導体素子２３実装面側に凸型の反り変形をする。これは熱膨張係数が半導体素子２３と多層配線基板２９との間で異なることが原因で発生する。この反り量は小さい方がプリント基板（図示せず）への実装を考慮すると望ましい。この反り量を比較してみると、配線パターンの面積率が１５％であるものが最も反り量が大きい。また配線パターンの面積率が７０％であった場合は１００μｍ以下になっている。プリント基板（図示せず）へのボールグリッドアレイハンダボール２８実装を考えると、２００μｍ以下程度が好ましい。   On the other hand, the semiconductor device 100 undergoes convex warpage deformation on the semiconductor element 23 mounting surface side. This occurs because the coefficient of thermal expansion differs between the semiconductor element 23 and the multilayer wiring board 29. A smaller warpage amount is desirable in consideration of mounting on a printed circuit board (not shown). Comparing this amount of warpage, the amount of warpage is the largest when the area ratio of the wiring pattern is 15%. When the area ratio of the wiring pattern is 70%, the area ratio is 100 μm or less. Considering mounting of the ball grid array solder balls 28 on a printed circuit board (not shown), about 200 μm or less is preferable.

すなわち配線パターンの面積率は４５％程度が好適である。これは配線パターンが信号線やダミーパターン等の銅材により構成されているため、多層配線基板２９内における骨材の役割を担っていると考えられ、骨材が多く内在することで巨視的な変形としての反り量を小さく抑制できる。   That is, the area ratio of the wiring pattern is preferably about 45%. This is because the wiring pattern is made of a copper material such as a signal line or a dummy pattern, so it is considered to play a role of the aggregate in the multilayer wiring board 29. The amount of warping as deformation can be suppressed small.

ビアホールの高信頼性を選択するか半導体装置１００としての反り量を選択するかで、表１内では設計していない配線パターンの面積率、例えば５０〜５５％を考える場合でも、前記結果から逸脱することはなく任意の面積率にて多層配線基板２９を設計することに何ら問題はない。   Even if high reliability of the via hole is selected or the amount of warp as the semiconductor device 100 is selected, even when considering the area ratio of the wiring pattern not designed in Table 1, for example, 50 to 55%, the deviation from the above result There is no problem in designing the multilayer wiring board 29 with an arbitrary area ratio.

［信号伝送損失の検証］
半導体素子２３側の第２の配線パターン１４に配設してある信号線について３０ＧＨｚ時での信号伝送をネットワークアナライザで測定した。測定経路は、入力端子である第３の配線パターン１７、第３のビアホール２０、信号線である第２の配線パターン１４、第３のビアホール２０、出力端子である第３の配線パターン１７である。この測定経路の全配線長さは３０ｍｍである。表１に信号伝送損失を示す。測定条件として、信号線の長さ、隣り合うダミーパターン、粗化程度は実施例２に同様とし、異なるパラメータは面積率に応じた第４の絶縁層１５の厚みである。 [Verification of signal transmission loss]
Signal transmission at 30 GHz was measured with a network analyzer for the signal lines arranged in the second wiring pattern 14 on the semiconductor element 23 side. The measurement path is the third wiring pattern 17 that is an input terminal, the third via hole 20, the second wiring pattern 14 that is a signal line, the third via hole 20, and the third wiring pattern 17 that is an output terminal. . The total wiring length of this measurement path is 30 mm. Table 1 shows the signal transmission loss. As measurement conditions, the length of the signal line, the adjacent dummy pattern, and the degree of roughening are the same as those in the second embodiment, and a different parameter is the thickness of the fourth insulating layer 15 according to the area ratio.

信号伝送が最も損失したのは面積率７０％の設計であり、最も損失がなかったのは１５％の設計である。これはランドパターン３０上の絶縁層の厚みとランドパターン３０脇の配線間隙部での絶縁層の厚みとのバランスにより、設計値に対する特性インピーダンスＺ０の整合精度である電磁気的特性に影響したためと考えられる。電磁気的特性は絶縁層の物性ならびに絶縁層厚みに対して敏感に応答する。この場合では好ましくは配線間隙７が２６μｍ（第１の絶縁層１３及び第２の絶縁層１２）に対して、ランドパターン３０の厚みが１１μｍと、ランドパターン３０上部の第１の絶縁層１３の厚みが１３μｍにランドパターン３０上の第２の絶縁層１２の厚みを加えた総厚が２６μｍに近いほど理想的であった。ランドパターン３０上部の絶縁層はポリイミド材であるために厚みは他と変わらない。 The signal transmission was most lost in the design with an area ratio of 70%, and the design with the least loss was in the 15% design. This is because the electromagnetic characteristic, which is the matching accuracy of the characteristic impedance Z 0 with respect to the design value, is affected by the balance between the thickness of the insulating layer on the land pattern 30 and the thickness of the insulating layer in the wiring gap beside the land pattern 30. Conceivable. The electromagnetic characteristics are sensitive to the physical properties of the insulating layer and the thickness of the insulating layer. In this case, preferably, the wiring gap 7 is 26 μm (the first insulating layer 13 and the second insulating layer 12), and the land pattern 30 has a thickness of 11 μm, and the first insulating layer 13 above the land pattern 30 has a thickness of 11 μm. As the total thickness obtained by adding the thickness of the second insulating layer 12 on the land pattern 30 to the thickness of 13 μm is closer to 26 μm, it is ideal. Since the insulating layer on the land pattern 30 is made of a polyimide material, the thickness is the same as the others.

一方でランドパターン３０上の第２の絶縁層１２の厚みは熱流動の程度により厚みが変動する。この場合であれば第２の絶縁層１２の厚みが２μｍであれば伝送損失は最も小さくなる。それに比べ、面積率７０％の設計であるとランドパターン３０上の絶縁層の総厚が配線間隙部より７μｍ程度厚く形成されるために信号伝送損失が最も大きい結果となったと考えられる。現実的には絶縁層の総厚を考慮した配線パターンを設計することにより電磁気的特性を低下させない設計を行うべきである。   On the other hand, the thickness of the second insulating layer 12 on the land pattern 30 varies depending on the degree of heat flow. In this case, the transmission loss is minimized when the thickness of the second insulating layer 12 is 2 μm. In contrast, when the area ratio is designed to be 70%, the total thickness of the insulating layer on the land pattern 30 is formed to be about 7 μm thicker than the wiring gap, so that the signal transmission loss is considered to be the largest. In reality, it should be designed not to deteriorate the electromagnetic characteristics by designing the wiring pattern in consideration of the total thickness of the insulating layer.

表１は、配線パターン面積率、絶縁層厚み、接続信頼性、半導体装置の反り量を整理した表である。
Table 1 is a table in which the wiring pattern area ratio, the insulating layer thickness, the connection reliability, and the warpage amount of the semiconductor device are arranged.

ロール・ツー・ロール法による配線パターンの埋め込みを説明する概略断面図である。It is a schematic sectional drawing explaining the embedding of the wiring pattern by the roll-to-roll method. 配線設計による配線パターンの違いを示す概略断面図であり、（ａ）は信号線のみの配線パターンを示す概略断面図であり、（ｂ）は配線間隔にダミーパターンを配設した配線パターンを示す概略断面図である。It is a schematic sectional drawing which shows the difference in the wiring pattern by wiring design, (a) is a schematic sectional drawing which shows the wiring pattern of only a signal wire | line, (b) shows the wiring pattern which has arrange | positioned the dummy pattern to the wiring space | interval. It is a schematic sectional drawing. 配線設計による配線パターンの違いを示す概略断面図であり、（ａ）及び（ｂ）はランドパターンと銅の面積率とを示す概略断面図である。It is a schematic sectional drawing which shows the difference in the wiring pattern by wiring design, (a) And (b) is a schematic sectional drawing which shows a land pattern and the area ratio of copper. （ａ）は本発明の実施の形態に係る多層配線基板構造の概略断面図であり、（ｂ）はビアホール底部とランドパターンとの界面が第２の絶縁層と接する構造を示す概略断面図である。(A) is a schematic sectional drawing of the multilayer wiring board structure based on embodiment of this invention, (b) is a schematic sectional drawing which shows the structure where the interface of a via-hole bottom part and a land pattern touches a 2nd insulating layer. is there. 熱サイクル時における多層配線基板の変形挙動を示す概略断面図あり、（ａ）は熱膨張している概略断面図であり、（ｂ）は収縮している概略断面図である。It is a schematic sectional drawing which shows the deformation | transformation behavior of the multilayer wiring board at the time of a thermal cycle, (a) is a schematic sectional drawing which is thermally expanding, (b) is a schematic sectional drawing which is shrink | contracting. 配線間隙寸法と配線パターンの面積率との関係を示す図である。It is a figure which shows the relationship between a wiring gap dimension and the area ratio of a wiring pattern. 配線パターンの面積率と第２の絶縁層の厚みとの関係を示す図である。It is a figure which shows the relationship between the area ratio of a wiring pattern, and the thickness of a 2nd insulating layer. 本発明の実施の形態に係る半導体装置を示す概略断面図である。1 is a schematic cross-sectional view showing a semiconductor device according to an embodiment of the present invention.

符号の説明Explanation of symbols

５ 信号線
６ ランドパターン
７ 配線間隙
８ クリアパターン
９ ダミーパターン
１０ ポリイミドフィルム
１１ 第１の配線パターン
１２ 第２の絶縁層
１３ 第１の絶縁層
１４ 第２の配線パターン
１５ 第４の絶縁層
１６ 第３の絶縁層
１７ 第３の配線パターン
１８ 第１のビアホール
１９ 第２のビアホール
２０ 第３のビアホール
２１ ソルダーマスク
２２ ビアホール底部
２３ 半導体素子
２４ 封止樹脂
２５ 金属枠体
２６ 貼り合わせ接着剤
２７ ハンダボール
２８ ボールグリッドアレイハンダボール
２９ 多層配線基板
３０ ランドパターン
３１ ロール
３２ 開始端子
３３ 終了端子
１００ 半導体装置 5 signal line 6 land pattern 7 wiring gap 8 clear pattern 9 dummy pattern 10 polyimide film 11 first wiring pattern 12 second insulating layer 13 first insulating layer 14 second wiring pattern 15 fourth insulating layer 16 second 3 insulating layer 17 3rd wiring pattern 18 1st via hole 19 2nd via hole 20 3rd via hole 21 Solder mask 22 Via hole bottom 23 Semiconductor element 24 Sealing resin 25 Metal frame 26 Bonding adhesive 27 Solder ball 28 Ball grid array solder balls 29 Multilayer wiring board 30 Land pattern 31 Roll 32 Start terminal 33 End terminal 100 Semiconductor device

Claims (5)

複数の配線層と複数の絶縁層とが交互に積層される多層配線基板において、
前記複数の絶縁層の各々は材料組成の異なる２種類の絶縁層である第１及び第２の絶縁層を有するとともにこれらを貫通するビアホールを有し、
前記複数の配線層の各々は前記ビアホールを介して異なる配線層に含まれる配線パターンと、前記配線パターンの一部を構成する前記配線パターンと接続するための所望の形状を有するランドパターンとを有し、
前記第２の絶縁層は、エポキシとエラストマーとの２元系樹脂フィルムであり、
前記複数の配線層の各々は、前記第２の絶縁層の熱流動により配線及び配線間の間隙を被覆され、前記ランドパターン上に形成される前記第２の絶縁層の厚みは２μｍ〜１２μｍであり、
前記多層配線基板の同じ層上に形成される前記配線パターンの所定の単位面積当たりの粗密に応じて前記配線パターンの間にダミーパターンまたはクリアパターンを形成することにより前記配線パターン、ダミーパターンおよびクリアパターンが前記同じ層上に占める所定の単位面積当たりの面積率を一定とし、前記所定の単位面積当たりの面積率は１５％以上７０％以下であって、前記第２の絶縁層の厚みは前記ランドパターンの上に形成される部分と前記配線パターン、ダミーパターンおよびクリアパターンが形成されていない部分とで±０．３μｍの範囲内であることを特徴とする多層配線基板。 In a multilayer wiring board in which a plurality of wiring layers and a plurality of insulating layers are alternately stacked,
Each of the plurality of insulating layers has first and second insulating layers which are two types of insulating layers having different material compositions, and has a via hole penetrating therethrough,
Each of the plurality of wiring layers has a wiring pattern included in a different wiring layer through the via hole, and a land pattern having a desired shape for connecting to the wiring pattern constituting a part of the wiring pattern. And
The second insulating layer is a binary resin film of epoxy and elastomer,
Each of the plurality of wiring layers is covered with a gap between the wirings by heat flow of the second insulating layer, and the thickness of the second insulating layer formed on the land pattern is 2 μm to 12 μm. Yes,
The wiring pattern, the dummy pattern, and the clear pattern are formed by forming a dummy pattern or a clear pattern between the wiring patterns according to the density per unit area of the wiring pattern formed on the same layer of the multilayer wiring board. The area ratio per predetermined unit area that the pattern occupies on the same layer is constant, the area ratio per predetermined unit area is 15% to 70%, and the thickness of the second insulating layer is A multilayer wiring board , wherein a portion formed on the land pattern and a portion on which the wiring pattern, dummy pattern and clear pattern are not formed are within a range of ± 0.3 μm . 前記第２の絶縁層は熱付加による接着機能を有することを特徴とする請求項１に記載の多層配線基板。 The multilayer wiring board according to claim 1, wherein the second insulating layer has a bonding function by applying heat. 複数の配線層と複数の絶縁層とを交互に積層して形成される多層配線基板の製造方法において、
前記複数の絶縁層の各々は材料組成の異なる２種類の絶縁層である第１及び第２の絶縁層を有するとともにこれらを貫通するビアホールを有し、
前記複数の配線層の各々は前記ビアホールを介して異なる配線層に含まれる配線パターンと、前記配線パターンの一部を構成する前記配線パターンと接続するための所望の形状を有するランドパターンとを有し、
前記第２の絶縁層は、エポキシとエラストマーとの２元系樹脂フィルムであり、
前記複数の配線層の各々は、前記第２の絶縁層をＴｇ以上に熱付加し弾性率が低下した状態で所定の圧力を加えることで前記第２絶縁層を熱流動させて配線及び配線間の間隙を被覆され、前記ランドパターン上に形成される前記第２の絶縁層の厚みは２μｍ〜１２μｍであり、
前記多層配線基板の同じ層上に形成される前記配線パターンの所定の単位面積当たりの粗密に応じて前記配線パターンの間にダミーパターンまたはクリアパターンを形成することにより前記配線パターン、ランドパターン、ダミーパターンおよびクリアパターンが前記同じ層上に占める所定の単位面積当たりの面積率を一定とし、前記所定の単位面積当たりの面積率は１５％以上７０％以下であって、前記第２の絶縁層の厚みは前記ランドパターンの上に形成される部分と前記配線パターン、ダミーパターンおよびクリアパターンが形成されていない部分とで±０．３μｍの範囲内であることを特徴とする多層配線基板の製造方法。 In the method of manufacturing a multilayer wiring board formed by alternately laminating a plurality of wiring layers and a plurality of insulating layers,
Each of the plurality of insulating layers has first and second insulating layers which are two types of insulating layers having different material compositions, and has a via hole penetrating therethrough,
Each of the plurality of wiring layers has a wiring pattern included in a different wiring layer through the via hole, and a land pattern having a desired shape for connecting to the wiring pattern constituting a part of the wiring pattern. And
The second insulating layer is a binary resin film of epoxy and elastomer,
Each of the plurality of wiring layers heat-flows the second insulating layer by applying a predetermined pressure in a state where the second insulating layer is heated to a temperature equal to or higher than Tg and the elastic modulus is lowered, so that the second insulating layer is heat-flowed. The thickness of the second insulating layer formed on the land pattern is 2 μm to 12 μm,
By forming a dummy pattern or a clear pattern between the wiring patterns according to the density per unit area of the wiring pattern formed on the same layer of the multilayer wiring board, the wiring pattern, land pattern, dummy The area ratio per predetermined unit area occupied by the pattern and the clear pattern on the same layer is constant, and the area ratio per predetermined unit area is 15% to 70%, and the second insulating layer the thickness of the multilayer wiring board, wherein a range in der Rukoto of ± 0.3 [mu] m in a portion that is formed on the land pattern the wiring pattern, the dummy pattern and the clear patterns are not formed part Production method. 前記第２の絶縁層は熱付加による接着機能を有することを特徴とする請求項３に記載の多層配線基板の製造方法。 4. The method for manufacturing a multilayer wiring board according to claim 3, wherein the second insulating layer has an adhesion function by heat application. 前記第１の配線層、前記第１の絶縁層及び前記第２の絶縁層のすべてが可撓性のあるフィルム状の基板で構成され、ロール法もしくはプレス法により積層されることを特徴とする請求項３または４のいずれかに記載の多層配線基板の製造方法。 The first wiring layer, the first insulating layer, and the second insulating layer are all formed of a flexible film-like substrate and are laminated by a roll method or a press method. The manufacturing method of the multilayer wiring board in any one of Claim 3 or 4.
JP2007221287A 2007-08-28 2007-08-28 Multilayer wiring board and manufacturing method thereof Expired - Fee Related JP5526469B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007221287A JP5526469B2 (en) 2007-08-28 2007-08-28 Multilayer wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007221287A JP5526469B2 (en) 2007-08-28 2007-08-28 Multilayer wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009054857A JP2009054857A (en) 2009-03-12
JP5526469B2 true JP5526469B2 (en) 2014-06-18

Family

ID=40505668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007221287A Expired - Fee Related JP5526469B2 (en) 2007-08-28 2007-08-28 Multilayer wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5526469B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751293B2 (en) * 2013-08-13 2015-07-22 Tdk株式会社 Printed circuit board and power supply device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163518A (en) * 1997-11-27 1999-06-18 Hitachi Ltd Thin film multilayer wiring board and its manufacture
JP2004039809A (en) * 2002-07-02 2004-02-05 Matsushita Electric Ind Co Ltd Multilayered circuit board and method of manufacturing the same
JP4225009B2 (en) * 2002-08-23 2009-02-18 凸版印刷株式会社 Multilayer wiring board manufacturing method and multilayer wiring board using the same
JP4967325B2 (en) * 2005-11-29 2012-07-04 凸版印刷株式会社 Multilayer wiring board

Also Published As

Publication number Publication date
JP2009054857A (en) 2009-03-12

Similar Documents

Publication Publication Date Title
TWI494034B (en) Integrated circuit substrate and method for manufacturing same
JP4689375B2 (en) Laminated substrate and electronic device having the laminated substrate
KR100797692B1 (en) Printed Circuit Board and Fabricating Method of the same
US20120012379A1 (en) Printed circuit board
WO2015151512A1 (en) Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method
JPH06268381A (en) Multilayer wiring structure and its manufacture
KR100861619B1 (en) Radiant heat printed circuit board and fabricating method of the same
JP2015109392A (en) Manufacturing method of wiring board
JP5490525B2 (en) Component built-in type multilayer printed wiring board and method for manufacturing the same
JP2005340686A (en) Laminated substrate and its manufacturing method, and electronic apparatus having such laminated substrate
JP5526469B2 (en) Multilayer wiring board and manufacturing method thereof
KR20090025546A (en) Manufacturing method of a flexible printed circuit board
KR20090123032A (en) Method of manufacturing printed circuit board embedded with semiconductor chip
JP2005072454A (en) Wiring board and its manufacturing method
KR100649683B1 (en) Printed circuit board and method for manufacturing the same
KR100704927B1 (en) Pcb using paste bump and method of manufacturing thereof
JP2021044332A (en) Circuit board, manufacturing method of circuit-board, and electronic apparatus
JP4233528B2 (en) Multilayer flexible circuit wiring board and manufacturing method thereof
JP2006261658A (en) Wiring board and manufacturing method therefor
JP2006270079A (en) Wiring board and method of manufacturing same
JP2004087551A (en) Process for producing multilaler wiring board, and multilaler wiring board produced through that process
JP4667070B2 (en) Wiring board and method of manufacturing wiring board
JP4302045B2 (en) Multilayer flexible circuit wiring board and manufacturing method thereof
KR101015780B1 (en) Printed circuit board containing fine pattern and method for fabricating the same
KR102186150B1 (en) Printed circuit board using the insulating film and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R150 Certificate of patent or registration of utility model

Ref document number: 5526469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees