JP2004039809A - Multilayered circuit board and method of manufacturing the same - Google Patents
Multilayered circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2004039809A JP2004039809A JP2002193687A JP2002193687A JP2004039809A JP 2004039809 A JP2004039809 A JP 2004039809A JP 2002193687 A JP2002193687 A JP 2002193687A JP 2002193687 A JP2002193687 A JP 2002193687A JP 2004039809 A JP2004039809 A JP 2004039809A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- base material
- wiring pattern
- insulating base
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、多層回路基板、及びその製造方法に関する。
【0002】
【従来の技術】
導電ペーストにて層間の電気的接続を行う多層配線基板としてALIVH(Any Layer Inner Via Hole)基板が知られている(特許第2601128号)。
【0003】
ALIVH基板の製造プロセスを説明する。
【0004】
図4(a)に示すように、ポリエチレンテレフタレート(PET)等の離型フィルム401の片面に接着剤層402が形成されたもの(以下、接着剤フィルムという)が用意される。また、芳香性ポリアミド繊維に熱硬化性エポキシ樹脂が含浸された多孔質基材(以下、プリプレグという)403が用意される。そして、図4(b)に示すように、プリプレグ403の両面に上記接着剤フィルムがラミネートされる。
【0005】
次に、図4(c)に示すように、プリプレグ403の所定の箇所にレーザー加工法により貫通孔404が形成される。次に、図4(d)に示すように、貫通孔404に銅粉とエポキシ樹脂とからなる導電ペースト405が充填される。
【0006】
導体ペースト405の充填方法としては、例えば次の方法がある。貫通孔404を有するプリプレグ403がスクリーン印刷機のテーブル上に設置され、導電ペース405が離型フィルム401の上から直接印刷形成される。その際、印刷面の離型フィルム401は印刷マスクの役割とプリプレグ403の表面汚染防止の役割とを果たす。
【0007】
次に、図4(e)に示すようにプリプレグ403の両面から離型フィルム401が剥離される。次に、プリプレグ403の両面に銅箔等の金属箔406が積層される。この状態でプリプレグ403と金属箔406とが加熱加圧される。これにより、図4(f)に示すように、プリプレグ403と金属箔406とが接着される。
【0008】
このとき、プリプレグ403と貫通孔404内の導電ペースト405とが加熱加圧工程により圧縮される。そのため、導電ペースト405中のバインダ成分がプリプレグ403中に押し出される。これにより、銅粉同士および銅粉と金属箔406との間の結合が強固になり、導電ペースト405中の銅粉密度が緻密化され、層間の電気的接続が得られる。その後、プリプレグ403の構成成分である熱硬化性樹脂および導電ペースト405の樹脂成分が硬化する。
【0009】
次に、図4(g)に示すように、金属箔406が所定のパターンに選択エッチングされることで、両面配線基板が完成する。
【0010】
作製した両面配線基板をコア材(ベース)として、そのコア材両面に、図4(a)〜(e)の製法により得られるプリプレグ403を位置合わせし、さらに積層配置したプリプレグ403の表面に銅箔を配置する。そして、コア材(ベース)とプリプレグ403と銅箔とを再度、熱プレス機により加熱加圧することで積層化と多層化とを行い、最後に銅箔をエッチング、パターニングする。これにより4層の多層回路基板が得られる。
【0011】
さらに、多層化が必要な場合はこの4層の多層回路基板をコア材(ベース)にして、再度、上述した工程を繰り返すことにより6層、8層の多層回路基板が得られる。
【0012】
【発明が解決しようとする課題】
しかしながら上述した従来の製造方法により作製された多層回路基板においては、配線間のインピーダンス整合が取りにくいという課題があった。以下、説明する。
【0013】
多層回路基板における各層の配線パターンのインピーダンスは、基板厚み方向における配線パターンの離間間隔となる各絶縁層の厚みに左右される。各絶縁層の厚みは絶縁層を構成する各プリプレグ403が製造工程中にどれだけ圧縮されるかにより最終的に決定される。そして、各プリプレグ403の圧縮度合は、厳密にいえば、各プリプレグ403に対向する配線パターンのパターン残存率に左右される。以下、説明する。
【0014】
まず、パターン残存率を説明する。配線パターンは、基板表面の金属箔(銅箔等)を全面形成したうえで、フォトリソグラフィ工程等を行って余分な箔部分を除去することで形成される。このような製造工程を踏まえて、基板上において、単位面積当たりに配線パターンが残存する面積率をパターン残存率という。
【0015】
パターン残存率の低い配線パターンでは、平面方向に隣接する配線パターンの間に存在するパターン隙間の体積が大きくなる。反対にパターン残存率の高い配線パターンでは、前記パターン隙間の体積が小さくなる。
【0016】
多層回路基板を作製する場合、接着剤層402は配線パターンのパターン隙間に入り込んで配線パターンと一体化する。そのため、各プリプレグ403は、接着剤層402がパターン隙間に入り込むことにより見かけ上圧縮されることになる。そして、パターン残存率の低い配線パターンが設けられた場合、前記見かけ上の圧縮量は大きくなる。反対に、パターン残存率の低い配線パターンが設けられた場合、前記見かけ上の圧縮量は小さくなる。
【0017】
これに対して、プリプレグ403上に形成される配線パターンのパターン残存率は、通常、プリプレグ403それぞれにおいて互いに同一とはならず、相違するのは避けられない。具体的には、プリプレグ403に接するコア材(両面基板)に形成される配線パターンが電源パターンやグランドパターンの場合、パターン残存率が高くなる。一方、配線パターンが信号線パターンの場合、パターン残存率が低くなる。
【0018】
したがって、このようなパターン残存率の違いにより、各配線パターン間に配置される基板厚みにばらつきが生じ、そのために、各層の配線の間でインピーダンスの不整合が生じていた。
【0019】
本発明は、上記従来のこのような課題を考慮し、各配線でインピーダンスが整合した多層回路基板を提供することを目的とするものである。
【0020】
【課題を解決するための手段】
本発明は、上記課題を解決するために、表面に接着剤層が設けられた圧縮性絶縁基材と非圧縮性絶縁基材との間に配線パターンを設けたうえで、前記圧縮性絶縁基材と前記配線パターンと前記非圧縮性絶縁基材とを加熱加圧することで多層回路基板を作製する多層回路基板の製造方法であって、
前記配線パターンのパターン残存率に応じて加熱加圧前の厚みが設定された前記圧縮性絶縁基材を作製する工程と、
前記工程により過熱加圧前の厚みが設定された前記圧縮性絶縁基材と前記配線パターンと前記非圧縮性絶縁基材とを積層して加熱加圧する工程と、
を含むことに特徴を有している。
【0021】
なお、前記配線パターンのパターン残存率が低い場合に、前記圧縮性絶縁基材の加熱加圧前の厚みを薄くするのが好ましい。
【0022】
なお、前記配線パターンのパターン残存率が高い場合には、
P0=A/Cp
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定するのが好ましい。
【0023】
なお、前記配線パターンのパターン残存率が低い場合には、
P0=A/Cp+B
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
B:配線パターンの厚み
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定するのが好ましい。
【0024】
なお、前記配線パターンのパターン残存率が低く、かつ、前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してパターン残存率の低いもう一つの配線パターン、または金属箔が配置される場合には、
P0=A/Cp+2B
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
B:配線パターンおよびもう一つの配線パターンの厚み
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定するのが好ましい。
【0025】
なお、前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してもう一つの配線パターンが配置される場合には、
P0=A/Cp+Bt(1−St)+Bb(1−Sb)
P0:圧縮性絶縁基材の熱プレス前の厚み
A:非圧縮性基材の厚
Cp:圧縮性基材の熱プレス圧縮率
Bt:配線パターンの厚み
Bb:もう一つの配線パターンの厚み
St:配線パターンのパターン残存率
Sb:もう一つの配線パターンのパターン残存率
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定するのが好ましい。
【0026】
なお、前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してもう一つの配線パターンが配置される場合には、
前記両接着剤層の厚みの相対比率が前記配線パターンのパターン残存率と前記もう一つの配線パターンのパターン残存率との間の相対比率の逆数に一致するように、前記両接着剤層の厚みを設定するのが好ましい。
【0027】
これにより、本発明は、各配線パターン間に配置される基板厚みの一致させることができ、そのために、各層の配線の間でインピーダンスの不整合を抑制することができる。
【0028】
なお、本発明では、上述した各式により設定される圧縮性絶縁基材の厚みだけに限定されるものではなく、上述した各式により設定される厚みに近似した厚みを圧縮性絶縁基材の熱プレス前の厚みとして設定してもよい。ここでいう近似の範疇としては、各式により設定される厚みの±10%以内が適当である。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ説明を行う。
(実施の形態1)
図1(a)〜(c)は本発明の多層回路基板の製造方法の実施形態1である4層の多層回路基板の製造工程断面図である。
【0030】
本実施形態は以下に示す多層回路基板の製造方法において本発明を実施している。すなわち、従来からあるALIVHの製造方法に基づいて予め製造された一対のコア材(非圧縮性絶縁基材)102の間にプリプレグ(両面に接着材層101aを有する圧縮性絶縁基材)101を介在させたうえでコア材102,102とプリプレグ101とを積層して接着しこれによって4層の多層回路基板を製造する方法において本実施形態は本願発明を実施している。なお、プリプレグ101の熱プレスによる圧縮率Cp(以下、熱プレス圧縮率という)は、以下に示す(1)式で定義される。
Cp=P/P0 …(1)
P:プリプレグ101の熱プレス後の厚み
P0:プリプレグ101の熱プレス前の厚み
本実施形態では、まず、一対のコア材102,102と、単一のプリプレグ101とが用意される。コア材102,102としては、一方面に電源パターンもしくはグランドパターン(以下、電源・グランドパターンという)といったパターン残存率の高い配線パターン105が予め形成され、他方面にほぼ前面に銅箔等の金属箔104が貼着されたものが用意される。なお、本発明でいうパターン残存率の高い配線パターン105とは、具体的には、50%以上のパターン残存率を有する配線パターン105をいう。 配線パターン105は、例えば、コア材102に金属箔が貼着されたうえで、貼着された金属箔にフォトリソグラフィ工程等を施すことで形成される。プリプレグ101としては、両面に接着剤層101aが形成されたものが用意される。なお、熱プレス前におけるプリプレグ101の厚みP0は、接着層101aの厚みを含めたものとされる。また、パターン残存率とは、コア材102等に全面形成した金属箔の面積に対して、配線パターンとして残存する面積の比率をいう。
【0031】
次に、図1(b)に示すように、上記方法により得られたプリプレグ101とコア材(両面基板)102とが積層配置される。ここでは、各コア材102の配線パターン105がプリプレグ101に対向するように、プリプレグ101とコア材102とが積層される。
【0032】
積層配置されたプリプレグ101・コア材102に対して、所定の温度と圧力とが加熱プレス機等によって所定時間にわたって印加される。この工程が実施されることにより、プリプレグ101は圧縮されて完全硬化状態となる。例えばプリプレグ101としてアラミドエポキシ樹脂を用いた場合、加圧:30Kg/cm2、加熱:180℃の条件に基づいて加熱・加圧処理が1時間実施されることで、プリプレグ101は完全硬化状態となる。
【0033】
次に、図1(c)に示すように、最外層に配置されたコア材(両面基板)102の金属箔104に周知の技術であるフォトリソグラフィ工程等を施すことにより、表層配線パターン106が形成される。これにより4層の多層回路基板が出来上がる。
【0034】
以上の製造工程により多層回路基板を作製する本実施形態において、プリプレグ101の厚みは次のようにして設定される。
【0035】
本実施形態では、プリプレグ101の両面それぞれに、電源・グランドパターンといったパターン残存率の高い配線パターン105が対向配置される。そこで、本実施形態では、次に示す(2)式に基づいてプリプレグ101の熱プレス前の厚みP0が設定される。
P0=A/Cp …(2)
P0:プリプレグ101の加熱加圧前の厚み
A:コア材102の厚み
Cp:プリプレグ101の熱プレス圧縮率
(2)式では、次のような理論に基づいてプリプレグ101の熱プレス前の厚みP0が設定される。まず、プリプレグ101が圧縮される原理を説明する。プリプレグ101では、加熱加圧処理によりプリプレグ101自身が圧縮される他、見かけ上、次のようにして圧縮される。
【0036】
プリプレグ101とコア材102とが圧着される際には、プリプレグ101の両面に設けられた接着剤層101aと、プリプレグ101に対向する配線パターン105とが密着して両者は接着される。その際、接着剤層101aは、平面方向に隣接する配線パターン105の間に存在するパターン隙間110に入り込んだ状態で配線パターン105に密着する。このようなパターン隙間110に対する接着剤層101aの入り込みによってプリプレグ101は見かけ上、圧縮される。
【0037】
パターン残存率の高い配線パターン105では、上記パターン隙間110の体積は小さい。そのため、パターン隙間110が体積的に小さい配線パターン105がプリプレグ101の両面に対向配置される場合には、接着剤層101aは配線パターン105に対して埋め込まれにくくなる。その結果、パターン隙間110に対する接着剤層101aの入り込みに起因するプリプレグ101の見かけ上の圧縮量は小さくなる。
【0038】
このようなプリプレグ101の圧縮理論に基づき、パターン残存率の高い配線パターン105がプリプレグ101に対向配置されるという状態においては、プリプレグ101の見かけ上の圧縮はほとんど生じないと見なせる。そして、この場合におけるプリプレグ101の圧縮量は、ほとんど、プリプレグ101自身が圧縮されることに起因する圧縮量だけであると見なせる。
【0039】
そこで、このような配線パターン105が対向配置されるプリプレグ101では、熱プレスによるプリプレグ101の圧縮量は、熱プレス前のプリプレグ101の厚みPとプリプレグ101の圧縮率Cpとだけによって規定されると考えられる。このような圧縮理論に基づいて上記(2)式は設定されている。
【0040】
例えば、プリプレグ101の熱プレス圧縮率Cpが98%(0.98)であり、コア材(両面基板)102における絶縁基材103の厚みAが98μmである場合、(2)式により、プリプレグ101の熱プレス前の厚みP0は、
P0=A/Cp=98/0.98=100(μm)
となる。
【0041】
この算定結果に基づいて、100μmの熱プレス前の厚みP0を有するプリプレグ101が準備される。そして、このようにして熱プレス前の厚みP0が設定されたプリプレグ101とコア材102とを積層一体化することにより、各絶縁基材103の厚みが設計通りで均一となった4層の多層回路基板が得られる。
【0042】
さらには、上記方法により得られた4層の多層回路基板を用いて、4層以上の多層回路基板を形成することができる。その場合には、まず、上記方法により得られた4層の多層回路基板をコア材102にして、さらにプリプレグ101が積層配置される。そして、その積層体が一括して熱プレスされたうえで、最外層に位置する金属箔104に対してフォトリグラフィ法等のパターン形成方法が実施されることで、表層配線パターン106が形成される。これにより5層、6層の多層回路基板が得られる。さらに多層の多層回路基板が必要となる場合には、上記製法が繰り返し実施される。
【0043】
なお、本実施の形態においては、(2)式により設定される熱プレス前の厚みP0だけではなく、(2)式により設定される厚みP0に近似した厚みP0’をプリプレグ101の熱プレス前の厚みとして設定してもよい。ここでいう近似の範疇としては、(2)式により設定される厚みPの±10%以内が適当である。
【0044】
(実施の形態2)
図2(a)〜(c)は本発明の多層回路基板の製造方法の実施形態2である4層の多層回路基板の製造工程断面図である。
【0045】
本実施形態は、基本的には、上述した実施の形態1と同様の多層回路基板の製造方法である。ただし、各部分に付している符号は、200番台としている。すなわち、201はプリプレグであり、201aは接着剤層であり、202はコア材であり、203は絶縁基材であり、204は金属箔であり、205は配線パターンであり、210はパターン隙間である。
【0046】
本実施形態では、プリプレグ201の熱プレス前の厚みP0は次のようにして設定される。
【0047】
本実施形態では、プリプレグ201の両面それぞれに、信号線パターンといったパターン残存率の低い配線パターン205が対向配置される。そこで、本実施形態では、次に示す(3)式に基づいてプリプレグ201の熱プレス前の厚みP0が設定される。
P0=A/Cp+2B …(3)
P0:プリプレグ201の熱プレス前の厚み
A:コア材102の厚み
Cp:プリプレグ101の熱プレス圧縮率
B:配線パターン205の厚み
(3)式では、次のような理論に基づいてプリプレグ201の厚みが設定される。実施の形態1で述べたように、接着剤層201aは、平面方向に隣接する配線パターン205の間に存在するパターン隙間210に入り込んだ状態で配線パターン205に密着する。このようなパターン隙間210に対する接着剤層201aの入り込みによってプリプレグ201は見かけ上、圧縮される。
【0048】
パターン残存率の低い信号線パターン等の配線パターン205では、上記パターン隙間210が体積的に大きい。なお、本発明でいうパターン残存率の低い配線パターン205とは、具体的には、50%未満のパターン残存率を有する配線パターン205をいう。そのため、パターン隙間210が体積的に大きい配線パターン205がプリプレグ201の両面に対向配置される場合には、配線パターンは205接着剤層201aに対して埋め込まれやすくなる。その結果、パターン隙間210に対する接着剤層201aの入り込みに起因するプリプレグ201の見かけ上の圧縮量は大きくなる。
【0049】
このようなプリプレグ201の圧縮理論に基づき、信号線パターン等の配線パターン205がプリプレグ201に対向配置される、という状態においては、プリプレグ201の見かけ上の圧縮は十分生じると見なせる。そして、この場合におけるプリプレグ201の圧縮量は、プリプレグ201自身が圧縮されることに起因する圧縮量に、プリプレグ201の両面に設けられた接着剤層101aがパターン隙間210に入り込むことに起因するプリプレグ201の見かけ上の圧縮量を加算したものであると考えられる。ここで、接着剤層201aの入り込みに起因するプリプレグ201の見かけ上の圧縮量は、配線パターン205のパターン厚みに相当する。
【0050】
そこで、このような配線パターン205が対向配置されるプリプレグ201では、熱プレスによるプリプレグ201の圧縮量は、熱プレス前のプリプレグ201の厚みPとプリプレグ201の圧縮率Cpと、接着剤層201aの入り込みに起因するプリプレグ201の見かけ上の圧縮量とを加算したもものであると考えられる。このような圧縮理論に基づいて上記(3)式は設定されている。
【0051】
例えば、プリプレグ201の圧縮率Cpが98%(0.98)であり、コア材(両面基板)202の基材203の厚みAが98μm、配線パターン205の厚みBが20μmであった場合、(3)式により、プリプレグ201の厚みは、
P=A/Cp+2B=98/0.98+2×20=140(μm)
となる。
【0052】
この算定結果に基づいて、140μmの熱プレス前の厚みP0を有するプリプレグ201が準備される。そして、このようにして熱プレス前の厚みPが設定されたプリプレグ201とコア材202とを積層一体化することにより、各絶縁基材203の層間厚みが均一となった4層の多層回路基板が得られる。
【0053】
さらには、上記方法により得られた4層の多層回路基板を用いた4層以上の多層回路基板の製造方法は、実施の形態1で説明したのと同様である。また、本実施の形態においても、(3)式により設定される厚みPだけではなく、(3)式により設定される厚みに近似した厚みP’をプリプレグ201の熱プレス前の厚みとして設定してもよい。ここでいう近似の範疇としては、(3)式により設定される厚みPの±10%以内が適当である。
【0054】
(実施の形態3)
図3(a)〜(c)は本発明の多層回路基板の製造方法の実施形態3である4層の多層回路基板の製造工程断面図である。
【0055】
本実施形態は、基本的には、上述した実施の形態1と同様の多層回路基板の製造方法である。ただし、各部分に付している符号は、300番台としている。すなわち、301はプリプレグであり、301aは接着剤層であり、302はコア材であり、303は絶縁基材であり、304は金属箔であり、305Aは電源・グランドパターン等の配線パターンであり、305Bは信号線パターン等の配線パターンであり、310はパターン隙間である。
【0056】
本実施形態では、プリプレグ301の厚みは次のようにして設定される。
【0057】
本実施形態では、プリプレグ301の一方面には、電源・グランドパターンといったパターン残存率の高い配線パターン305Aが対向配置され、他方面には、信号線パターンといったパターン残存率の低い配線パターン305Bが対向配置される。そこで、本実施形態では、次に示す(4)式に基づいてプリプレグ301の熱プレス前の厚みP0が設定される。
P0=A/Cp+B …(4)
P0:プリプレグ301の熱プレス前の厚み
A:コア材302の厚み
Cp:プリプレグ301の熱プレス圧縮率
B:配線パターン305A,305Bの厚み
(4)式では、次のような理論に基づいてプリプレグ301の厚みが設定される。実施の形態1で述べたように、接着剤層301aは、平面方向に隣接する配線パターン305A,305Bの間に存在するパターン隙間310に入り込んだ状態で配線パターン305A,305Bに密着する。このようなパターン隙間310に対する接着剤層301aの入り込みによってプリプレグ301は見かけ上、圧縮される。
【0058】
パターン残存率の低い信号線パターン等の配線パターン305Bでは、パターン隙間310が体積的に大きい。一方、パターン残存率の高い電源・パターン等の配線パターン305Aでは、パターン隙間310が体積的に小さい。そのため、配線パターン305Aがプリプレグ301の一方面に対向配置され、他方面には、配線パターン305Bがプリプレグ301の他方面に対向配置される本実施形態の構成では、配線パターン305Aは接着剤層301aに対して埋め込まれにくくなり、配線パターン305Bは接着剤層301aに対して埋め込まれやすくなる。その結果、パターン隙間310に対する接着剤層301aの入り込みに起因するプリプレグ301の見かけ上の圧縮量は、実施の形態2における見かけ上の圧縮量の半分程度の大きさとなる。
【0059】
したがって、パターン残存率が低いためにパターン隙間310が体積的に大きいという特徴を有する信号線パターン等の配線パターン305Bがプリプレグ301の片面にだけ対向配置される、という本実施形態の構成におけるプリプレグ301の見かけ上の圧縮は、両面に配線パターン305Bがある場合の半分程度と見なせる。
【0060】
そのため、この場合におけるプリプレグ301の圧縮量は、プリプレグ301自身が圧縮されることに起因する圧縮量に、プリプレグ301の一方面側にある接着剤層301aに配線パターン305Bが入り込むことに起因するプリプレグ301の見かけ上の圧縮量を加算したものであると考えられる。ここで、配線パターン305Bの入り込みに起因するプリプレグ301の見かけ上の圧縮量は、配線パターン305Bの厚みに相当する。
【0061】
そこで、本実施形態の構成におけるプリプレグ301の圧縮量は、プリプレグ301自身の圧縮量と、配線パターン305Bが接着剤層301aに入り込むことに起因するプリプレグ301の見かけ上の圧縮量とを加算したもものであると考えられる。このような圧縮理論に基づいて上記(4)式は設定されている。
【0062】
例えば、プリプレグ301の圧縮率Cpが98%(0.98)であり、コア材(両面基板)302の基材303の厚みAが98μm、配線パターン30A、305Bの厚みBが20μmであった場合、(4)式により、プリプレグ301の熱プレス前の厚みP0は、
P0=A/Cp+B=98/0.98+20=120(μm)
となる。
【0063】
この算定結果に基づいて、120μmの熱プレス前の厚みP0を有するプリプレグ301が準備される。そして、このようにして熱プレス前の厚みP0が設定されたプリプレグ301とコア材302とを積層一体化することにより、各絶縁基材303の層間厚みが均一となった4層の多層回路基板が得られる。
【0064】
さらには、上記方法により得られた4層の多層回路基板を用いた4層以上の多層回路基板の製造方法は、実施の形態1で説明したのと同様である。また、本実施の形態においても、(4)式により設定される熱プレス前の厚みP0だけではなく、(4)式により設定される厚みP0に近似した厚みP0’をプリプレグ301の熱プレス前の厚みとして設定してもよい。ここでいう近似の範疇としては、(4)式により設定される厚みP0の±10%以内が適当である。
【0065】
なお、上述した各実施の形態において、5層以上の多層回路基板を作製する場合では、各層の配線パターンのパターン隙間は大小種々のものとなる。その場合には、各プリプレグに対向する配線パターンのパターン隙間の組合せに応じて上述した実施の形態1〜4上記式(2)〜(4)を選択し、選択した式(2)〜(4)に基づいて各プリプレグの厚みを算定すればよい。そうすれば、各層間の厚み(絶縁基材の厚み)が均一に制御された多層回路基板を得ることができる。
【0066】
(実施の形態4)
本実施形態は、基本的には、上述した実施の形態2同様の多層回路基板の製造方法である。そのため、以下の説明におけめ各部分に付している符号は実施の形態2と同一の符号を用いている。すなわち、201はプリプレグであり、201aは接着剤層であり、202はコア材であり、203は絶縁基材であり、204は金属箔であり、205は配線パターンであり、210はパターン隙間である。
【0067】
本実施形態では、プリプレグ201の厚みは次のようにして設定される。
【0068】
本実施形態では、プリプレグ201の一方面に、パターン残存率がStとなった厚みBtの配線パターン205Aが対向配置され、他方面には、パターン残存率がSbとなった厚みBbの配線パターン205Bが対向配置される。そこで、本実施形態では、次に示す(5)式に基づいてプリプレグ201の熱プレス前の厚みP0が設定される。
P0=A/Cp+Bt(1−St)+Bb(1−Sb) …(5)
P0:プリプレグ201の熱プレス前の厚み
A:コア材202の厚み
Cp:プリプレグ201の熱プレス圧縮率
Bt:配線パターン205Aの厚み
Bb:配線パターン205Bの厚み
St:配線パターン205Aのパターン残存率
Sb:配線パターン205Bのパターン残存率
(5)式では、次のような理論に基づいてプリプレグ201の厚みが設定される。実施の形態1で述べたように、接着剤層201aは、平面方向に隣接する配線パターン205A、205Bの間に存在するパターン隙間210に入り込んで配線パターン205A、205Bに密着する。このようなパターン隙間210に対する接着剤層201aの入り込みによってプリプレグ201は、見かけ上においても圧縮される。
【0069】
上記見かけ上の圧縮におけるプリプレグ201の圧縮量は、パターン残存率St,Sbに左右される。すなわち、パターン残存率St,Sbが0%に近い場合には、配線パターン205A,205Bの厚みBt,Bbのほぼ100%に相当する厚さにわたってプリプレグ201は見かけ上圧縮される。これに対して、パターン残存率St,Sbが100%に近い場合には、プリプレグ201は見かけ上ほとんど圧縮されない。
【0070】
このような着眼点に立って、本実施形態では、前述した(2)〜(4)式に対して、さらに配線パターン205A、205Bのパターン残存率St,Sbと厚みBt,Bbという二つのパラメータを追加した上記(5)式に基づいてプリプレグ201の熱プレス前の厚みP0が設定される。
【0071】
例えば、プリプレグ201の圧縮率Cpが98%(0.98)であって、コア材(両面基板)202の基材203の厚みAが98μm、プリプレグ201の一方面側に対向する配線パターン205Aの厚みBtが20μm、同じくパターン残存率Stが50%(0.5)、プリプレグ201の他方面に対向する配線パターン205Bの厚みBbが18μm、同じくパターン残存率Sbが65%(0.65)であった場合、
P0=A/Cp+Bt(1−St)+Bb(1−Sb)
=98/0.98+20×(1−0.5)+18×(1−0.65)
=116.3(μm)
となる。
【0072】
この算定結果に基づいて、116.3μmの熱プレス前の厚みP0を有するプリプレグ201が準備される。そして、このようにして熱プレス前の厚みP0が設定されたプリプレグ201とコア材202とを積層一体化することにより、各絶縁基材203の層間厚みが均一となった4層の多層回路基板が得られる。
【0073】
さらには、上記方法により得られた4層の多層回路基板を用いた4層以上の多層回路基板の製造方法は、実施の形態1で説明したのと同様である。また、本実施の形態においても、(5)式により設定される熱プレス前の厚みP0だけではなく、(5)式により設定される厚みP0に近似した厚みP0’をプリプレグ201の熱プレス前の厚みP0として設定してもよい。ここでいう近似の範疇としては、(5)式により設定される厚みPの±10%以内が適当である。
【0074】
(実施の形態5)
本実施形態は、上述した実施の形態1〜4の製造方法おいて、さらに各配線パターン(105,205,205A,205B,305)の厚みの比率をパラメータに加えて、接着剤層(101a,201a,301a)の厚みを以下のように設定している。
【0075】
まず、プリプレグ(101,201,301)の一方面側の接着剤層(101a,201a,301a)に対向する配線パターン(105,205,205A,305)のパターン残存率Stと、他方面側の接着剤層(101a,201a,301a)に対向する配線パターン(105,205,205B,305)のパターン残存率Sbとに基づいてパターン比率(St/Sb)を算定する。
【0076】
そして、算定した比率(St/Sb)に基づいて、プリプレグ(101,201,301)の一方面に設ける接着剤層(101a,201a,301a)の厚みhtと、他方面に設ける接着剤層(101a,201a,301a)の厚みhbとを次のように設定する。
【0077】
まず、厚みht,hbに基づいた厚み比率(ht/hb)を想定する。そのうえで、想定した厚み比率(ht/hb)の逆数1/(ht/hb)がパターン比率(St/Sb)に一致するように、接着剤層(101a,201a,301a)の厚みht,hbを設定する。
【0078】
具体的には、例えばプリプレグ(101,201,301)両面にそれぞれ対向配置される配線パターン(105,205,205A,205B,305)のパターン残存率の相対比率が一方面側:他方面側=2:1である場合、そのパターン比率(St/Sb)は(2/1)となり、その逆数は(1/2)となる。
【0079】
この場合、プリプレグ(101,201,301)の接着剤層(101a,201a,301a)の厚み比率(ht/hb)が前記逆数(1/2)と同一となるように、両面の各接着剤層(101a,201a,301a)の厚みの相対比率が設定される。
【0080】
このようにすることで、各層間の間隔(絶縁基材103,203,303の厚み)がさらに均一に制御された多層回路基板を得ることができる。
【0081】
さらには、上記方法により得られた4層の多層回路基板を用いた4層以上の多層回路基板の製造方法は、実施の形態1で説明したのと同様である。また、本実施の形態においても、上記した設定方法により設定される接着剤層101a,201a,301aの厚みだけではなく、上記した設定方法により設定される厚みに近似した厚みを接着剤層101a,201a,301aの厚みとして設定してもよい。ここでいう近似の範疇としては、上記した設定方法により設定される値の±10%以内が適当である。
【0082】
【発明の効果】
以上述べたところから明らかなように、本発明は、多層配線基板の層間の厚みを均一に制御することができ、それによって各層の配線パターンの間でインピーダンス整合を容易に取ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1,5における多層回路基板の製造方法の説明図である。
【図2】本発明の実施の形態2,4,5における多層回路基板の製造方法の説明図である。
【図3】本発明の実施の形態3,5における多層回路基板の製造方法の説明図である。
【図4】従来の多層回路基板の製造方法の説明図である。
【符号の説明】
101,201,301 プリプレグ 101a,201a,301a 接着剤層
102,202,302 コア材 103,203,303 絶縁基材
104,204,304 金属箔 105,205,305 配線パターン
305A,305B 配線パターン
106,206,306 表層配線パターン 110,210 パターン隙間[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer circuit board and a method for manufacturing the same.
[0002]
[Prior art]
An ALIVH (Any Layer Inner Via Hole) substrate is known as a multilayer wiring substrate for electrically connecting layers by using a conductive paste (Japanese Patent No. 26001128).
[0003]
The manufacturing process of the ALIVH substrate will be described.
[0004]
As shown in FIG. 4A, a film in which an
[0005]
Next, as shown in FIG. 4C, a through
[0006]
As a method for filling the
[0007]
Next, the
[0008]
At this time, the
[0009]
Next, as shown in FIG. 4G, the
[0010]
Using the prepared double-sided wiring board as a core material (base), the
[0011]
Further, when multi-layering is required, the four-layered multilayer circuit board is used as a core material (base), and the above-described steps are repeated again to obtain a six-layered or eight-layered multilayer circuit board.
[0012]
[Problems to be solved by the invention]
However, the multilayer circuit board manufactured by the above-described conventional manufacturing method has a problem that it is difficult to achieve impedance matching between wirings. This will be described below.
[0013]
The impedance of the wiring pattern of each layer in the multilayer circuit board depends on the thickness of each insulating layer, which is the spacing between the wiring patterns in the thickness direction of the board. The thickness of each insulating layer is ultimately determined by how much each
[0014]
First, the pattern remaining rate will be described. The wiring pattern is formed by forming a metal foil (copper foil or the like) on the entire surface of the substrate and then performing a photolithography process or the like to remove an excess foil portion. Based on such a manufacturing process, an area ratio of the wiring pattern remaining on the substrate per unit area is referred to as a pattern remaining ratio.
[0015]
In a wiring pattern having a low pattern remaining ratio, the volume of a pattern gap existing between wiring patterns adjacent in the planar direction becomes large. Conversely, in a wiring pattern having a high pattern remaining ratio, the volume of the pattern gap becomes small.
[0016]
When manufacturing a multilayer circuit board, the
[0017]
On the other hand, the pattern remaining ratio of the wiring pattern formed on the
[0018]
Therefore, such a difference in the pattern remaining ratio causes variations in the thickness of the substrate arranged between the wiring patterns, and as a result, impedance mismatch has occurred between the wirings in each layer.
[0019]
An object of the present invention is to provide a multilayer circuit board in which the impedance is matched in each wiring in consideration of the above conventional problems.
[0020]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides a wiring pattern between a compressible insulating base material having an adhesive layer provided on a surface thereof and an incompressible insulating base material, A method for manufacturing a multilayer circuit board, wherein a material, the wiring pattern, and the incompressible insulating base material are heated and pressed to produce a multilayer circuit board.
A step of producing the compressible insulating base material whose thickness before heating and pressing is set according to the pattern remaining ratio of the wiring pattern,
A step of laminating the compressible insulating base material, the wiring pattern, and the non-compressible insulating base material, the thickness of which is set before the overheating and pressurizing by the above-mentioned process, and heating and pressing the same.
It is characterized by including.
[0021]
When the wiring pattern has a low residual pattern ratio, it is preferable to reduce the thickness of the compressible insulating base material before heating and pressing.
[0022]
If the wiring pattern has a high pattern remaining rate,
P0 = A / Cp
P0: thickness of the compressible insulating base material before heating and pressing
A: Thickness of incompressible insulating base material
Cp: compressibility of the compressible insulating substrate by heating and pressing
It is preferable to set the thickness of the compressible insulating base material before heating and pressurizing by the following calculation formula.
[0023]
When the pattern remaining rate of the wiring pattern is low,
P0 = A / Cp + B
P0: thickness of the compressible insulating base material before heating and pressing
A: Thickness of incompressible insulating base material
Cp: compressibility of the compressible insulating substrate by heating and pressing
B: thickness of wiring pattern
It is preferable to set the thickness of the compressible insulating base material before heating and pressurizing by the following calculation formula.
[0024]
In addition, another wiring having a low pattern remaining rate is provided via an adhesive layer on the surface of the compressible insulating base material where the pattern remaining rate of the wiring pattern is low and the incompressible base material is not in contact. When a pattern or metal foil is placed,
P0 = A / Cp + 2B
P0: thickness of the compressible insulating base material before heating and pressing
A: Thickness of incompressible insulating base material
Cp: compressibility of the compressible insulating substrate by heating and pressing
B: thickness of the wiring pattern and another wiring pattern
It is preferable to set the thickness of the compressible insulating base material before heating and pressurizing by the following calculation formula.
[0025]
In the case where another wiring pattern is arranged via an adhesive layer on the surface of the compressible insulating base material where the non-compressible base material is not in contact,
P0 = A / Cp + Bt (1-St) + Bb (1-Sb)
P0: thickness of the compressible insulating base material before hot pressing
A: Thickness of incompressible substrate
Cp: hot press compressibility of compressible substrate
Bt: thickness of wiring pattern
Bb: thickness of another wiring pattern
St: Pattern remaining rate of the wiring pattern
Sb: Pattern remaining rate of another wiring pattern
It is preferable to set the thickness of the compressible insulating base material before heating and pressurizing by the following calculation formula.
[0026]
In the case where another wiring pattern is arranged via an adhesive layer on the surface of the compressible insulating base material where the non-compressible base material is not in contact,
The thickness of the two adhesive layers is such that the relative ratio of the thickness of the two adhesive layers matches the reciprocal of the relative ratio between the pattern remaining ratio of the wiring pattern and the pattern remaining ratio of the another wiring pattern. Is preferably set.
[0027]
Thus, according to the present invention, it is possible to make the thicknesses of the substrates arranged between the respective wiring patterns coincide with each other, thereby suppressing the impedance mismatch between the wirings of the respective layers.
[0028]
Note that, in the present invention, the thickness of the compressible insulating base material is not limited to the thickness of the compressible insulating base material set by each of the above-described formulas, but may be a thickness close to the thickness set by each of the above-described formulas. It may be set as the thickness before hot pressing. As a category of the approximation here, a range of ± 10% of the thickness set by each equation is appropriate.
[0029]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment 1)
1 (a) to 1 (c) are cross-sectional views illustrating the steps of manufacturing a multilayer circuit board having four layers according to Embodiment 1 of the method of manufacturing a multilayer circuit board of the present invention.
[0030]
In the present embodiment, the present invention is implemented in a method for manufacturing a multilayer circuit board described below. That is, a prepreg (compressible insulating base material having an
Cp = P / P0 (1)
P: thickness of the
P0: thickness of
In the present embodiment, first, a pair of
[0031]
Next, as shown in FIG. 1B, the
[0032]
A predetermined temperature and pressure are applied to the
[0033]
Next, as shown in FIG. 1C, the surface
[0034]
In the present embodiment in which a multilayer circuit board is manufactured through the above manufacturing steps, the thickness of the
[0035]
In the present embodiment, a
P0 = A / Cp (2)
P0: thickness of
A: thickness of
Cp: Hot press compression ratio of
In the equation (2), the thickness P0 of the
[0036]
When the
[0037]
In the
[0038]
Based on the compression theory of the
[0039]
Therefore, in the
[0040]
For example, when the hot press compression ratio Cp of the
P0 = A / Cp = 98 / 0.98 = 100 (μm)
It becomes.
[0041]
Based on this calculation result, a
[0042]
Furthermore, a multilayer circuit board having four or more layers can be formed using the multilayer circuit board having four layers obtained by the above method. In this case, first, the four-layer multilayer circuit board obtained by the above method is used as the
[0043]
In the present embodiment, not only the thickness P0 before hot pressing set by the equation (2) but also the thickness P0 ′ close to the thickness P0 set by the equation (2) before the hot pressing of the
[0044]
(Embodiment 2)
2 (a) to 2 (c) are cross-sectional views of a manufacturing process of a four-layer multilayer circuit board which is Embodiment 2 of the method of manufacturing a multilayer circuit board of the present invention.
[0045]
This embodiment is basically a method for manufacturing a multilayer circuit board similar to that of the first embodiment. However, the reference numerals assigned to the respective parts are in the 200s. That is, 201 is a prepreg, 201a is an adhesive layer, 202 is a core material, 203 is an insulating base material, 204 is a metal foil, 205 is a wiring pattern, and 210 is a pattern gap. is there.
[0046]
In the present embodiment, the thickness P0 of the
[0047]
In this embodiment, a
P0 = A / Cp + 2B (3)
P0: thickness of
A: thickness of
Cp: Hot press compression ratio of
B: thickness of the
In the equation (3), the thickness of the
[0048]
In a
[0049]
Based on such a compression theory of the
[0050]
Therefore, in the
[0051]
For example, when the compression ratio Cp of the
P = A / Cp + 2B = 98 / 0.98 + 2 × 20 = 140 (μm)
It becomes.
[0052]
Based on the calculation result, a
[0053]
Further, a method for manufacturing a multilayer circuit board having four or more layers using the multilayer circuit board having four layers obtained by the above method is the same as that described in the first embodiment. Also in the present embodiment, not only the thickness P set by the equation (3) but also the thickness P ′ approximate to the thickness set by the equation (3) is set as the thickness of the
[0054]
(Embodiment 3)
3 (a) to 3 (c) are cross-sectional views illustrating a process for manufacturing a four-layered multilayer circuit board which is Embodiment 3 of the method for manufacturing a multilayer circuit board of the present invention.
[0055]
This embodiment is basically a method for manufacturing a multilayer circuit board similar to that of the first embodiment. However, the reference numerals assigned to the respective parts are in the 300s. That is, 301 is a prepreg, 301a is an adhesive layer, 302 is a core material, 303 is an insulating base material, 304 is a metal foil, and 305A is a wiring pattern such as a power / ground pattern. , 305B are wiring patterns such as signal line patterns, and 310 is a pattern gap.
[0056]
In the present embodiment, the thickness of the
[0057]
In the present embodiment, a
P0 = A / Cp + B (4)
P0: thickness of
A: thickness of
Cp: hot press compressibility of
B: thickness of
In the equation (4), the thickness of the
[0058]
In a
[0059]
Therefore, the
[0060]
Therefore, the amount of compression of the
[0061]
Therefore, the compression amount of the
[0062]
For example, when the compression ratio Cp of the
P0 = A / Cp + B = 98 / 0.98 + 20 = 120 (μm)
It becomes.
[0063]
Based on the calculation result, a
[0064]
Further, a method for manufacturing a multilayer circuit board having four or more layers using the multilayer circuit board having four layers obtained by the above method is the same as that described in the first embodiment. Also in the present embodiment, not only the thickness P0 before hot pressing set by equation (4) but also the thickness P0 ′ close to the thickness P0 set by equation (4) before hot pressing of the
[0065]
In the above-described embodiments, when fabricating a multi-layer circuit board having five or more layers, the pattern gaps of the wiring patterns of each layer may be of various sizes. In that case, the above-described formulas (2) to (4) are selected according to the combination of the pattern gaps of the wiring patterns facing each prepreg, and the selected formulas (2) to (4) are selected. ) May be used to calculate the thickness of each prepreg. By doing so, it is possible to obtain a multilayer circuit board in which the thickness between the respective layers (the thickness of the insulating base material) is uniformly controlled.
[0066]
(Embodiment 4)
The present embodiment is basically a method of manufacturing a multilayer circuit board similar to the above-described second embodiment. Therefore, in the following description, the same reference numerals are given to the respective parts as in the second embodiment. That is, 201 is a prepreg, 201a is an adhesive layer, 202 is a core material, 203 is an insulating base material, 204 is a metal foil, 205 is a wiring pattern, and 210 is a pattern gap. is there.
[0067]
In the present embodiment, the thickness of the
[0068]
In the present embodiment, a wiring pattern 205A having a thickness Bt with a pattern remaining ratio of St is disposed opposite to one surface of the
P0 = A / Cp + Bt (1-St) + Bb (1-Sb) (5)
P0: thickness of
A: thickness of
Cp: hot press compression ratio of
Bt: thickness of the wiring pattern 205A
Bb: thickness of the wiring pattern 205B
St: Pattern remaining rate of the wiring pattern 205A
Sb: Pattern remaining rate of wiring pattern 205B
In the expression (5), the thickness of the
[0069]
The amount of compression of the
[0070]
From this viewpoint, in the present embodiment, two parameters, ie, the pattern remaining ratios St and Sb and the thicknesses Bt and Bb of the wiring patterns 205A and 205B are further added to the above-described equations (2) to (4). The thickness P0 of the
[0071]
For example, the compression ratio Cp of the
P0 = A / Cp + Bt (1-St) + Bb (1-Sb)
= 98 / 0.98 + 20 × (1-0.5) + 18 × (1-0.65)
= 116.3 (μm)
It becomes.
[0072]
Based on the calculation result, a
[0073]
Further, a method for manufacturing a multilayer circuit board having four or more layers using the multilayer circuit board having four layers obtained by the above method is the same as that described in the first embodiment. Also in the present embodiment, not only the thickness P0 before hot pressing set by the equation (5) but also the thickness P0 ′ close to the thickness P0 set by the equation (5) before the hot pressing of the
[0074]
(Embodiment 5)
In the present embodiment, in the manufacturing method of the above-described first to fourth embodiments, the ratio of the thickness of each wiring pattern (105, 205, 205A, 205B, 305) is added to the parameter, and the adhesive layer (101a, 201a, 301a) are set as follows.
[0075]
First, the pattern remaining ratio St of the wiring pattern (105, 205, 205A, 305) facing the adhesive layer (101a, 201a, 301a) on one side of the prepreg (101, 201, 301) and the other side, The pattern ratio (St / Sb) is calculated based on the pattern remaining ratio Sb of the wiring patterns (105, 205, 205B, 305) facing the adhesive layers (101a, 201a, 301a).
[0076]
Then, based on the calculated ratio (St / Sb), the thickness ht of the adhesive layer (101a, 201a, 301a) provided on one surface of the prepreg (101, 201, 301) and the adhesive layer ( 101a, 201a, and 301a) are set as follows.
[0077]
First, a thickness ratio (ht / hb) based on the thicknesses ht and hb is assumed. Then, the thicknesses ht, hb of the adhesive layers (101a, 201a, 301a) are changed so that the reciprocal 1 / (ht / hb) of the assumed thickness ratio (ht / hb) matches the pattern ratio (St / Sb). Set.
[0078]
More specifically, for example, the relative ratio of the pattern remaining ratio of the wiring patterns (105, 205, 205A, 205B, 305) that are arranged oppositely to both surfaces of the prepreg (101, 201, 301) is one surface side: the other surface side = In the case of 2: 1, the pattern ratio (St / Sb) is (2/1), and the reciprocal thereof is (1/2).
[0079]
In this case, each of the adhesives on both sides is so set that the thickness ratio (ht / hb) of the adhesive layer (101a, 201a, 301a) of the prepreg (101, 201, 301) is the same as the reciprocal (1/2). The relative ratio of the thickness of the layers (101a, 201a, 301a) is set.
[0080]
This makes it possible to obtain a multilayer circuit board in which the intervals between the layers (the thicknesses of the insulating
[0081]
Further, a method for manufacturing a multilayer circuit board having four or more layers using the multilayer circuit board having four layers obtained by the above method is the same as that described in the first embodiment. Also in the present embodiment, not only the thicknesses of the
[0082]
【The invention's effect】
As is apparent from the above description, according to the present invention, the thickness between the layers of the multilayer wiring board can be uniformly controlled, whereby the impedance matching between the wiring patterns of each layer can be easily achieved.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a method for manufacturing a multilayer circuit board according to Embodiments 1 and 5 of the present invention.
FIG. 2 is an explanatory diagram of a method for manufacturing a multilayer circuit board according to Embodiments 2, 4, and 5 of the present invention.
FIG. 3 is an explanatory diagram of a method for manufacturing a multilayer circuit board according to Embodiments 3 and 5 of the present invention.
FIG. 4 is an explanatory diagram of a conventional method for manufacturing a multilayer circuit board.
[Explanation of symbols]
101, 201, 301
102, 202, 302
104, 204, 304
305A, 305B wiring pattern
106, 206, 306
Claims (8)
前記配線パターンのパターン残存率に応じて加熱加圧前の厚みが設定された前記圧縮性絶縁基材を作製する工程と、
前記工程により過熱加圧前の厚みが設定された前記圧縮性絶縁基材と前記配線パターンと前記非圧縮性絶縁基材とを積層して加熱加圧する工程と、
を含むことを特徴とする多層回路基板の製造方法。After providing a wiring pattern between the compressible insulating base material provided with an adhesive layer on its surface and the non-compressible insulating base material, the compressible insulating base material, the wiring pattern, and the incompressible insulating base A method of manufacturing a multilayer circuit board to produce a multilayer circuit board by heating and pressing the material,
A step of producing the compressible insulating base material whose thickness before heating and pressing is set according to the pattern remaining ratio of the wiring pattern,
A step of laminating the compressible insulating base material, the wiring pattern, and the non-compressible insulating base material, the thickness of which is set before the overheating and pressurizing by the above-mentioned process, and heating and pressing the same.
A method for manufacturing a multilayer circuit board, comprising:
前記配線パターンのパターン残存率が低い場合に、前記圧縮性絶縁基材の加熱加圧前の厚みを薄くする、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
When the pattern remaining ratio of the wiring pattern is low, reduce the thickness of the compressible insulating base material before heating and pressing,
A method for manufacturing a multilayer circuit board, comprising:
前記配線パターンのパターン残存率が高い場合には、
P0=A/Cp
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定する、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
When the pattern remaining rate of the wiring pattern is high,
P0 = A / Cp
P0: Thickness of the compressible insulating base material before heating and pressing A: Thickness of the non-compressible insulating base material Cp: Heating of the compressible insulating base material according to a calculation formula of a compressibility by heating and pressing the compressible insulating base material Set the thickness before pressing,
A method for manufacturing a multilayer circuit board, comprising:
前記配線パターンのパターン残存率が低い場合には、
P0=A/Cp+B
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
B:配線パターンの厚み
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定する、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
When the pattern remaining rate of the wiring pattern is low,
P0 = A / Cp + B
P0: Thickness of the compressible insulating base material before heating and pressing A: Thickness of incompressible insulating base material Cp: Compressibility of the compressible insulating base material by heating and pressing B: Compression by the calculation formula of wiring pattern thickness To set the thickness of the insulating insulating substrate before heating and pressing,
A method for manufacturing a multilayer circuit board, comprising:
前記配線パターンのパターン残存率が低く、かつ、前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してパターン残存率の低いもう一つの配線パターン、または金属箔が配置される場合には、
P0=A/Cp+2B
P0:圧縮性絶縁基材の加熱加圧前の厚み
A:非圧縮性絶縁基材の厚み
Cp:圧縮性絶縁基材の加熱加圧による圧縮率
B:配線パターンおよびもう一つの配線パターンの厚み
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定する、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
Another wiring pattern having a low pattern remaining rate of the wiring pattern, and a low pattern remaining rate via an adhesive layer, on the surface of the compressible insulating base material not in contact with the incompressible base material, Or if metal foil is placed,
P0 = A / Cp + 2B
P0: thickness of compressible insulating base material before heating and pressing A: thickness of incompressible insulating base material Cp: compressibility of heating and pressing of compressible insulating base material B: thickness of wiring pattern and another wiring pattern Set the thickness of the compressible insulating base material before heating and pressurizing by the calculation formula,
A method for manufacturing a multilayer circuit board, comprising:
前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してもう一つの配線パターンが配置される場合には、
P0=A/Cp+Bt(1−St)+Bb(1−Sb)
P0:圧縮性絶縁基材の熱プレス前の厚み
A:非圧縮性基材の厚
Cp:圧縮性基材の熱プレス圧縮率
Bt:配線パターンの厚み
Bb:もう一つの配線パターンの厚み
St:配線パターンのパターン残存率
Sb:もう一つの配線パターンのパターン残存率
の算定式により前記圧縮性絶縁基材の加熱加圧前の厚みを設定する、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
On the surface of the compressible insulating base material that the non-compressible base material is not in contact with, when another wiring pattern is arranged via an adhesive layer,
P0 = A / Cp + Bt (1-St) + Bb (1-Sb)
P0: Thickness of the compressible insulating base material before hot pressing A: Thickness of the non-compressible base material Cp: Hot press compressibility of the compressible base material Bt: Thickness of the wiring pattern Bb: Thickness of another wiring pattern St: Wiring pattern residual ratio Sb: The thickness of the compressible insulating base material before heating and pressing is set by an equation for calculating the pattern remaining ratio of another wiring pattern.
A method for manufacturing a multilayer circuit board, comprising:
前記非圧縮性基材が当接していない前記圧縮性絶縁基材の表面に、接着剤層を介してもう一つの配線パターンが配置される場合には、
前記両接着剤層の厚みの相対比率が前記配線パターンのパターン残存率と前記もう一つの配線パターンのパターン残存率との間の相対比率の逆数に一致するように、前記両接着剤層の厚みを設定する、
ことを特徴とする多層回路基板の製造方法。The method for manufacturing a multilayer circuit board according to claim 1,
On the surface of the compressible insulating base material that the non-compressible base material is not in contact with, when another wiring pattern is arranged via an adhesive layer,
The thickness of the two adhesive layers is such that the relative ratio of the thickness of the two adhesive layers matches the reciprocal of the relative ratio between the pattern remaining ratio of the wiring pattern and the pattern remaining ratio of the another wiring pattern. Set,
A method for manufacturing a multilayer circuit board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193687A JP2004039809A (en) | 2002-07-02 | 2002-07-02 | Multilayered circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002193687A JP2004039809A (en) | 2002-07-02 | 2002-07-02 | Multilayered circuit board and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004039809A true JP2004039809A (en) | 2004-02-05 |
Family
ID=31702594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002193687A Pending JP2004039809A (en) | 2002-07-02 | 2002-07-02 | Multilayered circuit board and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004039809A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244189A (en) * | 2007-03-28 | 2008-10-09 | Sumitomo Bakelite Co Ltd | Circuit board and semiconductor device |
JP2009054857A (en) * | 2007-08-28 | 2009-03-12 | Toppan Printing Co Ltd | Multilayer wiring substrate and manufacturing method therefor |
JP2011258838A (en) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | Laminated circuit board, method of manufacturing the same, adhesive sheet, and method of manufacturing the same |
-
2002
- 2002-07-02 JP JP2002193687A patent/JP2004039809A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244189A (en) * | 2007-03-28 | 2008-10-09 | Sumitomo Bakelite Co Ltd | Circuit board and semiconductor device |
JP2009054857A (en) * | 2007-08-28 | 2009-03-12 | Toppan Printing Co Ltd | Multilayer wiring substrate and manufacturing method therefor |
JP2011258838A (en) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | Laminated circuit board, method of manufacturing the same, adhesive sheet, and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2001045478A1 (en) | Multilayered printed wiring board and production method therefor | |
JP3903701B2 (en) | Multilayer circuit board and manufacturing method thereof | |
JP2012015562A (en) | Method of manufacturing circuit board | |
JP2002064270A (en) | Circuit board and its manufacturing method | |
TW201406224A (en) | Multilayer printed circuit board and method for manufacturing same | |
JP4195619B2 (en) | Multilayer wiring board and manufacturing method thereof | |
TW201406222A (en) | Multilayer printed circuit board and method for manufacturing same | |
TW201946515A (en) | Method of manufacturing the printed circuit board | |
JP2006313932A (en) | Multilayer circuit board and manufacturing method therefor | |
JP3956667B2 (en) | Circuit board and manufacturing method thereof | |
JP3705370B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP2002368364A (en) | Printed wiring board and its manufacturing method | |
JPH0621619A (en) | Printed circuit board and method for formation thereof | |
JP3173249B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2004039809A (en) | Multilayered circuit board and method of manufacturing the same | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2004335921A (en) | Multilayer wiring board, substrate for multilayer wiring board, and method for manufacturing these | |
JP3549063B2 (en) | Manufacturing method of printed wiring board | |
JP3840953B2 (en) | Circuit board and manufacturing method thereof | |
JPH05167250A (en) | Method of manufacturing multilayer printed wiring board | |
JP4803918B2 (en) | Manufacturing method of multilayer wiring board | |
JPH07221460A (en) | Manufacture of multilater printed wiring board | |
JP4803919B2 (en) | Manufacturing method of multilayer wiring board | |
JP2001144445A (en) | Method for producing multilayer printed wiring board | |
JP2921400B2 (en) | Multilayer printed wiring board and method of manufacturing the same |