JP6266328B2

JP6266328B2 - 信号多重化装置

Info

Publication number: JP6266328B2
Application number: JP2013256794A
Authority: JP
Inventors: 悠介藤田; 賢三浦; 久保　俊一; 俊一久保
Original assignee: THine Electronics Inc
Current assignee: THine Electronics Inc
Priority date: 2013-12-12
Filing date: 2013-12-12
Publication date: 2018-01-24
Anticipated expiration: 2033-12-12
Also published as: WO2015087658A1; CN105814823B; US20160308522A1; CN105814823A; JP2015115800A; US10574228B2

Description

本発明は、複数の入力信号を多重化して出力する信号多重化装置に関するものである。

信号多重化装置は、複数の入力信号を多重化して出力することで、少ない本数の信号線を用いて信号を送信することができる。信号多重化装置として例えば特許文献１，２に記載されたものが知られている。

特開平１１−２０５２６８号公報特表２００９−５０７４２５公報

本発明者は、信号多重化装置において入力信号の波形パターンに応じて電源ノイズが生じて出力信号の波形にジッタが生じることを見出した。本発明は、上記問題点を解消する為になされたものであり、出力信号波形のジッタを低減することができる信号多重化装置を提供することを目的とする。

本発明の信号多重化装置は、順次に有意レベルとなるＭ個の選択信号を入力するとともに、Ｍ個の入力信号を入力し、Ｍ個の選択信号のうちの第ｍ選択信号が有意レベルであるときにＭ個の入力信号のうちの第ｍ入力信号に応じた信号を出力する信号多重化装置であって、第１基準電位が与えられる第１端と、第１基準電位と異なる第２基準電位が与えられる第２端と、第３基準電位が与えられる第３端と、第１端と出力端との間に設けられ抵抗成分を有する抵抗部と、第２端と出力端との間に並列的に設けられたＭ個の駆動部と、を備えることを特徴とする。さらに、Ｍ個の駆動部のうちの各第ｍ駆動部は、Ｍ個の選択信号のうちの第ｍ入力信号のレベルに応じて開閉する駆動用スイッチと、Ｍ個の入力信号のうちの第ｍ選択信号が有意レベルであるときに閉状態となる選択用スイッチと、第ｍ選択信号が非有意レベルであるときに閉状態となる電位安定化用スイッチと、を含み、駆動用スイッチおよび選択用スイッチのうちの一方が出力端と中間ノードとの間に設けられ、他方が第２端と中間ノードとの間に設けられており、電位安定化用スイッチが第３端と中間ノードとの間に設けられていることを特徴とする。ただし、Ｍは２以上の整数であり、ｍは１以上Ｍ以下の各整数である。

本発明の信号多重化装置は、抵抗部およびＭ個の駆動部を２組備え、その２組のうちの第１組の第ｍ駆動部に入力する第ｍ選択信号と、第２組の第ｍ駆動部に入力する第ｍ選択信号とを、共通の信号として入力し、第１組の第ｍ駆動部に入力する第ｍ入力信号と、第２組の第ｍ駆動部に入力する第ｍ入力信号とを、差動信号として入力し、第１組の出力端から出力する信号と、第２組の出力端から出力する信号とを、差動信号として出力するのが好適である。このとき、第１組の第ｍ駆動部の選択用スイッチと、第２組の第ｍ駆動部の選択用スイッチとが、共通のものであるのが好適である。また、第１組の第ｍ駆動部の電位安定化用スイッチと、第２組の第ｍ駆動部の電位安定化用スイッチとが、共通のものであるのが好適である。

本発明によれば、信号多重化装置における出力信号波形のジッタを低減することができる。

第１実施形態の信号多重化装置１の構成を示す図である。第１実施形態の信号多重化装置１における入出力信号の波形例を示す図である。第２実施形態の信号多重化装置２の構成を示す図である。第１実施形態の信号多重化装置１の回路構成例を示す図である。第１実施形態の信号多重化装置１の回路構成例を示す図である。第１実施形態の信号多重化装置１の回路構成例を示す図である。第１実施形態の信号多重化装置１の回路構成例を示す図である。第２実施形態の信号多重化装置２の回路構成例を示す図である。シミュレーション結果を示す図である。

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、第１実施形態の信号多重化装置１の構成を示す図である。信号多重化装置１は、順次に有意レベルとなる２個の選択信号CLK<1>，CLK<2>を入力するとともに、２個の入力信号IN<1>，IN<2>を入力し、２個の選択信号のうちの第ｍ選択信号CLK<m>が有意レベルであるときに２個の入力信号のうちの第ｍ入力信号IN<m>に応じた信号OUTを出力端１４から出力するものである。ｍは１または２である。

信号多重化装置１は、第１端１１、第２端１２、第３端１３、抵抗部２０および２個の駆動部３０_１，３０_２を備える。第１端１１には第１基準電位が与えられる。第２端１２には第２基準電位が与えられる。第３端１３には第３基準電位が与えられる。第１基準電位と第２基準電位とは互いに異なる。例えば、第１基準電位および第２基準電位のうち一方は電源電位であり、他方は接地電位である。第３基準電位は、第１基準電位および第２基準電位の何れかと同じであってもよいし、第１基準電位および第２基準電位の何れとも異なっていてもよい。

抵抗部２０は、少なくとも抵抗成分を有し、第１端１１と出力端１４との間に設けられている。２個の駆動部３０_１，３０_２は、共通の構成を有しており、第２端１２と出力端１４との間に並列的に設けられている。駆動部３０_１，３０_２それぞれの第２端１２には共通の第２基準電位が与えられる。駆動部３０_１，３０_２それぞれの第３端１３にも共通の第３基準電位が与えられる。

各駆動部３０_ｍは、駆動用スイッチ３１_ｍ、選択用スイッチ３２_ｍおよび電位安定化用スイッチ３３_ｍを含む。各駆動部３０_ｍの駆動用スイッチ３１_ｍは、第ｍ入力信号IN<m>のレベルに応じて開閉する。各駆動部３０_ｍの駆動用スイッチ３１_ｍは、第ｍ入力信号IN<m>がハイレベルであるときに閉状態となってもよいし、第ｍ入力信号IN<m>がローレベルであるときに閉状態となってもよい。各駆動部３０_ｍの選択用スイッチ３２_ｍは、第ｍ選択信号CLK<m>が有意レベルであるときに閉状態となる。

各駆動部３０_ｍの電位安定化用スイッチ３３_ｍは、第ｍ選択信号CLK<m>が非有意レベルであるときに閉状態となる。すなわち、各駆動部３０_ｍにおいて選択用スイッチ３２_ｍおよび電位安定化用スイッチ３３_ｍのうち一方が閉状態であるときに他方は開状態である。Ｍ＝２である場合には、第１電位安定化用スイッチ３３_１は第２選択信号CLK<2>（＝第１選択信号CLK<1>の反転信号）が入力されてもよいし、第２電位安定化用スイッチ３３_２は第１選択信号CLK<1>（＝第２選択信号CLK<2>の反転信号）が入力されてもよい。

駆動用スイッチ３１_ｍおよび選択用スイッチ３２_ｍのうちの一方は出力端１４と中間ノード３４_ｍとの間に設けられ、他方は第２端１２と中間ノード３４_ｍとの間に設けられている。電位安定化用スイッチ３３_ｍは第３端１３と中間ノード３４_ｍとの間に設けられている。中間ノード３４_ｍは、駆動用スイッチ３１_ｍ，選択用スイッチ３２_ｍおよび電位安定化用スイッチ３３_ｍの共通のノードである。図１では、選択用スイッチ３２_ｍは出力端１４と中間ノード３４_ｍとの間に設けられ、駆動用スイッチ３１_ｍは第２端１２と中間ノード３４_ｍとの間に設けられている。

駆動用スイッチ３１_ｍおよび電位安定化用スイッチ３３_ｍそれぞれは、単純なスイッチであってもよいし、スイッチ機能を有する電流源であってもよい。後者の場合、駆動用スイッチ３１_ｍおよび電位安定化用スイッチ３３_ｍそれぞれは、スイッチが閉状態であるときに一定電流を流し、スイッチが開状態であるときに電流を流さない。

図２は、第１実施形態の信号多重化装置１における入出力信号の波形例を示す図である。同図には、上から順に、第１入力信号IN<1>，第２入力信号IN<2>，第１選択信号CLK<1>，第２選択信号CLK<2>および出力信号OUTが示されている。２個の入力信号IN<1>，IN<2>は、互いに異なる位相で変化する多相の信号であってもよい。２個の選択信号CLK<1>，CLK<2>は、順次に有意レベル（ハイレベル）となる。２個の選択信号CLK<1>，CLK<2>のうち一方がハイレベルであるとき、他方はローレベルである。２個の入力信号IN<1>，IN<2>のビットレートと２個の選択信号CLK<1>，CLK<2>の周波数とは互いに等しい。

第１選択信号CLK<1>がハイレベルである期間では、第２選択信号CLK<2>はローレベルである。この期間では、一方の第１駆動部３０_１において、選択用スイッチ３２_ｍは閉状態であり、電位安定化用スイッチ３３_ｍは開状態である。また、他方の第２駆動部３０_２において、選択用スイッチ３２_ｍは開状態であり、電位安定化用スイッチ３３_ｍは閉状態である。したがって、出力端１４から出力される信号OUTは、第１駆動部３０_１の駆動用スイッチ３１_ｍに入力される第１入力信号IN<1>に応じたものとなる。

第１選択信号CLK<1>がローレベルである期間では、第２選択信号CLK<2>はハイレベルである。この期間では、一方の第１駆動部３０_１において、選択用スイッチ３２_ｍは開状態であり、電位安定化用スイッチ３３_ｍは閉状態である。また、他方の第２駆動部３０_２において、選択用スイッチ３２_ｍは閉状態であり、電位安定化用スイッチ３３_ｍは開状態である。したがって、出力端１４から出力される信号OUTは、第２駆動部３０_２の駆動用スイッチ３１_ｍに入力される第２入力信号IN<2>に応じたものとなる。

ここで、仮に各駆動部３０_ｍにおいて電位安定化用スイッチ３３_ｍが設けられていない場合を想定する。この場合、選択用スイッチ３２_ｍが開状態である期間に、駆動用スイッチ３１_ｍに入力される入力信号のレベルが遷移することも遷移しないこともある。選択用スイッチ３２_ｍが開状態である期間に駆動用スイッチ３１_ｍに入力される入力信号のレベル遷移によっては、中間ノード３４_ｍと第２端１２との間に電流が流れることも流れないこともある。すなわち、駆動用スイッチ３１_ｍに入力される入力信号の波形パターンによって、中間ノード３４_ｍと第２端１２との間に流れる電流が異なることになって、電流パターンに依存する電源ノイズが発生し、出力信号OUTの波形にジッタが生じる。

本実施形態の信号多重化装置１は、各駆動部３０_ｍにおいて電位安定化用スイッチ３３_ｍが設けられている点に特徴を有する。これにより、選択用スイッチ３２_ｍが開状態である期間に電位安定化用スイッチ３３_ｍが閉状態となるので、中間ノード３４_ｍの電位が安定化され、駆動用スイッチ３１_ｍに入力される入力信号のレベル遷移によらず、中間ノード３４_ｍと第２端１２との間に電流が流れることになる。電流パターンに依存する電源ノイズが低減され、出力信号OUTの波形のジッタが低減される。

図３は、第２実施形態の信号多重化装置２の構成を示す図である。第２実施形態の信号多重化装置２は、図１に示される信号多重化装置１の構成と略同様の構成を有する信号多重化装置１ｐ，１ｎを備える。ただし、第２実施形態における信号多重化装置１ｐ，１ｎは、第１実施形態の信号多重化装置１の構成と比較すると、各駆動用スイッチ３１_ｍが出力端１４と中間ノード３４_ｍとの間に設けられ、各選択用スイッチ３２_ｍが第２端１２と中間ノード３４_ｍとの間に設けられている点で相違している。

第２実施形態の信号多重化装置（以下「差動信号多重化装置」という。）２は、信号多重化装置１ｐに入力する第ｍ選択信号CLK<m>と、信号多重化装置１ｎに入力する第ｍ選択信号CLK<m>とを、共通の信号として入力する。差動信号多重化装置２は、信号多重化装置１ｐに入力する第ｍ入力信号IN<m>pと、信号多重化装置１ｎに入力する第ｍ入力信号IN<m>mとを、差動信号として入力する。差動信号多重化装置２は、信号多重化装置１ｐの出力端１４ｐから出力する信号OUTpと、信号多重化装置１ｎの出力端１４ｎから出力する信号OUTmとを、差動信号として出力する。

また、差動信号多重化装置２では、信号多重化装置１ｐの第ｍ駆動部の選択用スイッチ３２_ｍと、信号多重化装置１ｎの第ｍ駆動部の選択用スイッチ３２_ｍとは、別個に設けられてもよいが、同図に示されるように共通のものとすることができる。また、信号多重化装置１ｐの第ｍ駆動部の電位安定化用スイッチ３３_ｍと、信号多重化装置１ｎの第ｍ駆動部の電位安定化用スイッチ３３_ｍとは、別個に設けられてもよいが、同図に示されるように共通のものとすることができる。

差動信号多重化装置２は、順次に有意レベルとなる２個の選択信号CLK<1>，CLK<2>を入力するとともに、２個の差動入力信号IN<1>，IN<2>を入力する。ここで、第１差動入力信号IN<1>はIN<1>pとIN<1>nとからなり、第２差動入力信号IN<2>はIN<2>pとIN<2>nとからなる。そして、差動信号多重化装置２は、２個の選択信号のうちの第ｍ選択信号CLK<m>が有意レベルであるときに２個の差動入力信号のうちの第ｍ差動入力信号IN<m>に応じた差動出力信号OUTを出力端１４ｐ，１４ｎから出力することができる。

次に、本実施形態の信号多重化回路の具体的な回路構成例について説明する。図４〜図７は、第１実施形態の信号多重化装置１の回路構成例を示す図である。図８は、第２実施形態の信号多重化装置２の回路構成例を示す図である。これらの回路構成例では、抵抗部２０，各駆動用スイッチ３１_ｍ、各選択用スイッチ３２_ｍおよび各電位安定化用スイッチ３３_ｍは、ＭＯＳトランジスタにより構成されている。ＭＯＳトランジスタにより構成される抵抗部２０は、オフ状態であるとき信号多重化装置を停止状態とすることができ、オン状態であるとき信号多重化装置を動作状態とすることができてオン抵抗を有する抵抗器として用いられる。

図４に示される第１構成例の信号多重化装置１Ａでは、抵抗部２０は、ＰＭＯＳトランジスタにより構成され、電源電位端と出力端１４との間に設けられている。各駆動用スイッチ３１_ｍは、ＮＭＯＳトランジスタにより構成され、接地電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ入力信号IN<m>が入力される。各選択用スイッチ３２_ｍは、ＮＭＯＳトランジスタにより構成され、出力端１４と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。各電位安定化用スイッチ３３_ｍは、ＮＭＯＳトランジスタにより構成され、接地電位端と中間ノード３４_ｍとの間に設けられている。第１電位安定化用スイッチ３３_１のゲート端子に第２選択信号CLK<2>が入力される。第２電位安定化用スイッチ３３_２のゲート端子に第１選択信号CLK<1>が入力される。また、各電位安定化用スイッチ３３_ｍをＰＭＯＳトランジスタにより構成する場合は、第１電位安定化用スイッチ３３_１のゲート端子に第１選択信号CLK<1>が入力され、第２電位安定化用スイッチ３３_２のゲート端子に第２選択信号CLK<2>が入力される。

図５に示される第２構成例の信号多重化装置１Ｂでは、抵抗部２０は、ＰＭＯＳトランジスタにより構成され、電源電位端と出力端１４との間に設けられている。各駆動用スイッチ３１_ｍは、ＮＭＯＳトランジスタにより構成され、出力端１４と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ入力信号IN<m>が入力される。各選択用スイッチ３２_ｍは、ＮＭＯＳトランジスタにより構成され、接地電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。各電位安定化用スイッチ３３_ｍは、ＰＭＯＳトランジスタにより構成され、電源電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。また、各電位安定化用スイッチ３３_ｍをＮＭＯＳトランジスタにより構成する場合は、第１電位安定化用スイッチ３３_１のゲート端子に第２選択信号CLK<2>が入力され、第２電位安定化用スイッチ３３_２のゲート端子に第１選択信号CLK<1>が入力される。

図６に示される第３構成例の信号多重化装置１Ｃでは、抵抗部２０は、ＮＭＯＳトランジスタにより構成され、接地電位端と出力端１４との間に設けられている。各駆動用スイッチ３１_ｍは、ＰＭＯＳトランジスタにより構成され、電源電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ入力信号IN<m>が入力される。各選択用スイッチ３２_ｍは、ＰＭＯＳトランジスタにより構成され、出力端１４と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。各電位安定化用スイッチ３３_ｍは、ＰＭＯＳトランジスタにより構成され、電源電位端と中間ノード３４_ｍとの間に設けられている。第１電位安定化用スイッチ３３_１のゲート端子に第２選択信号CLK<2>が入力される。第２電位安定化用スイッチ３３_２のゲート端子に第１選択信号CLK<1>が入力される。また、各電位安定化用スイッチ３３_ｍをＮＭＯＳトランジスタにより構成する場合は、第１電位安定化用スイッチ３３_１のゲート端子に第１選択信号CLK<1>が入力され、第２電位安定化用スイッチ３３_２のゲート端子に第２選択信号CLK<2>が入力される。

図７に示される第４構成例の信号多重化装置１Ｄでは、抵抗部２０は、ＮＭＯＳトランジスタにより構成され、接地電位端と出力端１４との間に設けられている。各駆動用スイッチ３１_ｍは、ＰＭＯＳトランジスタにより構成され、出力端１４と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ入力信号IN<m>が入力される。各選択用スイッチ３２_ｍは、ＰＭＯＳトランジスタにより構成され、電源電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。各電位安定化用スイッチ３３_ｍは、ＮＭＯＳトランジスタにより構成され、接地電位端と中間ノード３４_ｍとの間に設けられている。第１電位安定化用スイッチ３３_１のゲート端子に第１選択信号CLK<1>が入力される。第２電位安定化用スイッチ３３_２のゲート端子に第２選択信号CLK<2>が入力される。また、各電位安定化用スイッチ３３_ｍをＰＭＯＳトランジスタにより構成する場合は、第１電位安定化用スイッチ３３_１のゲート端子に第２選択信号CLK<2>が入力され、第２電位安定化用スイッチ３３_２のゲート端子に第１選択信号CLK<1>が入力される。

図８に示される構成例の差動信号多重化装置２Ａでは、信号多重化装置１ｐ，１ｎそれぞれにおいて、抵抗部２０は、ＰＭＯＳトランジスタにより構成され、電源電位端と出力端１４との間に設けられている。各駆動用スイッチ３１_ｍは、ＮＭＯＳトランジスタにより構成され、出力端１４と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ入力信号IN<m>が入力される。各選択用スイッチ３２_ｍは、ＮＭＯＳトランジスタにより構成され、接地電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。各電位安定化用スイッチ３３_ｍは、ＰＭＯＳトランジスタにより構成され、電源電位端と中間ノード３４_ｍとの間に設けられ、ゲート端子に第ｍ選択信号CLK<m>が入力される。

次に、図４に示される第１構成例の信号多重化装置１Ａにおいて行ったシミュレーションの結果について説明する。図９は、シミュレーション結果を示す図である。同図（ａ）は、電位安定化用スイッチ３３_ｍが設けられていない比較例の場合の出力信号OUTの波形を示す。同図（ａ）は、電位安定化用スイッチ３３_ｍが設けられている実施例の場合の出力信号OUTの波形を示す。出力信号OUTのビットレートは６Gbpsであった。比較例では出力信号波形のジッタが０.０４ＵＩ（Unit Interval）であったの対して、実施例では出力信号波形のジッタは０.０２ＵＩであった。このように、電位安定化用スイッチ３３_ｍが設けられることにより、出力信号波形のジッタが半減された。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、具体的な回路構成例は、上述して構成例に限られるものではなく、様々な態様が可能である。上述した実施形態では駆動部の個数Ｍを２として説明したが、駆動部の個数Ｍは３以上であってもよい。

１，２…信号多重化装置、１１…第１端、１２…第２端、１３…第３端、１４…出力端、２０…抵抗部、３０…駆動部、３１…駆動用スイッチ、３２…選択用スイッチ、３３…電位安定化用スイッチ、３４…中間ノード。

Claims

順次に有意レベルとなるＭ個の選択信号を入力するとともに、Ｍ個の入力信号を入力し、前記Ｍ個の選択信号のうちの第ｍ選択信号が有意レベルであるときに前記Ｍ個の入力信号のうちの第ｍ入力信号に応じた信号を出力する信号多重化装置であって、
第１基準電位が与えられる第１端と、前記第１基準電位と異なる第２基準電位が与えられる第２端と、第３基準電位が与えられる第３端と、前記第１端と前記出力端との間に設けられ抵抗成分を有する抵抗部と、前記第２端と前記出力端との間に並列的に設けられたＭ個の駆動部と、を備え、
前記Ｍ個の駆動部のうちの各第ｍ駆動部は、
前記Ｍ個の選択信号のうちの第ｍ入力信号のレベルに応じて開閉する駆動用スイッチと、前記Ｍ個の入力信号のうちの第ｍ選択信号が有意レベルであるときに閉状態となる選択用スイッチと、前記第ｍ選択信号が非有意レベルであるときに閉状態となる電位安定化用スイッチと、を含み、
前記駆動用スイッチおよび前記選択用スイッチのうちの一方が前記出力端と中間ノードとの間に設けられ、他方が前記第２端と前記中間ノードとの間に設けられており、
前記電位安定化用スイッチが前記第３端と前記中間ノードとの間に設けられている、
ことを特徴とする信号多重化装置（ただし、Ｍは２以上の整数、ｍは１以上Ｍ以下の各整数）。
前記抵抗部および前記Ｍ個の駆動部を２組備え、
その２組のうちの第１組の前記第ｍ駆動部に入力する第ｍ選択信号と、第２組の前記第ｍ駆動部に入力する第ｍ選択信号とを、共通の信号として入力し、
前記第１組の前記第ｍ駆動部に入力する第ｍ入力信号と、前記第２組の前記第ｍ駆動部に入力する第ｍ入力信号とを、差動信号として入力し、
前記第１組の前記出力端から出力する信号と、前記第２組の前記出力端から出力する信号とを、差動信号として出力する、
ことを特徴とする請求項１に記載の信号多重化装置。
前記第１組の前記第ｍ駆動部の前記選択用スイッチと、前記第２組の前記第ｍ駆動部の前記選択用スイッチとが、共通のものである、ことを特徴とする請求項２に記載の信号多重化装置。
前記第１組の前記第ｍ駆動部の前記電位安定化用スイッチと、前記第２組の前記第ｍ駆動部の前記電位安定化用スイッチとが、共通のものである、ことを特徴とする請求項２または３に記載の信号多重化装置。