JP6264940B2 - 通信システム - Google Patents

Description

本発明は、マスタと複数のスレーブとからなる各通信ノードが、給電線を兼ねる通信線路を介して従属接続されてなる通信システムに関する。

車載機器においては、ＥＣＵ（Electronic Control Unit）とセンサやアクチュエータとの間を接続するケーブルの本数を減らすことで、車両の燃費を改善したり、低コスト化に貢献できる。ケーブルの本数を減らす手段として、電源線を介して通信信号を伝搬させるＰＬＣ（Power Line Communication）が広く用いられている。

ＰＬＣの一例として、非特許文献１に開示されているPower over APIXがある。Power over APIXは、送信機と受信機との間において１対１で通信を行うもので、交流結合により電源線の直流成分をカットして通信信号を受信し、インダクタで通信信号をカットして電源を得る、というように、電源と通信信号とが互いに影響を及ぼさない状態で通信を行うことを可能にしている。

APIX Industrial Standard connectivity for industrial applications ,White Paper ,October 2009 ,Version 1.0 ,By Markus Romer（oはオーウムラウト）,Inova Semiconductors ,GmbH

しかしながら、車載機器では、１つのマスタであるＥＣＵがセンサやアクチュエータなどの複数のスレーブを制御する形態を採ることが多い。このような制御形態にPower over APIXを適用すると、１つのＥＣＵと複数のスレーブとをそれぞれ個別に接続する必要があり、配線が冗長になると共に、ＥＣＵに多数の通信用ポートを用意しなければならなくなる。

本発明は上記事情に鑑みてなされたものであり、その目的は、マスタと複数のスレーブとの間の接続形態を簡単にしてＰＬＣを導入できる通信システムを提供することにある。

請求項１記載の通信システムによれば、マスタと複数のスレーブとからなる各通信ノードが、給電線を兼ねる通信線路を介して従属接続され、各通信ノードは、通信線路にインダクタを介して接続されることで給電される。また、通信線路に交流結合されて通信信号を送受信し、マスタと複数のスレーブとの間で双方向通信が可能に構成されている。このように構成すれば、マスタと複数のスレーブとの間の配線接続を簡単にして、ＰＬＣを導入できる。

また、各通信ノードが備える信号歪補正回路は、通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、その歪量に応じて信号波形の歪を補正する。すなわち、マスタと複数のスレーブとを従属接続すると、通信線路に流れる電流にインダクタのインダクタンスが作用して磁気飽和現象が発生する可能性があり、磁気飽和現象が発生すると通信信号波形に歪が生じて通信エラーが生じるおそれがある。それに対して、請求項１，２及び７によれば、実際に通信を行った際に発生した磁気飽和現象に基づく信号波形の歪量に応じて信号波形の歪をダイナミックに補正できるので、通信エラーの発生を回避できる。
そして、請求項１記載の通信システムによれば、前記信号歪補正回路は、受信信号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換されたデータを閾値データと比較した結果に応じて二値データを出力する比較器と、この比較器の入力データと出力データとの差を演算する減算器と、前記差のデータ値に応じて、Ａ／Ｄ変換器の出力データを補正する補正回路とで構成される。
請求項２記載の通信システムによれば、前記信号歪補正回路は、受信信号の１ビット期間内における信号振幅の増減状態を判定する増減判定手段と、時定数が変更可能に構成されるローパスフィルタと、前記増減状態に応じて、ローパスフィルタの時定数を変更する調整信号を生成して出力する調整信号出力手段とで構成される。
請求項７記載の通信システムによれば、前記信号歪補正回路は、前記受信信号のレベルを最大閾値と比較する第１比較器と、前記受信信号のレベルを最小閾値と比較する第２比較器と、前記受信信号のレベルを、前記最大閾値と前記最小閾値との間に設定される中間閾値と比較する第３比較器と、これら第１〜第３比較器の出力信号に応じて、アップ／ダウンカウントを行うアップダウンカウンタと、このアップダウンカウンタのカウント値をＤ／Ａ変換して調整信号を出力するＤ／Ａ変換器と、前記調整信号が非反転入力端子に与えられるオペアンプ（８４）を備え、前記受信信号を反転増幅する反転増幅器とで構成される。

第１実施形態であり、通信システムの構成を示す図 第２実施形態を示す図１相当図 第３実施形態を示す図１相当図 第４実施形態であり、磁気飽和現象を説明する図 磁気飽和による通信信号波形に生じる歪みを示す図 通信線路を介して各スレーブに流れる電流量の変化を示す図 スレーブの構成を示す機能ブロック図 磁気飽和回路の構成を示す機能ブロック図 磁気飽和回路の作用を示す信号波形図 第５実施形態を示す図８相当図 サンプルホールド回路が信号レベルをサンプルするタイミングを示す図 各電圧波形の変化を示す図 第６実施形態を示す図１０相当図 第７実施形態を示す図１０相当図 第８実施形態を示す図１０相当図 受信信号波形，各動作周期におけるカウンタ値及び反転増幅回路の出力電圧の変化を示す図

（第１実施形態）
図１に示すように、本実施形態の通信システムは、１つのマスタ１（通信ノード）と複数のスレーブ２（１，２，３，…）（通信ノード）とが、シングルエンド型の通信線路３を介して従属（カスケード）接続されて構成されている。マスタ１は、直流電源４を内蔵しており、その直流電源４にはデカップリングキャパシタ５及び送受信部６が並列に接続されている。すなわち送受信部６は、直流電源４より電源が供給されて動作する。

送受信部６の入出力端子は、カップリングキャパシタ７を介して通信線路３（１）に接続されていると共に、終端抵抗８を介してグランドに接続されている。また、直流電源４の正側端子は、インダクタ９を介して通信線路３（１）に接続されている。すなわち、通信線路３（１）は、スレーブ２への給電線も兼ねている。

通信線路３（１）の他端は、インダクタ１０（１）を介して、スレーブ２（１）の本体である通信回路部１１（１）の電源端子に接続されている。その電源端子とグランドとの間には、デカップリングキャパシタ１２（１）が接続されており、通信回路部１１（１）には、通信線路３（１）を介して動作用電源が給電されている。また、通信線路３（１）の他端は、カップリングキャパシタ１３（１）を介して通信回路部１１（１）のマスタ側入出力端子に接続されている。その入出力端子は、終端抵抗１４（１）を介してグランドに接続されている。

通信回路部１１（１）は、ロジック回路１５（１）を中心に、マスタ側受信部（レシーバ）１６（１）及びマスタ側送信部（ドライバ）１７（１），並びにスレーブ側送信部１８（１）及びスレーブ側受信部１９（１）を備えている。マスタ１より送信された信号（例えば通信レートが数ＭＨｚ〜数ＧＨｚ程度）は、カップリングキャパシタ１３（１）により直流成分（電源）がカットされてマスタ側受信部１６（１）に入力され、マスタ側受信部１６（１）を介してロジック回路１５（１）に入力される。ロジック回路１５（１）がマスタ１に対して送信する信号は、マスタ側送信部１７（１）及びカップリングキャパシタ１３（１）を介して通信線路３（１）に出力される。

また、ロジック回路１５（１）が下流側のスレーブ２（２）に対して送信する信号は、スレーブ側送信部１８（１）及びカップリングキャパシタ２０（１）を介して通信線路３（２）に出力される。スレーブ２（２）よりスレーブ２（１）に送信された信号は、通信線路３（２）及びカップリングキャパシタ２０（１）を介してスレーブ側受信部１９（１）に入力され、スレーブ側受信部１９（１）を介してロジック回路１５（１）に入力される。通信回路部１１（１）のスレーブ側入出力端子は、終端抵抗２１（１）を介してグランドに接続されている。また、通信回路部１１（１）の電源端子は、インダクタ２２（１）を介して通信線路３（２）に接続されている。尚、他のスレーブ２（２），２（３），…の構成もスレーブ２（１）と同様である。

次に、本実施形態の作用について説明する。マスタ１が内蔵する直流電源４の電源は、インダクタ９を介して通信線路３（１）に供給され、スレーブ２（１）においてインダクタ１０（１）を介して通信回路部１１（１）に供給される。マスタ１は、図示しないがマイクロコンピュータで構成される通信制御部を備えている。そして、マスタ１がスレーブ２に対して送信する信号は、カップリングキャパシタ７を介して通信線路３（１）に供給され、スレーブ２（１）においてカップリングキャパシタ１３（１）を介して通信回路部１１（１）に供給される。

つまり、通信線路３（１）には、電源に通信信号が重畳されて伝送されるが、スレーブ２（１）では、インダクタ１０（１）により信号成分がカットされて電源のみが通信回路部１１（１）の電源端子に供給される。また、通信線路３（１）を介して供給される電源は、カップリングキャパシタ１３（１）によりカットされ、通信信号のみが通信回路部１１（１）に入力される。

尚、マスタ１は、通信信号においてスレーブ２（１，２，３，…）の宛先アドレスを個別に指定して送信する。スレーブ２のロジック回路１５は、受信した信号に含まれているアドレスが自身宛てであれば、同信号に含まれているコマンドの内容に応じてマスタ１に応答を返す。例えば、ロジック回路１５には、図示しないが加速度センサ等のセンサが接続されており、そのセンサからの出力信号の有無などの情報をマスタ１に返信する。一方、前記信号に含まれているアドレスが自身宛てでなければ、受信した信号をそのまま、スレーブ側送信部１８を介して下流側のスレーブ２に送信する。

また、ロジック回路１５は、下流側のスレーブ２より送信された信号を、スレーブ側受信部１９（１）を介して受信すると、受信した信号をそのまま、マスタ側送信部１７（１）を介して上流側（スレーブ２又はマスタ１）に送信する。

以上のように本実施形態によれば、マスタ１と複数のスレーブ２とからなる各通信ノードを、給電線を兼ねる通信線路３を介して従属接続し、各スレーブ２には、通信線路３にインダクタ１０を介して接続することで給電する。また、各スレーブ２は、通信線路３にカップリングキャパシタ１３により交流結合されて通信信号を送受信し、マスタ１と複数のスレーブ２との間で双方向通信が可能となるように構成した。したがって、マスタ１と複数のスレーブ２との間の配線接続を簡単にして、ＰＬＣを導入できる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図２に示すように、第２実施形態の通信システムでは、通信線路が、第１実施形態のシングルエンド型と異なり差動型で構成されており、マスタ及びスレーブも差動信号の伝送に対応した構成となっている。

すなわち、マスタ１Ｄは、差動信号を送信する送信部６Ｔ及び差動信号を受信する受信部６Ｒを有する送受信部６Ｄを備えており、その入出力端子は、カップリングキャパシタ７Ｈ，７Ｌを介して通信線路３１Ｈ（１），３１Ｌ（１）に接続されている。また、前記入出力端子は、終端抵抗８Ｈ（１），８Ｌ（１）を介してグランドに接続されている。直流電源４の正側，負側端子は、それぞれインダクタ９Ｈ，９Ｌを介して通信線路３１Ｈ（１），３１Ｌ（１）に接続されている。

スレーブ２Ｄ（１）も、差動信号を送受信する通信回路部１１Ｄ（１）を備えており、そのマスタ側入出力端子は、カップリングキャパシタ１３Ｈ（１），１３Ｌ（１）を介して通信線路３１Ｈ（１），３１Ｌ（１）に接続されている。また、通信線路３１Ｈ（１），３１Ｌ（１）は、インダクタ１０Ｈ（１），１０Ｌ（１）を介して通信回路部１１Ｄ（１）の電源端子，グランド端子にそれぞれ接続されている。

通信回路部１１Ｄ（１）のスレーブ側入出力端子は、カップリングキャパシタ２０Ｈ（１），２０Ｌ（１）を介して通信線路３１Ｈ（２），３１Ｌ（２）に接続されており、また、前記入出力端子は、終端抵抗２１Ｈ（１），２１Ｌ（１）を介してグランドに接続されている。通信回路部１１Ｄ（１）の電源端子は、インダクタ２２Ｈ（１）を介して通信線路３１Ｈ（２）に接続されており、グランド端子は、インダクタ２２Ｌ（１）を介して通信線路３１Ｌ（２）に接続されている。尚、他のスレーブ２Ｄ（２），２Ｄ（３），…の構成もスレーブ２Ｄ（１）と同様である。

次に、第２実施形態の作用について説明する。例えば直流電源４の電圧が５Ｖであれば、送受信部６Ｄが差動信号を伝送しない状態で、通信線路３１Ｈ（１）の電位は５Ｖ，通信線路３１Ｌ（１）の電位は０Ｖである。そして、送受信部６Ｄは、通信線路３１Ｈ（１）の電位を、５Ｖを中心電圧として例えば±０．５Ｖ変動させるように駆動し、通信線路３１Ｌ（１）の電位を、０Ｖを中心電圧として例えば±０．５Ｖ変動させるように駆動する。これにより、通信回路部１１Ｄ（１）が受信する差動信号の差動電圧は±１．０Ｖに変動するので、２値信号が伝送される。

以上のように第２実施形態によれば、マスタ１Ｄと複数のスレーブ２Ｄとを、差動信号を伝送する通信線路３１Ｈ，３１Ｌを介して従属接続したので、差動信号を伝送する通信システムについても本発明を適用することで、第１実施形態と同様の効果が得られる。

（第３実施形態）
第２実施形態では、マスタ１Ｄと複数のスレーブ２Ｄとが通信線路３１Ｈ，３１Ｌを介して双方向通信を行うように構成した。これに対して第３実施形態では、図３に示すように、差動信号を伝送する通信線路を２組設け、各通信線路で片方向通信を行うように構成している。そして、マスタ及びスレーブも上記の伝送形式に対応した構成となっている。

マスタ１ＤＵの送受信部６Ｄは第２実施形態と同じ構成であり、送信部６Ｔ及び受信部６Ｒを備えている。送信部６Ｔの差動出力端子は、通信線路３１Ｄ（１）に接続されており、スレーブ２ＤＵ側に信号を送信する。受信部６Ｒの差動入力端子は、通信線路３１Ｕ（１）に接続されており、スレーブ２ＤＵ側より送信された信号を受信する。

スレーブ２ＤＵ（１）も、第２実施形態と同じ構成の通信回路部１１Ｄ（１）を備えており、マスタ側受信部１６Ｄ（１）の差動入力端子は、通信線路３１Ｄ（１）に接続されている。また、マスタ側送信部１７Ｄ（１）の差動出力端子は、通信線路３１Ｕ（１）に接続されている。そして、スレーブ側送信部１８Ｄ（１）の差動出力端子は、通信線路３１Ｄ（２）に接続されており、スレーブ側受信部１９Ｄ（１）の差動入力端子は、通信線路３１Ｕ（２）に接続されている。
尚、通信線路３１Ｕは、通信線路３１Ｄ側と対象に、インダクタ１０及び２２やカップリングキャパシタ１３及び２０，終端抵抗１４及び２１等が接続されているが、これら全てに符号を付すと図示が徒に複雑になるので、省略する。

以上のように構成される第３実施形態によれば、マスタ１ＤＵは、スレーブ２ＤＵに差動信号を送信する場合は通信線路３１Ｄを用いて送信し、スレーブ２ＤＵがマスタ１ＤＵに差動信号を送信する場合は通信線路３１Ｕを用いて送信する。したがって、２組の差動通信線路３１Ｄ，３１Ｕを用いて片方向通信を行う通信システムにおいても、第１又は第２実施形態と同様の効果が得られる。

（第４実施形態）
先ず、上記実施形態の通信システムを構成した場合に発生する信号波形の歪について説明する。通信線路３に流れる電流量が多くなると、インダクタ１０等において磁界の増大に対し磁束密度が変化しなくなる磁気飽和現象が発生し（図４参照）、自己インダクタンスの減少により信号波形に歪が生じる（図５参照）。このような歪は、通信エラーの原因となる。

上記実施形態のように、各通信ノードを従属接続した構成では、図６に示すように、マスタ１に近いスレーブ２のインダクタ１０ほど電流が多く流れ（Ｉ１＋Ｉ２＋Ｉ３→Ｉ２＋Ｉ３→Ｉ３→…）、磁気飽和が起こり易くなる。そこで、第４実施形態では、図７に示すように、スレーブ４１のマスタ側受信部１６の入力側に磁気飽和補正回路４２（信号歪補正回路）を挿入し、この磁気飽和補正回路４２により信号波形の歪を補正する。尚、後述するように、マスタ側受信部１６は不要となる場合がある。

また、上記の磁気飽和現象は、スレーブ４１が他のスレーブ４１より送信された信号を受信する場合や、マスタ１がスレーブ４１より送信された信号を受信する場合についても同様に発生する。したがって、実際には、磁気飽和補正回路４２をスレーブ側受信部１９の入力側や、マスタ１の受信部６Ｒの入力側にも配置する必要がある。但し、説明を簡単にするため、代表的にマスタ側受信部１６の入力側にのみ磁気飽和補正回路４２を示して説明する（第５実施形態以降も同様）。

図８に示すように、磁気飽和補正回路４２は、Ａ／Ｄ（ＡＤＣ）変換器４３，減算器４４（補正回路）及び４５，スライサ４６で構成されている。Ａ／Ｄ変換器４３は、例えば８ビットであり、スライサ４６は、Ａ／Ｄ変換器４３の中間値「１２７」を閾値として、Ａ／Ｄ変換器４３によりＡ／Ｄ変換され、減算器４４を介して入力されるデータと比較する。そして、入力データが閾値を超えていれば８ビットの最大データ値「２５５」を出力し、閾値以下であればデータ値「０」を出力する。つまり、スライサ４６はデジタルコンパレータ（比較器）である。

減算器４５は、スライサ４６の入力データ（node0）より出力データ（node1）を減算して、減算結果（error）を減算器４４に出力する。減算器４４は、Ａ／Ｄ変換器４３の出力データより、上記減算結果（error）を減算してスライサ４６に出力する。

次に、第４実施形態の作用について説明する。図９に示すように、スレーブ４１がマスタ側より受信した信号波形に磁気飽和によるひずみが生じていれば、ハイレベルの信号が継続すると信号振幅は漸減するように変化し、ローレベルの信号が継続すると信号振幅は漸増するように変化する（図中に破線で示す）。これに対してスライサ４６が出力するデータは、Ａ／Ｄ変換データが閾値を跨いで変化しない限り、ハイレベル（２５５），ローレベルに対応する値（２５５，０；二値データ）となる。

磁気飽和により信号波形に歪が生じていると、受信信号がハイレベルを示す期間では、Ａ／Ｄ変換データがスライサ４６の出力データよりも小さくなるので、減算器４５の減算結果（error）は負の値となり、減算器４４が減算を行った結果は、減算結果（error）の絶対値の加算になる。したがって、この期間では、Ａ／Ｄ変換データの減少を補うように、スライサ４６の出力データとの差分（error0,error1,error2,…）が加算される。

一方、受信信号がローレベルを示す期間では、Ａ／Ｄ変換データがスライサ４６の出力データよりも大きく、減算器４５の減算結果（error）は正の値となり、減算器４４では、Ａ／Ｄ変換データより減算結果（error）がそのまま減算される。したがって、この期間では、Ａ／Ｄ変換データの増加を抑制するように、スライサ４６の出力データとの差分が減算される。尚、この場合マスタ側受信部１６は不要となり、スライサ４６が出力する
デジタルデータはそのままロジック回路１５に入力される。

以上のように第４実施形態によれば、マスタ１及びスレーブ４１の各通信ノードに、通信線路３における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する磁気飽和補正回路４２を備える。磁気飽和補正回路４２は、受信信号をＡ／Ｄ変換器４３によりＡ／Ｄ変換し、スライサ４６がＡ／Ｄ変換されたデータを閾値データと比較した結果に応じて二値データを出力し、減算器４５がスライサ４６の入力データと出力データとの差を演算し、減算器４４が前記差のデータ値に応じてＡ／Ｄ変換器の４３出力データを補正する。したがって、実際に通信が行われた際に生じている信号波形の歪量に応じて、歪を低減するように信号波形をダイナミックに補正して通信エラーの発生を回避できる。

（第５実施形態）
図１０に示すように、第５実施形態のスレーブ５１は、第４実施形態と異なる構成の磁気飽和補正回路５２を備えている。磁気飽和補正回路５２は、サンプルホールド回路（Ｓ／Ｈ）５３（増減判定手段），コンパレータ５４（増減判定手段），制御回路５５（調整信号出力手段），時定数可変ローパスフィルタ（ＬＰＦ，以下、単にＬＰＦと称す）５６及び加算器５７で構成されている。そして、マスタ側受信部１６には、受信信号が加算器５７を介して入力されている。

サンプルホールド回路５３は、図１１に示すように、通信信号の１ビット期間内に、加算器５７の出力信号のレベルを少なくとも２回サンプリングして（それぞれ、Ｖｎ，Ｖｐとする）各サンプル値を保持する。尚、サンプリング周期は、上記条件を満たすように設定する。コンパレータ５４は、サンプルホールド回路５３がホールドしている２つのレベルＶｎ，Ｖｐを比較し、Ｖｎ＜Ｖｐであればハイレベル信号（up）を、Ｖｎ＞Ｖｐであればローレベル信号（down）を制御回路５５に出力する。制御回路５５は、マスタ側受信部１６より入力される受信データとコンパレータ５４より入力される信号に応じてＬＰＦ５６に制御信号（cnt）（調整信号）を出力する。

ＬＰＦ５６は、制御信号（cnt）に応じてフィルタの時定数を変化させ、マスタ側受信部１６より出力される受信データ（アナログ）を低域濾波（積分）する。そして、加算器５７は、スレーブ５１の受信信号レベルに、ＬＰＦ５６の出力信号をアナログ演算により加算する。これにより、信号波形の歪を補正するようにフィードバックループが構成されている。

次に、第５実施形態の作用について説明する。尚、加算器５７の入力端子をnode0，出力端子をnode1，ＬＰＦ５６の出力端子をnode2とする。磁気飽和により信号波形に歪が生じていると、受信信号がハイレベルを示す期間では、フィードバックによる補正が作用しない初期段階ではnode1の信号レベルも減少するのでＶｎ＞Ｖｐとなる（図１２参照）。したがって、コンパレータ５４はローレベル信号（down）を出力し、制御回路５５は制御信号（cnt）をデクリメントする。例えば、初期値が４ビットで「００１１」であれば「００１０」に変化させる。

ＬＰＦ５６は、上記制御信号（cnt）の変化を受けて時定数を低下させ、通過帯域幅を拡げる。これにより、ＬＰＦ５６の出力信号（node2）は漸増するように変化し、前記出力信号が加算器５７で受信信号に加算されることで、マスタ側受信部１６に入力される信号の波形歪がキャンセルされる。

一方、受信信号がローレベルを示す期間では、補正が作用しない初期段階ではnode1の信号レベルが増加するのでＶｎ＜Ｖｐとなる。したがって、コンパレータ５４はハイレベル信号（up）を出力し、制御回路５５は制御信号（cnt）をインクリメントする。ＬＰＦ５６は、上記制御信号（cnt）の変化を受けて時定数を増加させ、通過帯域幅を狭める。これにより、ＬＰＦ５６の出力信号（node2）は漸減するように変化し、前記出力信号が加算器５７で受信信号に加算されることで、マスタ側受信部１６に入力される信号の波形歪がキャンセルされる。したがって、受信信号波形の勾配（歪）がなくなるようにネガティブフィードバック制御される。
また、受信信号がハイレベルを示す期間において、コンパレータ５４がハイレベル信号（up）を出力した場合は、フィードバックによる補正量が過剰であることを示すので、制御回路５５は制御信号（cnt）をインクリメントして、補正量を減少させる。

また、サンプルホールド回路５３が、受信信号がハイ／ローレベル間で遷移する期間にＶｎ，Ｖｐをサンプルしたとすると、これは磁気飽和による信号波形の歪とは無関係の情報となる。そこで、制御回路５５は、受信信号の二値レベル変化をモニタして、コンパレータ５４が上記遷移期間に出力した信号は無視する。尚、サンプルホールド回路５３のサンプルタイミングが、例えば受信データ列よりＣＤＲ（Clock Data Recovery）により再生されたクロック信号に同期して設定され、二値レベル間の遷移に係らないタイミングで行われる場合、制御回路５５は受信信号をモニタする必要はない。

以上のように第５実施形態によれば、磁気飽和補正回路５２は、時定数が変更可能に構成されるＬＰＦ５６を備え、受信信号の１ビット期間内における信号振幅の増減状態をサンプルホールド回路５３及びコンパレータ５４により判定し、制御回路５５は、前記増減状態に応じて、ＬＰＦ５６の時定数を変更する制御信号（cnt）を生成して出力する。したがって、第４実施形態のようにＡ／Ｄ変換器４３を使用せずとも、磁気飽和による信号波形の歪を補正できる。

（第６実施形態）
図１３に示す第６実施形態は、第５実施形態の構成をより具体的に示すものである。スレーブ６１が備える磁気飽和補正回路６２は、制御回路５５に相当するアップ／ダウンカウンタ６３（調整信号出力手段）及びＤ／Ａ変換器（ＤＡＣ）６４（調整信号出力手段）と、ＬＰＦ５６に相当するＧｍ−Ｃフィルタ６５とを備えている。コンパレータ５４の出力信号は、アップ／ダウンカウンタ６３に対しアップ／ダウン制御信号（up/down）として入力されている。アップ／ダウンカウンタ６３のカウント値（cnt）はＤ／Ａ変換器６４によりＤ／Ａ変換され、Ｄ／Ａ変換されたアナログ信号がＧｍ−Ｃフィルタ６５に時定数制御信号として入力されている。

Ｇｍ−Ｃフィルタ６５は、コンダクタンスｇｍが調整可能であるトランスコンダクタアンプ（Ｇｍ）６６（抵抗可変手段）及びコンデンサ６７（容量Ｃ）で構成され、フィルタの時定数は１／ｇｍ・Ｃで与えられる。トランスコンダクタアンプ６６は、Ｄ／Ａ変換器６４より入力される時定数制御信号に応じてコンダクタンスｇｍを変化させる。

次に、第６実施形態の作用について説明する。受信信号がハイレベルを示す期間に磁気飽和による信号波形に歪が生じていると、コンパレータ５４はローレベル信号（down）を出力し、アップ／ダウンカウンタ６３をデクリメントする。Ｇｍ−Ｃフィルタ６５は、そのカウント値の減少を受けてコンダクタンスｇｍを増加させて時定数を低下させ、通過帯域幅を拡げる。一方、受信信号がローレベルを示す期間では、コンパレータ５４はハイレベル信号（up）を出力し、アップ／ダウンカウンタ６３をインクリメントする。Ｇｍ−Ｃフィルタ６５は、そのカウント値の増加を受けてコンダクタンスｇｍを減少させて時定数を増加させ、通過帯域幅を狭める。これにより、第５実施形態と同様の作用となる。

以上のように第６実施形態によれば、アップダウンカウンタ６３は、コンパレータ５４による増減状態の判定結果に従いアップ／ダウンカウントを行い、Ｄ／Ａ変換器６４は、アップダウンカウンタ６３のカウント値をＤ／Ａ変換してＧｍ−Ｃフィルタ６５に時定数制御信号を出力する。そして、Ｇｍ−Ｃフィルタ６５を、トランスコンダクタアンプ６６及びコンデンサ６７で構成した。したがって、第５実施形態と同様の効果が得られる。

（第７実施形態）
図１４に示すように、第７実施形態のスレーブ７１が備える磁気飽和補正回路７２は、第６実施形態のＤ／Ａ変換器６４を周波数制御回路７３（frequency control）に置き換え、Ｇｍ−Ｃフィルタ６５をスイッチトキャパシタフィルタ７４に置き換えたものである。周波数制御回路７３（発振回路）は、アップダウンカウンタ６３のカウント値に応じて、スイッチトキャパシタフィルタ７４に出力するクロック信号の周波数を変化させる。例えば、ＰＬＬ（Phase Locked Loop）回路を用いた周波数シンセサイザなどで構成される。

スイッチトキャパシタフィルタ７４は、周知のように、オペアンプＯＰ，コンデンサＣ１及びＣ２，スイッチＳＷ１〜ＳＷ４で構成されており、入力されるクロック信号の周波数でスイッチＳＷ１及びＳＷ３，スイッチＳＷ２及びＳＷ４を交互にＯＮ／ＯＦＦさせる。周波数が高くなるのに応じてフィルタの時定数は小さくなる。したがって、第７実施形態による場合も、第５及び第６実施形態と同様の効果が得られる。

（第８実施形態）
図１５に示すように、第８実施形態のスレーブ８１が備える磁気飽和補正回路８２は、反転増幅器８３を中心に構成されている。反転増幅器８３は、アンプ８４と抵抗Ｒ１及びＲ２の直列回路とで構成されており、抵抗Ｒ１及びＲ２の共通接続点はアンプ８４の反転入力端子に接続されている。また、抵抗Ｒ１側の端子はマスタ側信号入出力端子に、抵抗Ｒ２側の端子はアンプ８４の出力端子に接続されている。

アンプ８４の出力端子は、３つのコンパレータ８５Ｐ，８５Ｎ，８５Ｍ（Ｃ１，Ｃ２，Ｃ３；それぞれ第１，第２，第３比較器）の非反転入力端子に接続されており、コンパレータ８５Ｐ，８５Ｎ，８５Ｍの反転入力端子には、それぞれ基準電圧Ｖ_{ＲＥＦ＿Ｐ}，Ｖ_{ＲＥＦ＿Ｎ}，Ｖ_{ＲＥＦ＿Ｍ}が与えられている。コンパレータ８５Ｐ，８５Ｎ，８５Ｍの出力信号は、それぞれアップ／ダウン制御部８６（control）に入力されている。アップ／ダウン制御部８６は、上記各信号に基づいて、アップ／ダウンカウンタ６３に対しアップ／ダウン制御信号を出力する。

図１６に示すように、基準電圧Ｖ_{ＲＥＦ＿Ｐ}，Ｖ_{ＲＥＦ＿Ｎ}，Ｖ_{ＲＥＦ＿Ｍ}は、それぞれ受信信号振幅の最高電圧（最大閾値），最低電圧（＞０Ｖ；最小閾値），中間電圧（中間閾値）に対応するもので、コンパレータ８５Ｍの出力信号は、以下に述べる補正が作用しない状態の受信データとなる。したがって、第６，第７実施形態と同様に、上記出力信号はアップ／ダウンカウンタ６３に入力されている。アップ／ダウンカウンタ６３のカウント値（cnt；調整信号）は、Ｄ／Ａコンバータ（ＤＡＣ）６４に入力されており、Ｄ／Ａコンバータ６４によりＤ／Ａ変換されたアナログ信号は、アンプ８４の非反転入力端子に与えられている。

次に、第８実施形態の作用について説明する。図１６に示すように、磁気飽和により信号波形に歪が生じており、受信信号のハイレベルが継続する期間に信号振幅が基準電圧Ｖ_{ＲＥＦ＿Ｐ}，Ｖ_{ＲＥＦ＿Ｍ}の間にあると、コンパレータ８５Ｐの出力信号はローレベル，コンパレータ８５Ｍの出力信号はハイレベルとなる。すると、アップ／ダウン制御部８６は、制御信号により「アップ」を指示し、アップ／ダウンカウンタ６３はアップカウントを行う。

尚、アップ／ダウンカウンタ６３の初期値は「１０００」であり、この時、Ｄ／Ａコンバータ６４の出力電圧Ｖｐは０Ｖになるように設定されている。また、図中に示すｔ０，ｔ１，ｔ２，…は、アップ／ダウン制御部８６，アップ／ダウンカウンタ６３，Ｄ／Ａコンバータ６４の動作周期である。この動作周期が短い方がより大きな波形歪に対応できる。また、Ｄ／Ａコンバータ６４の出力電圧精度が高い方が精度の良い補正が可能である。

この時、アップ／ダウンカウンタ６３のカウント値は、初期値「１０００」から、「１００１」→「１０１０」に変化する。Ｄ／Ａコンバータ６４は、入力されるカウント値をＤ／Ａ変換してオペアンプ８４の非反転入力端子に出力する。ここで、反転増幅回路８３の入力電圧をＶin，ｋ＝Ｒ１／（Ｒ１＋Ｒ２）とすると、出力電圧Ｖoutは次式で表される。
Ｖout＝Ｖｐ／ｋ＋Ｖin・（ｋ−１）／ｋ
したがって、入力電圧Ｖinの波形に歪が生じていても、非反転入力端子の電位；Ｄ／Ａコンバータ６４の出力電圧Ｖｐを適切に制御すれば波形歪を低減できる。そして、上記の場合、アップ／ダウンカウンタ６３のカウント値が動作周期毎に増加することで電位Ｖｐを上昇させて、図中に実線で示すように波形歪が低減される。

尚、動作周期ｔ３においても、アップ／ダウン制御部８６が「アップ」を指示する条件は変わらないが、動作周期ｔ３以降に受信信号はローレベルに変化しているので、カウント値を更に「アップ」させるのは好ましくない。したがって、アップ／ダウンカウンタ６３は、コンパレータ８５Ｍより入力される受信データの変化を捉えて、動作周期ｔ３ではアップカウントを抑制する。その結果、動作周期ｔ３でのカウント値は「１０１０」を維持する。

次の動作周期ｔ４では、受信信号が再びハイレベルに遷移するので、ここでもアップ／ダウンカウンタ６３はカウント値「１０１０」を維持する。したがって、動作周期ｔ４における振幅補正量も動作周期ｔ３と同じになる。動作周期ｔ５でも受信信号はハイレベルを維持しており、カウント値は「１０１１」にインクリメントされる。その後、動作周期ｔ６にかけて信号振幅は基準電圧Ｖ_{ＲＥＦ＿Ｍ}を下回るため、コンパレータ８５Ｍの出力信号はローレベルとなるが、磁気飽和補正回路８２の出力電圧Ｖoutは補正によりハイレベルとなるので、通信エラーの発生が回避されている。

動作周期ｔ６は、動作周期ｔ３と同様に信号レベルがハイからローに遷移するタイミングであるから、アップ／ダウンカウンタ６３はアップカウントを抑制する。そして、次の動作周期ｔ７では、信号振幅は基準電圧Ｖ_{ＲＥＦ＿Ｎ}を下回るのでコンパレータ８５の出力信号は全てローレベルとなる。すると、アップ／ダウン制御部８６は、制御信号により「ダウン」を指示し、アップ／ダウンカウンタ６３はダウンカウントを行う。この時、カウント値は「１０１１」から「１０１０」にデクリメントされる。
以降の、動作周期ｔ８（及びｔ９）でも受信信号は継続してローレベルを示すので、カウント値は更に「１００１」にデクリメントされる。これにより、受信信号のローレベルが継続する期間において、信号振幅が漸増するように変化する波形歪が抑制されている。

以上のように第８実施形態によれば、磁気歪補正回路８２を、受信信号のレベルをそれぞれ基準電圧Ｖ_{ＲＥＦ＿Ｐ}Ｖ_{ＲＥＦ＿Ｎ}，Ｖ_{ＲＥＦ＿Ｍ}と比較するコンパレータ８５Ｐ，８５Ｎ，８５Ｍと、これらの出力信号に応じて、アップ／ダウンカウントを行うアップダウンカウンタ６３と、このカウンタ６３のカウント値をＤ／Ａ変換するＤ／Ａコンバータ６４と、
Ｄ／Ａ変換された電圧が非反転入力端子に与えられるオペアンプ８４を備え、受信信号Ｖinを反転増幅する反転増幅器８３とで構成した。したがって、受信信号のレベル変化に応じて各コンパレータ８５が出力する信号の変化により、アップダウンカウンタ６３のカウント値を変化させ、反転増幅器８３の出力電圧Ｖoutを制御して波形歪を抑制できる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
直流電源４は、マスタ１が内蔵する必要はなく、別途通信線路３に供給されていても良い。
第４〜第８実施形態を、第２実施形態のように差動型の通信線路や、第３実施形態のように片方向通信を行う通信線路に適用しても良い。

図面中、１はマスタ（通信ノード）２はスレーブ（通信ノード）、３は通信線路、７，１３，２０はカップリングキャパシタ、９，１０，２２はインダクタを示す。

Claims (7)

1. マスタ（１）と複数のスレーブ（２，４１，５１，６１，７１，８１）とからなる各通信ノードが、給電線を兼ねる通信線路（３，３１）を介して従属接続され、
   前記各通信ノードは、前記通信線路にインダクタ（９，１０，２２）を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
   前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
   前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路（４２，５２，６２，７２，８２）を備え、
   前記信号歪補正回路は、受信信号をＡ／Ｄ変換するＡ／Ｄ変換器（４３）と、
   前記Ａ／Ｄ変換されたデータを閾値データと比較した結果に応じて二値データを出力する比較器（４６）と、
   前記比較器の入力データと出力データとの差を演算する減算器（４５）と、
   前記差のデータ値に応じて、前記Ａ／Ｄ変換器の出力データを補正する補正回路（４４）とで構成されることを特徴とする通信システム。
2. マスタ（１）と複数のスレーブ（２，４１，５１，６１，７１，８１）とからなる各通信ノードが、給電線を兼ねる通信線路（３，３１）を介して従属接続され、
   前記各通信ノードは、前記通信線路にインダクタ（９，１０，２２）を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
   前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
   前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路（４２，５２，６２，７２，８２）を備え、
   前記信号歪補正回路（５２）は、受信信号の１ビット期間内における信号振幅の増減状態を判定する増減判定手段（５３，５４）と、
   時定数が変更可能に構成されるローパスフィルタ（５６，６５，７４）と、
   前記増減状態に応じて、前記ローパスフィルタの時定数を変更する調整信号を生成して出力する調整信号出力手段（５５）とで構成されることを特徴とする通信システム。
3. 前記増減判定手段は、受信信号の１ビット期間内に前記信号振幅値を２回サンプルして、各サンプル値をホールドするサンプルホールド回路（５３）と、
   前記各サンプル値の大小関係を比較して、前記増減状態の判定信号を出力する比較器（５４）とで構成されていることを特徴とする請求項２記載の通信システム。
4. 前記調整信号出力手段は、前記増減状態の判定結果に従いアップ／ダウンカウントを行うアップダウンカウンタ（６３）と、
   このアップダウンカウンタのカウント値をＤ／Ａ変換して前記調整信号を出力するＤ／Ａ変換器（６４）とで構成されていることを特徴とする請求項２又は３記載の通信システム。
5. 前記ローパスフィルタ（６５）は、コンデンサ（６７）と、前記調整信号に応じて抵抗値が変化する抵抗可変手段（６６）とで構成されていることを特徴とする請求項２から４の何れか一項に記載の通信システム。
6. 前記ローパスフィルタは、スイッチトキャパシタフィルタ（７４）で構成され、
   前記調整信号出力手段は、前記増減状態の判定結果に従い、前記スイッチトキャパシタフィルタをスイッチングするクロック信号の周波数を変化させる発振回路（７３）で構成されていることを特徴とする請求項２又は３記載の通信システム。
7. マスタ（１）と複数のスレーブ（２，４１，５１，６１，７１，８１）とからなる各通信ノードが、給電線を兼ねる通信線路（３，３１）を介して従属接続され、
   前記各通信ノードは、前記通信線路にインダクタ（９，１０，２２）を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
   前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
   前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路（４２，５２，６２，７２，８２）を備え、
   前記信号歪補正回路（８２）は、前記受信信号のレベルを最大閾値と比較する第１比較器（８５Ｐ）と、
   前記受信信号のレベルを最小閾値と比較する第２比較器（８５Ｎ）と、
   前記受信信号のレベルを、前記最大閾値と前記最小閾値との間に設定される中間閾値と比較する第３比較器（８５Ｍ）と、
   これら第１〜第３比較器の出力信号に応じて、アップ／ダウンカウントを行うアップダウンカウンタ（６３）と、
   このアップダウンカウンタのカウント値をＤ／Ａ変換して調整信号を出力するＤ／Ａ変換器（６４）と、
   前記調整信号が非反転入力端子に与えられるオペアンプ（８４）を備え、前記受信信号を反転増幅する反転増幅器（８３）とで構成されていることを特徴とする通信システム。

Images