JP6264940B2 - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP6264940B2 JP6264940B2 JP2014036681A JP2014036681A JP6264940B2 JP 6264940 B2 JP6264940 B2 JP 6264940B2 JP 2014036681 A JP2014036681 A JP 2014036681A JP 2014036681 A JP2014036681 A JP 2014036681A JP 6264940 B2 JP6264940 B2 JP 6264940B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- communication
- master
- communication line
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/104—Peer-to-peer [P2P] networks
- H04L67/1044—Group management mechanisms
- H04L67/1051—Group master selection mechanisms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
そして、請求項1記載の通信システムによれば、前記信号歪補正回路は、受信信号をA/D変換するA/D変換器と、A/D変換されたデータを閾値データと比較した結果に応じて二値データを出力する比較器と、この比較器の入力データと出力データとの差を演算する減算器と、前記差のデータ値に応じて、A/D変換器の出力データを補正する補正回路とで構成される。
請求項2記載の通信システムによれば、前記信号歪補正回路は、受信信号の1ビット期間内における信号振幅の増減状態を判定する増減判定手段と、時定数が変更可能に構成されるローパスフィルタと、前記増減状態に応じて、ローパスフィルタの時定数を変更する調整信号を生成して出力する調整信号出力手段とで構成される。
請求項7記載の通信システムによれば、前記信号歪補正回路は、前記受信信号のレベルを最大閾値と比較する第1比較器と、前記受信信号のレベルを最小閾値と比較する第2比較器と、前記受信信号のレベルを、前記最大閾値と前記最小閾値との間に設定される中間閾値と比較する第3比較器と、これら第1〜第3比較器の出力信号に応じて、アップ/ダウンカウントを行うアップダウンカウンタと、このアップダウンカウンタのカウント値をD/A変換して調整信号を出力するD/A変換器と、前記調整信号が非反転入力端子に与えられるオペアンプ(84)を備え、前記受信信号を反転増幅する反転増幅器とで構成される。
図1に示すように、本実施形態の通信システムは、1つのマスタ1(通信ノード)と複数のスレーブ2(1,2,3,…)(通信ノード)とが、シングルエンド型の通信線路3を介して従属(カスケード)接続されて構成されている。マスタ1は、直流電源4を内蔵しており、その直流電源4にはデカップリングキャパシタ5及び送受信部6が並列に接続されている。すなわち送受信部6は、直流電源4より電源が供給されて動作する。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図2に示すように、第2実施形態の通信システムでは、通信線路が、第1実施形態のシングルエンド型と異なり差動型で構成されており、マスタ及びスレーブも差動信号の伝送に対応した構成となっている。
第2実施形態では、マスタ1Dと複数のスレーブ2Dとが通信線路31H,31Lを介して双方向通信を行うように構成した。これに対して第3実施形態では、図3に示すように、差動信号を伝送する通信線路を2組設け、各通信線路で片方向通信を行うように構成している。そして、マスタ及びスレーブも上記の伝送形式に対応した構成となっている。
尚、通信線路31Uは、通信線路31D側と対象に、インダクタ10及び22やカップリングキャパシタ13及び20,終端抵抗14及び21等が接続されているが、これら全てに符号を付すと図示が徒に複雑になるので、省略する。
先ず、上記実施形態の通信システムを構成した場合に発生する信号波形の歪について説明する。通信線路3に流れる電流量が多くなると、インダクタ10等において磁界の増大に対し磁束密度が変化しなくなる磁気飽和現象が発生し(図4参照)、自己インダクタンスの減少により信号波形に歪が生じる(図5参照)。このような歪は、通信エラーの原因となる。
デジタルデータはそのままロジック回路15に入力される。
図10に示すように、第5実施形態のスレーブ51は、第4実施形態と異なる構成の磁気飽和補正回路52を備えている。磁気飽和補正回路52は、サンプルホールド回路(S/H)53(増減判定手段),コンパレータ54(増減判定手段),制御回路55(調整信号出力手段),時定数可変ローパスフィルタ(LPF,以下、単にLPFと称す)56及び加算器57で構成されている。そして、マスタ側受信部16には、受信信号が加算器57を介して入力されている。
また、受信信号がハイレベルを示す期間において、コンパレータ54がハイレベル信号(up)を出力した場合は、フィードバックによる補正量が過剰であることを示すので、制御回路55は制御信号(cnt)をインクリメントして、補正量を減少させる。
図13に示す第6実施形態は、第5実施形態の構成をより具体的に示すものである。スレーブ61が備える磁気飽和補正回路62は、制御回路55に相当するアップ/ダウンカウンタ63(調整信号出力手段)及びD/A変換器(DAC)64(調整信号出力手段)と、LPF56に相当するGm−Cフィルタ65とを備えている。コンパレータ54の出力信号は、アップ/ダウンカウンタ63に対しアップ/ダウン制御信号(up/down)として入力されている。アップ/ダウンカウンタ63のカウント値(cnt)はD/A変換器64によりD/A変換され、D/A変換されたアナログ信号がGm−Cフィルタ65に時定数制御信号として入力されている。
図14に示すように、第7実施形態のスレーブ71が備える磁気飽和補正回路72は、第6実施形態のD/A変換器64を周波数制御回路73(frequency control)に置き換え、Gm−Cフィルタ65をスイッチトキャパシタフィルタ74に置き換えたものである。周波数制御回路73(発振回路)は、アップダウンカウンタ63のカウント値に応じて、スイッチトキャパシタフィルタ74に出力するクロック信号の周波数を変化させる。例えば、PLL(Phase Locked Loop)回路を用いた周波数シンセサイザなどで構成される。
図15に示すように、第8実施形態のスレーブ81が備える磁気飽和補正回路82は、反転増幅器83を中心に構成されている。反転増幅器83は、アンプ84と抵抗R1及びR2の直列回路とで構成されており、抵抗R1及びR2の共通接続点はアンプ84の反転入力端子に接続されている。また、抵抗R1側の端子はマスタ側信号入出力端子に、抵抗R2側の端子はアンプ84の出力端子に接続されている。
Vout=Vp/k+Vin・(k−1)/k
したがって、入力電圧Vinの波形に歪が生じていても、非反転入力端子の電位;D/Aコンバータ64の出力電圧Vpを適切に制御すれば波形歪を低減できる。そして、上記の場合、アップ/ダウンカウンタ63のカウント値が動作周期毎に増加することで電位Vpを上昇させて、図中に実線で示すように波形歪が低減される。
以降の、動作周期t8(及びt9)でも受信信号は継続してローレベルを示すので、カウント値は更に「1001」にデクリメントされる。これにより、受信信号のローレベルが継続する期間において、信号振幅が漸増するように変化する波形歪が抑制されている。
D/A変換された電圧が非反転入力端子に与えられるオペアンプ84を備え、受信信号Vinを反転増幅する反転増幅器83とで構成した。したがって、受信信号のレベル変化に応じて各コンパレータ85が出力する信号の変化により、アップダウンカウンタ63のカウント値を変化させ、反転増幅器83の出力電圧Voutを制御して波形歪を抑制できる。
直流電源4は、マスタ1が内蔵する必要はなく、別途通信線路3に供給されていても良い。
第4〜第8実施形態を、第2実施形態のように差動型の通信線路や、第3実施形態のように片方向通信を行う通信線路に適用しても良い。
Claims (7)
- マスタ(1)と複数のスレーブ(2,41,51,61,71,81)とからなる各通信ノードが、給電線を兼ねる通信線路(3,31)を介して従属接続され、
前記各通信ノードは、前記通信線路にインダクタ(9,10,22)を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路(42,52,62,72,82)を備え、
前記信号歪補正回路は、受信信号をA/D変換するA/D変換器(43)と、
前記A/D変換されたデータを閾値データと比較した結果に応じて二値データを出力する比較器(46)と、
前記比較器の入力データと出力データとの差を演算する減算器(45)と、
前記差のデータ値に応じて、前記A/D変換器の出力データを補正する補正回路(44)とで構成されることを特徴とする通信システム。 - マスタ(1)と複数のスレーブ(2,41,51,61,71,81)とからなる各通信ノードが、給電線を兼ねる通信線路(3,31)を介して従属接続され、
前記各通信ノードは、前記通信線路にインダクタ(9,10,22)を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路(42,52,62,72,82)を備え、
前記信号歪補正回路(52)は、受信信号の1ビット期間内における信号振幅の増減状態を判定する増減判定手段(53,54)と、
時定数が変更可能に構成されるローパスフィルタ(56,65,74)と、
前記増減状態に応じて、前記ローパスフィルタの時定数を変更する調整信号を生成して出力する調整信号出力手段(55)とで構成されることを特徴とする通信システム。 - 前記増減判定手段は、受信信号の1ビット期間内に前記信号振幅値を2回サンプルして、各サンプル値をホールドするサンプルホールド回路(53)と、
前記各サンプル値の大小関係を比較して、前記増減状態の判定信号を出力する比較器(54)とで構成されていることを特徴とする請求項2記載の通信システム。 - 前記調整信号出力手段は、前記増減状態の判定結果に従いアップ/ダウンカウントを行うアップダウンカウンタ(63)と、
このアップダウンカウンタのカウント値をD/A変換して前記調整信号を出力するD/A変換器(64)とで構成されていることを特徴とする請求項2又は3記載の通信システム。 - 前記ローパスフィルタ(65)は、コンデンサ(67)と、前記調整信号に応じて抵抗値が変化する抵抗可変手段(66)とで構成されていることを特徴とする請求項2から4の何れか一項に記載の通信システム。
- 前記ローパスフィルタは、スイッチトキャパシタフィルタ(74)で構成され、
前記調整信号出力手段は、前記増減状態の判定結果に従い、前記スイッチトキャパシタフィルタをスイッチングするクロック信号の周波数を変化させる発振回路(73)で構成されていることを特徴とする請求項2又は3記載の通信システム。 - マスタ(1)と複数のスレーブ(2,41,51,61,71,81)とからなる各通信ノードが、給電線を兼ねる通信線路(3,31)を介して従属接続され、
前記各通信ノードは、前記通信線路にインダクタ(9,10,22)を介して接続されることで給電されると共に、前記通信線路に交流結合されて通信信号を送受信し、
前記マスタと前記複数のスレーブとの間で、双方向通信が可能に構成され、
前記各通信ノードは、他の通信ノードより送信された信号を受信する受信部の入力側に、前記通信線路における磁気飽和現象に基づく信号波形の歪量を検出し、前記歪量に応じて前記信号波形の歪を補正する信号歪補正回路(42,52,62,72,82)を備え、
前記信号歪補正回路(82)は、前記受信信号のレベルを最大閾値と比較する第1比較器(85P)と、
前記受信信号のレベルを最小閾値と比較する第2比較器(85N)と、
前記受信信号のレベルを、前記最大閾値と前記最小閾値との間に設定される中間閾値と比較する第3比較器(85M)と、
これら第1〜第3比較器の出力信号に応じて、アップ/ダウンカウントを行うアップダウンカウンタ(63)と、
このアップダウンカウンタのカウント値をD/A変換して調整信号を出力するD/A変換器(64)と、
前記調整信号が非反転入力端子に与えられるオペアンプ(84)を備え、前記受信信号を反転増幅する反転増幅器(83)とで構成されていることを特徴とする通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014036681A JP6264940B2 (ja) | 2014-02-27 | 2014-02-27 | 通信システム |
US14/607,200 US9350422B2 (en) | 2014-02-27 | 2015-01-28 | Communication system, communication slave and communication master |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014036681A JP6264940B2 (ja) | 2014-02-27 | 2014-02-27 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015162797A JP2015162797A (ja) | 2015-09-07 |
JP6264940B2 true JP6264940B2 (ja) | 2018-01-24 |
Family
ID=53883275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014036681A Expired - Fee Related JP6264940B2 (ja) | 2014-02-27 | 2014-02-27 | 通信システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9350422B2 (ja) |
JP (1) | JP6264940B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SI2866354T1 (sl) * | 2013-10-25 | 2019-11-29 | Vito Nv Vlaamse Instelling Voor Tech Onderzoek Nv | Postopek in sistem za zagotavljanje pulzirane moči in podatkov na vodilu |
JP6893181B2 (ja) * | 2018-01-12 | 2021-06-23 | 日立Astemo株式会社 | 電力線通信装置、車載装置および車載システム |
CN112486051A (zh) * | 2019-09-12 | 2021-03-12 | 南京造币有限公司 | 一种电气自动化控制装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4147706B2 (ja) * | 1998-12-18 | 2008-09-10 | トヨタ自動車株式会社 | 電気角検出装置および検出方法並びにモータ制御装置 |
JP2004096602A (ja) * | 2002-09-03 | 2004-03-25 | Yazaki Corp | 車両用電源重畳多重通信装置の中継器 |
US20060063494A1 (en) * | 2004-10-04 | 2006-03-23 | Xiangdon Zhang | Remote front-end for a multi-antenna station |
JP2009135631A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 通信システム並びに通信装置 |
JP4946855B2 (ja) * | 2007-12-21 | 2012-06-06 | トヨタ自動車株式会社 | 通信装置及び電力線通信システム |
JP5438378B2 (ja) * | 2009-05-20 | 2014-03-12 | スパンション エルエルシー | 通信装置、半導体装置、及び通信システム |
EP2290834A1 (en) * | 2009-08-25 | 2011-03-02 | SMA Solar Technology AG | Closed-circuit power line communication |
US8897342B2 (en) * | 2011-08-04 | 2014-11-25 | National Semiconductor Corporation | Distributed modem architectures for power line communication systems and other wired communication systems |
WO2013052886A2 (en) * | 2011-10-05 | 2013-04-11 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
US9331866B2 (en) * | 2012-04-20 | 2016-05-03 | Nxp B.V. | Network communications apparatus, system, and method |
-
2014
- 2014-02-27 JP JP2014036681A patent/JP6264940B2/ja not_active Expired - Fee Related
-
2015
- 2015-01-28 US US14/607,200 patent/US9350422B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150244420A1 (en) | 2015-08-27 |
US9350422B2 (en) | 2016-05-24 |
JP2015162797A (ja) | 2015-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9385747B1 (en) | Capacitance-to-digital converter utilizing digital feedback and auxiliary DAC | |
US7164378B2 (en) | Analog-to-digital converter with reduced average input current and reduced average reference current | |
US7126510B2 (en) | Circuit calibration system and method | |
JP5624493B2 (ja) | 差動増幅装置 | |
US7408494B2 (en) | Continuous-time delta-sigma analog digital converter | |
JP6264940B2 (ja) | 通信システム | |
JP4274204B2 (ja) | D級増幅器 | |
EP2198313A2 (en) | Switched capacitor measurement circuit for measuring the capacitance of an input capacitor | |
JP2009289125A (ja) | 低オフセット入力回路およびそれを含む信号伝送システム | |
US20110175761A1 (en) | Delta sigma analogue to digital converter | |
JP2009081749A (ja) | 低オフセット入力回路 | |
EP3477855B1 (en) | Sensor arrangement | |
JP3858209B2 (ja) | 電圧−電流変換回路 | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
US11967967B2 (en) | Signal shaping for compensation of metastable errors | |
JP6455443B2 (ja) | 信号電位変換回路 | |
US10566984B2 (en) | Signal processing circuit | |
US20220252650A1 (en) | Readout circuit for a sensor system and sensor system | |
JP6197824B2 (ja) | 信号変調回路 | |
US7463080B2 (en) | Methods and systems for converting a single-ended signal to a differential signal | |
CN116961630A (zh) | 一种高频差分时钟电路及电子设备 | |
KR20230112023A (ko) | 반도체 장치 | |
JPH10276050A (ja) | 増幅回路及び通信用lsi | |
JP2004153699A (ja) | 単相/差動変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6264940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |