JP2004153699A

JP2004153699A - 単相／差動変換回路

Info

Publication number: JP2004153699A
Application number: JP2002318637A
Authority: JP
Inventors: Ryuji Hokari; 龍治保刈
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-10-31
Filing date: 2002-10-31
Publication date: 2004-05-27

Abstract

【課題】広い周波数帯域で高速動作ができる上に、差動出力において利得と位相のずれが少ない単相／差動変換回路の提供。
【解決手段】ＭＯＳトランジスタＱ１１は、ゲートに単相の入力信号が入力されると、そのドレインからは直流電圧に重畳された逆相出力信号が出力されて第１ＤＣレベル変換器１１に供給され、そのソースからは直流電圧に重畳された同相出力信号が出力されて第２ＤＣレベル変換器１２に供給されるようになっている。第１ＤＣレベル変換器１１は、第１ピークホールド回路１３の検出ピーク値に基づいて、ＭＯＳトランジスタＱ１１のドレインの出力電圧のうちの直流成分のレベルを調整するようになっている。第２ＤＣレベル変換器１２は、第２ピークホールド回路１４の検出ピーク値に基づいて、ＭＯＳトランジスタＱ１１のソースの出力電圧のうちの直流成分のレベルを調整するようになっている。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、広帯域な単相入力信号を差動信号に変換する単相／差動変換回路に関し、特に、光通信用受光モジュールなどに使用する単相／差動変換回路に関するものである。
【０００２】
【従来の技術】
近年、広帯域な信号を取り扱う広帯域アナログ回路では、クロストーク雑音の影響を軽減するために、差動信号が扱えるように増幅回路などを構成することが多い。
しかし、光受信回路などにより受信される信号は単相信号であることが多く、その受信信号をアナログ回路に受け渡す際に、単相／差動変換回路により単相信号を差動信号に変換する必要がある。
【０００３】
このため、従来の単相／差動変換回路としては、図３に示すように、差動増幅器１を識別器として利用し、一方の入力端子に単相の信号を入力し、他方の入力端子に識別時の識別レベルの参照電圧となるＶｒｅｆを入力し、単相信号を差動信号に変換するものが知られている。
ここで、差動増幅器１は、差動対を構成するＭＯＳトランジスタＱ１、Ｑ２と抵抗Ｒ１、Ｒ２と、電流源２により構成されている。また、差動増幅器１で変換された差動信号は、後段の差動増幅器３に供給されて差動増幅されるようになっている。
【０００４】
また、一般的に、光信号を受信する場合には、光受信回路であるトランス・インピーダンス・アンプ（ＴＩＡ）を差動増幅回路に構成し、この差動増幅回路の一方の入力端子に光信号を入力するようにし、他方の入力端子に参照電圧を入力するようにし、光信号を入力した際に単相信号を差動信号に変換させている。
さらに、従来の他の単相／差動変換回路としては、図４に示すように、差動増幅器１の入力端子に入力される参照電圧Ｖｒｅｆの識別レベルの変動や外部調整を避けるために、内部にピークホールド回路４、５と、参照電圧生成回路６とを備え、ピークホールド回路４、５の出力に応じて参照電圧生成回路６で参照電圧Ｖｒｅｆを生成させ、これによりその識別レベルを自動的に調整するものが知られている。
【０００５】
さらにまた、従来の単相／差動変換器としては、単相入力に基づいて差動信号を得るために変換用トランジスタと、その変換用トランジスタのエミッタからコレクタに負帰還をかける第１の負帰還回路と、その変換用トランジスタのコレクタからエミッタに負帰還をかける第２の負帰還回路とを備えもとが知られている（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２０００−１３１８７号公報（図１）
【０００７】
【発明が解決しようとする課題】
ところが、図３に示す従来の単相／差動変換回路では、参照電圧Ｖｒｅｆが一定であるために、入力信号のレベル変動に伴って入力波形の全振幅に対する識別レベルの割合が変動し、出力される差動信号の幅の割合（デューティー比）が変動したりして、伝送する信号のジッタや、誤り率が悪化するという不都合があった。
【０００８】
また、図３、４に示す従来の単相／差動変換回路では、差動増幅器を利用しているため、差動出力に対する信号経路の非対称が原因で、差動出力の位相や振幅にずれが生じてしまうという不都合がある。
さらに、特許文献１に記載の単相／差動変換回路では、出力にオフセットが生じてしまうという不具合がある。
【０００９】
そこで、本発明の目的は、広い周波数帯域で高速動作ができる上に、差動出力において位相のずれが少ない単相／差動変換回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、請求項１〜請求項５に記載の発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、単相入力信号を入力する入力端子、逆相出力信号を取り出す逆相出力端子、および同相出力信号を取り出す同相出力端子を有する差動変換用トランジスタと、前記逆相出力端子側に接続されて前記逆相出力信号を生成する第１抵抗と、前記同相出力端子側に接続されて前記同相出力信号を生成する第２抵抗と、前記逆相出力端子の出力に含まれる直流成分と前記同相出力端子の出力に含まれる直流成分との差である出力オフセットをなくす出力オフセットキャンセル手段と、を備えたことを特徴とするものである。
【００１１】
請求項２に記載の発明は、請求項１に記載の単相／差動変換回路において、前記出力オフセットキャンセル手段は、前記逆相出力端子の出力に含まれる直流成分のレベルを調整する第１ＤＣレベル変換器と、前記同相出力端子の出力に含まれる直流成分のレベルを調整する第２ＤＣレベル変換器と、前記逆相出力端子の出力のピーク値を検出する第１ピークホールド回路と、前記同相出力端子の出力のピーク値を検出する第２ピークホールド回路と、を備え、前記第１ＤＣレベル変換器は、前記直流成分のレベルを前記第１ピークホールド回路の検出ピーク値に応じて調整するようになっており、前記第２ＤＣレベル変換器は、前記直流成分のレベルを前記第２ピークホールド回路の検出ピーク値に応じて調整するようになっていることを特徴とするものである。
【００１２】
請求項３に記載の発明は、請求項１に記載の単相／差動変換回路において、前記出力オフセットキャンセル手段は、前記逆相出力信号を入力して出力インピーダンスを変換する第１ソースフォロアと、前記同相出力信号を入力して出力インピーダンスを変換する第２ソースフォロアと、前記第１ソースフォロアの出力に含まれる直流成分を抽出する第１ローパスフィルタと、前記第２ソースフォロアの出力に含まれる直流成分を抽出する第２ローパスフィルタと、を備え、前記第１ソースフォロアは可変電流源を含み、前記可変電流源は前記第１ローパスフィルタの出力に応じて前記第１ソースフォロアに流れる電流量を可変するようになっており、前記第２ソースフォロアは可変電流源を含み、前記可変電流源は前記第２ローパスフィルタの出力に応じて前記第２ソースフォロアに流れる電流量を可変するようになっていることを特徴とするものである。
【００１３】
請求項４に記載の発明は、請求項１、請求項２または請求項３に記載の単相／差動変換回路において、前記差動変換用トランジスタは、ＭＯＳトランジスタからなることを特徴とするものである。
請求項５に記載の発明は、請求項１乃至請求項４のうちのいずれかに記載の単相／差動変換回路において、前記差動変換用トランジスタから出力される差動信号を差動増幅する差動増幅器を、さらに含むことを特徴とするものである。
【００１４】
このように、本発明では、差動変換用トランジスタに流れる同一の電流が第１抵抗および第２抵抗を流れ、この電流による各電圧降下によって差動信号（同相出力信号と逆相出力信号）が生成される。
従って、同相出力信号と逆相出力信号の利得は、第１抵抗と第２抵抗の抵抗値を同じにすることにより同一にできるので、その両信号の利得のずれをなくすことができる。
【００１５】
また、本発明では、差動変換用トランジスタに流れる同一の電流により差動信号を生成するようにしたので、差動出力における位相のずれを減少することができる。
さらに、本発明では、オフセットをキャンセルするＤＣレベル変換器としてソースフォロアを利用する場合には、使用周波数の広帯域化を実現できる。
【００１６】
【発明の実施の形態】
以下、本発明の単相／差動変換回路の第１実施形態の構成について、図１を参照して説明する。
この第１実施形態に係る単相／差動変換回路は、図１に示すように、差動変換用トランジスタであるＭＯＳトランジスタＱ１１と、抵抗Ｒ１１と、抵抗Ｒ１２と、第１ＤＣレベル変換器１１と、第２ＤＣレベル変換器１２と、第１ピークホールド回路１３と、第２ピークホールド回路１４と、差動増幅器１５と、を備えている。
【００１７】
ＭＯＳトランジスタＱ１１は、単相の入力信号を入力し、この入力信号に基づいて同相出力信号と逆相出力信号を生成させ、その生成させた同相出力信号と逆相出力信号をそれぞれ出力させるためのものである。
このために、ＭＯＳトランジスタＱ１１のゲート（入力端子）には、単相の入力信号が入力されるようになっている。また、ＭＯＳトランジスタＱ１１のソース（同相出力端子）には抵抗Ｒ１２の一端が接続され、その抵抗Ｒ１２の他端は接地されている。さらに、ＭＯＳトランジスタＱ１１のドレイン（逆相出力端子）には抵抗Ｒ１１の一端が接続され、その抵抗Ｒ１１の他端は電源に接続されるようになっている。
【００１８】
ここで、抵抗Ｒ１１と抵抗Ｒ１２は、同一の抵抗値から構成される。
第１ＤＣレベル変換器１１は、ＭＯＳトランジスタＱ１１のドレインと差動増幅器１５の非反転入力端子（＋入力端子）との間に設けられ、ＭＯＳトランジスタＱ１１の出力電圧のうちの直流成分のレベルを、第１ピークホールド回路１３の出力に基づいて調整（変換）するものである。
【００１９】
第２ＤＣレベル変換器１２は、ＭＯＳトランジスタＱ１１のソースと差動増幅器１５の反転入力端子（−入力端子）との間に設けられ、ＭＯＳトランジスタＱ１１の出力電圧のうちの直流成分のレベルを、第２ピークホールド回路１４の出力に基づいて調整（変換）するものである。
第１ピークホールド回路１３は、第１ＤＣレベル変換器１１の出力のピーク値を一定時間保持するものであり、そのピーク値出力は第１ＤＣレベル変換器１１に供給されるようになっている。第２ピークホールド回路１４は、第２ＤＣレベル変換器１２の出力のピーク値を一定時間保持するものであり、そのピーク値出力は第２ＤＣレベル変換器１２に供給されるようになっている。
【００２０】
差動増幅器１５は、ＭＯＳトランジスタＱ１１から出力される同相出力信号と逆相出力信号により差動増幅を行うものである。
次に、このように構成される第１実施形態に係る単相／差動変換回路の動作例について説明する。
いま、単相の入力信号がＭＯＳトランジスタＱ１１のゲートに入力されると、そのドレインからは直流電圧に重畳された逆相出力信号が出力されて第１ＤＣレベル変換器１１に供給され、そのソースからは直流電圧に重畳された同相出力信号が出力されて第２ＤＣレベル変換器１２に供給される。
【００２１】
第１ＤＣレベル変換器１１の出力と第２ＤＣレベル変換器１２の出力とは差動増幅器１５に供給され、ここで差動増幅されて出力される。
ここで、抵抗Ｒ１１と抵抗Ｒ１２の各抵抗値が同じであっても、ＭＯＳトランジスタＱ１１のドレインの出力電圧のうちの直流成分のレベルと、ＭＯＳトランジスタＱ１１のソースの出力電圧のうちの直流成分のレベルとは、ＭＯＳトランジスタＱ１１のドレイン・ソース間の電圧降下に起因して差がある。
【００２２】
しかし、第１ＤＣレベル変換器１１の出力は第１ピークホールド回路１３によりそのピーク値が保持され、このピーク値出力は第１ＤＣレベル変換器１１に供給される。また、第２ＤＣレベル変換器１２の出力は第２ピークホールド回路１４によりそのピーク値が保持され、このピーク値出力は第２ＤＣレベル変換器１２に供給される。
【００２３】
このため、第１ＤＣレベル変換器１１は、例えば、第１ピークホールド回路１３の検出ピーク値に基づいて、ＭＯＳトランジスタＱ１１のドレインの出力電圧のうちの直流成分のレベルを下げるように調整する。一方、第２ＤＣレベル変換器１２は、例えば、第２ピークホールド回路１４の検出ピーク値に基づいて、ＭＯＳトランジスタＱ１１のソースの出力電圧のうちの直流成分のレベルを上げるように調整する。
【００２４】
この結果、第１ＤＣレベル変換器１１の出力の直流レベルと、第２ＤＣレベル変換器１２の出力の直流レベルとを一致させることができ、その両直流レベルの差であるＭＯＳトランジスタＱ１１の出力オフセットをなくすことができ、差動増幅器１５の入力オフセットをなくすことができる。
以上説明したように、この第１実施形態では、ＭＯＳトランジスタＱ１１に流れる同一の電流が抵抗Ｒ１１と抵抗Ｒ１２にそれぞれ流れ、この電流による各電圧降下によって同相出力信号と逆相出力信号とを生成するようにした。このため、同相出力信号と逆相出力信号の利得は、抵抗Ｒ１１と抵抗Ｒ１２の抵抗値を同じにすることにより同一にできるので、その両信号の利得のずれをなくすことができる。
【００２５】
また、この第１実施形態では、ＭＯＳトランジスタＱ１１に流れる同一の電流により差動信号を生成するようにしたので、差動出力における位相のずれを減少することができる。
次に、本発明の単相／差動変換回路の第２実施形態の構成について、図２を参照して説明する。
【００２６】
この第２実施形態に係る単相／差動変換回路は、図２に示すように、差動変換用トランジスタであるＭＯＳトランジスタＱ１１と、抵抗Ｒ１１と、抵抗Ｒ１２と、第１ソースフォロア回路２１と、第２ソースフォロア回路２２と、第１ローパスフィルタ２３と、第２ローパスフィルタ２４と、差動増幅器１５と、を備えている。
【００２７】
この第２実施形態は、図１に示す第１実施形態を基本とし、その構成の内容をより具体化したものである。このため、その構成要素のうちＭＯＳトランジスタＱ１１、抵抗Ｒ１１、Ｒ１２、および差動増幅器１５の構成は第１実施形態と同様であるので、その説明は省略する。
第１ソースフォロア回路２１は、Ｎ型のＭＯＳトランジスタＱ１２および可変電流源２５からなる。すなわち、ＭＯＳトランジスタＱ１２のゲートはＭＯＳトランジスタＱ１１のドレインに接続され、ＭＯＳトランジスタＱ１２のドレインが電源に接続されている。また、ＭＯＳトランジスタＱ１２のソースは、可変電流源２５を介して接地されるとともに、差動増幅器１５の反転入力端子に接続さされている。
【００２８】
第２ソースフォロア回路２２は、Ｐ型のＭＯＳトランジスタＱ１３および可変電流源２６からなる。すなわち、ＭＯＳトランジスタＱ１３のゲートはＭＯＳトランジスタＱ１１のソースに接続され、ＭＯＳトランジスタＱ１３のドレインは接地されている。また、ＭＯＳトランジスタＱ１３のソースは、可変電流源２６を介して電源に接続されるとともに、差動増幅器１５の非反転入力端子に接続さされている。
【００２９】
第１ローパスフィルタ２３は、ＭＯＳトランジスタＱ１２の出力電圧のうちの直流成分を抽出するためのフィルタであり、その入力側がＭＯＳトランジスタＱ１２のソースに接続され、その出力側が可変電流源２５に接続されている。
第２ローパスフィルタ２４は、ＭＯＳトランジスタＱ１３の出力電圧のうちの直流成分を抽出するためのフィルタであり、その入力側がＭＯＳトランジスタＱ１３のソースに接続され、その出力側が可変電流源２６に接続されている。
【００３０】
可変電流源２５は、第１ローパスフィルタ２３の出力に基づいてＭＯＳトランジスタＱ１２に流れる電流を可変させ、これによりＭＯＳトランジスタＱ１２の出力電圧の直流レベルを調整するようになっている。
可変電流源２６は、第２ローパスフィルタ２４の出力に基づいてＭＯＳトランジスタＱ１３に流れる電流を可変させ、これによりＭＯＳトランジスタＱ１３の出力電圧の直流レベルを調整するようになっている。
【００３１】
次に、このように構成される第２実施形態に係る単相／差動変換回路の動作例について説明する。
いま、単相の入力信号がＭＯＳトランジスタＱ１１のゲートに入力されると、そのドレインからは直流電圧に重畳された逆相出力信号が出力されてＭＯＳトランジスタＱ１２のゲートに供給され、そのソースからは直流電圧に重畳された同相出力信号が出力されてＭＯＳトランジスタＱ１３のゲートに供給される。
【００３２】
ＭＯＳトランジスタ１２の出力とＭＯＳトランジスタＱ１３の出力とは差動増幅器１５に供給され、ここで差動増幅されて出力される。
ここで、抵抗Ｒ１１と抵抗Ｒ１２の各抵抗値が同じであっても、ＭＯＳトランジスタＱ１１のドレインの出力電圧のうちの直流成分のレベルと、ＭＯＳトランジスタＱ１１のソースの出力電圧のうちの直流成分のレベルとは、ＭＯＳトランジスタＱ１１のドレイン・ソース間の電圧降下に起因して差がある。
【００３３】
しかし、ＭＯＳトランジスタＱ１２の出力電圧のうちの直流成分は第１ローパスフィルタ２３で抽出され、この抽出された直流成分は可変電流源２５に供給される。また、ＭＯＳトランジスタＱ１３の出力電圧のうちの直流成分は第２ローパスフィルタ２４で抽出され、この抽出された直流成分は可変電流源２６に供給される。
【００３４】
このため、可変電流源２５は、例えば、第１ローパスフィルタ２３の出力に基づいてＭＯＳトランジスタＱ１２に流れる電流量を可変し、ＭＯＳトランジスタＱ１２のソースの直流レベルを制御する。一方、可変電流源２６は、例えば、第２ローパスフィルタ２４の出力に基づいてＭＯＳトランジスタＱ１３に流れる電流量を可変し、ＭＯＳトランジスタＱ１３のソースの直流レベルを制御する。
【００３５】
この結果、ＭＯＳトランジスタＱ１２のソースの出力の直流レベルと、ＭＯＳトランジスタＱ１３のソースの出力の直流レベルとを同一にすることが可能となり、その両直流レベルの差であるＭＯＳトランジスタＱ１１の出力オフセットをなくすことができ、差動増幅器１５の入力オフセットをなくすことができる。
以上説明したように、この第２実施形態によれば、第１実施形態と同様の効果を実現できる。
【００３６】
さらに、第２実施形態では、オフセットをキャンセルするＤＣレベル変換器としてソースフォロアを利用するようにしたので、使用周波数の広帯域化を実現できる。
【００３７】
【発明の効果】
以上説明したように、本発明によれば、同相出力信号と逆相出力信号の利得のずれをなくすことができる。
また、本発明によれば、差動出力信号における位相のずれを減少することができる。
【００３８】
さらに、本発明では、オフセットをキャンセルするＤＣレベル変換器としてソースフォロアを利用する場合には、使用周波数の広帯域化を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成を示す図である。
【図２】本発明の第２実施形態の構成を示す図である。
【図３】従来の単相／差動変換回路の構成を示す図である。
【図４】従来の他の単相／差動変換回路の構成を示す図である。
【符号の説明】
Ｑ１１〜Ｑ１３はＭＯＳトランジスタ、Ｒ１１、１２は抵抗、１１は第１ＤＣレベル変換器、１２は第２ＤＣレベル変換器、１３は第１ピークホールド回路、１４は第２ピークホールド回路、１５は差動増幅器、２１は第１ソースフォロア回路、２２は第２ソースフォロア回路、２３は第１ローパスフィルタ、２４は第２ローパスフィルタ、２５、２６は可変電流源である。

Claims

単相入力信号を入力する入力端子、逆相出力信号を取り出す逆相出力端子、および同相出力信号を取り出す同相出力端子を有する差動変換用トランジスタと、
前記逆相出力端子側に接続されて前記逆相出力信号を生成する第１抵抗と、
前記同相出力端子側に接続されて前記同相出力信号を生成する第２抵抗と、
前記逆相出力端子の出力に含まれる直流成分と前記同相出力端子の出力に含まれる直流成分との差である出力オフセットをなくす出力オフセットキャンセル手段と、
を備えたことを特徴とする単相／差動変換回路。
前記出力オフセットキャンセル手段は、
前記逆相出力端子の出力に含まれる直流成分のレベルを調整する第１ＤＣレベル変換器と、
前記同相出力端子の出力に含まれる直流成分のレベルを調整する第２ＤＣレベル変換器と、
前記逆相出力端子の出力のピーク値を検出する第１ピークホールド回路と、
前記同相出力端子の出力のピーク値を検出する第２ピークホールド回路と、を備え、
前記第１ＤＣレベル変換器は、前記直流成分のレベルを前記第１ピークホールド回路の検出ピーク値に応じて調整するようになっており、
前記第２ＤＣレベル変換器は、前記直流成分のレベルを前記第２ピークホールド回路の検出ピーク値に応じて調整するようになっていることを特徴とする請求項１に記載の単相／差動変換回路。
前記出力オフセットキャンセル手段は、
前記逆相出力信号を入力して出力インピーダンスを変換する第１ソースフォロアと、
前記同相出力信号を入力して出力インピーダンスを変換する第２ソースフォロアと、
前記第１ソースフォロアの出力に含まれる直流成分を抽出する第１ローパスフィルタと、
前記第２ソースフォロアの出力に含まれる直流成分を抽出する第２ローパスフィルタと、を備え、
前記第１ソースフォロアは可変電流源を含み、前記可変電流源は前記第１ローパスフィルタの出力に応じて前記第１ソースフォロアに流れる電流量を可変するようになっており、
前記第２ソースフォロアは可変電流源を含み、前記可変電流源は前記第２ローパスフィルタの出力に応じて前記第２ソースフォロアに流れる電流量を可変するようになっていることを特徴とする請求項１に記載の単相／差動変換回路。
前記差動変換用トランジスタは、ＭＯＳトランジスタからなることを特徴とする請求項１、請求項２または請求項３に記載の単相／差動変換回路。
前記差動変換用トランジスタから出力される差動信号を差動増幅する差動増幅器を、さらに含むことを特徴とする請求項１乃至請求項４のうちのいずれかに記載の単相／差動変換回路。