JP6248759B2 - 整流器 - Google Patents

Description

本発明は、整流器に関する。

特許文献１には、３相整流器において、３相交流電源から全波整流回路への各相の入力をＯＮ／ＯＦＦする双方向スイッチ回路を所定のスイッチング周期のスイッチングパターンに基づいてスイッチング制御することが記載されている。これにより、特許文献１によれば、容量の小さい出力コンデンサやリアクトルを使用した場合でも、直流電圧の脈動や入力電流の高調波を低減することが可能な３相整流器を提供することが可能になるとされている。

特許第４６８７８２４号公報

３相整流器により直流電力が供給される機器が、例えばコンプレッサである場合、コンプレッサの急停止や起動失敗等により、無負荷状態となることが考えられる。この場合にも、３相整流器において双方向スイッチ回路をスイッチングパターンに基づいてスイッチング制御すると、供給される電力が負荷で消費されず、容量の小さい出力コンデンサが過充電され、３相整流器内の素子に高電圧がかかる可能性があり、その素子を劣化させる可能性がある。

本発明は、上記に鑑みてなされたものであって、容量の小さい出力コンデンサを用いた構成であっても、出力コンデンサの過充電により生じる高電圧の発生を抑制できる整流器を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の第１の側面にかかる整流器は、交流電源から供給される交流電力を直流電力に整流する整流回路と、前記整流回路の出力側に接続された直流リアクトルおよび出力コンデンサと、スイッチングパターンに基づいて、前記交流電源から前記整流回路への入力をＯＮ／ＯＦＦするようにスイッチング制御される、前記整流回路の入力側に接続された双方向スイッチ回路とを有する整流器であって、前記出力コンデンサに並列に接続され、前記出力コンデンサの過充電により生じる過充電電圧を抑制する電圧抑制回路を備え、前記スイッチングパターンの周期は、前記交流電源の電源周期よりも短い周期であり、前記出力コンデンサの容量値は、前記電源周期における電圧リップルを平滑するために必要な容量値よりも小さいことを特徴とする。

また、本発明の第２の側面にかかる整流器は、本発明の第１の側面にかかる整流器において、電圧抑制回路は、複数個のパワーツェナーダイオードが逆バイアス方向で直列接続されて構成されたことを特徴とする。

また、本発明の第３の側面にかかる整流器は、本発明の第２の側面にかかる整流器において、前記電圧抑制回路は、複数個のパワーツェナーダイオードのカソードとアノード同士が直列に接続され、前記電圧抑制回路が逆バイアスとなるように、前記出力コンデンサに並列に接続されたことを特徴とする。

本発明によれば、容量の小さい出力コンデンサを用いた構成であっても、出力コンデンサの過充電により生じる高電圧の発生を抑制できるという効果を奏する。

図１は、実施の形態にかかる整流器の一構成例を示す図である。 図２は、双方向スイッチ回路を制御する制御手段の一例を示す図である。 図３は、スイッチングパターン発生器の構成例を示すブロック図である。 図４は、スイッチングパターン発生器でスイッチングパターンを生成する場合に使用される鋸歯状波１，２の波形例を示す図である。 図５は、図３のパターン信号発生器の構成例を示す回路図である。 図６は、図３の相電圧判別器の構成例を示す図である。 図７は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の各区間を説明するための図である。 図８は、Ｒ，Ｓ，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃと、鋸歯状波１、２と、Ｒ，Ｓ，Ｔ相パルスの一例を示す図である。 図９は、実施の形態にかかる整流器における電圧抑制回路の動作を説明するための図である。

以下に、本発明にかかる整流器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

（実施の形態）
図１は、実施の形態にかかる整流器の一構成例を示す図である。また、図２は、双方向スイッチ回路を制御する制御手段の一例を示す図である。図１に示すように、実施の形態にかかる整流器１００は、Ｒ，Ｓ，Ｔ相からなる３相交流電圧を発生させる３相交流電源１の出力側に接続された３相リアクトル８および入力コンデンサ９と、３相交流電圧を直流電圧に整流する全波整流回路４と、全波整流回路４の各相の入力をＯＮ／ＯＦＦする双方向スイッチ回路３と、全波整流回路４の出力側に接続された直流リアクトル２および出力コンデンサ１０と、複数個のパワーツェナーダイオードのカソードとアノード同士が直列に接続された電圧抑制回路２０とを備え、電圧抑制回路２０が逆バイアスとなるように、出力コンデンサ１０に並列に接続され、負荷７に直流電力を供給する構成を示している。なお、図１に示す例では、負荷７として、コンプレッサ用のＤＣブラシレスモータＭに３相交流電力を供給するインバータＩＮＶを接続することを想定している。

図２に示すスイッチングパターン発生器５および駆動回路６は、３相交流電源１の各相の電圧を検出して、各相の検出電圧に基づいて、双方向スイッチ回路３をＯＮ／ＯＦＦさせるための各相のスイッチングパターンを生成し、生成したスイッチングパターンに基づいて、双方向スイッチ回路３をスイッチング制御する制御手段として機能する。

なお、図１に示す双方向スイッチ回路３は、ダイオードとＩＧＢＴ等のスイッチング素子とで構成される公知の回路であり、この双方向スイッチ回路３の構成により本発明が限定されるものではない。

図３は、スイッチングパターン発生器５の一例を示すブロック図である。図４は、スイッチングパターン発生器５でスイッチングパターンを生成する場合に使用される鋸歯状波１，２の波形例を示す図である。図５は、スイッチングパターン発生器５のパターン信号発生器１１の構成例を示す回路図である。図６は、スイッチングパターン発生器５の相電圧判別器１３の構成例を示す図である。

スイッチングパターン発生器５は、直流電圧の脈動と入力電流の高調波を抑制するために、以下に説明するような、双方向スイッチ回路３のスイッチングパターン（Ｒ，Ｓ，Ｔ相パルス）を生成する。スイッチングパターン発生器５は、スイッチング周期の立ち上がり等の所定のタイミングで、３相交流電源１の各相の電圧の最大電位相、中間電位相、および最小電位相をそれぞれ検出し、最大電位相および最小電位相の場合は、それぞれの電位に比例する時間ＯＮとなり、かつ、スイッチング周期Ｔ内で少なくとも一方がＯＮとなるスイッチングパターンを生成し、また、中間電位相の場合は、常にＯＮとなるスイッチングパターンを生成する（後述する図８参照）。なお、スイッチング周期Ｔは、電源周波数（例えば、５０Ｈｚ）に対して十分短い周期（例えば、１／２０ｋＨｚ＝５０μsec）に決定すればよい。これにより、出力コンデンサ１０及びリアクトル２は、十分短い周期内でのリップル電流・電圧を除去できれば良いので、容量を小さくすることができる。

スイッチングパターン発生器５は、図３に示すように、パターン信号発生器１１と、電圧設定器１２と、相電圧判別器１３と、コンパレータ１４Ｒ〜Ｔと、コンパレータ１５Ｒ〜Ｔと、ＡＮＤ回路１６Ｒ〜Ｔと、ＡＮＤ回路１７Ｒ〜Ｔと、ＡＮＤ回路１８Ｒ〜Ｔと、ＯＲ回路１９Ｒ〜Ｔとを備えている。

電圧設定器１２は、パターン信号発生器１１に、直流電圧設定値（降圧したい目標の電圧）に応じて決定した直流電圧設定ゲインｋ（但し、ｋ＝０．５〜１）を設定する。

パターン信号発生器１１は、Ｒ，Ｓ，Ｔ相電圧ａ，ｂ，ｃを−１〜＋１にそれぞれ規格化した後、電圧設定器１２から入力される直流電圧設定ゲインｋ（０．５〜１）との積を演算して、Ｒ，Ｓ，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃとして出力する。

相電圧判別器１３は、Ｒ，Ｓ，Ｔ相電圧ａ，ｂ，ｃを比較して、いずれの相電圧が最大、最小、中間かを判別し、Ｒ，Ｓ，Ｔ相の最大判定信号（最大の場合「１」、最大でない場合「０」）、最小判定信号（最小の場合「１」、最小でない場合「０」）、中間判定信号（中間の場合「１」、中間でない場合「０」）をそれぞれ出力する。

コンパレータ１４Ｒ〜Ｔは、Ｒ，Ｓ，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃと鋸歯状波１（図４参照）とをそれぞれ比較して、比較信号を出力する。コンパレータ１５Ｒ〜Ｔは、Ｒ，Ｓ，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃと鋸歯状波２（図４参照）とをそれぞれ比較して、比較信号を出力する。ＡＮＤ回路１６Ｒ〜Ｔは、コンパレータ１４Ｒ〜Ｔの比較信号とＲ，Ｓ，Ｔ相最大判定信号とのＡＮＤ演算をそれぞれ行う。ＡＮＤ回路１７Ｒ〜Ｔは、コンパレータ１５Ｒ〜Ｔの比較信号とＲ，Ｓ，Ｔ相最小判定信号とのＡＮＤ演算をそれぞれ行う。ＡＮＤ回路１８Ｒ〜Ｔは、固定値「１」とＲ，Ｓ，Ｔ相中間判定信号とのＡＮＤ演算をそれぞれ行う。ＯＲ回路１９Ｒ〜Ｔは、ＡＮＤ回路１６Ｒ〜１８Ｒの出力、ＡＮＤ回路１６Ｓ〜１８Ｓの出力、ＡＮＤ回路１６Ｔ〜１８Ｔの出力をそれぞれＯＲ演算して最終のＲ，Ｓ，Ｔ相パルス（スイッチングパターン）として駆動回路６に出力する。

Ｒ相に関する動作を説明する。コンパレータ１４Ｒは、パターン信号発生器１１から入力されるＲ相制御電圧ｋａと鋸歯状波１とを比較し、比較信号（Ｒ相制御電圧ｋａ＞鋸歯状波１の場合に「１」、Ｒ相制御電圧ｋａ≦鋸歯状波１の場合に「０」）をＡＮＤ回路１６Ｒに出力する。ＡＮＤ回路１６Ｒは、コンパレータ１４Ｒから入力される比較信号と、Ｒ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。

コンパレータ１５Ｒは、鋸歯状波２とパターン信号発生器１１から入力されるＲ相制御電圧ｋａとを比較し、比較信号（鋸歯状波２＞Ｒ相制御電圧ｋａの場合に「１」、鋸歯状波２≦Ｒ相制御電圧ｋａの場合に「０」）をＡＮＤ回路１７Ｒに出力する。ＡＮＤ回路１７Ｒは、コンパレータ１５Ｒから入力される比較信号と、Ｒ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。

ＡＮＤ回路１８Ｒは、固定信号「１」とＲ相中間判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｒに出力する。ＯＲ回路１９Ｒは、ＡＮＤ回路１６Ｒ〜１８Ｒの出力をＯＲ演算して最終のＲ相パルスとして出力する。

Ｓ相に関する動作を説明する。コンパレータ１４Ｓは、パターン信号発生器１１から入力されるＳ相制御電圧ｋｂと鋸歯状波１とを比較し、比較信号（Ｓ相制御電圧ｋｂ＞鋸歯状波１の場合に「１」、Ｓ相制御電圧ｋａ≦鋸歯状波１の場合に「０」）をＡＮＤ回路１６Ｓに出力する。ＡＮＤ回路１６Ｓは、コンパレータ１４Ｓから入力される比較信号と、Ｓ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。

コンパレータ１５Ｓは、鋸歯状波２とパターン信号発生器１１から入力されるＳ相制御電圧ｋｂとを比較し、比較信号（鋸歯状波２＞Ｓ相制御電圧ｋｂの場合に「１」、鋸歯状波２≦Ｓ相制御電圧ｋｂの場合に「０」）をＡＮＤ回路１７Ｓに出力する。ＡＮＤ回路１７Ｓは、コンパレータ１５Ｓから入力される比較信号と、Ｓ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。

ＡＮＤ回路１８Ｓは、固定信号「１」とＳ相中間判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｓに出力する。ＯＲ回路１９Ｓは、ＡＮＤ回路１６Ｓ〜１８Ｓの出力をＯＲ演算して最終のＳ相パルスとして出力する。

Ｔ相に関する動作を説明する。コンパレータ１４Ｔは、パターン信号発生器１１から入力されるＴ相制御電圧ｋｃと鋸歯状波１とを比較し、比較信号（Ｔ相制御電圧ｋｃ＞鋸歯状波１の場合に「１」、Ｔ相制御電圧ｋｃ≦鋸歯状波１の場合に「０」）をＡＮＤ回路１６Ｔに出力する。ＡＮＤ回路１６Ｔは、コンパレータ１４Ｔから入力される比較信号と、Ｔ相最大判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。

コンパレータ１５Ｔは、鋸歯状波２とパターン信号発生器１１から入力されるＴ相制御電圧ｋｃとを比較し、比較信号（鋸歯状波２＞Ｔ相制御電圧ｋｃの場合に「１」、鋸歯状波２≦Ｔ相制御電圧ｋｃの場合に「０」）をＡＮＤ回路１７Ｔに出力する。ＡＮＤ回路１７Ｔは、コンパレータ１５Ｔから入力される比較信号と、Ｔ相最小判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。

ＡＮＤ回路１８Ｔは、固定信号「１」とＴ相中間判定信号とのＡＮＤ演算を行って、ＯＲ回路１９Ｔに出力する。ＯＲ回路１９Ｔは、ＡＮＤ回路１６Ｔ〜１８Ｔの出力をＯＲ演算して最終のＴ相パルスとして出力する。

パターン信号発生器１１は、図５に示すように、Ｒ，Ｓ，Ｔ相電圧ａ，ｂ，ｃと電圧設定器１２から出力される直流電圧設定ゲインｋとをそれぞれ乗算して、Ｒ相，Ｓ相，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃをそれぞれ出力する乗算器３０Ｒ、３０Ｓ、３０Ｔを備えている。

相電圧判別器１３は、図６に示すように、コンパレータ４０Ｒ，４０Ｓ，４０Ｔと、ＡＮＤ回路４１Ｒ，４１Ｓ，４１Ｔと、ＡＮＤ回路４２Ｒ，４２Ｓ，４２Ｔと、ＮＯＲ回路４３Ｒ，４３Ｓ，４３Ｔとを備えている。

コンパレータ４０Ｒは、Ｒ相電圧ａとＳ相電圧ｂとを比較して、比較信号（Ｒ相電圧ａ＞Ｓ相電圧ｂの場合に「１」、Ｒ相電圧ａ≦Ｓ相電圧ｂの場合に「０」）をＡＮＤ回路４１Ｒ，４２Ｓ，４１Ｔ，４２Ｔに出力する。コンパレータ４０Ｓは、Ｓ相電圧ｂとＴ相電圧ｃとを比較して、比較信号（Ｓ相電圧ｂ＞Ｔ相電圧ｃの場合に「１」、Ｒ相電圧ａ≦Ｔ相電圧ｃの場合に「０」）をＡＮＤ回路４１Ｒ，４２Ｒ，４１Ｓ，４２Ｔに出力する。コンパレータ４０Ｔは、Ｔ相電圧ｃとＲ相電圧ａとを比較して、比較信号（Ｔ相電圧ｃ＞Ｒ相電圧ａの場合に「１」、Ｔ相電圧ｃ≦Ｒ相電圧ａの場合に「０」）をＡＮＤ回路４２Ｒ，４１Ｓ，４２Ｓ，４１Ｔに出力する。

ＡＮＤ回路４１Ｒは、コンパレータ４０Ｒの比較信号とコンパレータ４０Ｓの比較信号とのＡＮＤ演算結果をＲ相最大判定信号として出力する。ＡＮＤ回路４２Ｒは、コンパレータ４０Ｓの比較信号とコンパレータ４０Ｔの比較信号とのＡＮＤ演算結果をＲ相最小判定信号として出力する。ＡＮＤ回路４１Ｓは、コンパレータ４０Ｓの比較信号とコンパレータ４０Ｔの比較信号とのＡＮＤ演算結果をＳ相最大判定信号として出力する。ＡＮＤ回路４２Ｓは、コンパレータ４０Ｔの比較信号とコンパレータ４０Ｒの比較信号とのＡＮＤ演算結果をＳ相最小判定信号として出力する。ＡＮＤ回路４１Ｔは、コンパレータ４０Ｔの比較信号とコンパレータ４０Ｒの比較信号とのＡＮＤ演算結果をＴ相最大判定信号として出力する。ＡＮＤ回路４２Ｔは、コンパレータ４０Ｒの比較信号とコンパレータ４０Ｓの比較信号とのＡＮＤ演算結果をＴ相最小判定信号として出力する。

ＮＯＲ回路４３Ｒは、Ｒ相最大判定信号とＲ相最小判定信号とのＮＯＲ演算結果をＲ相中間判定信号として出力する。ＮＯＲ回路４３Ｓは、Ｓ相最大判定信号とＳ相最小判定信号とのＮＯＲ演算結果をＳ相中間判定信号として出力する。ＮＯＲ回路４３Ｔは、Ｔ相最大判定信号とＴ相最小判定信号とのＮＯＲ演算結果をＴ相中間判定信号として出力する。

図７は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の各区間を説明するための図である。図８は、Ｒ，Ｓ，Ｔ相制御電圧ｋａ，ｋｂ，ｋｃと、鋸歯状波１、２と、Ｒ，Ｓ，Ｔ相パルス（スイッチングパターン）の一例を示す図である。

図７において、３相交流電圧は、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧の大小関係により、モード（区間）Ｉ〜ＶＩの６つに区分する。Ｒ＞Ｔ＞ＳをモードＩ、Ｒ＞Ｓ＞ＴをモードＩＩ、Ｓ＞Ｒ＞ＴをモードＩＩＩ、Ｓ＞Ｔ＞ＲをモードＩＶ、Ｔ＞Ｓ＞ＲをモードＶ、Ｔ＞Ｒ＞ＳをモードＶＩに区分する。

ここでは、区間ＩＩのＲ相最大、Ｓ相中間、Ｔ相最小の場合について説明する。Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃは、上述したように、相電圧を「−１」と「１」の間で規格化したものである。直流電圧設定ゲインｋは、上述したように、電圧設定器１２において直流電圧設定値に応じて決定されるゲインで、０．５〜１の間の定数となる。直流電圧設定ゲインｋは、パターン信号発生器１１において、Ｒ相電圧ａ、Ｓ相電圧ｂ、Ｔ相電圧ｃに乗算され、乗算されたＲ相制御電圧ｋａ、Ｓ相制御電圧ｋｂ、Ｔ相制御電圧ｋｃは、鋸歯状波１、２と切り合いする波形となる（図８参照）。

図８において、Ｔはスイッチング周期、ｘはＲ相パルス幅、ｙはＳ相パルス幅、ｚはＴ相パルス幅を示している。区間１，２，３の直流電圧は、それぞれ、区間１電圧＝ＳＴ間電圧＝ｂ−ｃ、区間２電圧＝ＲＴ間電圧＝ａ−ｃ、区間３電圧＝ＲＳ間電圧＝ａ−ｂとなる。区間１の幅は、Ｔ−ｘ、区間２の幅は、ｘ−（Ｔ−ｚ）＝ｘ＋ｚ−Ｔ、区間３の幅は、Ｔ−ｚである。一方、Ｒ相パルス幅ｘは、Ｔ：ｘ＝１：ｋａよりｘ＝ｋａＴ、Ｔ相パルス幅ｚは、Ｔ：ｚ＝１：−ｋｃよりｚ＝−ｋｃＴである。よって、区間１の幅は、Ｔ−ｘ＝Ｔ−ｋａＴ＝Ｔ（１−ｋａ）、区間３の幅は、Ｔ−ｚ＝Ｔ−（−ｋｃＴ）＝Ｔ（１＋ｋｃ）、区間２の幅は、ｘ＋ｚ−Ｔ＝ｋａＴ＋（−ｋｃＴ）−Ｔ＝Ｔ（ｋａ−ｋｃ−１）となる。

なお、上記では、スイッチングパターンを生成するために、鋸歯状波を使用した場合を説明したが、これに限られるものではなく、最大電圧相と最小電圧相に対する制約を満足させるものであればよく、例えば、三角波等のキャリア波形を用いることにしてもよい。

上述のように構成された整流器１００では、上述したように、スイッチング周波数を電源周波数（例えば、５０Ｈｚや６０Ｈｚ）に対して十分大きな周波数に設定すればよく、スイッチング周波数（例えば２０ｋＨｚ）を対象とするエネルギー蓄積要素にすることができる。すなわち、直流リアクトル２や出力コンデンサ１０の容量は、スイッチング周波数に依存し入力周波数成分に依存しないため、極めて小容量にすることが可能となる。

一方で、例えば、負荷７として接続されたコンプレッサの起動時において、コンプレッサの起動に失敗した場合等のように、整流器１００にかかる負荷が急変し、無負荷に近い状態（コンプレッサ以外の負荷（例えば、図示しない送風機など）のみとなった状態。以下、このような無負荷に近い状態を、「無負荷状態」と定義する）で双方向スイッチ回路３のスイッチング制御を行うと、整流器１００内の出力側に設けられた直流リアクトル２に電流が流れ、行き場を失った電流が小容量の出力コンデンサ１０に流入して過充電され、双方向スイッチ回路３を構成する各スイッチング素子に高電圧がかかる可能性がある。この出力コンデンサ１０の過充電により発生する過充電電圧は、整流ピーク電圧の２倍に及ぶ場合があり、双方向スイッチ回路３を構成する各スイッチング素子の絶対最大定格電圧（例えば、１２００Ｖ）を超えてスイッチング素子を劣化させる要因となる。

図９は、実施の形態にかかる整流器における電圧抑制回路の動作を説明するための図である。図９（ａ）は、時刻Ｔ１に整流器１００を起動し、出力電圧安定後の時刻Ｔ２にコンプレッサを起動し、その後、時刻Ｔ３にコンプレッサの起動が成功（負荷が安定）した例を示している。図９（ｂ）は、実施の形態にかかる整流器１００の比較例として、電圧抑制回路２０を具備していない構成において、時刻Ｔ３’にコンプレッサの起動が失敗して負荷が急変し、時刻Ｔ４’において無負荷状態で安定した状態となった例を示している。また、図９（ｃ）は、実施の形態にかかる整流器１００において、時刻Ｔ３’にコンプレッサの起動が失敗して無負荷状態となった例を示している。図９に示す例では、ＡＣ４００［Ｖ］の３相交流を入力した場合において、負荷接続時における通常ピーク充電電圧がＤＣ５６０［Ｖ］、負荷動作時における定格電圧がＤＣ４６０［Ｖ］であるものとして記載している。

負荷接続時において、整流器１００の起動後に出力電圧が通常ピーク充電電圧のＤＣ５６０［Ｖ］となった後、時刻Ｔ２にコンプレッサを起動し、コンプレッサが時刻Ｔ３に正常起動した場合には（図９（ａ））、出力電圧が定格電圧のＤＣ４６０［Ｖ］で安定する。

時刻Ｔ３’にコンプレッサの起動が失敗した場合、電圧抑制回路２０を具備していない構成では（図９（ｂ））、コンプレッサの起動失敗により整流器１００の負荷が急変して無負荷状態で安定するまでの過渡的な状態（Ｔ３’〜Ｔ４’）で双方向スイッチ回路３のスイッチング制御を行うと、瞬間的に双方向スイッチ回路３を構成する各スイッチング素子の絶対最大定格を超えるような高電圧が発生する。その後、負荷が無負荷状態で安定した後も、出力コンデンサ１０に行き場を失った電流が流入して出力コンデンサ１０が過充電状態となり、定格電圧の２倍程度の高電圧（図９（ｂ）に示す例では、約９００［Ｖ］）が双方向スイッチ回路３の各スイッチング素子に印加された状態となる。

一方、電圧抑制回路２０を具備した本実施の形態にかかる整流器１００では、コンプレッサの起動失敗により整流器１００の負荷が急変して無負荷状態となった場合でも、電圧抑制回路２０により出力電圧がクランプされる（図９（ｃ）に示す例では、約７００［Ｖ］）。

図１に示す例では、１０個のパワーツェナーダイオードのカソードとアノード同士が直列に接続され、電圧抑制回路２０を構成している。この場合、例えば、ツェナー電圧が７０［Ｖ］のパワーツェナーダイオードを用いて構成すれば、負荷急変時に無負荷状態となった場合でも、双方向スイッチ回路３に印加される電圧を約７００［Ｖ］とすることができる。

すなわち、電圧抑制回路２０を構成するパワーツェナーダイオードの直列接続数をｎ、パワーツェナーダイオードのツェナー電圧をＶｔ、双方向スイッチ回路３を構成するスイッチング素子の耐圧をＶｓｈ、整流器１００の出力電圧をＶｏとしたとき、Ｖｏ＜ｎ×Ｖｔ＜Ｖｓｈの関係を有するように構成すればよい。

ここで、電圧抑制回路２０を具備していない構成において負荷急変時に双方向スイッチ回路３に印加される電圧が９００［Ｖ］、出力コンデンサ１０の容量Ｃが１０［μＦ］のとき、電圧抑制回路２０で処理すべきエネルギーΔＷは、過充電により出力コンデンサ１０に蓄積される全電荷を消費することにより発生するエネルギーをＷとし、電圧抑制回路２０でエネルギーが処理された際に出力コンデンサ１０に残されるエネルギーをＷ’とすると、Ｗ−Ｗ’＝ΔＷにより求めることができる。

まず、過充電により出力コンデンサ１０に蓄積される全電荷を消費することにより発生するエネルギーＷを求める。過充電により出力コンデンサ１０に印加される電圧を９００［Ｖ］とすると、このときに出力コンデンサ１０に蓄積される電荷Ｑは、下記（１）式となる。

（数１）
Ｑ＝ＣＶ＝１０［μＦ］×９００［Ｖ］
＝０．００９［クーロン］ …（１）

この電荷Ｑを消費することにより発生するエネルギーＷは、下記（２）式で表される。

（数２）
Ｗ＝（１／２）×ＣＶ^２＝（１／２）×ＱＶ＝（１／２）×０．００９［クーロン］×９００［Ｖ］
＝４．０５［Ｊ］ …（２）

つぎに、電圧抑制回路２０でエネルギーが処理された際に出力コンデンサ１０に残されるエネルギーＷ’ を求める。電圧抑制回路２０により出力コンデンサ１０への過充電が抑制された場合に出力コンデンサ１０に印加される電圧を７００［Ｖ］とすると、このときに出力コンデンサ１０に蓄積される電荷Ｑ’は、下記（３）式となる。

（数３）
Ｑ’＝ＣＶ＝１０［μＦ］×７００［Ｖ］
＝０．００７［クーロン］ …（３）

この出力コンデンサ１０に残される電荷Ｑ’を消費するためのエネルギーＷ’は、下記（４）式で表される。

（数４）
Ｗ’＝（１／２）×ＣＶ^２＝（１／２）×Ｑ’Ｖ＝（１／２）×０．００７［クーロン］×７００［Ｖ］
＝２．４５［Ｊ］ …（４）

従って、１０個のパワーツェナーダイオードで電圧抑制回路２０を構成した場合、出力コンデンサ１０への過充電発生時におけるパワーツェナーダイオード１個当たりの消費電力Ｐは、９００［Ｖ］−７００［Ｖ］＝２００［Ｖ］の電圧降下に要する時間を０．１［ｓ］とすると、下記（５）式で表される。

（数５）
Ｐ＝（（４．０５／０．１）−（２．４５／０．１））／１０
＝１．６［Ｗ］ …（５）

このときのパワーツェナーダイオードの熱抵抗Ｒｔｈを３［℃／Ｗ］とすると、最高周囲温度Ｔａ＝４０［℃］におけるパワーツェナーダイオードのジャンクション温度Ｔｊは、下記（６）式で表される。

（数６）
Ｔｊ＝Ｒｔｈ×Ｐ＋Ｔａ＝３［℃／Ｗ］×１．６［Ｗ］＋４０［℃］
＝４４．８［℃］ …（６）

一方、双方向スイッチ回路３を具備した整流器１００において、図１に示したように、コンプレッサ用のＤＣブラシレスモータＭを駆動するインバータＩＮＶを負荷７として接続した構成では、ＤＣブラシレスモータＭから発生した運転周波数以外の非線形電流が直流リアクトル２および出力コンデンサ１０からなる共振回路で共振して、整流器１００のＡＣ入力側に高調波電流が漏洩することが考えられる。この場合には、出力コンデンサ１０の容量を大きくして共振周波数を低くすることで、高次高調波電流の発生を抑制することができる。この高次高調波電流の抑制を考慮して、出力コンデンサ１０の容量Ｃを１００μＦとし、過充電により出力コンデンサ１０に印加される電圧を９００［Ｖ］とすると、このときに出力コンデンサ１０に蓄積される電荷Ｑは、下記（７）式となる。

（数７）
Ｑ＝ＣＶ＝１００［μＦ］×９００［Ｖ］
＝０．０９［クーロン］ …（７）

この電荷Ｑを消費することにより発生するエネルギーＷは、下記（８）式で表される。

（数８）
Ｗ＝（１／２）×ＣＶ^２＝（１／２）×ＱＶ＝（１／２）×０．０９［クーロン］×９００［Ｖ］
＝４０．５［Ｊ］ …（８）

また、電圧抑制回路２０により出力コンデンサ１０への過充電が抑制された場合に出力コンデンサ１０に印加される電圧を７００［Ｖ］とすると、このときに出力コンデンサ１０に蓄積される電荷Ｑ’は、下記（９）式となる。

（数９）
Ｑ’＝ＣＶ＝１００［μＦ］×７００［Ｖ］
＝０．０７［クーロン］ …（９）

この出力コンデンサ１０に残される電荷Ｑ’を消費するためのエネルギーＷ’は、下記（１０）式で表される。

（数１０）
Ｗ’＝（１／２）×ＣＶ^２＝（１／２）×Ｑ’Ｖ＝（１／２）×０．０７［クーロン］×７００［Ｖ］
＝２４．５［Ｊ］ …（１０）

従って、１０個のパワーツェナーダイオードで電圧抑制回路２０を構成した場合、出力コンデンサ１０への過充電発生時におけるパワーツェナーダイオード１個当たりの消費電力Ｐは、９００［Ｖ］−７００［Ｖ］＝２００［Ｖ］の電圧降下に要する時間を０．１［ｓ］とすると、下記（１１）式で表される。

（数１１）
Ｐ＝（（４０．５／０．１）−（２４．５／０．１））／１０
＝１６［Ｗ］ …（１１）

このときのパワーツェナーダイオードの熱抵抗Ｒｔｈを３［℃／Ｗ］とすると、最高周囲温度Ｔａ＝４０［℃］におけるパワーツェナーダイオードのジャンクション温度Ｔｊは、下記（１２）式で表される。

（数１２）
Ｔｊ＝Ｒｔｈ×Ｐ＋Ｔａ＝３［℃／Ｗ］×１６［Ｗ］＋４０［℃］
＝８８．０［℃］ …（１２）

一般に、パワーツェナーダイオードを含むパワー半導体素子の絶対最大定格温度Ｔｊｍａｘは１５０［℃］であるので、出力コンデンサ１０の容量が１００［μＦ］である場合においても、パワーツェナーダイオードを用いて構成した電圧抑制回路２０を出力コンデンサ１０に並列接続してパワーダイオードで電力消費を賄う構成としても、パワーツェナーダイオードの熱設計マージンを確保することが可能である。

なお、出力コンデンサ１０の容量Ｃが大きくなると、出力コンデンサ１０への過充電発生時におけるパワーツェナーダイオード１個当たりの消費電力が大きくなるが、一般に、電源周波数（例えば、５０Ｈｚ）を対象とするエネルギー蓄積要素を構成した場合には、出力コンデンサの容量Ｃとしては、２０００［μＦ］〜４０００［μＦ］程度の容量が必要であり、このような場合には、出力コンデンサの容量は十分大きいため、負荷急変時においても出力コンデンサへの過充電が発生する可能性は低い。すなわち、本実施の形態にかかる電圧抑制回路２０は、出力コンデンサ１０の容量Ｃが小さく、負荷急変時に出力コンデンサ１０への過充電が想定される場合に適用すればよい。この場合には、過充電により出力コンデンサ１０に蓄積される電荷が少なく、電圧抑制回路２０で消費すべきエネルギーも小さい。このため、パワーツェナーダイオードを用いて電圧抑制回路２０を構成し、上述したようにパワーダイオードで電力消費を賄う構成とすることが可能である。

以上説明したように、実施の形態によれば、交流電源１から供給される交流電力を直流電力に整流する整流回路４と、整流回路４の出力側に接続された直流リアクトル２および出力コンデンサ１０と、交流電源１の各相の電圧に基づいて生成された電源周期よりも短い周期のスイッチングパターンに基づいて、交流電源１から整流回路４への各相の入力をＯＮ／ＯＦＦするようにスイッチング制御される双方向スイッチ回路３とを有する整流器１００は、出力コンデンサ１０の過充電により生じる過充電電圧を抑制する電圧抑制回路２０が出力コンデンサ１０に並列に接続されている。これにより、整流器１００を構成する出力コンデンサ１０の容量値が電源周波数の電圧リップルを平滑するために必要な容量値よりも小さい場合でも、出力コンデンサ１０が過充電されることにより発生する過充電電圧を抑制することができる。

また、実施の形態によれば、電圧抑制回路２０は、パワーツェナーダイオードの直列接続数をｎ、パワーツェナーダイオードのツェナー電圧をＶｔ、双方向スイッチ回路３を構成するスイッチング素子の耐圧をＶｓｈ、整流器１００の出力電圧をＶｏとしたとき、Ｖｏ＜ｎ×Ｖｔ＜Ｖｓｈの関係を有するように構成される。これにより、負荷急変時に無負荷状態となった場合でも、双方向スイッチ回路３に印加される電圧をスイッチング素子の耐圧以下に抑制することができる。

なお、上述した実施の形態では、３相交流電圧を直流に整流する際に、整流回路への入力を双方向スイッチ回路で電源周期よりも短い周期でスイッチングする構成について説明したが、単相交流電圧を直流に整流する際に、整流回路への入力を双方向スイッチ回路で電源周期よりも短い周期でスイッチングする構成であっても同様の効果が得られることは言うまでもない。

また、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明にかかる整流器は、スイッチング素子により整流回路への入力をＯＮ／ＯＦＦして出力コンデンサの容量値を電源周波数の電圧リップルを平滑するために必要な容量値よりも小さくした構成に適しており、特に、負荷急変時に無負荷状態となることが想定される場合に有用である。

１ ３相交流電源
２ 直流リアクトル
３ 双方向スイッチ回路
４ 全波整流回路
５ スイッチングパターン発生器
６ 駆動回路
７ 負荷
８ ３相リアクトル
９ 入力コンデンサ
１０ 出力コンデンサ
１１ パターン信号発生器
１２ 電圧設定器
１３ 相電圧判別器
１４Ｒ〜１４Ｔ，１５Ｒ〜１５Ｔ コンパレータ
１６Ｒ〜１６Ｔ，１７Ｒ〜１７Ｔ，１８Ｒ〜１８Ｔ ＡＮＤ回路
１９Ｒ〜１９Ｔ ＯＲ回路
２０ 電圧抑制回路
３０Ｒ，３０Ｓ，３０Ｔ 乗算器
４０Ｒ，４０Ｓ，４０Ｔ コンパレータ
４１Ｒ，４１Ｓ，４１Ｔ ＡＮＤ回路
４２Ｒ，４２Ｓ，４２Ｔ ＡＮＤ回路
４３Ｒ，４３Ｓ，４３Ｔ ＮＯＲ回路
１００ 整流器

Claims (3)

1. 交流電源から供給される交流電力を直流電力に整流する整流回路と、前記整流回路の出力側に接続された直流リアクトルおよび出力コンデンサと、スイッチングパターンに基づいて、前記交流電源から前記整流回路への入力をＯＮ／ＯＦＦするようにスイッチング制御される、前記整流回路の入力側に接続された双方向スイッチ回路とを有する整流器であって、
   前記出力コンデンサに並列に接続され、前記出力コンデンサの過充電により生じる過充電電圧を抑制する電圧抑制回路を備え、
   前記スイッチングパターンの周期は、前記交流電源の電源周期よりも短い周期であり、
   前記出力コンデンサの容量値は、前記電源周期における電圧リップルを平滑するために必要な容量値よりも小さい
   ことを特徴とする整流器。
2. 前記電圧抑制回路は、複数個のパワーツェナーダイオードのカソードとアノード同士が直列に接続され、前記電圧抑制回路が逆バイアスとなるように、前記出力コンデンサに並列に接続されたことを特徴とする請求項１に記載の整流器。
3. 前記電圧抑制回路は、前記パワーツェナーダイオードの直列接続数をｎ、前記パワーツェナーダイオードのツェナー電圧をＶｔ、前記双方向スイッチ回路を構成するスイッチング素子の耐圧をＶｓｈ、前記整流器の出力電圧をＶｏとしたとき、Ｖｏ＜ｎ×Ｖｔ＜Ｖｓｈの関係を有するように構成されたことを特徴とする請求項２に記載の整流器。

Images