JP6248604B2 - Semiconductor light emitting device and electrode forming method thereof - Google Patents
Semiconductor light emitting device and electrode forming method thereof Download PDFInfo
- Publication number
- JP6248604B2 JP6248604B2 JP2013260782A JP2013260782A JP6248604B2 JP 6248604 B2 JP6248604 B2 JP 6248604B2 JP 2013260782 A JP2013260782 A JP 2013260782A JP 2013260782 A JP2013260782 A JP 2013260782A JP 6248604 B2 JP6248604 B2 JP 6248604B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- forming
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 152
- 238000000034 method Methods 0.000 title claims description 58
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 215
- 239000010408 film Substances 0.000 description 191
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 239000007772 electrode material Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 230000018109 developmental process Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- -1 gallium nitride compound Chemical class 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体発光素子及びその電極形成方法に関し、特にフェイスダウン実装される半導体発光素子及びその電極形成方法に関する。 The present invention relates to a semiconductor light emitting device and an electrode forming method thereof, and more particularly to a semiconductor light emitting device mounted face down and an electrode forming method thereof.
フリップチップ実装は、半導体発光素子の電極面と対向する基板側を主たる光取出し面とする実装方式であり、フェイスダウン実装とも呼ばれている(特許文献1参照)。フェイスダウン実装に用いる半導体発光素子は、素子基板と対向する面にpパッド電極とnパッド電極との両方を備えた構造であり、電極面を下に向けて外部の実装基板に実装される。フェイスダウン実装は、金属バンプを用いたり、合金からなる接着層を用いたりして行われている。 Flip chip mounting is a mounting method in which the substrate side facing the electrode surface of the semiconductor light emitting element is the main light extraction surface, and is also referred to as face-down mounting (see Patent Document 1). A semiconductor light emitting device used for face-down mounting has a structure having both a p-pad electrode and an n-pad electrode on a surface facing an element substrate, and is mounted on an external mounting substrate with the electrode surface facing down. The face-down mounting is performed by using metal bumps or an adhesive layer made of an alloy.
そして、半導体発光素子の電極は、例えばリフトオフ法により形成すれば、マスクを除去することにより所定の形状の電極を形成することができる。特許文献2及び特許文献3には、半導体発光素子の保護層(絶縁膜)をCVD法やスピンコート法により形成する技術が記載されている。
If the electrodes of the semiconductor light emitting element are formed by, for example, a lift-off method, an electrode having a predetermined shape can be formed by removing the mask.
近年、p型半導体層上に絶縁膜を介してn型半導体層と電気的に接続されたnパッド電極を設け、p型半導体層上にpパッド電極とnパッド電極との双方を配置した構造の半導体発光素子が種々提案されている。そのような構造の半導体発光素子は、pパッド電極とnパッド電極との段差を解消することにより、フェイスダウンの実装性を向上させることができる。また、pパッド電極およびnパッド電極と実装面との接合領域を大きくすることにより、接合強度・精度、放熱性を向上させることもできる。 In recent years, an n-pad electrode electrically connected to an n-type semiconductor layer via an insulating film is provided on a p-type semiconductor layer, and both the p-pad electrode and the n-pad electrode are disposed on the p-type semiconductor layer. Various semiconductor light emitting devices have been proposed. The semiconductor light emitting device having such a structure can improve the face-down mounting property by eliminating the step between the p pad electrode and the n pad electrode. Further, by increasing the bonding area between the p-pad electrode and n-pad electrode and the mounting surface, the bonding strength / accuracy and heat dissipation can be improved.
しかしながら、近年提案されている上記電極構造の場合、例えばp側の電極上にnパッド電極を設ける際に間に形成される絶縁膜に、仮に隙間や亀裂が発生してしまうと、p側の電極とn側の電極とが短絡してしまうことがある。電極を形成した直後には短絡していなくても、半導体発光素子を駆動させることによって絶縁膜の隙間等からp側の電極とn側の電極とが繋がり、短絡してしまうことがある。よって、p側の電極とn側の電極との間に設ける絶縁膜の絶縁性の向上が要求されている。 However, in the case of the electrode structure proposed in recent years, for example, if a gap or a crack occurs in an insulating film formed when an n-pad electrode is provided on a p-side electrode, The electrode and the n-side electrode may be short-circuited. Even if it is not short-circuited immediately after forming the electrode, driving the semiconductor light-emitting element may connect the p-side electrode and the n-side electrode through a gap between the insulating films and the like, thereby causing a short circuit. Therefore, it is required to improve the insulating property of the insulating film provided between the p-side electrode and the n-side electrode.
本発明は、上述した問題に鑑みてなされたものであり、絶縁膜の絶縁性を向上させ、電極の短絡を防止することができ、信頼性を高めることのできる半導体発光素子及びその電極形成方法を提供することを課題とする。 The present invention has been made in view of the above-described problems, and can improve the insulation of an insulating film, prevent a short circuit of an electrode, and improve the reliability of a semiconductor light emitting element and an electrode forming method thereof It is an issue to provide.
前記課題を解決するために、本発明に係る半導体発光素子の電極形成方法は、第1半導体層及び第2半導体層を有するウェハを準備する工程と、前記第1半導体層上の一領域に第1電極を形成すると共に、前記第1半導体層上の他の領域に設けられた前記第2半導体層上に第2電極を形成する工程と、前記第1電極及び前記第2電極上に、前記第1電極の表面を露出させる第1開口及び前記第2電極の表面を露出させる第2開口を設けた絶縁膜を形成する工程と、前記絶縁膜上の一領域に前記第1開口を通じて前記第1電極と導通した第1パッド電極を形成すると共に、前記絶縁膜上の他の領域に前記第2開口を通じて前記第2電極と導通した第2パッド電極を形成する工程と、前記ウェハを個片化する工程と、を有し、前記第1電極及び前記第2電極を形成する工程では、前記第1電極及び前記第2電極のうち少なくとも一方の電極を、レジストをマスクとして用いるリフトオフ法により形成し、前記絶縁膜を形成する工程では、前記第1電極及び前記第2電極上の全面に絶縁性樹脂をスピンコート法により形成することで前記絶縁膜を形成し、前記第1パッド電極及び前記第2パッド電極を形成する工程では、少なくとも前記一方の電極と導通したパッド電極を、前記絶縁膜を介して前記一方の電極とは異なる他方の電極上に形成することを特徴とする。 In order to solve the above problems, an electrode forming method for a semiconductor light emitting device according to the present invention includes a step of preparing a wafer having a first semiconductor layer and a second semiconductor layer, and a first region on the first semiconductor layer. Forming one electrode and forming a second electrode on the second semiconductor layer provided in another region on the first semiconductor layer; and on the first electrode and the second electrode, Forming an insulating film having a first opening for exposing a surface of the first electrode and a second opening for exposing a surface of the second electrode; and forming the first opening in a region on the insulating film through the first opening. Forming a first pad electrode electrically connected to one electrode and forming a second pad electrode electrically connected to the second electrode through the second opening in another region on the insulating film; The first electrode and the front In the step of forming the second electrode, at least one of the first electrode and the second electrode is formed by a lift-off method using a resist as a mask, and in the step of forming the insulating film, the first electrode In the step of forming the insulating film by forming an insulating resin on the entire surface of the second electrode by spin coating, and forming the first pad electrode and the second pad electrode, at least the one electrode A pad electrode electrically connected to the other electrode is formed on the other electrode different from the one electrode through the insulating film.
また、前記課題を解決するために、本発明に係る半導体発光素子は、第1半導体層と、前記第1半導体層上の一領域に設けられた第2半導体層とを備える半導体構造体と、前記第1半導体層上の他の領域に設けられた第1電極と、前記第2半導体層上に設けられた第2電極と、を備えた半導体発光素子であって、前記第1電極及び前記第2電極上に設けられ、前記第1電極上に第1開口を有し、前記第2電極上に第2開口を有する、樹脂からなる絶縁膜と、前記第1開口を通じて前記第1電極と導通し、前記第2電極上かつ前記絶縁膜上の一領域に設けられた第1パッド電極と、前記第2開口を通じて前記第2電極と導通し、前記第1電極上かつ前記絶縁膜上の他の領域に設けられた第2パッド電極と、を備え、前記第2電極の上面の周縁端部に形成されたバリの上端よりも高い位置に、前記絶縁膜の上面を設けたことを特徴とする。 In order to solve the above problems, a semiconductor light emitting device according to the present invention includes a semiconductor structure including a first semiconductor layer and a second semiconductor layer provided in a region on the first semiconductor layer; A semiconductor light emitting device comprising: a first electrode provided in another region on the first semiconductor layer; and a second electrode provided on the second semiconductor layer, wherein the first electrode and the second electrode An insulating film made of resin, provided on the second electrode, having a first opening on the first electrode and having a second opening on the second electrode; and the first electrode through the first opening; A first pad electrode provided in a region on the second electrode and on the insulating film; and connected to the second electrode through the second opening; and on the first electrode and on the insulating film. A second pad electrode provided in another region, and a peripheral edge of the upper surface of the second electrode In a higher position than the upper end of the burr formed on, characterized in that a top surface of the insulating film.
本発明に係る半導体発光素子の電極形成方法によれば、第1電極や第2電極にバリがあったとしても、バリが絶縁膜で覆われて絶縁膜上面が平坦化されるため、絶縁膜に隙間や亀裂が生じることを防止できる。そのため、絶縁膜の絶縁性を向上させ、電極の短絡を防止することができ、当該電極構造を有する半導体発光素子の信頼性を高めることができる。
また、本発明に係る半導体発光素子は、絶縁膜の上面が、発生したバリの上端よりも高い位置にあるので、絶縁膜に隙間や亀裂が生じることを防止できる。そのため、絶縁膜の絶縁性を向上させ、電極の短絡を防止することができ、半導体発光素子の信頼性を高めることができる。
According to the electrode formation method for a semiconductor light emitting device according to the present invention, even if the first electrode and the second electrode have burrs, the burrs are covered with the insulating film and the upper surface of the insulating film is flattened. Can prevent gaps and cracks from occurring. Therefore, the insulating property of the insulating film can be improved, the electrode can be prevented from being short-circuited, and the reliability of the semiconductor light-emitting element having the electrode structure can be improved.
In addition, since the upper surface of the insulating film is at a position higher than the upper end of the generated burr, the semiconductor light emitting device according to the present invention can prevent the insulating film from generating gaps or cracks. Therefore, the insulating property of the insulating film can be improved, the short circuit of the electrode can be prevented, and the reliability of the semiconductor light emitting element can be improved.
以下、本発明に係る半導体発光素子及びその電極形成方法を実施するための形態を、いくつかの具体例を示した図面と共に詳細に説明する。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、詳細な説明を適宜省略する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out a semiconductor light emitting device and an electrode forming method thereof according to the present invention will be described in detail with reference to drawings showing some specific examples. Note that the size, positional relationship, and the like of the members shown in each drawing may be exaggerated for clarity of explanation. Furthermore, in the following description, the same names and symbols indicate the same or the same members in principle, and detailed description will be omitted as appropriate.
まず、図1〜図4を参照して半導体発光素子1の構成について説明する。図1に示すように、半導体発光素子1の形状は、電極面側から見て、矩形である。また、図2に示すように、半導体発光素子1は、基板2と、半導体構造体3と、n側電極層(第1電極)11と、p側電極層(第2電極)12と、絶縁膜20と、nパッド電極(第1パッド電極)31と、pパッド電極(第2パッド電極)32と、第2絶縁膜40と、透光性導電膜51,52と、を、主に備えている。なお、図2〜4では、分かり易くするために符号2,4,5,6,452には、断面を示すハッチングを記載していない。
First, the configuration of the semiconductor
この半導体発光素子1は、基板2側から外部に光を取り出す素子であり、接着層として合金を用いてフェイスダウン実装されるものである。以下、各部の構成について順次詳細に説明する。
The semiconductor
(基板2)
基板2の材料には、半導体構造体3に例えば窒化ガリウム系化合物半導体を使用した場合に好適な材料が用いられる。このような基板材料としては、サファイア、スピネル、SiC、Si、ZnOやGaN単結晶等が挙げられる。中でも結晶性の良い窒化ガリウムを量産性良く形成させるためにはサファイア基板を用いることが好ましい。基板2には、図2に示すように、半導体構造体3が積層される面(電極側の面)に凹凸が形成されていてもよい。この凹凸により半導体構造体3からの光を散乱または回折させて光取り出し効率を高めることができる。
(Substrate 2)
As the material of the
(半導体構造体3)
半導体構造体3は、基板2の上に形成され、n型半導体層(第1半導体層)4と、活性層5と、p型半導体層(第2半導体層)6とがこの順に積層されている。半導体構造体3には、上面に対して段差を有する凹部7と周辺部8とが形成されている。凹部7は、図1にA−A線に沿って横方向に長く伸びた溝の形状となっている。図1に示す例では、2つの凹部7が形成されている。周辺部8は、半導体構造体3の実質的な発光部を取り囲むように配置されており、電極が形成された後の大判のウェハから半導体発光素子を切り出す際の切りしろとして利用することができる。
(Semiconductor structure 3)
The
半導体発光素子1の製造工程の過程において、p型半導体層6および活性層5の一部が除去されて、その下のn型半導体層4が露出することで、凹部7と周辺部8とが形成される。よって、p型半導体層6は、凹部7を取り囲むようにn型半導体層4上の一領域に設けられている。n型半導体層4上の他の領域、すなわち凹部7の底面には、透光性導電膜51を介してn側電極層11が設けられている。p型半導体層6上には、透光性導電膜52及び第2絶縁膜40を介してp側電極層12が設けられている。
In the course of the manufacturing process of the semiconductor
半導体構造体3において、第1半導体層であるn型半導体層4と、第2半導体層であるp型半導体層6とのうちの一方または双方を複数の半導体層を積層した多層構造で構成することもできる。また、活性層5も単層であっても多層であってもよい。例えば、n型半導体層4およびp型半導体層6をそれぞれ、コンタクト層、クラッド層等の必要な機能に対応させた複数の層で構成することができ、用途に応じた発光特性を実現することができる。なお、例えば、第1半導体層をp型半導体層とし、第2半導体層をn型半導体層とする構成を採用してもよい。
In the
(n側電極層11)
n側電極層11は、n型半導体層4とnパッド電極31との間に設けられた金属からなる電極層であり、Ti、Rh、Pt、Ru、Au等の材料を用いることができる。n側電極層11は、n型半導体層4側から順に、例えばTi、Rh、Tiが積層されてなる。
本実施形態では、n側電極層11は、第2絶縁膜40の第3貫通孔43を通じて透光性導電膜51と導通している。なお、変形例として、透光性導電膜51を介在させずにn側電極層11をn型半導体層4に直接接触させるようにしてもよい。
(N-side electrode layer 11)
The n-
In the present embodiment, the n-
(p側電極層12)
p側電極層12は、p型半導体層6とpパッド電極32との間に設けられた金属からなる電極層である。p側電極層12の材料は、n側電極層11と同様である。p側電極層12は、p型半導体層6側から順に、例えばTi、Rh、Tiが積層されてなる。
本実施形態では、p側電極層12は、第2絶縁膜40の第1貫通孔41を通じて透光性導電膜52と導通している。また、p側電極層12は、アンカー用開口(貫通孔)15を有している。なお、変形例として、透光性導電膜52を介在させずにp側電極層12をp型半導体層6に直接接触させるようにしてもよい。
p側電極層12やn側電極層11をリフトオフ法により形成すると、その上面の周縁端部にバリが形成される場合がある。ここでは、p側電極層12が、上面の周縁端部にバリ13,14が形成されていることとした。
(P-side electrode layer 12)
The p-
In the present embodiment, the p-
When the p-
(絶縁膜20)
絶縁膜20は、半導体発光素子1の表面を覆って保護するものである。絶縁膜20は、樹脂からなり、n側電極層11及びp側電極層12上に設けられている。本実施形態では、p側電極層12の上面の周縁端部に形成されたバリ13の上端よりも高い位置に、絶縁膜20の上面を設けた。絶縁膜20の上面はほぼ平坦であり、つまり、バリ13付近以外のp側電極層12上においても、絶縁膜20の上面がバリ13の上端よりも高い位置にある。このようにすることで、絶縁膜20が充分な厚みを有するので、p側電極層12にバリがあったとしてもnパッド電極31の側に電流がリークしない。また、n側電極層11にバリがあったとしてもpパッド電極32の側に電流がリークしない。
(Insulating film 20)
The insulating
絶縁膜20の材料は、特に感光性のあるフッ素系樹脂であることが好ましい。感光性があると、フォトリソグラフィ法により絶縁膜を所望のパターン形状にすることができる。また、フッ素系樹脂は硬化したときに、絶縁膜としてSiO2等の酸化物を用いた場合よりも軟らかくなり、隙間や亀裂が生じにくくなる。
The material of the insulating
図4に示すようにp側電極層12上の絶縁膜20の厚みt20は、p側電極層12を形成するときに用いるレジストの膜厚t80(図8(a)参照)以下になるように絶縁膜を形成することが好ましい。p側電極層12上の絶縁膜20の厚みt20は、例えば、1〜3μmとすることができる。これにより、p側電極層12にバリ13があってもnパッド電極31側にリークしない小型の半導体発光素子1を提供することができる。図8(a)〜図8(c)に示すように、通常、バリ13の厚みt13はレジスト膜厚t80よりも小さく、最大限に大きくなったとしてもレジスト膜厚t80を超えることはない。このため、絶縁膜20の厚みt20がレジスト膜厚t80以下であれば、十分絶縁可能であると考えられる。
As shown in FIG. 4, the thickness t 20 of the insulating
<絶縁膜20の貫通孔>
絶縁膜20は、n側電極層11上にn側開口(第1開口)21を有し、p側電極層12上にp側開口(第2開口)22を有する(図11参照)。
n側開口21は、その上に形成されるnパッド電極31と、凹部7に設けられたn側電極層11との充分な導通が得られる範囲で小さく作製されている。
p側開口22は、その上のpパッド電極32が形成される位置において、n側電極層11に近い部分(素子中央に近い部分)に少なくとも設けられている。このような位置に形成することで、半導体構造体3における電流の拡散を阻害しないようにすることができる。p側開口22は、p側電極層12とpパッド電極32との間の接触抵抗が小さくなるように、できるだけ大きく作製されている。図1に示したp側開口22の大きさは一例であり、図示した半分以下の大きさでも構わない。
<Through hole of insulating
The insulating
The n-
The p-
本実施形態では、絶縁膜20は、p側電極層12のアンカー用開口15と、第2絶縁膜40の第2貫通孔42とを通じて、透光性導電膜52と接触している。これにより、透光性導電膜52は、絶縁膜20がp側電極層12から剥離することを防止している。
In the present embodiment, the insulating
(nパッド電極31)
nパッド電極31は、半導体発光素子1を実装するときのn側の最表面となる電極層である。nパッド電極31は、絶縁膜20のn側開口21を通じてn側電極層11と導通し、p側電極層12上かつ絶縁膜20上の一領域に設けられている。つまり、nパッド電極31は、p型半導体層6上にまで絶縁膜20を介して延在しn型半導体層4と電気的に接続されている。
(N pad electrode 31)
The
nパッド電極31は、例えば、n側電極層11側から順にTi、Pt、Auが積層されてなる。または、nパッド電極31は、例えば、n側電極層11側から順にTi、Ni、Auを積層するようにしてもよい。nパッド電極31は、図1に示すように、平面視で縦長の矩形の形状とすることができる。また、図1及び図3に示すようにnパッド電極31には切欠部33を形成してもよい。切欠部33は、カソード(n側電極)のマークの役割を果たしている。
For example, the
(pパッド電極32)
pパッド電極32は、半導体発光素子1を実装するときのp側の最表面となる電極層である。pパッド電極32は、絶縁膜20のp側開口22を通じてp側電極層12と導通し、n側電極層11上かつ絶縁膜20上の他の領域にも設けられている。つまり、pパッド電極32は、n型半導体層4上にまで絶縁膜20を介して延在しp型半導体層6と電気的に接続されている。
(P pad electrode 32)
The
pパッド電極32は、例えば、p側電極層12側から順にTi、Pt、Au等が積層されてなる。pパッド電極32は、nパッド電極31と同様の積層構造であってもよい。pパッド電極32は、図1に示すように、平面視で縦長の矩形の形状とすることができる。なお、図1では、分かり易くするために、紙面に垂直な方向において最も手前に存在するpパッド電極32とnパッド電極31とを実線で記載し、符号7,8,21,22等で示す領域を破線で記載した。
The
(第2絶縁膜40)
本実施形態では、一例として、透光性導電膜52上に、さらに、多層膜からなる第2絶縁膜40を設けることとした。第2絶縁膜40は、p側電極層12による光の吸収を減らし、光出力を向上させるための光反射膜である。第2絶縁膜40は、多層膜の内部に、光反射用の金属膜46を有する。金属膜46はその全周囲が絶縁材料に被覆され、半導体構造体3等とは導通していないため、ここでは第2絶縁膜40の一部として説明する。詳細には、第2絶縁膜40は、図4に示すように、例えば透光性導電膜52の側から、下地層44と、DBR(分布ブラッグ反射器)45と、金属膜46と、キャップ層47とを備えることとした。金属膜46以外の材料は絶縁材料で構成される。
(Second insulating film 40)
In the present embodiment, as an example, the second insulating
下地層44は、DBR45の下地となる層である。下地層44は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。酸化膜としては、Nb2O5、TiO2、SiO2、Al2O3、ZrO2等が挙げられる。
The
DBR45は、図4に示すように、低屈折率層451と高屈折率層452とからなる1組の誘電体を、複数組にわたって積層させた多層構造であり、所定の波長光を選択的に反射するものである。具体的には、屈折率の異なる膜を、例えば活性層5からの発光ピーク波長について1/4波長の光学的厚み(optical thickness)で交互に積層することで、発光ピーク波長を中心とする帯域の光を高効率に反射できる。材料としては、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の金属の酸化物または窒化物から選択されたものが好ましい。
DBR45を酸化膜で形成した場合、低屈折率層451は、例えばSiO2で形成される。このとき、高屈折率層452は、例えば、Nb2O5、TiO2、ZrO2、Ta2O5等で形成される。
As shown in FIG. 4, the
When the
金属膜46は、電流を流さないことを前提としている。金属膜46は、例えば、AlやAg等の反射率の高い金属や合金で形成される。
金属膜46は、DBR45の上に形成されているので、半導体構造体3からDBR45を透過した光を反射することができる。DBR45と金属膜46とを組み合わせることで、入射光を効率よく反射することができる。
The
Since the
キャップ層47は、金属膜46を覆って保護する層である。キャップ層47は、下地層44と同様に例えばSiO2等の酸化膜からなる。
The
<第2絶縁膜40の貫通孔>
この第2絶縁膜40は、金属膜46の多数の貫通孔(図7参照)のそれぞれの内側に、第1貫通孔41、第2貫通孔42、または第3貫通孔43を有している。第2貫通孔42の個数は、1個または複数個である。図8には、一例として8行10列の略格子状に貫通孔を設け、このうち、左上と左下の2箇所は第2貫通孔42とし、残りを第1貫通孔41としている。第1貫通孔41および第2貫通孔42の個数や配置は、これに限定されるものではない。第3貫通孔43は、凹部7の長手方向に沿った溝であり、凹部7の底面よりも狭小に形成されている。
<Through hole of the second insulating
The second insulating
第2貫通孔42の平均直径は、予め定められた範囲の大きさに設定されている。ここで、平均直径とは、第2貫通孔42の平面形状が円形ではない場合、例えば、楕円である場合には長径と短径の平均値をいい、正方形である場合には、正方形の面積と同じ面積を有する円の直径をいう。この平均直径が5μm未満の大きさの場合、エッチング用のレジストパターンがつぶれて第2貫通孔42を製造することが困難になる。また、この平均直径が15μmを超える大きさの場合、第2貫通孔42が電流拡散を阻害する場合がある。したがって、第2貫通孔42の平均直径は、5μm以上15μm以下であることが好ましい。なお、電気が流れる第1貫通孔41の場合、電流特性を良好にするためには平均直径が10μm以上であることが好ましい。
The average diameter of the second through-
(透光性導電膜51)
透光性導電膜51は、n型半導体層4の上に設けられ、オーミック電極として機能する。透光性導電膜51は、金属、合金または導電性の酸化物からなる薄膜で形成されている。導電性の酸化物(酸化物半導体)としては、亜鉛、インジウム、スズ、ガリウムおよびマグネシウムからなる群から選択される少なくとも1種の元素を含む導電性の酸化物膜が挙げられる。具体的には、錫を含む酸化インジウム(Indium Tin Oxide:ITO)、ZnO、インジウムを含む酸化亜鉛(Indium Zinc Oxide:IZO)、ガリウムを含む酸化亜鉛(Gallium-doped Zinc Oxide:GZO)、In2O3またはSnO2等が挙げられる。特に導電性の酸化物については、導電性と透光性の観点からITOが最も好ましい。
(Translucent conductive film 51)
The translucent
(透光性導電膜52)
透光性導電膜52は、p型半導体層6の上に設けられ、オーミック電極として機能する。透光性導電膜52の材料は、透光性導電膜51と同様である。透光性導電膜52は、例えばITO等で形成されている。なお、透光性とは、半導体発光素子1から出射された光を70%程度以上、80%程度以上、90%程度以上、95%程度以上透過させる性質を意味する。
(Translucent conductive film 52)
The translucent
[半導体発光素子の製造工程の流れ]
半導体発光素子1の製造工程は、主に、ウェハ準備工程と、前処理工程と、電極形成工程と、絶縁膜形成工程と、パッド電極形成工程と、ウェハ個片化工程と、を含んでいる。なお、ウェハ個片化工程のウェハとは、少なくとも、n側電極層(第1電極)11、p側電極層(第2電極)12、絶縁膜20、nパッド電極(第1パッド電極)31、pパッド電極(第2パッド電極)32が形成されたものである。
[Semiconductor light emitting device manufacturing process flow]
The manufacturing process of the semiconductor
以下では一例として、図5ないし図7を参照(適宜図1ないし図4参照)して説明する。図5ないし図7は、説明のため、個片化された半導体発光素子1に着目して本願発明の製造工程を示す模式的な平面図である。
Hereinafter, as an example, description will be made with reference to FIGS. 5 to 7 (refer to FIGS. 1 to 4 as appropriate). 5 to 7 are schematic plan views showing the manufacturing process of the present invention, focusing on the separated semiconductor
(ウェハ準備工程)
まず、n型半導体層(第1半導体層)4及びp型半導体層(第2半導体層)6を有するウェハを準備する。既に製作されたウェハがあれば、それを用いてもよい。ウェハを製作する場合、具体的には、基板2の上に、n型半導体層4、活性層5、p型半導体層6をこの順番に積層し、半導体構造体3を形成する(図2参照)。そして、半導体構造体3の一部を、例えばRIE(Reactive Ion Etching反応性イオンエッチング)によってエッチングし、図5に示すように半導体構造体3の段差部である凹部7及び周辺部8を形成する。
(Wafer preparation process)
First, a wafer having an n-type semiconductor layer (first semiconductor layer) 4 and a p-type semiconductor layer (second semiconductor layer) 6 is prepared. If there is an already manufactured wafer, it may be used. When manufacturing a wafer, specifically, an n-
(前処理工程)
前処理工程は、準備されたウェハ上で各素子に対応した電極をそれぞれ形成する前に行う工程である。本発明に係る電極形成方法では、前処理工程は、特に限定されるものではない。ここでは、一例として、透光性導電膜や絶縁膜を形成することとした。この場合、図6に示すように、凹部7にてp型半導体層6から露出されたn型半導体層4上面に透光性導電膜51を形成し、p型半導体層6上面に透光性導電膜52を形成する。
(Pretreatment process)
The pretreatment step is a step performed before forming electrodes corresponding to the respective elements on the prepared wafer. In the electrode forming method according to the present invention, the pretreatment process is not particularly limited. Here, as an example, a light-transmitting conductive film or an insulating film is formed. In this case, as shown in FIG. 6, a translucent
次に、図7に示すように、透光性導電膜51,52の上に、第1貫通孔41、第2貫通孔42および第3貫通孔43を有する第2絶縁膜40を形成する。
Next, as shown in FIG. 7, the second insulating
(電極形成工程)
電極形成工程は、n型半導体層4上の一領域にn側電極層11を形成すると共に、n型半導体層4上の他の領域に設けられたp型半導体層6上にp側電極層12を形成する工程である。電極形成工程では、n側電極層11及びp側電極層12のうち少なくとも一方の電極を、レジストをマスクとして用いるリフトオフ法により形成する。ここでは、n側電極層11及びp側電極層12の両方をリフトオフ法により形成することとする。
(Electrode formation process)
In the electrode formation step, the n-
図8を参照(適宜図2参照)して、レジストをマスクとして用いるリフトオフ法により、一例としてp側電極層12を、その下地である第2絶縁膜40上に形成する方法について説明する。以下の第1工程、第2工程、第3工程により、p側電極層12を形成することができる。
With reference to FIG. 8 (refer to FIG. 2 as appropriate), a method of forming the p-
第1工程において、図8(a)に示すように、第2絶縁膜40の表面の一部に、レジスト80をマスクとして形成する。ここでは、レジストの膜厚をt80とする。ここで、膜厚t80は、形成するp側電極層12の膜厚よりも大きい。
In the first step, as shown in FIG. 8A, a resist 80 is formed on a part of the surface of the second insulating
レジスト80は、その端縁部に庇部(オーバーハング)81を有している。この庇部81は、従来公知の方法で作製される。例えば反転ネガレジストを用いて次の第1−1工程、第1−2工程、第1−3工程により作製することができる。ここで、反転ネガレジストは、露光された箇所が現像により溶解する性質を有している。また、反転ネガレジストは、現像の前に反転工程を行うと、光の当たった部分に、熱処理による組成変化(クロスリンク)が起こって、光の当たった部分が現像により残るという性質を有している。
The resist 80 has a collar portion (overhang) 81 at its end edge. This
(第1−1工程)図9(a)に示すように、一般的には、基板91の表面(本実施形態では第2絶縁膜40の表面に相当)にレジスト92を形成する。次に、図9(b)に示すように、現像後にレジスト92を残さない部分をマスクするマスクパターン93を用いて初期露光を行う。このとき、露光する部分94の露光深さはレジスト92の下面に達しない深さとすればよい。これによって、後述する庇部81を形成することができる。
(第1−2工程)図9(c)に示すように、反転工程を行う。すなわち、反転ベーク(リバーサルベーク)を行う。これにより、第1−1工程で露光された部分94の性質が反転する。具体的には、露光された部分94に、熱による架橋反応で、アルカリ耐性と紫外光耐性とを持たせる。
(第1−3工程)図9(d)に示すように、全面露光を行う。これにより、初期露光で感光した領域以外の部分を感光させる。ここで、レジスト92の破線で挟まれた領域(第1−1工程で露光された部分94の直下)は感光されにくくなっている。その後、図9(e)に示すように、現像により、第1−1工程で露光されなかった部分が除去され、第1−1工程で露光された部分94が残る。このとき、第1−1工程にて露光され第1−2工程にて反転された部分94の直下は感光されにくく、全面露光による可溶性の上昇の影響が少ない。このため、そのほとんどが現像後も残るが、側面95は現像液によるウェットエッチングによってやや除去されるので、庇部81が形成される。
(First Step 1-1) As shown in FIG. 9A, generally, a resist 92 is formed on the surface of the substrate 91 (corresponding to the surface of the second insulating
(Step 1-2) As shown in FIG. 9C, an inversion step is performed. That is, reverse baking (reversal baking) is performed. As a result, the properties of the
(Step 1-3) As shown in FIG. 9D, the entire surface is exposed. As a result, portions other than the region exposed in the initial exposure are exposed. Here, the region sandwiched between the broken lines of the resist 92 (immediately below the
ここで、庇部81の逆テーパの度合いは、第1−1工程における露光量(露光深さ)や第1−3工程における現像時間などに依存する。なお、庇部81を形成する方法は、これに限るものではなく、例えば、マスクの大きさを変えて複数回露光することによっても形成することができる。
Here, the degree of reverse taper of the
前記第1工程に続いて、第2工程では、図8(b)に示すように、レジスト80の上から、第2絶縁膜40の表面に、例えばスパッタリング法によりRh等の電極材料を用いて電極材料層100を成膜する。これにより、電極材料層100は、レジスト80に覆われていない第2絶縁膜40の表面に付着する。このとき、電極材料層100は、レジスト80の側面には付着しにくいものの、部分的には側面に沿って付着する場合がある。
Subsequent to the first step, in the second step, as shown in FIG. 8B, an electrode material such as Rh is used on the surface of the second insulating
第3工程において、例えば強アルカリの剥離液に浸すことで、図8(c)に示すように、第2絶縁膜40の表面からレジスト80が剥離し、レジスト80と共にレジスト80上の電極材料層100も除去される。そして、第2絶縁膜40の表面に直接付着していた電極材料層100は、p側電極層12として残る。このとき、p側電極層12の端部には、レジスト80の側面に付着していた電極材料がそのままの形状でバリ13として残ることになる。
In the third step, for example, by immersing in a strong alkaline stripping solution, the resist 80 is stripped from the surface of the second insulating
例えば数百nmの厚みのp側電極層12を形成するためにレジスト80の膜厚をt80=2.5μm程度とした場合、p側電極層12の上面から測ったバリ13の厚みt13は最大のものでも1μm程度であった。仮に、庇部81が形成されていないレジストを用いると、電極材料がレジスト80の側面に付着し易く、より大きなバリが発生し易くなる。これに対して、庇部81を有するレジスト80を用いる場合、バリの発生を抑えることができる。
For example, when the thickness of the resist 80 is about t 80 = 2.5 μm in order to form the p-
(絶縁膜形成工程)
絶縁膜形成工程は、n側電極層11及びp側電極層12上に絶縁膜20を形成する工程である。絶縁膜形成工程では、まず、n側電極層11及びp側電極層12上の全面に絶縁性樹脂をスピンコート法により形成することで絶縁膜20を形成する。その後、絶縁膜20に、n側電極層11の表面を露出させるn側開口21と、p側電極層12の表面を露出させるp側開口22と、を設ける。
(Insulating film formation process)
The insulating film forming step is a step of forming the insulating
n側電極層11及びp側電極層12の少なくとも一方をリフトオフ法により形成した後で、電極層の上面の周縁端部にバリが形成される場合がある。そこで、絶縁膜形成工程では、絶縁膜20の上面が、バリの上端よりも高い位置となるように絶縁膜20を形成することが好ましい。
After at least one of the n-
絶縁膜形成工程では、図4に示すように、p側電極層12上の絶縁膜20の厚みt20が、レジストの膜厚t80(図8(a)参照)以下になるように絶縁膜20を形成することが好ましい。
In the insulating film forming step, as shown in FIG. 4, the insulating
前記電極形成工程にて、図10に示すn側電極層11及びp側電極層12が形成されている場合、この絶縁膜形成工程では、n側電極層11及びp側電極層12の上から、全面(p型半導体層6上、凹部7、半導体構造体3の周縁)に、スピンコート法により絶縁性樹脂からなる絶縁膜20を形成する。
When the n-
これにより、p側電極層12の表面における第1貫通孔41に対応した窪みには、絶縁性樹脂が充填され、p側電極層12の表面における凹凸を平坦化することができる。また、このとき、p側電極層12のアンカー用開口15と、その下の第2絶縁膜40の第2貫通孔42とを通じて、絶縁性樹脂が透光性導電膜52の上に積層されることになる。そのため、このアンカー用開口15における凹凸も平坦化される。
Thereby, the recess corresponding to the first through
そして、凹部7を挟んでpパッド電極32となる側(図11において左側)の複数の第1貫通孔41を含む領域の絶縁膜20を除去することで、図11に示すように、絶縁膜20には、p側開口22が形成される。本実施形態では、絶縁膜20は感光性がある材料で構成されているので、所望の開口を有するマスクを用いて露光し、現像液に浸すことで、容易に絶縁膜を所望のパターン形状にすることができる。例えば、絶縁膜20が、電極形成時に用いたレジストと同様のネガ型レジストで構成されている場合には、除去したい部分を露光して現像液に浸せばよい。
同様に、第3貫通孔43のうち、nパッド電極31となる側(図11において右側)の一部を含む領域の絶縁膜20を除去することで、n側開口21が形成される。
Then, by removing the insulating
Similarly, the n-
(パッド電極形成工程)
パッド電極形成工程は、絶縁膜20上の一領域にn側開口21を通じてn側電極層11と導通したnパッド電極31を形成すると共に、絶縁膜20上の他の領域にp側開口22を通じてp側電極層12と導通したpパッド電極32を形成する工程である。
パッド電極形成工程では、少なくとも一方の電極層と導通したパッド電極を、絶縁膜20を介して他方の電極層上に形成する。つまり、図2において右側に示すようにn側電極層11と導通したnパッド電極31を、絶縁膜20を介して延在するようにp側電極層12上に形成する。また、図2において左側に示すようにp側電極層12と導通したpパッド電極32を、絶縁膜20を介して延在するようにn側電極層11上に形成する。
(Pad electrode formation process)
In the pad electrode forming step, an
In the pad electrode formation step, a pad electrode that is electrically connected to at least one electrode layer is formed on the other electrode layer with the insulating
前記絶縁膜形成工程にて、図11に示す絶縁膜20が形成されている場合、このパッド電極形成工程では、絶縁膜20の上から、例えばスパッタリング法によりTi、Pt、Au等の電極材料を用いて成膜し、リフトオフ法等によりパターニングすることにより、図1に示すように、nパッド電極31と、pパッド電極32とを形成する。
When the insulating
(ウェハ個片化工程)
ウェハ個片化工程は、各素子に対応した電極がそれぞれ形成された大判のウェハを各素子のサイズに切り出して個片化する工程である。なお、個片化された素子は、接着層として合金を用いて、電極面側が実装基板等に接合される。なお、接着層の具体的な材料としては、例えば、AuとSnとを主成分とする合金等の共晶合金膜が挙げられる。
(Wafer singulation process)
The wafer singulation step is a step of cutting out a large-sized wafer on which electrodes corresponding to each element are formed, into pieces of each element size. Note that the separated element is bonded to a mounting substrate or the like on the electrode surface side using an alloy as an adhesive layer. In addition, as a specific material of an adhesive layer, eutectic alloy films, such as an alloy which has Au and Sn as a main component, are mentioned, for example.
[絶縁膜の絶縁性の比較]
半導体発光素子1は、p側電極層12の上にnパッド電極31の一部を形成するために、または、n側電極層11の上にpパッド電極32の一部を形成するために、n側電極層11及びp側電極層12上に絶縁膜20を形成する。このような立体的な電極構造を有した半導体発光素子において、p側電極層12を、リフトオフ法により形成すると、図2においてXで示す領域の近傍にバリ13が生じることがある。従来技術では、バリ13の周囲において、絶縁膜20に、仮に隙間や亀裂が発生してしまうと、p側電極層12とnパッド電極31が短絡してしまう場合があった。また、p側電極層12には、図2においてYで示す領域にバリ14が生じることがある。ただし、p側電極層12のバリ14の上にある電極はpパッド電極32であり、短絡の心配はない。
半導体発光素子1のようにn側電極層11及びp側電極層12上に、絶縁膜20として絶縁性樹脂をスピンコート法で形成する実施例の効果について、酸化膜をスパッタリング法により形成する場合と比較しながら説明する。
[Comparison of insulation properties of insulating films]
In order to form a part of the n-
As in the case of the semiconductor
図12(a)および図12(b)に示すように、下地となるウェハ110上にp側電極層120を形成する。このp側電極層120の上に絶縁膜130Aまたは130Bを介してnパッド電極140の一部を形成する。図12(a)に示す絶縁膜130Aは酸化膜であり、図12(b)に示す絶縁膜130Bは絶縁性の樹脂膜である。ウェハ110の表面には、いずれの場合にも絶縁性の膜が形成される。p側電極層120、nパッド電極140は、一般的な電極材料を用いてリフトオフ法により形成する。
As shown in FIG. 12A and FIG. 12B, a p-
絶縁膜130Aをスパッタリング法により形成する場合、図12(a)に示すように、p側電極層120の端部に生じたバリ121の上では、絶縁膜130Aがバリ121の形状に沿って付着する。そのため、絶縁膜130Aには、バリ121の形状に沿って空洞131が生じ、絶縁膜130Aがバリ121を十分に被覆することができない。この空洞131に生じた隙間や亀裂に、nパッド電極140の電極材料が回り込むと、p側電極層120とnパッド電極140とが短絡し、電流がリークしてしまう。
When the insulating
一方、p側電極層120の端部に生じたバリ121が埋まる厚みとなるように、絶縁膜130Bをスピンコート法で形成した場合、図12(b)に示すように、バリ121の形状に関わらず絶縁膜130Bの上面は平坦となる。このとき、ウェハ110上における絶縁膜130Bの厚みは、バリ121を含めたp側電極層120の厚みよりも大きい。よって、絶縁膜130Bには空洞が生じず、絶縁膜130Bがバリ121を十分に被覆することができる。そのため、p側電極層120とnパッド電極140とが短絡することを防止できる。
また、仮に、バリ121を含めたp側電極層120の厚みがウェハ110上における絶縁膜130Bの厚みよりも大きい場合でも、絶縁膜130Bをスピンコート法で形成すれば、p側電極層120とnパッド電極140とが短絡することを防止可能であると考えられる。スピンコート法に用いる絶縁性樹脂は、通常、スパッタリング法で形成されるSiO2等よりも軟らかいので、スピンコート法で形成した絶縁膜130Bは比較的軟らかく、隙間や亀裂が生じにくい。このため、バリ121を含めたp側電極層120の厚みが絶縁膜130Bの厚みよりも大きい場合であっても、隙間や亀裂が発生せず、短絡を防止できると考えられる。例えば、絶縁膜130Bの材料をフッ素系樹脂とすると、硬化したときに、SiO2等の酸化物を用いた場合よりも軟らかくなり、隙間や亀裂が生じにくくなる。隙間や亀裂を予防できるので、p側電極層120とnパッド電極140とが短絡することを防止できる。
On the other hand, when the insulating
Even if the thickness of the p-
さらに、本実施形態のように絶縁膜をスピンコート法で形成する場合、スパッタリング法とは異なり、下地に凹凸があったとしても、絶縁膜の上面を平坦にすることができる。したがって、下地に細かな凹凸がある構造の素子であっても絶縁膜上に、パッド電極の導電材料を成膜し易くなる効果がある。 Further, when the insulating film is formed by a spin coating method as in this embodiment, the upper surface of the insulating film can be flat even if the base has irregularities, unlike the sputtering method. Therefore, even in the case of an element having a structure with fine irregularities on the base, there is an effect that it is easy to form a conductive material for the pad electrode on the insulating film.
以上説明したように本実施形態に係る半導体発光素子1によれば、p側電極層12にバリがあっても、バリを覆う絶縁膜20で絶縁しているので、nパッド電極31側にリークしない。また、n側電極層11にバリがある場合においても、同様に、バリを覆う絶縁膜20で絶縁しているので、pパッド電極32側にリークしない。よって、半導体発光素子1の信頼性を高めることができる。
また、本実施形態の半導体発光素子1は、p型半導体層6上に、nパッド電極31とpパッド電極32との双方が配置された構造であり、従来の単純構造に比べて、フェイスダウン実装される際の接合領域が大きいため、接合強度・精度、放熱性を向上させることができる。
As described above, according to the semiconductor
Further, the semiconductor
以上説明した前記各実施形態は、本発明の技術思想を具体化するための半導体発光素子を例示したものであって、本発明はこれらに限定されるものではない。また、本明細書は特許請求の範囲に示される部材を、各実施形態の部材に特定するものでは決してない。各実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は、特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。 Each of the embodiments described above exemplifies a semiconductor light emitting element for embodying the technical idea of the present invention, and the present invention is not limited to these. Moreover, this specification does not specify the member shown by the claim as the member of each embodiment at all. The dimensions, materials, shapes, relative arrangements, and the like of the components described in each embodiment are not intended to limit the scope of the present invention only to specific examples unless otherwise specified. Only. Furthermore, each element constituting the present invention may be configured such that a plurality of elements are constituted by the same member and the plurality of elements are shared by one member, and conversely, the function of one member is constituted by a plurality of members. It can also be realized by sharing.
例えば、第2絶縁膜40を、光を反射する誘電体多層膜等とすることで光の吸収を減らし、光出力を向上させる電極構造としたが、第2絶縁膜40の構成は、前記実施形態に限定されるものではなく、本発明において例えばDBR45等は必須ではない。
For example, the second insulating
1 半導体発光素子
2 基板
3 半導体構造体
4 n型半導体層(第1半導体層)
5 活性層
6 p型半導体層(第2半導体層)
7 凹部
8 周辺部
11 n側電極層(第1電極)
12 p側電極層(第2電極)
13,14 バリ
15 アンカー用開口
20 絶縁膜
21 n側開口(第1開口)
22 p側開口(第2開口)
31 nパッド電極(第1パッド電極)
32 pパッド電極(第2パッド電極)
33 切欠部
40 第2絶縁膜
41 第1貫通孔
42 第2貫通孔
43 第3貫通孔
44 下地層
45 DBR(分布ブラッグ反射器)
451 低屈折率層
452 高屈折率層
46 金属膜
47 キャップ層
51,52 透光性導電膜
80 レジスト
81 庇部
100 電極材料層
110 ウェハ
120 p側電極層
121 バリ
130A,130B 絶縁膜
131 空洞
140 nパッド電極
DESCRIPTION OF
5 active layer 6 p-type semiconductor layer (second semiconductor layer)
7
12 p-side electrode layer (second electrode)
13, 14
22 p-side opening (second opening)
31 n pad electrode (first pad electrode)
32 p pad electrode (second pad electrode)
33
451 Low-
Claims (8)
前記第1半導体層上の一領域に第1電極を形成すると共に、前記第1半導体層上の他の領域に設けられた前記第2半導体層上に第2電極を形成する工程と、
前記第1電極及び前記第2電極上に、前記第1電極の表面を露出させる第1開口及び前記第2電極の表面を露出させる第2開口を設けた絶縁膜を形成する工程と、
前記絶縁膜上の一領域に前記第1開口を通じて前記第1電極と導通した第1パッド電極を形成すると共に、前記絶縁膜上の他の領域に前記第2開口を通じて前記第2電極と導通した第2パッド電極を形成する工程と、
前記ウェハを個片化する工程と、を有し、
前記第1電極及び前記第2電極を形成する工程では、前記第1電極及び前記第2電極のうち少なくとも一方の電極を、レジストをマスクとして用いるリフトオフ法により形成し、
前記絶縁膜を形成する工程では、前記第1電極及び前記第2電極上の全面に絶縁性樹脂をスピンコート法により形成することで前記第2電極上の前記絶縁膜の厚みが1〜3μmになるように前記絶縁膜を形成し、
前記第1パッド電極及び前記第2パッド電極を形成する工程では、スパッタリング法により、前記一方の電極と導通したパッド電極を、前記絶縁膜を介して前記一方の電極とは異なる他方の電極上に形成することを特徴とする半導体発光素子の電極形成方法。 Preparing a wafer having a first semiconductor layer and a second semiconductor layer;
Forming a first electrode in one region on the first semiconductor layer and forming a second electrode on the second semiconductor layer provided in another region on the first semiconductor layer;
Forming an insulating film having a first opening exposing the surface of the first electrode and a second opening exposing the surface of the second electrode on the first electrode and the second electrode;
A first pad electrode that is electrically connected to the first electrode through the first opening is formed in a region on the insulating film, and is electrically connected to the second electrode through the second opening in another region on the insulating film. Forming a second pad electrode;
A step of separating the wafer into pieces,
In the step of forming the first electrode and the second electrode, at least one of the first electrode and the second electrode is formed by a lift-off method using a resist as a mask,
In the step of forming the insulating film, an insulating resin is formed on the entire surface of the first electrode and the second electrode by a spin coating method so that the thickness of the insulating film on the second electrode is 1 to 3 μm. Forming the insulating film to be
In the step of forming the first pad electrode and the second pad electrode, a pad electrode connected to the one electrode is formed on the other electrode different from the one electrode through the insulating film by a sputtering method. A method for forming an electrode of a semiconductor light emitting element, comprising: forming an electrode.
前記絶縁膜を形成する工程では、前記絶縁膜の上面が、前記バリの上端よりも高い位置にあるように前記絶縁膜を形成することを特徴とする請求項1に記載の半導体発光素子の電極形成方法。 The one electrode has a burr formed on the peripheral edge of the upper surface by a lift-off method,
2. The electrode of a semiconductor light emitting element according to claim 1, wherein in the step of forming the insulating film, the insulating film is formed so that an upper surface of the insulating film is higher than an upper end of the burr. Forming method.
前記第1パッド電極及び前記第2パッド電極を形成する工程では、前記第1パッド電極を、前記絶縁膜を介して前記第2電極上に形成すると共に、前記第2パッド電極を、前記絶縁膜を介して前記第1電極上に形成することを特徴とする請求項1から請求項4のいずれか一項に記載の半導体発光素子の電極形成方法。 In the step of forming the first electrode and the second electrode, both the first electrode and the second electrode are masked with a resist having a film thickness larger than the film thickness of the first electrode and the second electrode. Formed by the lift-off method used,
In the step of forming the first pad electrode and the second pad electrode, the first pad electrode is formed on the second electrode through the insulating film, and the second pad electrode is formed on the insulating film. 5. The method for forming an electrode of a semiconductor light-emitting element according to claim 1, wherein the electrode is formed on the first electrode via an electrode.
前記第2半導体層上に透光性導電膜を形成し、前記透光性導電膜上に複数の貫通孔を有する第2絶縁膜を形成し、前記第2電極を、前記貫通孔を通じて前記透光性導電膜と導通するように前記第2絶縁膜上に形成し、
前記絶縁膜を形成する工程では、前記第2電極上に前記絶縁膜を形成することにより、前記第2電極の表面における前記貫通孔に対応した凹凸を平坦化することを特徴とする請求項1から請求項6のいずれか一項に記載の半導体発光素子の電極形成方法。 In the step of forming the second electrode,
A translucent conductive film is formed on the second semiconductor layer, a second insulating film having a plurality of through holes is formed on the translucent conductive film, and the second electrode is passed through the through holes. Formed on the second insulating film so as to be electrically connected to the photoconductive film;
2. In the step of forming the insulating film, the insulating film is formed on the second electrode to flatten the irregularities corresponding to the through holes on the surface of the second electrode. The electrode formation method of the semiconductor light-emitting device according to claim 6.
前記第1半導体層上の他の領域に設けられた第1電極と、
前記第2半導体層上に設けられた第2電極と、を備えた半導体発光素子であって、
前記第1電極及び前記第2電極上に設けられ、前記第1電極上に第1開口を有し、前記第2電極上に第2開口を有する、樹脂からなる絶縁膜と、
前記第1開口を通じて前記第1電極と導通し、前記第2電極上かつ前記絶縁膜上の一領域に設けられた第1パッド電極と、
前記第2開口を通じて前記第2電極と導通し、前記第1電極上かつ前記絶縁膜上の他の領域に設けられた第2パッド電極と、を備え、
前記第1パッド電極は、Ti、PtおよびAuが積層されてなるか、またはTi、NiおよびAuが積層されてなり、
前記第2パッド電極は、Ti、PtおよびAuが積層されてなり、
前記第2電極上の前記絶縁膜の厚みが1〜3μmであり、
前記第2電極の上面の周縁端部に形成されたバリの上端よりも高い位置に、前記絶縁膜の上面を設けたことを特徴とする半導体発光素子。 A semiconductor structure comprising a first semiconductor layer and a second semiconductor layer provided in a region on the first semiconductor layer;
A first electrode provided in another region on the first semiconductor layer;
A semiconductor light emitting device comprising: a second electrode provided on the second semiconductor layer;
An insulating film made of a resin provided on the first electrode and the second electrode, having a first opening on the first electrode, and having a second opening on the second electrode;
A first pad electrode that is electrically connected to the first electrode through the first opening and is provided in a region on the second electrode and on the insulating film;
A second pad electrode that is electrically connected to the second electrode through the second opening and provided in another region on the first electrode and on the insulating film;
The first pad electrode is formed by stacking Ti, Pt, and Au, or by stacking Ti, Ni, and Au.
The second pad electrode is formed by stacking Ti, Pt and Au,
The insulating film on the second electrode has a thickness of 1 to 3 μm;
A semiconductor light emitting element, wherein the upper surface of the insulating film is provided at a position higher than an upper end of a burr formed on a peripheral edge of the upper surface of the second electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013260782A JP6248604B2 (en) | 2013-12-18 | 2013-12-18 | Semiconductor light emitting device and electrode forming method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013260782A JP6248604B2 (en) | 2013-12-18 | 2013-12-18 | Semiconductor light emitting device and electrode forming method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015119014A JP2015119014A (en) | 2015-06-25 |
JP6248604B2 true JP6248604B2 (en) | 2017-12-20 |
Family
ID=53531512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013260782A Active JP6248604B2 (en) | 2013-12-18 | 2013-12-18 | Semiconductor light emitting device and electrode forming method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6248604B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6384533B2 (en) * | 2015-12-21 | 2018-09-05 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
JP2022044493A (en) * | 2020-09-07 | 2022-03-17 | 日亜化学工業株式会社 | Light emitting element |
CN116487502B (en) * | 2023-06-25 | 2023-09-12 | 晶能光电股份有限公司 | Flip LED chip and preparation method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62213266A (en) * | 1986-03-14 | 1987-09-19 | Nippon Telegr & Teleph Corp <Ntt> | Pattern formation |
JPS63209128A (en) * | 1987-02-25 | 1988-08-30 | Sumitomo Electric Ind Ltd | Formation of resist pattern |
JP3767496B2 (en) * | 2002-03-01 | 2006-04-19 | セイコーエプソン株式会社 | Surface-emitting light emitting device and method for manufacturing the same, optical module, and optical transmission device |
US7179670B2 (en) * | 2004-03-05 | 2007-02-20 | Gelcore, Llc | Flip-chip light emitting diode device without sub-mount |
JP3904571B2 (en) * | 2004-09-02 | 2007-04-11 | ローム株式会社 | Semiconductor light emitting device |
JP4353232B2 (en) * | 2006-10-24 | 2009-10-28 | ソニー株式会社 | Light emitting element |
JP4367531B2 (en) * | 2007-06-06 | 2009-11-18 | ソニー株式会社 | Method for forming electrode structure in light emitting element, and method for forming laminated structure |
JP2010258336A (en) * | 2009-04-28 | 2010-11-11 | Mitsubishi Electric Corp | Method of manufacturing metal thin film, and method of manufacturing semiconductor device |
JP2011258674A (en) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | Semiconductor light-emitting device and method of manufacturing the same |
WO2012164456A1 (en) * | 2011-06-01 | 2012-12-06 | Koninklijke Philips Electronics N.V. | Method of attaching a light emitting device to a support substrate |
CN106067499B (en) * | 2011-09-16 | 2019-04-05 | 首尔伟傲世有限公司 | Light emitting diode and the method for manufacturing the light emitting diode |
JPWO2013161208A1 (en) * | 2012-04-27 | 2015-12-21 | パナソニックIpマネジメント株式会社 | Light emitting element |
JP5695706B2 (en) * | 2013-07-05 | 2015-04-08 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method thereof |
-
2013
- 2013-12-18 JP JP2013260782A patent/JP6248604B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015119014A (en) | 2015-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7384848B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP5929714B2 (en) | Semiconductor light emitting device | |
JP7505057B2 (en) | Light emitting element | |
JP5915504B2 (en) | Semiconductor light emitting device | |
JP5021693B2 (en) | Semiconductor light emitting device | |
KR101091304B1 (en) | Light emitting device package and fabricating method thereof | |
KR102323686B1 (en) | Light emitting device and method of fabricating the same | |
JP2005302747A (en) | Semiconductor light emitting element | |
WO2010119701A1 (en) | Light-emitting device | |
US9601657B2 (en) | Light-emitting device | |
TW201212296A (en) | Light emitting device | |
GB2542542A (en) | Vertical LED chip structure and manufacturing method therefor | |
TW202107732A (en) | Light-emitting diode device and method for manufacturing the same | |
JP6176025B2 (en) | Method for forming metal film and method for manufacturing light-emitting element | |
JP2017163153A (en) | Light-emitting diode | |
TW201521226A (en) | Light emitting device | |
WO2015141166A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP6601243B2 (en) | Light emitting device and manufacturing method thereof | |
JP6248604B2 (en) | Semiconductor light emitting device and electrode forming method thereof | |
CN114864777A (en) | LED chip and preparation method thereof | |
JP6252123B2 (en) | Method for manufacturing light emitting device | |
JP2017118031A (en) | Light-emitting element | |
CN106505130A (en) | A kind of graphical substrate of LED chip and preparation method thereof | |
JP6136737B2 (en) | Light emitting element | |
TWM521810U (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6248604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |