JP6601243B2 - Light emitting device and manufacturing method thereof - Google Patents

Light emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP6601243B2
JP6601243B2 JP2016016480A JP2016016480A JP6601243B2 JP 6601243 B2 JP6601243 B2 JP 6601243B2 JP 2016016480 A JP2016016480 A JP 2016016480A JP 2016016480 A JP2016016480 A JP 2016016480A JP 6601243 B2 JP6601243 B2 JP 6601243B2
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
electrode
light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016016480A
Other languages
Japanese (ja)
Other versions
JP2017135348A (en
Inventor
佑介 室井
高政 寸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2016016480A priority Critical patent/JP6601243B2/en
Publication of JP2017135348A publication Critical patent/JP2017135348A/en
Application granted granted Critical
Publication of JP6601243B2 publication Critical patent/JP6601243B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、発光素子及びその製造方法に関する。   The present invention relates to a light emitting device and a method for manufacturing the same.

サファイア基板の上面にn側半導体層、活性層及びp側半導体層が順次積層して設けられ、活性層からの光をサファイア基板側から有効に取り出すために、p側半導体層の上方に光反射膜を有する発光素子が知られている。例えば、特許文献1には、p側半導体層の上面の略全面に、例えば、ITO(インジウム・スズ酸化物)からなる透光性導電膜が設けられており、更に、この透光性導電膜の上面にDBR(Distributed Bragg Reflector)膜が設けられた発光素子が開示されている。   An n-side semiconductor layer, an active layer, and a p-side semiconductor layer are sequentially stacked on the upper surface of the sapphire substrate, and light is reflected above the p-side semiconductor layer in order to effectively extract light from the active layer from the sapphire substrate side. A light-emitting element having a film is known. For example, in Patent Document 1, a translucent conductive film made of, for example, ITO (indium tin oxide) is provided on substantially the entire upper surface of the p-side semiconductor layer. Discloses a light emitting device in which a DBR (Distributed Bragg Reflector) film is provided on the upper surface of the substrate.

特許第5743806号公報Japanese Patent No. 5743806

しかしながら、例えば、透光性導電膜と導通するパッド電極を設けるためにDBR膜に開口部を設ける場合、その開口部の端面が傾斜してDBR膜の膜厚が薄くなる部分が生じることがある。このような膜厚の薄い部分では、誘電体多層膜の積層数が減少するため、光反射率が低下する。その結果、発光素子の光取り出し効率が低下することがある。   However, for example, in the case where an opening is provided in the DBR film in order to provide a pad electrode that is electrically connected to the light-transmitting conductive film, a portion in which the end surface of the opening is inclined and the thickness of the DBR film is thin may occur. . In such a thin portion, the number of laminated multilayer dielectric films is reduced, so that the light reflectance is lowered. As a result, the light extraction efficiency of the light emitting element may be reduced.

本発明は、光取り出し効率が向上する発光素子を提供することを課題とする。   An object of the present invention is to provide a light-emitting element with improved light extraction efficiency.

本発明に係る発光素子は、n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体と、前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、前記半導体積層体及び前記p側透光性電極を被覆し、前記p側透光性電極の上方の一部に開口部を有する光反射膜と、前記開口部を介して前記p側透光性電極と電気的に接続されるp電極と、を備え、前記光反射膜は、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、前記第1部位は、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層されてなり、前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層されてなる。   A light-emitting element according to the present invention includes a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, and a light-transmitting element provided on a part of the upper surface of the p-side semiconductor layer. An insulating film; a p-side transmissive electrode provided on an upper surface of the p-side semiconductor layer; and the semiconductor laminate and the p-side transmissive electrode. A light reflection film having an opening in a part above the photoelectrode, and a p-electrode electrically connected to the p-side translucent electrode through the opening, the light reflection film comprising: A first portion located in a region above the semiconductor stacked body and not provided with the p-side translucent electrode, and a second portion located above the p-side translucent electrode. The first portion is bent more than the first dielectric layer and the first dielectric layer, with the lowermost layer being the first dielectric layer. Becomes a high rate second dielectric layer are laminated alternately, the second site, the bottom layer as an air layer, and the air layer, and the second dielectric layer are laminated alternately.

本発明に係る発光素子の製造方法は、n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体であって、前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、が設けられた前記半導体積層体を準備する工程と、前記半導体積層体の上方において、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層された光反射膜を設ける工程と、ドライエッチング法により、前記p側透光性電極の上方の一部において、前記光反射膜に開口部を設ける工程と、前記開口部の端面をウェットエッチングすることによって、上面側からみて前記p側透光性電極が配置された領域内において前記第1誘電体層を除去する工程と、を含む。   The method for manufacturing a light-emitting element according to the present invention is a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, and is provided on a part of the upper surface of the p-side semiconductor layer. Preparing the semiconductor stacked body provided with the translucent insulating film and the p-side translucent electrode that covers the insulating film and is provided on the upper surface of the p-side semiconductor layer; Light in which the first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer are alternately laminated above the semiconductor laminated body, with the lowermost layer being the first dielectric layer A step of providing a reflection film, a step of providing an opening in the light reflection film in a portion above the p-side translucent electrode by a dry etching method, and wet etching an end surface of the opening, The p-side translucent electrode is disposed when viewed from the upper surface side. And a step of removing the first dielectric layer in the region.

本発明に係る発光素子及びその製造方法によれば、光取り出し効率が向上する発光素子を提供することができる。   According to the light emitting device and the manufacturing method thereof according to the present invention, it is possible to provide a light emitting device with improved light extraction efficiency.

実施形態に係る発光素子の構成を示す平面図である。It is a top view which shows the structure of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の構成を示す平面図であり、図1Aにおいて二点鎖線で示した領域IBの拡大図である。It is a top view which shows the structure of the light emitting element which concerns on embodiment, and is the enlarged view of the area | region IB shown by the dashed-two dotted line in FIG. 1A. 実施形態に係る発光素子の構成を示す断面図であり、図1BのIC−IC線における断面を示す。It is sectional drawing which shows the structure of the light emitting element which concerns on embodiment, and shows the cross section in the IC-IC line | wire of FIG. 1B. 実施形態に係る発光素子におけるn側電極構造体の構成を示す断面図であり、図1Cにおいて二点鎖線で示した領域IDの拡大図である。It is sectional drawing which shows the structure of the n side electrode structure in the light emitting element which concerns on embodiment, and is the enlarged view of area | region ID shown with the dashed-two dotted line in FIG. 1C. 実施形態に係る発光素子におけるp側電極構造体の構成を示す断面図であり、図1Cにおいて二点鎖線で示した領域IEの拡大図である。It is sectional drawing which shows the structure of the p side electrode structure in the light emitting element which concerns on embodiment, and is the enlarged view of area | region IE shown with the dashed-two dotted line in FIG. 1C. 実施形態に係る発光素子の積層構造を説明するための平面図であり、n側半導体層及びp側半導体層の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of an n side semiconductor layer and a p side semiconductor layer. 実施形態に係る発光素子の積層構造を説明するための平面図であり、第1絶縁膜の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of a 1st insulating film. 実施形態に係る発光素子の積層構造を説明するための平面図であり、n側透光性電極及びp側透光性電極の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of an n side translucent electrode and a p side translucent electrode. 実施形態に係る発光素子の積層構造を説明するための平面図であり、光反射膜の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of a light reflection film. 実施形態に係る発光素子の積層構造を説明するための平面図であり、nパッド電極及びpパッド電極の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of n pad electrode and p pad electrode. 実施形態に係る発光素子の積層構造を説明するための平面図であり、第2絶縁膜の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of a 2nd insulating film. 実施形態に係る発光素子の積層構造を説明するための平面図であり、外部接続用電極の配置領域を示す。It is a top view for demonstrating the laminated structure of the light emitting element which concerns on embodiment, and shows the arrangement | positioning area | region of the electrode for external connection. 実施形態に係る発光素子の製造方法の手順を示すフローチャートである。It is a flowchart which shows the procedure of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の半導体積層体準備工程において、半導体積層体形成工程を示す断面図である。It is sectional drawing which shows a semiconductor laminated body formation process in the semiconductor laminated body preparation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の半導体積層体準備工程において、第1絶縁膜形成工程を示す断面図である。It is sectional drawing which shows the 1st insulating film formation process in the semiconductor laminated body preparation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の半導体積層体準備工程において、透光性電極形成工程を示す断面図である。It is sectional drawing which shows a translucent electrode formation process in the semiconductor laminated body preparation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法において、光反射膜形成工程を示す断面図である。It is sectional drawing which shows the light reflection film formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の光反射膜形成工程において、誘電体多層膜形成工程を示す断面図である。It is sectional drawing which shows a dielectric multilayer film formation process in the light reflection film formation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の光反射膜形成工程において、開口部形成工程を示す断面図である。It is sectional drawing which shows an opening part formation process in the light reflection film formation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法の光反射膜形成工程において、第1誘電体層除去工程を示す断面図である。It is sectional drawing which shows the 1st dielectric material layer removal process in the light reflection film formation process of the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法において、パッド電極形成工程を示す断面図である。It is sectional drawing which shows a pad electrode formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法において、第2絶縁膜形成工程を示す断面図である。It is sectional drawing which shows the 2nd insulating film formation process in the manufacturing method of the light emitting element which concerns on embodiment. 実施形態に係る発光素子の製造方法において、外部接続用電極形成工程を示す断面図である。It is sectional drawing which shows the external connection electrode formation process in the manufacturing method of the light emitting element which concerns on embodiment.

以下、実施形態に係る発光素子及びその製造方法について説明する。
なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本明細書において、「上」、「下」などは構成要素間の相対的な位置を示すものであって、絶対的な位置を示すことを意図したものではない。
Hereinafter, the light emitting device and the manufacturing method thereof according to the embodiment will be described.
The drawings referred to in the following description schematically show the embodiment, and therefore, the scale, interval, positional relationship, etc. of each member are exaggerated, or some of the members are not shown. There is a case. In addition, the scale and interval of each member may not match in the plan view and the cross-sectional view thereof. Moreover, in the following description, the same name and the code | symbol are showing the same or the same member in principle, and suppose that detailed description is abbreviate | omitted suitably.
Further, in this specification, “upper”, “lower” and the like indicate relative positions between components, and are not intended to indicate absolute positions.

[発光素子の構成]
図1A〜図2Gを参照して、実施形態に係る発光素子1について説明する。
なお、図2A〜図2Gは、発光素子1の積層構造を説明するために、下層側から順次に積層した状態を示している。図2A〜図2Gは平面図であるが、便宜的に各図における最上層にハッチングを施している。
[Configuration of Light Emitting Element]
With reference to FIG. 1A-FIG. 2G, the light emitting element 1 which concerns on embodiment is demonstrated.
2A to 2G show a state in which layers are sequentially stacked from the lower layer side in order to explain the stacked structure of the light emitting element 1. 2A to 2G are plan views, but for convenience, the uppermost layer in each drawing is hatched.

本実施形態に係る発光素子1は、図1A〜図1Eに示すように、上面視で外縁の形状が略正方形であり、基板11と、半導体積層体12と、n側電極構造体13と、p側電極構造体14と、第1絶縁膜15と、光反射膜16と、第2絶縁膜17と、外部接続用電極18n,18pと、を備えて構成されている。
発光素子1は、外部接続用電極18n,18pが設けられた上面側が実装面であり、基板11が設けられた下面側が光取り出し面である。
以下、各部材について、順次に詳細に説明する。
As shown in FIGS. 1A to 1E, the light emitting element 1 according to the present embodiment has a substantially square outer edge shape when viewed from above, and includes a substrate 11, a semiconductor stacked body 12, an n-side electrode structure 13, The p-side electrode structure 14, the first insulating film 15, the light reflecting film 16, the second insulating film 17, and the external connection electrodes 18n and 18p are provided.
In the light emitting element 1, the upper surface side on which the external connection electrodes 18n and 18p are provided is a mounting surface, and the lower surface side on which the substrate 11 is provided is a light extraction surface.
Hereinafter, each member will be described in detail sequentially.

(基板)
基板11は、半導体積層体12を支持するものである。また、基板11は、半導体積層体12をエピタキシャル成長させるための成長基板であってもよい。基板11としては、例えば、半導体積層体12に窒化物半導体を用いる場合、サファイア(Al)基板を用いることができる。
なお、基板11は、その上面に半導体積層体12を形成し、更に半導体積層体12の上面側に樹脂などの支持部材を設けた後で除去することもできる。発光素子1が基板11を有する構成の場合は、基板11は良好な透光性を有することが好ましい。
(substrate)
The substrate 11 supports the semiconductor stacked body 12. Further, the substrate 11 may be a growth substrate for epitaxially growing the semiconductor stacked body 12. As the substrate 11, for example, when a nitride semiconductor is used for the semiconductor stacked body 12, a sapphire (Al 2 O 3 ) substrate can be used.
The substrate 11 can be removed after the semiconductor laminate 12 is formed on the upper surface and a support member such as a resin is provided on the upper surface of the semiconductor laminate 12. In the case where the light-emitting element 1 includes the substrate 11, the substrate 11 preferably has good translucency.

(半導体積層体)
半導体積層体12は、基板11の一方の主面である上面に、n側半導体層12n及びp側半導体層12pが順に積層されてなる。図1Cに示すように、n側半導体層12nとp側半導体層12pとの間に活性層12aを設けることが好ましい。
(Semiconductor laminate)
The semiconductor stacked body 12 is formed by sequentially stacking an n-side semiconductor layer 12n and a p-side semiconductor layer 12p on an upper surface that is one main surface of the substrate 11. As shown in FIG. 1C, an active layer 12a is preferably provided between the n-side semiconductor layer 12n and the p-side semiconductor layer 12p.

半導体積層体12には、p側半導体層12p及び活性層12aが部分的に存在しない領域、すなわちp側半導体層12pの表面から凹んで、上面側にn側半導体層12nがp側半導体層12pから露出した領域である第1露出部12b及び第2露出部12cが形成されている。図2Aにおいて右上がりの斜線のハッチングを施した領域が、p側半導体層12pが配置された領域であり、左上がりの斜線のハッチングを施した領域が、第1露出部12b及び第2露出部12cである。   In the semiconductor stacked body 12, the p-side semiconductor layer 12p and the active layer 12a are not partially present, that is, recessed from the surface of the p-side semiconductor layer 12p, and the n-side semiconductor layer 12n is formed on the upper surface side of the p-side semiconductor layer 12p. The 1st exposed part 12b and the 2nd exposed part 12c which are the area | regions exposed from are formed. In FIG. 2A, the hatched area with the upward-sloping diagonal line is the area where the p-side semiconductor layer 12p is disposed, and the hatched area with the upward-sloping diagonal line is the first exposed portion 12b and the second exposed portion. 12c.

第1露出部12bは、上面視で略円形を有しており、複数個の第1露出部12bが、図2Aに示した平面図における中段領域を除き、半導体積層体12の上面側全体に亘って略均等な間隔で千鳥状に配置されている。
第2露出部12cは、上面視で、発光素子1の外周に沿って設けられている。第2露出部12cは、複数個の発光素子1をウエハレベルプロセスで製造する際に、発光素子1を区画するダイシングストリートに設けられるものである。
The first exposed portion 12b has a substantially circular shape when viewed from above, and the plurality of first exposed portions 12b are formed on the entire upper surface side of the semiconductor stacked body 12 except for the middle region in the plan view shown in FIG. 2A. They are arranged in a staggered pattern at substantially equal intervals.
The second exposed portion 12c is provided along the outer periphery of the light emitting element 1 in a top view. The second exposed portion 12c is provided on a dicing street that partitions the light emitting elements 1 when the plurality of light emitting elements 1 are manufactured by a wafer level process.

n側半導体層12n、活性層12a及びp側半導体層12pは、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)などの窒化物半導体が用いられる。 n-side semiconductor layer 12n, the active layer 12a and the p-side semiconductor layer 12p is, In X Al Y Ga 1- X-Y N (0 ≦ X, 0 ≦ Y, X + Y <1) is a nitride semiconductor such as used.

(電極構造)
発光素子1は、図1Cに示すように、第1露出部12b内においてn側半導体層12nと電気的に接続されるn側電極構造体13と、p側半導体層12pの上面においてp側半導体層12pと電気的に接続されるp側電極構造体14と、を有している。
(Electrode structure)
As shown in FIG. 1C, the light-emitting element 1 includes an n-side electrode structure 13 that is electrically connected to the n-side semiconductor layer 12n in the first exposed portion 12b, and a p-side semiconductor on the upper surface of the p-side semiconductor layer 12p. A p-side electrode structure 14 electrically connected to the layer 12p.

(n側電極構造体)
n側電極構造体13は、図1Dに示すように、第1露出部12b内のn側半導体層12n上に設けられるn側透光性電極131と、n側透光性電極131上に設けられるnパッド電極132と、nパッド電極132上に設けられる外部接続用電極18nと、から構成されている。
(N-side electrode structure)
As shown in FIG. 1D, the n-side electrode structure 13 is provided on the n-side translucent electrode 131 provided on the n-side semiconductor layer 12 n in the first exposed portion 12 b and the n-side translucent electrode 131. N pad electrode 132 and external connection electrode 18 n provided on n pad electrode 132.

図1A、図1B及び図1Dに示すように、n側電極構造体13は、第1露出部12b及びその近傍領域ごとに離散して配置されている離散配置部13aを有している。各離散配置部13aは、n側透光性電極131とnパッド電極132とから構成されている。n側透光性電極131、nパッド電極132、後記する光反射膜16の開口部16n及び第2絶縁膜17の開口部17nは、上面視で、それぞれ第1露出部12bの円形の外形形状と略同心円になるように設けられている。
また、各離散配置部13aのnパッド電極132は、外部接続用電極18nと電気的に接続されている。
As shown in FIG. 1A, FIG. 1B, and FIG. 1D, the n-side electrode structure 13 has the 1st exposed part 12b and the discrete arrangement | positioning part 13a arrange | positioned discretely for every vicinity area | region. Each discrete arrangement portion 13 a is composed of an n-side translucent electrode 131 and an n-pad electrode 132. The n-side translucent electrode 131, the n-pad electrode 132, the opening 16n of the light reflecting film 16 and the opening 17n of the second insulating film 17 to be described later are each circular outer shapes of the first exposed portions 12b in a top view. And so as to be substantially concentric.
Further, the n pad electrode 132 of each discrete arrangement portion 13a is electrically connected to the external connection electrode 18n.

(n側透光性電極)
n側透光性電極131は、図2Cに右下がりの斜線のハッチングを施して示すように、第1露出部12bごとに離散して設けられている。n側透光性電極131は、各第1露出部12b内において、n側半導体層12nの上面とオーミック接触するように設けられている。図1C、図1D及び図2Dに示すように、n側透光性電極131は、絶縁性の光反射膜16によって半導体積層体12の表面と連続して被覆されている。また、n側透光性電極131の上方には、離散配置部13aごとに光反射膜16の開口部16nが設けられている。
なお、n側透光性電極131を設けずに、nパッド電極132とn側半導体層12nとが直接にオーミック接触するように構成してもよい。
(N-side translucent electrode)
The n-side translucent electrode 131 is discretely provided for each first exposed portion 12b, as shown by hatching in the right-down oblique line in FIG. 2C. The n-side translucent electrode 131 is provided in ohmic contact with the upper surface of the n-side semiconductor layer 12n in each first exposed portion 12b. As shown in FIGS. 1C, 1D, and 2D, the n-side translucent electrode 131 is continuously covered with the surface of the semiconductor stacked body 12 by the insulating light reflecting film 16. In addition, an opening 16n of the light reflecting film 16 is provided for each discrete arrangement portion 13a above the n-side translucent electrode 131.
Note that the n-pad electrode 132 and the n-side semiconductor layer 12n may be directly in ohmic contact without providing the n-side translucent electrode 131.

n側透光性電極131は、導電性金属酸化物から形成される。導電性金属酸化物としては、Zn、In、Sn、Ga及びTiからなる群から選択された少なくとも1種の元素を含む酸化物が挙げられる。特に、可視光に対して高い透光性を有し、導電率の高い材料であることから、ITOを用いることが好ましい。   The n-side translucent electrode 131 is formed from a conductive metal oxide. Examples of the conductive metal oxide include an oxide containing at least one element selected from the group consisting of Zn, In, Sn, Ga, and Ti. In particular, ITO is preferably used because it is a material having high translucency with respect to visible light and high electrical conductivity.

(nパッド電極)
nパッド電極132は、図2Eに右下がりの斜線のハッチングを施して示すように、第1露出部12bごとに離散して設けられている。nパッド電極132は、第1露出部12b内及びその近傍に設けられている。nパッド電極132は、光反射膜16の開口部16n内においてn側透光性電極131と電気的に接続されるように設けられている。nパッド電極132は、更に、絶縁性の光反射膜16を介して第1露出部12bの外側であるp側半導体層12p上にまで延在するように設けられている。
nパッド電極132は、第2絶縁膜17によって光反射膜16の上面と連続して被覆されているが、図1C、図1D及び図2Fに示すように、離散配置部13aごとに、nパッド電極132の上面の位置に第2絶縁膜17の開口部17nが設けられている。
(N-pad electrode)
The n pad electrodes 132 are provided discretely for each of the first exposed portions 12b, as shown by hatching in the right-down oblique line in FIG. 2E. The n pad electrode 132 is provided in the first exposed portion 12b and in the vicinity thereof. The n pad electrode 132 is provided so as to be electrically connected to the n-side translucent electrode 131 in the opening 16 n of the light reflecting film 16. The n-pad electrode 132 is further provided so as to extend to the p-side semiconductor layer 12p, which is outside the first exposed portion 12b, via the insulating light reflecting film 16.
The n pad electrode 132 is continuously covered with the upper surface of the light reflecting film 16 by the second insulating film 17, but, as shown in FIGS. 1C, 1D, and 2F, the n pad electrode 132 is provided for each discrete arrangement portion 13a. An opening 17 n of the second insulating film 17 is provided at a position on the upper surface of the electrode 132.

nパッド電極132は、半導体積層体12側から照射される光を半導体積層体12側に効率よく反射させるために、光反射性の良好な金属、特にAg又はその合金を用いることができる。また、nパッド電極132は、積層構造としてもよく、例えば、下層側にAg又はその合金などの光反射性の良好な材料を用いた光反射層を設け、上層側に光反射層に用いた金属材料のマイグレーションを抑制するためのバリア層、例えばNi層又はTi層を設けるようにしてもよい。   The n-pad electrode 132 may be made of a metal having good light reflectivity, particularly Ag or an alloy thereof, in order to efficiently reflect light irradiated from the semiconductor stacked body 12 side to the semiconductor stacked body 12 side. The n-pad electrode 132 may have a laminated structure. For example, a light reflecting layer using a light reflecting material such as Ag or an alloy thereof is provided on the lower layer side, and the light reflecting layer is used on the upper layer side. A barrier layer for suppressing migration of the metal material, for example, a Ni layer or a Ti layer may be provided.

(n側の外部接続用電極)
外部接続用電極18nは、外部電源と接続するための発光素子1のn側の端子であり、図2Gに右下がりの斜線のハッチングを施して示すように、上面視で中段部を除く、上段部及び下段部に横長の長方形形状に配置されている。また、外部接続用電極18nは、上段部及び下段部に配置されている部分が、中段部の右端で接続されており、全体として逆C字の上面視形状を有している。
外部接続用電極18nは、第2絶縁膜17上に設けられており、n側の離散配置部13aごとに設けられている開口部17nにおいて、各離散配置部13aのnパッド電極132と電気的に接続されている。
(N-side external connection electrode)
The external connection electrode 18n is an n-side terminal of the light-emitting element 1 for connection to an external power source. As shown in FIG. It is arranged in a horizontally long rectangular shape on the upper part and the lower part. Further, the external connection electrode 18n is connected at the right end of the middle step portion at the upper step portion and the lower step portion, and has an inverted C-shaped top view as a whole.
The external connection electrode 18n is provided on the second insulating film 17, and is electrically connected to the n pad electrode 132 of each discrete arrangement portion 13a in the opening 17n provided for each n-side discrete arrangement portion 13a. It is connected to the.

外部接続用電極18nとしては、Cu、Au、Niなどの金属を用いることができる。また、外部接続用電極18nを複数種類の金属を用いた積層構造としてもよい。外部接続用電極18nは、腐食防止及びAu−Sn共晶半田などのAu合金系の接着部材を用いた実装基板との接合性を高めるために、少なくとも最上層をAuで形成することが好ましい。   A metal such as Cu, Au, or Ni can be used as the external connection electrode 18n. Further, the external connection electrode 18n may have a laminated structure using a plurality of types of metals. The external connection electrode 18n is preferably formed of at least the uppermost layer of Au in order to prevent corrosion and enhance the bonding property with a mounting substrate using an Au alloy-based adhesive member such as Au—Sn eutectic solder.

(p側電極構造体)
p側電極構造体14は、図1Eに示すように、p側半導体層12p上に離散的に設けられる第1絶縁膜15と、各第1絶縁膜15の上面とp側半導体層12pの上面とを連続して被覆するように設けられるp側透光性電極141と、p側透光性電極141上に設けられるpパッド電極142と、pパッド電極142上に設けられる外部接続用電極18pと、から構成されている。
(P-side electrode structure)
As shown in FIG. 1E, the p-side electrode structure 14 includes a first insulating film 15 discretely provided on the p-side semiconductor layer 12p, an upper surface of each first insulating film 15, and an upper surface of the p-side semiconductor layer 12p. The p-side translucent electrode 141 provided so as to continuously cover the p-side translucent electrode 141, the p-pad electrode 142 provided on the p-side translucent electrode 141, and the external connection electrode 18p provided on the p-pad electrode 142 And is composed of.

図1Aに示すように、p側電極構造体14は、p側半導体層12pの上面側に、複数の離散配置部14aを有している。複数の離散配置部14aは、第1露出部12bが設けられた領域及びその近傍領域を除く略全面に亘って2次元に正方配列するように配置されている。図1B、図1C及び図1Eに示すように、各離散配置部14aは、第1絶縁膜15とp側透光性電極141とから構成されている。第1絶縁膜15、p側透光性電極141及び後記する光反射膜16の開口部16pは、上面視で略同心円になるように設けられている。
また、各離散配置部14aのp側透光性電極141は、p側半導体層12pの上面側の略全面を被覆するように設けられているpパッド電極142と電気的に接続されている。また、pパッド電極142の上面の一部に外部接続用電極18pが設けられている。
As shown in FIG. 1A, the p-side electrode structure 14 has a plurality of discrete arrangement portions 14a on the upper surface side of the p-side semiconductor layer 12p. The plurality of discrete arrangement portions 14a are arranged so as to be two-dimensionally arranged squarely over substantially the entire surface excluding the region where the first exposed portion 12b is provided and the vicinity thereof. As shown in FIGS. 1B, 1C, and 1E, each discrete arrangement portion 14a includes a first insulating film 15 and a p-side translucent electrode 141. The first insulating film 15, the p-side translucent electrode 141, and the opening 16p of the light reflecting film 16 to be described later are provided so as to be substantially concentric when viewed from above.
In addition, the p-side translucent electrode 141 of each discrete arrangement portion 14a is electrically connected to a p-pad electrode 142 provided so as to cover substantially the entire upper surface of the p-side semiconductor layer 12p. Further, an external connection electrode 18 p is provided on a part of the upper surface of the p pad electrode 142.

各離散配置部14aは、上面視で略円形に設けられており、径の異なる2つの大きさのものが設けられている。離散配置部14aは、近傍に第1露出部12bが設けられている場合のようにスペースが制約される配置位置に、小さい径のものが配置されている。
なお、詳細は後記するが、離散配置部14aは、小さい径のものも、大きい径のものも、上面視のサイズが異なるだけで、同様の積層構造を有している。
Each discrete arrangement portion 14a is provided in a substantially circular shape when viewed from above, and is provided with two sizes having different diameters. As for the discrete arrangement | positioning part 14a, the thing of a small diameter is arrange | positioned in the arrangement | positioning position where space is restrict | limited like the case where the 1st exposed part 12b is provided in the vicinity.
In addition, although details will be described later, the discrete arrangement portion 14a has the same laminated structure, with the small diameter and the large diameter only having different sizes in a top view.

(第1絶縁膜)
第1絶縁膜15は、図2Bにドットのハッチングを施して示すように、p側半導体層12p上の略全面に亘って2次元に正方配列されるように、離散的に配置されている。各第1絶縁膜15は、上面視で略円形を有しており、図1Cに示すように、その上方のp側透光性電極141が配置された領域であって、p側透光性電極141とpパッド電極142とが接触する領域である光反射膜16の開口部16pの配置領域に設けられている。p側半導体層12pとp側透光性電極141との間に第1絶縁膜15を設けることにより、第1絶縁膜15の直下領域のp側半導体層12pに電流が流れにくくなり、当該領域における発光が抑制される。そして、pパッド電極142の下面に向かって伝播する光量を低減させることで、金属膜であるpパッド電極142によって吸収される光量を低減させることができる。
なお、第1絶縁膜15は、上面視で開口部16pと同じ領域に設けているが、開口部16pを包含するように、開口部16pよりも広い範囲に設けるようにしてもよい。
(First insulation film)
As shown by dot hatching in FIG. 2B, the first insulating films 15 are discretely arranged so as to be arranged in a two-dimensional square over substantially the entire surface of the p-side semiconductor layer 12p. Each first insulating film 15 has a substantially circular shape when viewed from the top, and as shown in FIG. 1C, is a region where the p-side translucent electrode 141 is disposed above and is p-side translucent. The electrode 141 and the p-pad electrode 142 are provided in a region where the opening 16p of the light reflecting film 16 is a region where the electrode 141 and the p-pad electrode 142 are in contact. Providing the first insulating film 15 between the p-side semiconductor layer 12p and the p-side translucent electrode 141 makes it difficult for current to flow through the p-side semiconductor layer 12p in the region immediately below the first insulating film 15. The light emission at is suppressed. Then, by reducing the amount of light that propagates toward the lower surface of the p-pad electrode 142, the amount of light absorbed by the p-pad electrode 142 that is a metal film can be reduced.
The first insulating film 15 is provided in the same region as the opening 16p when viewed from above, but may be provided in a wider range than the opening 16p so as to include the opening 16p.

また、第1絶縁膜15は、透光性を有することが好ましく、更にp側半導体層12pよりも屈折率が低く、p側半導体層12pとの屈折率差が大きいことがより好ましい。これによって、p側半導体層12pと第1絶縁膜15との界面で、屈折率差とスネルの法則とに基づいて、半導体積層体12内を上方に伝播する光を効果的に反射させることができる。その結果として、pパッド電極142による光吸収を、より低減させることができる。   The first insulating film 15 preferably has translucency, and more preferably has a refractive index lower than that of the p-side semiconductor layer 12p and a large difference in refractive index from the p-side semiconductor layer 12p. Accordingly, the light propagating upward in the semiconductor stacked body 12 can be effectively reflected at the interface between the p-side semiconductor layer 12p and the first insulating film 15 based on the refractive index difference and Snell's law. it can. As a result, light absorption by the p pad electrode 142 can be further reduced.

第1絶縁膜15としては、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の酸化物又は窒化物を用いることができる。特に、屈折率が低く、透光性に優れるSiOを用いることが好ましい。 As the first insulating film 15, at least one oxide or nitride selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al can be used. In particular, it is preferable to use SiO 2 having a low refractive index and excellent translucency.

(p側透光性電極)
p側透光性電極141は、図2Cに右上がりの斜線のハッチングを施して示すように、離散配置部14aごとに、第1絶縁膜15の上面とp側半導体層12pの上面とを連続して被覆するように設けられている。また、p側透光性電極141は、その上面であって、上面視で第1絶縁膜15が配置された領域内に開口部16pを有するように、絶縁性の光反射膜16によって被覆されている。また、光反射膜16の開口部16p内において、pパッド電極142がp側透光性電極141の上面と電気的に接続されるように設けられている。
(P-side translucent electrode)
The p-side translucent electrode 141 is formed by continuously connecting the upper surface of the first insulating film 15 and the upper surface of the p-side semiconductor layer 12p for each of the discrete arrangement portions 14a, as shown by hatching in a right-upward oblique line in FIG. 2C. It is provided so that it may coat. The p-side translucent electrode 141 is covered with the insulating light reflecting film 16 so as to have an opening 16p in the upper surface of the first insulating film 15 in a top view. ing. Further, the p pad electrode 142 is provided in the opening 16 p of the light reflecting film 16 so as to be electrically connected to the upper surface of the p-side translucent electrode 141.

p側透光性電極141は、p側半導体層12pとオーミック接触するように設けられている。p側透光性電極141は離散的に配置されているが、p側透光性電極141がp側半導体層12pの上面の略全面に亘って配置されることで、pパッド電極142を介して供給される電流を、p側半導体層12p全体に拡散させることができる。p側透光性電極141がpパッド電極142と接触する領域の直下領域には、第1絶縁膜15が設けられており、当該領域に対して電流が流れにくいように構成されている。   The p-side translucent electrode 141 is provided in ohmic contact with the p-side semiconductor layer 12p. Although the p-side translucent electrode 141 is discretely arranged, the p-side translucent electrode 141 is arranged over substantially the entire upper surface of the p-side semiconductor layer 12p, so that the p-side translucent electrode 141 is interposed via the p-pad electrode 142. Can be diffused throughout the p-side semiconductor layer 12p. A first insulating film 15 is provided in a region immediately below a region where the p-side translucent electrode 141 is in contact with the p-pad electrode 142, and is configured so that current does not easily flow through the region.

p側透光性電極141は、p側半導体層12pの上面の略全面を連続して被覆するように配置してもよいが、本実施形態のように、p側透光性電極141を配置する面積を少なくすることが好ましい。p側透光性電極141が配置されていない領域では、p側半導体層12pからの光を、p側透光性電極141を介さずに光反射膜16によって効率よく半導体積層体12側に反射させることができる。従って、p側透光性電極141の配置面積を少なくすることで、p側透光性電極141による光の吸収を低減することができ、その結果として、発光素子1の光取り出し効率を高めることができる。
なお、p側透光性電極141は、例えば、ITOのような、前記したn側透光性電極131と同様の材料を用いることができる。
The p-side translucent electrode 141 may be disposed so as to continuously cover substantially the entire upper surface of the p-side semiconductor layer 12p. However, as in the present embodiment, the p-side translucent electrode 141 is disposed. It is preferable to reduce the area to be used. In the region where the p-side translucent electrode 141 is not disposed, the light from the p-side semiconductor layer 12p is efficiently reflected by the light reflecting film 16 toward the semiconductor laminate 12 without passing through the p-side translucent electrode 141. Can be made. Therefore, by reducing the arrangement area of the p-side translucent electrode 141, light absorption by the p-side translucent electrode 141 can be reduced, and as a result, the light extraction efficiency of the light-emitting element 1 is increased. Can do.
The p-side translucent electrode 141 can be made of the same material as the n-side translucent electrode 131, such as ITO.

(pパッド電極)
pパッド電極(p電極)142は、図2Eに右上がりの斜線のハッチングを施して示すように、第1露出部12bが設けられた領域及びその近傍領域に開口部142aを有し、p側半導体層12pの上面側の略全面を、光反射膜16を介して被覆するように設けられている。また、pパッド電極142は、離散配置部14aごとに設けられている光反射膜16の開口部16p内において、p側透光性電極141と電気的に接続されている。
また、pパッド電極142の上面は、上面視で中段の領域に開口部17pを有するように、第2絶縁膜17によって被覆されている。また、pパッド電極142は、開口部17pにおいて、外部接続用電極18pと電気的に接続されている。
なお、pパッド電極142は、前記したnパッド電極132と同様の材料を用いることができ、nパッド電極132と同様の積層構造を有するように構成してもよい。
(P pad electrode)
The p-pad electrode (p-electrode) 142 has an opening 142a in the region where the first exposed portion 12b is provided and in the vicinity thereof, as shown in FIG. The semiconductor layer 12 p is provided so as to cover substantially the entire upper surface side of the semiconductor layer 12 p with the light reflecting film 16 interposed therebetween. The p-pad electrode 142 is electrically connected to the p-side translucent electrode 141 in the opening 16p of the light reflecting film 16 provided for each discrete arrangement portion 14a.
Further, the upper surface of the p pad electrode 142 is covered with the second insulating film 17 so as to have an opening 17p in a middle region when viewed from above. The p pad electrode 142 is electrically connected to the external connection electrode 18p in the opening 17p.
Note that the p-pad electrode 142 can be made of the same material as that of the n-pad electrode 132 described above, and may have a stacked structure similar to that of the n-pad electrode 132.

(p側の外部接続用電極)
外部接続用電極18pは、外部電源と接続するための発光素子1のp側の端子であり、図2Gに右上がりの斜線のハッチングを施して示すように、上面視で中段部において、横長の長方形形状に配置されている。
外部接続用電極18pは、第2絶縁膜17上に設けられており、第2絶縁膜17の開口部17pにおいて、pパッド電極142と電気的に接続されている。
なお、p側の外部接続用電極18pは、前記したn側の外部接続用電極18nと同様の材料を用いることができる。
(P-side external connection electrode)
The external connection electrode 18p is a p-side terminal of the light-emitting element 1 for connection to an external power source. As shown in FIG. It is arranged in a rectangular shape.
The external connection electrode 18p is provided on the second insulating film 17, and is electrically connected to the p pad electrode 142 in the opening 17p of the second insulating film 17.
The p-side external connection electrode 18p can be made of the same material as the n-side external connection electrode 18n.

(光反射膜)
光反射膜16は、図2Dにドットのハッチングを施して示すように、半導体積層体12の上面側の略全面を被覆するように設けられている。光反射膜16は、図1D及び図1Eに示すように、屈折率の異なる2種類の誘電体層である第1誘電体層161と第2誘電体層162とを交互に積層してなる誘電体多層膜である。より詳細には、当該誘電体多層膜はDBR膜を構成している。
光反射膜16として、DBR膜を備えることで、単に金属膜を設ける場合よりも高い光反射率で半導体積層体12からの光を光取り出し面である下面側に反射させることができる。その結果、発光素子1の光取り出し効率を高めることができる。
また、絶縁膜である光反射膜16の上面の大部分の領域は、金属膜であるnパッド電極132又はpパッド電極142によって被覆されており、DBR膜である光反射膜16と組み合わせることで、より高い光反射率を得ることができる。
(Light reflecting film)
The light reflecting film 16 is provided so as to cover substantially the entire upper surface of the semiconductor stacked body 12 as shown by dot hatching in FIG. 2D. As shown in FIGS. 1D and 1E, the light reflecting film 16 is a dielectric formed by alternately laminating first dielectric layers 161 and second dielectric layers 162 which are two types of dielectric layers having different refractive indexes. Body multilayer film. More specifically, the dielectric multilayer film constitutes a DBR film.
By providing the DBR film as the light reflecting film 16, the light from the semiconductor stacked body 12 can be reflected to the lower surface side, which is the light extraction surface, with a higher light reflectivity than when a metal film is simply provided. As a result, the light extraction efficiency of the light emitting element 1 can be increased.
Further, most of the upper surface of the light reflecting film 16 that is an insulating film is covered with an n pad electrode 132 or a p pad electrode 142 that is a metal film, and is combined with the light reflecting film 16 that is a DBR film. Higher light reflectance can be obtained.

光反射膜16は、n側透光性電極131及びp側透光性電極141よりも上層側に設けられており、離散配置部13aごとにn側透光性電極131の上面に開口部16nを有するとともに、離散配置部14aごとにp側透光性電極141の上面に開口部16pを有している。また、開口部16nにおいてn側透光性電極131とnパッド電極132とが導通し、開口部16pにおいてp側透光性電極141とpパッド電極142とが導通するように構成されている。
なお、n側透光性電極131及びp側透光性電極141が設けられていない領域では、光反射膜16は、半導体積層体12と接するように設けられている。このため、半導体積層体12からの光を効率よく反射して半導体積層体12側に戻すことができる。
The light reflecting film 16 is provided on the upper layer side of the n-side translucent electrode 131 and the p-side translucent electrode 141, and an opening 16n is formed on the upper surface of the n-side translucent electrode 131 for each discrete arrangement portion 13a. And an opening 16p on the upper surface of the p-side translucent electrode 141 for each discrete arrangement portion 14a. In addition, the n-side translucent electrode 131 and the n-pad electrode 132 are electrically connected in the opening 16n, and the p-side translucent electrode 141 and the p-pad electrode 142 are electrically connected in the opening 16p.
In the region where the n-side translucent electrode 131 and the p-side translucent electrode 141 are not provided, the light reflecting film 16 is provided so as to be in contact with the semiconductor stacked body 12. For this reason, the light from the semiconductor stacked body 12 can be efficiently reflected and returned to the semiconductor stacked body 12 side.

開口部16n,16pは、第1誘電体層161と第2誘電体層162とを交互に積層した誘電体積層膜を形成した後に(図6A参照)、エッチングマスクを用いてドライエッチングすることで形成することができる(図6B参照)。このとき、上面視で開口部16n,16pの中心ほどエッチングレートが遅くなるため、図6Bに示すように、形成される開口部16p(開口部16nも同様)の端面は、上方ほど広がるように傾斜した傾斜面となる。
このため、光反射膜16は、開口部16n,16pの近傍において第1誘電体層161及び第2誘電体層162の積層数が部分的に減少することとなる。DBR膜は、積層数が少ないと、十分に高い光反射率を得られなくなる。従って、光反射膜16は、開口部16n,16pの近傍において、他の領域よりも光反射率が低くなる。
The openings 16n and 16p are formed by dry etching using an etching mask after forming a dielectric laminated film in which the first dielectric layers 161 and the second dielectric layers 162 are alternately laminated (see FIG. 6A). Can be formed (see FIG. 6B). At this time, since the etching rate becomes slower toward the center of the openings 16n and 16p in a top view, as shown in FIG. 6B, the end surface of the formed opening 16p (the same applies to the opening 16n) is widened upward. It becomes an inclined inclined surface.
For this reason, in the light reflection film 16, the number of stacked first dielectric layers 161 and second dielectric layers 162 is partially reduced in the vicinity of the openings 16n and 16p. If the number of laminated DBR films is small, a sufficiently high light reflectance cannot be obtained. Accordingly, the light reflecting film 16 has a light reflectance lower than that of the other regions in the vicinity of the openings 16n and 16p.

ここで、図1D及び図1Eに示すように、光反射膜16において、誘電体多層膜の積層数が減少していない領域を第1部位16aとし、開口部16n,16pの近傍領域であるn側透光性電極131及びp側透光性電極141上の領域を第2部位16bとする。
本実施形態では、光反射膜16は、第2部位16bにおける第1誘電体層161を空気層163に置き換えるように構成されている。空気は、第1誘電体層161を構成する固体層よりも屈折率が小さいため、低屈折率側の第1誘電体層161を空気層163に置き換えたDBR膜は、第1誘電体層161と第2誘電体層162とからなるDBR膜よりも高い光反射率とすることができる。従って、第2部位16bにおいて、部分的に誘電体多層膜の積層数が減少することによる光反射率の低下を軽減することができる。
Here, as shown in FIGS. 1D and 1E, in the light reflecting film 16, a region where the number of stacked dielectric multilayer films is not reduced is defined as a first portion 16a, which is a region near the openings 16n and 16p. A region on the side translucent electrode 131 and the p-side translucent electrode 141 is defined as a second portion 16b.
In the present embodiment, the light reflecting film 16 is configured to replace the first dielectric layer 161 in the second portion 16b with the air layer 163. Since air has a lower refractive index than the solid layer constituting the first dielectric layer 161, the DBR film in which the first dielectric layer 161 on the low refractive index side is replaced with the air layer 163 is used as the DBR film. And a higher light reflectivity than a DBR film made of the second dielectric layer 162. Therefore, in the second portion 16b, it is possible to reduce a decrease in light reflectivity due to a partial decrease in the number of laminated dielectric multilayer films.

製造方法の詳細は後記するが、誘電体多層膜に開口部16n,16pを形成した後で、ウェットエッチング法によって光反射膜16の開口部16n,16pの端面をサイドエッチングして第1誘電体層161を選択的に除去することで(図6C参照)、第2部位16bに空気層163を形成することができる。   Although details of the manufacturing method will be described later, after the openings 16n and 16p are formed in the dielectric multilayer film, the end surfaces of the openings 16n and 16p of the light reflecting film 16 are side-etched by wet etching to form the first dielectric. By selectively removing the layer 161 (see FIG. 6C), the air layer 163 can be formed in the second portion 16b.

また、光反射膜16であるDBR膜の最下層となる第1誘電体層161が、第2誘電体層162よりも屈折率が低くなるように構成することが好ましい。更に、第1誘電体層161が、半導体積層体12よりも屈折率が低いことが好ましい。
特に、半導体積層体12として、窒化物半導体、例えばGaNのように比較的高い屈折率(2.47)の半導体を用いる場合は、半導体積層体12と光反射膜16の第1誘電体層161との界面において、半導体積層体12と第1誘電体層161との屈折率差が大きくなる。このため、屈折率差に基づく界面での光反射率を高めることができるとともに、スネルの法則に基づく界面での全反射を得ることができる。すなわち、光反射膜16は、当該界面での光反射率を、より高めることができる。
Further, it is preferable that the first dielectric layer 161 serving as the lowermost layer of the DBR film that is the light reflecting film 16 is configured to have a refractive index lower than that of the second dielectric layer 162. Furthermore, it is preferable that the first dielectric layer 161 has a refractive index lower than that of the semiconductor stacked body 12.
In particular, when a semiconductor having a relatively high refractive index (2.47), such as a nitride semiconductor, for example, GaN, is used as the semiconductor laminate 12, the first dielectric layer 161 of the semiconductor laminate 12 and the light reflecting film 16 is used. The difference in refractive index between the semiconductor stacked body 12 and the first dielectric layer 161 becomes large at the interface between the two. For this reason, the light reflectance at the interface based on the refractive index difference can be increased, and total reflection at the interface based on Snell's law can be obtained. That is, the light reflecting film 16 can further increase the light reflectance at the interface.

また、n側透光性電極131及びp側透光性電極141として、ITOのような比較的高い屈折率(2.04)の材料を用いる場合も、第2誘電体層162よりも屈折率の低い第1誘電体層161を最下層とし、更に第1誘電体層161がn側透光性電極131及びp側透光性電極141よりも屈折率が低くなるように構成することが好ましい。前記した第1誘電体層161と半導体積層体12との界面と同様に、第1誘電体層161とn側透光性電極131及びp側透光性電極141のそれぞれとの界面においても、光反射率をより高めることができる。   Further, when a material having a relatively high refractive index (2.04) such as ITO is used as the n-side translucent electrode 131 and the p-side translucent electrode 141, the refractive index is higher than that of the second dielectric layer 162. It is preferable that the first dielectric layer 161 having a lower layer be the lowermost layer, and the first dielectric layer 161 has a lower refractive index than the n-side translucent electrode 131 and the p-side translucent electrode 141. . Similar to the interface between the first dielectric layer 161 and the semiconductor stacked body 12 described above, also at the interface between the first dielectric layer 161 and each of the n-side translucent electrode 131 and the p-side translucent electrode 141, The light reflectance can be further increased.

また、第2部位16bにおいて、第1誘電体層161が、より屈折率の低い空気層163に置き換えられることによって、光反射膜16とn側透光性電極131又はp側透光性電極141のそれぞれとの界面での屈折率差がより大きくなる。このため、屈折率差及びスネルの法則に基づく当該界面での光反射率を、更に高めることができる。   Further, in the second portion 16b, the first dielectric layer 161 is replaced with an air layer 163 having a lower refractive index, so that the light reflecting film 16 and the n-side translucent electrode 131 or the p-side translucent electrode 141 are used. The difference in refractive index at the interface with each of the above becomes larger. For this reason, the light reflectance in the said interface based on a refractive index difference and Snell's law can further be improved.

また、p側半導体層12p上においては、第1絶縁膜15の直下の領域に位置する半導体積層体12に電流が流れ難く、第1絶縁膜15の周囲に設けられたp側透光性電極141と半導体積層体12とが接する領域に電流が流れ易くなる。このため、p側透光性電極141と半導体積層体12とが接する領域の直下の活性層12aが強く発光する傾向がある。
従って、開口部16pの端面近傍では、光反射膜16であるDBR膜の積層数の減少による光反射率の低下が、光取り出し効率に影響を与え易くなる。
そこで、開口部16pの端面近傍である第2部位16bにおける第1誘電体層161を空気層163に置き換えて光反射率の低下の少なくとも一部を補うことで、光取り出し効率の低下を軽減することができる。
In addition, on the p-side semiconductor layer 12p, it is difficult for current to flow through the semiconductor stacked body 12 located in a region immediately below the first insulating film 15, and a p-side translucent electrode provided around the first insulating film 15 is provided. It becomes easy for a current to flow in a region where 141 and the semiconductor stacked body 12 are in contact with each other. Therefore, the active layer 12a immediately below the region where the p-side translucent electrode 141 and the semiconductor laminate 12 are in contact tends to emit strong light.
Therefore, in the vicinity of the end face of the opening 16p, a decrease in the light reflectance due to a decrease in the number of stacked DBR films, which are the light reflecting films 16, tends to affect the light extraction efficiency.
Accordingly, the first dielectric layer 161 in the second portion 16b in the vicinity of the end face of the opening 16p is replaced with the air layer 163 to compensate for at least part of the decrease in light reflectance, thereby reducing the decrease in light extraction efficiency. be able to.

また、空気層163を設ける範囲は、第2部位12b内とすることが好ましい。空気層163は、開口部16n,16pの端面から奥深くまで設けないようにすることで、前記したウェットエッチング法によって容易に形成することができる。また、空気層163を広範囲に連続して設けないようにすることで、光反射膜16が外部からの衝撃などに対して損傷を受け難くすることができる。   Further, the range in which the air layer 163 is provided is preferably within the second portion 12b. The air layer 163 can be easily formed by the above-described wet etching method by not providing the air layer 163 from the end surfaces of the openings 16n and 16p deeply. Further, by not providing the air layer 163 continuously over a wide range, the light reflecting film 16 can be made less likely to be damaged by an external impact or the like.

なお、空気層163は、空気が充填される場合に限らず、空気に代えて窒素ガスやアルゴンガスなどのガスが充填されてもよく、空気と同等の屈折率(約1.0)を有するように構成されればよい。   The air layer 163 is not limited to being filled with air, but may be filled with a gas such as nitrogen gas or argon gas instead of air, and has a refractive index (about 1.0) equivalent to that of air. What is necessary is just to be comprised.

光反射膜16は、互いに屈折率の異なる第1誘電体層161と第2誘電体層162とを交互に積層することで、所定の波長を中心とする波長域の光を高効率に反射することができる。すなわち、半導体積層体12が発光する光の真空中における波長をλとし、第1誘電体層161の屈折率をn、第2誘電体層162の屈折率をnとしたときに、第1誘電体層161及び第2誘電体層162の厚さを、それぞれλ/(4n)、λ/(4n)とする。これによって、波長λを中心とした波長域の光を高効率に反射させることができる。 The light reflecting film 16 is configured by alternately laminating the first dielectric layer 161 and the second dielectric layer 162 having different refractive indexes to reflect light in a wavelength region centered on a predetermined wavelength with high efficiency. be able to. That is, when the wavelength of light emitted from the semiconductor stacked body 12 is λ 0 , the refractive index of the first dielectric layer 161 is n 1 , and the refractive index of the second dielectric layer 162 is n 2 , The thicknesses of the first dielectric layer 161 and the second dielectric layer 162 are λ 0 / (4n 1 ) and λ 0 / (4n 2 ), respectively. As a result, light in a wavelength region centered on the wavelength λ 0 can be reflected with high efficiency.

DBR膜である光反射膜は、第1誘電体層161と第2誘電体層162とのペアの積層数が多いほど高い光反射率を得ることができるが、3ペア以上とすることが好ましく、7ペア以上とすることが更に好ましい。例えば、誘電体として、SiO(屈折率1.47)とNb(屈折率2.33)とを組み合わせて、積層数を3ペアとすることで、理論的には、所定の波長(例えば、560nm)を中心に、広い波長領域で90%以上の光反射率を得ることができる。 The light reflection film that is a DBR film can obtain a higher light reflectance as the number of stacked layers of the first dielectric layer 161 and the second dielectric layer 162 increases. More preferably, the number is 7 pairs or more. For example, as a dielectric, a combination of SiO 2 (refractive index 1.47) and Nb 2 O 5 (refractive index 2.33) and the number of stacked layers is three pairs, so that theoretically, a predetermined wavelength is set. A light reflectance of 90% or more can be obtained in a wide wavelength region centering on (for example, 560 nm).

なお、空気層163は、空気よりも屈折率の高い第1誘電体層161と同じ膜厚となる。このため、空気層163を備えるDBR膜は、最大の光反射率が得られる波長がシフトするが、DBR膜は広い波長領域で高反射率を得ることができる。従って、所定の波長の光に対しても、空気層163を備えるDBR膜は、第1誘電体層161を備えるDBR膜よりも高い光反射率を得ることができる。   The air layer 163 has the same thickness as the first dielectric layer 161 having a higher refractive index than air. For this reason, the DBR film including the air layer 163 shifts the wavelength at which the maximum light reflectance is obtained, but the DBR film can obtain a high reflectance in a wide wavelength region. Therefore, the DBR film including the air layer 163 can obtain higher light reflectance than the DBR film including the first dielectric layer 161 even for light having a predetermined wavelength.

第1誘電体層161及び第2誘電体層162に用いる誘電体材料としては、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の酸化物又は窒化物を用いることができる。光反射膜16は、第1誘電体層161及び第2誘電体層162として、これらの材料から、互いに屈折率の異なる2種類の材料を組み合わせて構成することができる。2種類の材料の組み合わせ例としては、低屈折率材料としてSiOを、また、高屈折率材料としてNb、TiO、ZrO、Taなどを挙げることができる。
また、ウェットエッチング法によって、第1誘電体層161が選択的に除去できるように、第1誘電体層161に用いる誘電体材料と、第2誘電体層162に用いる誘電体材料に対するエッチングレートの差が大きな材料を組み合わせて選択することが好ましい。
The dielectric material used for the first dielectric layer 161 and the second dielectric layer 162 is at least one oxide or nitride selected from the group consisting of Si, Ti, Zr, Nb, Ta, and Al. Can do. The light reflecting film 16 can be formed as a first dielectric layer 161 and a second dielectric layer 162 by combining two materials having different refractive indexes from these materials. Examples of the combination of the two types of materials include SiO 2 as a low refractive index material, and Nb 2 O 5 , TiO 2 , ZrO 2 , Ta 2 O 5 and the like as a high refractive index material.
In addition, the etching rate for the dielectric material used for the first dielectric layer 161 and the dielectric material used for the second dielectric layer 162 is adjusted so that the first dielectric layer 161 can be selectively removed by wet etching. It is preferable to select a combination of materials having a large difference.

透光性が良好で、屈折率差が大きく、例えば、BHF(バッファードフッ酸)をエッチング液とした場合のエッチングレートの差が大きい誘電体材料の組み合わせとして、SiOとNbとの組み合わせを挙げることができる。 As a combination of dielectric materials having good translucency, large refractive index difference, and large difference in etching rate when BHF (buffered hydrofluoric acid) is used as an etching solution, for example, SiO 2 and Nb 2 O 5 Can be mentioned.

なお、第1誘電体層161及び第2誘電体層162からなる誘電体多層膜は、前記した2種類の誘電体材料を、スパッタリング法や蒸着法などによって交互に積層するように成膜することで形成することができる。   The dielectric multilayer film composed of the first dielectric layer 161 and the second dielectric layer 162 is formed by alternately stacking the above-described two types of dielectric materials by sputtering or vapor deposition. Can be formed.

(第2絶縁膜)
第2絶縁膜17は、図2Fにドットのハッチングを施して示すように、半導体積層体12の上面側の略全面を、光反射膜16、nパッド電極132及びpパッド電極142を介して被覆するように設けられている。
第2絶縁膜17は、図1Cに示すように、光反射膜16、nパッド電極132及びpパッド電極142よりも上層側に設けられており、離散配置部13aごとにnパッド電極132の上面に円形状の開口部17nを有している。また、第2絶縁膜17は、上面視で中段の領域において、pパッド電極142の上面に横長の略長方形の開口部17pを有している。また、開口部17nにおいてnパッド電極132と外部接続用電極18nとが導通し、開口部17pにおいてpパッド電極142と外部接続用電極18pとが導通するように構成されている。
(Second insulating film)
As shown in FIG. 2F with dot hatching, the second insulating film 17 covers substantially the entire upper surface side of the semiconductor stacked body 12 via the light reflecting film 16, the n pad electrode 132, and the p pad electrode 142. It is provided to do.
As shown in FIG. 1C, the second insulating film 17 is provided on the upper layer side of the light reflecting film 16, the n pad electrode 132, and the p pad electrode 142, and the upper surface of the n pad electrode 132 for each discrete arrangement portion 13a. Has a circular opening 17n. The second insulating film 17 has a horizontally elongated substantially rectangular opening 17p on the upper surface of the p-pad electrode 142 in the middle region when viewed from above. The n pad electrode 132 and the external connection electrode 18n are electrically connected in the opening 17n, and the p pad electrode 142 and the external connection electrode 18p are electrically connected in the opening 17p.

第2絶縁膜17は、前記した第1絶縁膜15と同様の材料を用いて形成することができる。第2絶縁膜17は、下層側のnパッド電極132、pパッド電極142、半導体積層体12などを、外気から保護できるように、ガスバリア性の良好な材料を用いることが好ましい。例えば、SiNはSiOよりも浸水耐性が高いため、SiNを第2絶縁膜17に用いることで、nパッド電極132やpパッド電極142に含有されているAgのマイグレーションを良好に抑制することができる。 The second insulating film 17 can be formed using the same material as the first insulating film 15 described above. The second insulating film 17 is preferably made of a material having a good gas barrier property so that the n-pad electrode 132, the p-pad electrode 142, the semiconductor stacked body 12 and the like on the lower layer side can be protected from the outside air. For example, since SiN has higher water immersion resistance than SiO 2, it is possible to favorably suppress migration of Ag contained in the n pad electrode 132 and the p pad electrode 142 by using SiN for the second insulating film 17. it can.

発光素子1の外形形状、第1露出部12b、n側透光性電極131並びにnパッド電極132の形状や配置場所並びに配置数、第1絶縁膜15並びにp側透光性電極141の配置場所や配置数、外部接続用電極18n,18pの形状や配置場所などは、適宜に定めることができる。
特に離散配置部13a,14aの配置数が多く、従って、光反射膜16の開口部16n,16pの個数が多いほど、光反射膜16に傾斜した側面が多く形成される。このため、空気層163に置き換わる第1誘電体層161が多くなり、光反射率を向上させる効果が大きくなる。
The outer shape of the light-emitting element 1, the shape and location of the first exposed portion 12 b, the n-side translucent electrode 131 and the n-pad electrode 132, the number of arrangements, the location of the first insulating film 15 and the p-side translucent electrode 141 Further, the number of arrangement, the shape and arrangement location of the external connection electrodes 18n and 18p, and the like can be determined as appropriate.
In particular, the number of the discrete arrangement portions 13a and 14a is large. Therefore, as the number of the openings 16n and 16p of the light reflection film 16 is larger, more inclined side surfaces are formed in the light reflection film 16. For this reason, the 1st dielectric material layer 161 replaced with the air layer 163 increases, and the effect which improves a light reflectivity becomes large.

[発光素子の製造方法]
次に、実施形態に係る発光素子1の製造方法について、図3〜図9を参照(適宜に図2A〜図2G参照)して説明する。
なお、図4A〜図5、図7〜図9は、図1BにおけるIC−IC線に相当する位置の断面を示している。また、図6A〜図6Cは、図1Eに相当する位置の断面を示している。
[Method for Manufacturing Light-Emitting Element]
Next, a method for manufacturing the light-emitting element 1 according to the embodiment will be described with reference to FIGS. 3 to 9 (refer to FIGS. 2A to 2G as appropriate).
4A to 5 and 7 to 9 show cross sections at positions corresponding to the IC-IC line in FIG. 1B. 6A to 6C show a cross section at a position corresponding to FIG. 1E.

発光素子1の製造方法は、図3に示すように、半導体積層体準備工程S10と、光反射膜形成工程S20と、パッド電極形成工程S30と、第2絶縁膜形成工程S40と、外部接続用電極形成工程S50と、個片化工程S60と、を含み、この順で各工程が行われる。
また、半導体積層体準備工程S10は、半導体積層体形成工程S101と、第1絶縁膜形成工程S102と、透光性電極形成工程S103と、を含んでいる。光反射膜形成工程S20は、誘電体多層膜形成工程S201と、開口部形成工程S202と、第1誘電体層除去工程S203と、を含んでいる。
As shown in FIG. 3, the manufacturing method of the light-emitting element 1 includes a semiconductor laminate preparation step S10, a light reflection film formation step S20, a pad electrode formation step S30, a second insulating film formation step S40, and an external connection. It includes an electrode forming step S50 and an individualization step S60, and each step is performed in this order.
Further, the semiconductor stacked body preparation step S10 includes a semiconductor stacked body forming step S101, a first insulating film forming step S102, and a translucent electrode forming step S103. The light reflecting film forming step S20 includes a dielectric multilayer film forming step S201, an opening forming step S202, and a first dielectric layer removing step S203.

各工程は、1枚の基板11上に、複数の発光素子1が形成されるウエハレベルプロセスで行われる。すなわち、基板11上に複数の発光素子1が2次元配列するように形成される。図4A〜図5及び図7〜図9は、1個の発光素子1の一部についての断面を示すものである。
以下、各工程について順次に説明する。
Each process is performed by a wafer level process in which a plurality of light emitting elements 1 are formed on one substrate 11. That is, the plurality of light emitting elements 1 are formed on the substrate 11 so as to be two-dimensionally arranged. 4A to 5 and FIGS. 7 to 9 show cross sections of a part of one light emitting element 1.
Hereinafter, each process will be described sequentially.

(半導体積層体準備工程(半導体積層体を準備する工程))
半導体積層体準備工程S10において、n側半導体層12nとp側半導体層12pとが上方に向かって順に設けられた半導体積層体12であって、p側半導体層12pの上面の一部に設けられた透光性の第1絶縁膜15と、第1絶縁膜15を被覆するとともにp側半導体層12pの上面に設けられたp側透光性電極141と、が設けられた半導体積層体12を準備する。
半導体積層体準備工程S10は、より詳細には、以下に説明する3つの工程が順次に行われる。
(Semiconductor laminated body preparation process (process which prepares a semiconductor laminated body))
In the semiconductor stacked body preparation step S10, the semiconductor stacked body 12 in which the n-side semiconductor layer 12n and the p-side semiconductor layer 12p are sequentially provided upward, and is provided on a part of the upper surface of the p-side semiconductor layer 12p. The semiconductor laminated body 12 provided with the translucent first insulating film 15 and the p-side translucent electrode 141 that covers the first insulating film 15 and is provided on the upper surface of the p-side semiconductor layer 12p. prepare.
More specifically, in the semiconductor stacked body preparation step S10, three steps described below are sequentially performed.

(半導体積層体形成工程)
まず、半導体積層体形成工程S101において、図4Aに示すように、第1露出部12b及び第2露出部12c(図2A参照)を有する半導体積層体12を形成する。半導体積層体12は、サファイアなどからなる基板11の上面に、窒化物半導体などを用いて、MOCVD法などによりn側半導体層12n、活性層12a及びp側半導体層12pを順次に積層することで得られる。次に、n側電極構造体13の離散配置部13aを形成するための領域及び複数の発光素子1を区画する境界線BDに沿った領域である境界領域(ダイシングストリート)に、エッチング法などによりn側半導体層12nが露出した第1露出部12b及び第2露出部12cを形成することができる。
(Semiconductor laminate formation process)
First, in the semiconductor stacked body forming step S101, as shown in FIG. 4A, the semiconductor stacked body 12 having the first exposed portion 12b and the second exposed portion 12c (see FIG. 2A) is formed. The semiconductor stacked body 12 is formed by sequentially stacking an n-side semiconductor layer 12n, an active layer 12a, and a p-side semiconductor layer 12p on the upper surface of a substrate 11 made of sapphire or the like by using a nitride semiconductor or the like by an MOCVD method or the like. can get. Next, a region for forming the discrete arrangement portion 13a of the n-side electrode structure 13 and a boundary region (dicing street) that is a region along the boundary line BD that partitions the plurality of light emitting elements 1 are etched by an etching method or the like. A first exposed portion 12b and a second exposed portion 12c in which the n-side semiconductor layer 12n is exposed can be formed.

(第1絶縁膜形成工程)
次に、第1絶縁膜形成工程S102において、図4Bに示すように、p側半導体層12pの上面の離散配置部14aを形成する領域ごとに、第1絶縁膜15を形成する。
第1絶縁膜15は、SiOなどの絶縁性を有する材料を用いて、スパッタリング法などにより形成することができる。
(First insulating film forming step)
Next, in the first insulating film forming step S102, as shown in FIG. 4B, the first insulating film 15 is formed in each region where the discrete arrangement portions 14a on the upper surface of the p-side semiconductor layer 12p are to be formed.
The first insulating film 15 can be formed by a sputtering method or the like using an insulating material such as SiO 2 .

(透光性電極形成工程)
次に、透光性電極形成工程S103において、図4Cに示すように、第1露出部12bにおいてn側半導体層12nの上面を被覆するn側透光性電極131と、各第1絶縁膜15とp側半導体層12pの上面とを連続して被覆するp側透光性電極141と、を形成する。
n側透光性電極131及びp側透光性電極141は、ITOなどの透光性及び導電性を有する材料を用いて、スパッタリング法などによって同時に形成することができる。また、成膜後に、n側透光性電極131及びp側透光性電極141と半導体積層体12とがオーミック接触するように、加熱処理を行う。
(Translucent electrode forming step)
Next, in the translucent electrode forming step S103, as shown in FIG. 4C, the n-side translucent electrode 131 that covers the upper surface of the n-side semiconductor layer 12n in the first exposed portion 12b, and each first insulating film 15 And a p-side translucent electrode 141 that continuously covers the upper surface of the p-side semiconductor layer 12p.
The n-side translucent electrode 131 and the p-side translucent electrode 141 can be simultaneously formed by a sputtering method or the like using a material having translucency and conductivity such as ITO. Further, after the film formation, heat treatment is performed so that the n-side translucent electrode 131 and the p-side translucent electrode 141 and the semiconductor stacked body 12 are in ohmic contact.

(光反射膜形成工程(光反射膜を設ける工程))
次に、光反射膜形成工程S20において、図5に示すように、DBR膜である光反射膜16を形成する。光反射膜形成工程S20は、より詳細には、以下に説明する3つの工程が順次に行われる。
(Light reflecting film forming step (step of providing a light reflecting film))
Next, in the light reflecting film forming step S20, as shown in FIG. 5, a light reflecting film 16 that is a DBR film is formed. More specifically, in the light reflection film forming step S20, three steps described below are sequentially performed.

以下に、図6A〜図6Cを参照して、p側の離散配置部14aに設けられる光反射膜16の形成について説明する。
なお、図示は省略するが、第1露出部12b内のn側半導体層12n上においても、p側半導体層12p上と同様のプロセスで、n側透光性電極131の上面に開口部16nを有するように光反射膜16が形成される。
Hereinafter, with reference to FIGS. 6A to 6C, the formation of the light reflection film 16 provided in the p-side discrete arrangement portion 14 a will be described.
Although not shown, the opening 16n is formed on the upper surface of the n-side translucent electrode 131 on the n-side semiconductor layer 12n in the first exposed portion 12b by the same process as that on the p-side semiconductor layer 12p. The light reflecting film 16 is formed so as to have.

(誘電体多層膜形成工程)
まず、誘電体多層膜形成工程S201において、SiO及びNbのような2種類の誘電体材料を交互に用いて、スパッタリング法などによって、それぞれ所定の膜厚で積層することで、図6Aに示すように、第1誘電体層161及び第2誘電体層162からなる誘電体多層膜である光反射膜16を形成する。
(Dielectric multilayer film formation process)
First, in the dielectric multilayer film forming step S201, two types of dielectric materials such as SiO 2 and Nb 2 O 5 are alternately used and laminated with a predetermined film thickness by sputtering or the like, respectively. As shown to 6A, the light reflection film 16 which is a dielectric multilayer film which consists of the 1st dielectric material layer 161 and the 2nd dielectric material layer 162 is formed.

(開口部形成工程(光反射膜に開口部を設ける工程))
次に、開口部形成工程S202において、図6Bに示すように、フォトリソグラフィ法などによって、p側透光性電極141(及びn側透光性電極131)上に開口を有するように、マスクMを形成する。そして、マスクMをエッチングマスクとして、RIE(反応性イオンエッチング)などのドライエッチング法によって、光反射膜16に開口部16p(及び開口部16n)を形成する。前記したように、エッチングによって形成される開口部16p(及び開口部16n)の端面は、上方ほど開口が広くなるように傾斜して形成される。
(Opening formation step (step of providing an opening in the light reflecting film))
Next, in the opening forming step S202, as shown in FIG. 6B, the mask M is formed so as to have an opening on the p-side translucent electrode 141 (and the n-side translucent electrode 131) by photolithography or the like. Form. Then, the opening 16p (and the opening 16n) is formed in the light reflecting film 16 by a dry etching method such as RIE (reactive ion etching) using the mask M as an etching mask. As described above, the end face of the opening 16p (and the opening 16n) formed by etching is formed so as to be inclined so that the opening becomes wider upward.

(第1誘電体層除去工程(第1誘電体層を除去する工程))
次に、第1誘電体層除去工程S203において、図6Cに示すように、ウェットエッチング法によって、光反射膜16の開口部16p(及び開口部16n)の端面をサイドエッチングすることで、第1誘電体層161を除去する。
例えば、第1誘電体層161にSiOを用い、第2誘電体層162にNbを用いた場合、エッチング液としてBHF(バッファードフッ酸)を用いることで、第1誘電体層161と第2誘電体層162とに対するエッチングレートの差を大きくすることができる。これによって、実質的に第1誘電体層を選択的に除去することができる。
開口部16pの端面から横方向にエッチングが進行し、p側透光性電極141上の領域である第2部位16bにおける第1誘電体層161が除去されるように、ウェットエッチングの時間や温度を調整する。n側透光性電極131上に設けられている光反射膜16についても同様である。
(First Dielectric Layer Removal Step (Step of Removing First Dielectric Layer))
Next, in the first dielectric layer removing step S203, as shown in FIG. 6C, the end surface of the opening 16p (and the opening 16n) of the light reflecting film 16 is side-etched by wet etching, thereby performing the first etching. The dielectric layer 161 is removed.
For example, when SiO 2 is used for the first dielectric layer 161 and Nb 2 O 5 is used for the second dielectric layer 162, the first dielectric layer can be obtained by using BHF (buffered hydrofluoric acid) as an etchant. The difference in etching rate between 161 and the second dielectric layer 162 can be increased. Thereby, the first dielectric layer can be substantially selectively removed.
Etching proceeds in the lateral direction from the end face of the opening 16p, and the time and temperature of the wet etching are performed so that the first dielectric layer 161 in the second portion 16b, which is the region on the p-side translucent electrode 141, is removed. Adjust. The same applies to the light reflecting film 16 provided on the n-side translucent electrode 131.

なお、第2部位16bにおける第1誘電体層161の除去は、図6Cに模式的に示したように厳密でなくともよい。例えば、上層側に配置された第1誘電体層161は、第1部位16aの一部まで除去されてもよく、下層側に配置された第1誘電体層161は、第2部位16bの一部が除去されなくてもよい。   Note that the removal of the first dielectric layer 161 in the second portion 16b may not be as strict as schematically illustrated in FIG. 6C. For example, the first dielectric layer 161 disposed on the upper layer side may be removed up to a part of the first portion 16a, and the first dielectric layer 161 disposed on the lower layer side is one of the second portions 16b. The part may not be removed.

(パッド電極形成工程)
次に、パッド電極形成工程S30において、図7に示すように、開口部16n内及びその近傍の光反射膜16の上面を被覆すようにnパッド電極132を形成するとともに、開口部16p内及びp側半導体層12pの上方の略全面を被覆するようにpパッド電極142を形成する。
nパッド電極132及びpパッド電極142は、Agなどの金属材料を用いて、スパッタリング法や蒸着法などによって形成することができる。
(Pad electrode formation process)
Next, in the pad electrode forming step S30, as shown in FIG. 7, the n pad electrode 132 is formed so as to cover the upper surface of the light reflecting film 16 in and near the opening 16n, and in the opening 16p and A p-pad electrode 142 is formed so as to cover substantially the entire surface above the p-side semiconductor layer 12p.
The n pad electrode 132 and the p pad electrode 142 can be formed using a metal material such as Ag by a sputtering method, an evaporation method, or the like.

(第2絶縁膜形成工程)
次に、第2絶縁膜形成工程S40において、図8に示すように、各nパッド電極132上に開口部17nを有し、pパッド電極142上の所定領域に開口部17pを有して、ウエハの上面全体を被覆するように第2絶縁膜17を形成する。
第2絶縁膜17は、SiOなどの絶縁材料を用いて、スパッタリング法などによって形成することができる。
(Second insulating film forming step)
Next, in the second insulating film forming step S40, as shown in FIG. 8, each n pad electrode 132 has an opening 17n, and a predetermined region on the p pad electrode 142 has an opening 17p. A second insulating film 17 is formed so as to cover the entire upper surface of the wafer.
The second insulating film 17 can be formed by a sputtering method or the like using an insulating material such as SiO 2 .

(外部接続用電極形成工程)
次に、外部接続用電極形成工程S50において、図9に示すように、第2絶縁膜17上の所定領域に、外部接続用電極18n,18pを形成する。外部接続用電極18nは、各開口部17n内でnパッド電極132と電気的に接続され、外部接続用電極18pは、開口部17p内でpパッド電極142と電気的に接続される。
外部接続用電極18n,18pは、Auなどの金属材料を用いて、スパッタリング法や蒸着法、メッキ法などによって形成することができる。
(External connection electrode formation process)
Next, in the external connection electrode formation step S50, as shown in FIG. 9, external connection electrodes 18n and 18p are formed in predetermined regions on the second insulating film 17. The external connection electrode 18n is electrically connected to the n pad electrode 132 in each opening 17n, and the external connection electrode 18p is electrically connected to the p pad electrode 142 in the opening 17p.
The external connection electrodes 18n and 18p can be formed by a sputtering method, a vapor deposition method, a plating method, or the like using a metal material such as Au.

(個片化工程)
次に、個片化工程S60において、第2露出部12c上に設定された境界線に沿って、ダイシング法やスクライビング法などにより切断することで、ウエハを複数の発光素子1に個片化する。
(Individualization process)
Next, in the singulation step S60, the wafer is singulated into a plurality of light emitting elements 1 by cutting by a dicing method or a scribing method along the boundary line set on the second exposed portion 12c. .

なお、ウエハを切断する前に、基板11の裏面を研磨して薄肉化するようにしてもよい。また、半導体積層体12の上面側に樹脂などの支持部材を設け、基板11をLLO(レーザ・リフト・オフ)法などによって除去するようにしてもよい。
また、発光素子1の光取り出し面側に、蛍光体層を設け、発光素子1と蛍光体層との光を合成した合成光を取り出すようにしてもよい。
以上の工程により、発光素子1を製造することができる。
Note that the back surface of the substrate 11 may be polished and thinned before cutting the wafer. Further, a support member such as a resin may be provided on the upper surface side of the semiconductor stacked body 12, and the substrate 11 may be removed by an LLO (laser lift off) method or the like.
Further, a phosphor layer may be provided on the light extraction surface side of the light emitting element 1 to extract combined light obtained by synthesizing light from the light emitting element 1 and the phosphor layer.
The light emitting element 1 can be manufactured through the above steps.

以上、本発明に係る発光素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。   As mentioned above, although the light emitting element concerning this invention and its manufacturing method were concretely demonstrated by the form for inventing, the meaning of this invention is not limited to these description, Claim of a claim It must be interpreted widely based on the description. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.

本発明に係る発光素子及びその製造方法によって製造される発光素子は、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイなど、種々の光源に利用することができる。   The light-emitting element manufactured by the light-emitting element according to the present invention and the manufacturing method thereof can be used for various light sources such as a backlight light source of a liquid crystal display, various lighting fixtures, and a large display.

1 発光素子
11 基板
12 半導体積層体
12n n側半導体層
12a 活性層
12p p側半導体層
12b 第1露出部
12c 第2露出部
13 n側電極構造体
13a 離散配置部
131 n側透光性電極
132 nパッド電極
14 p側電極構造体
14a 離散配置部
141 p側透光性電極
142 pパッド電極
142a 開口部
15 第1絶縁膜
16 光反射膜
161 第1誘電体層
162 第2誘電体層
163 空気層
16a 第1部位
16b 第2部位
16n,16p 開口部
17 第2絶縁膜
17n,17p 開口部
18n,18p 外部接続用電極
M マスク
DESCRIPTION OF SYMBOLS 1 Light emitting element 11 Board | substrate 12 Semiconductor laminated body 12n N side semiconductor layer 12a Active layer 12p P side semiconductor layer 12b 1st exposed part 12c 2nd exposed part 13 n side electrode structure 13a Discrete arrangement part 131 n side translucent electrode 132 n pad electrode 14 p side electrode structure 14a discrete arrangement portion 141 p side translucent electrode 142 p pad electrode 142a opening 15 first insulating film 16 light reflection film 161 first dielectric layer 162 second dielectric layer 163 air Layer 16a First part 16b Second part 16n, 16p Opening 17 Second insulating film 17n, 17p Opening 18n, 18p External connection electrode M Mask

Claims (6)

n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体と、
前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、
前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、
前記半導体積層体及び前記p側透光性電極を被覆し、前記p側透光性電極の上方の一部に開口部を有する光反射膜と、
前記開口部を介して前記p側透光性電極と電気的に接続されるp電極と、を備え、
前記光反射膜は、DBR膜であり、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、
前記第1部位は、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層されてなり、
前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層され
前記開口部の端面が、上方ほど開口が広くなるように傾斜し、
前記第2部位の光反射膜の積層数は、前記第1部位の光反射膜の積層数より少ない発光素子。
a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward;
A translucent insulating film provided on a part of the upper surface of the p-side semiconductor layer;
A p-side translucent electrode that covers the insulating film and is provided on an upper surface of the p-side semiconductor layer;
A light reflecting film covering the semiconductor laminate and the p-side translucent electrode, and having an opening in a part above the p-side translucent electrode;
A p-electrode electrically connected to the p-side translucent electrode through the opening,
The light reflecting film is a DBR film, and is located above the semiconductor stacked body and in a region where the p-side transmissive electrode is not provided, and above the p-side transmissive electrode. A second part located at
The first portion is formed by alternately laminating the first dielectric layer and the second dielectric layer having a higher refractive index than the first dielectric layer, with the lowermost layer as the first dielectric layer.
The second portion has the lowermost layer as an air layer, and the air layer and the second dielectric layer are alternately stacked ,
The end face of the opening is inclined so that the opening becomes wider upward.
The light emitting element in which the number of stacked light reflecting films in the second part is smaller than the number of stacked light reflecting films in the first part .
前記半導体積層体は、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y<1)で表される窒化物半導体からなる請求項1に記載の発光素子。 2. The light emitting device according to claim 1 , wherein the semiconductor stacked body is made of a nitride semiconductor represented by In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y <1). 前記p側透光性電極は、ITO(インジウム・スズ酸化物)である請求項1又は請求項2に記載の発光素子。 The light emitting device according to claim 1, wherein the p-side translucent electrode is ITO (indium tin oxide). 前記第1誘電体層は、SiO2である請求項1乃至請求項3の何れか一項に記載の発光素子。 Said first dielectric layer, the light emitting device according to any one of claims 1 to 3 is SiO 2. 前記第2誘電体層は、Nb25である請求項1乃至請求項4の何れか一項に記載の発光素子。 Said second dielectric layer, the light emitting device according to any one of claims 1 to 4 is a Nb 2 O 5. n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体であって、前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、が設けられた前記半導体積層体を準備する工程と、
前記半導体積層体の上方において、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層された光反射膜を設ける工程と、
ドライエッチング法により、前記p側透光性電極の上方の一部において、前記光反射膜に上方ほど開口が広くなるように傾斜した開口部を設ける工程と、
前記開口部の端面をウェットエッチングすることによって、上面側からみて前記p側透光性電極が配置された領域内において前記第1誘電体層を除去する工程と、を含み
前記光反射膜は、DBR膜であり、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、
前記第1部位は、最下層を前記第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い前記第2誘電体層とが交互に積層されてなり、
前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層され、
前記第2部位の光反射膜の積層数は、前記第1部位の光反射膜の積層数より少ない発光素子の製造方法。
A semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, a light-transmitting insulating film provided on a part of an upper surface of the p-side semiconductor layer, and the insulation Providing the semiconductor laminate including a film and a p-side translucent electrode provided on an upper surface of the p-side semiconductor layer; and
The first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer are alternately laminated above the semiconductor laminate, with the lowermost layer being the first dielectric layer. Providing a light reflecting film;
Providing a portion of the upper part of the p-side translucent electrode by a dry etching method so that the light reflection film has an opening that is inclined so that the opening is wider upward ;
Removing the first dielectric layer in a region where the p-side translucent electrode is disposed when viewed from the upper surface side by wet-etching the end surface of the opening , and
The light reflecting film is a DBR film, and is located above the semiconductor stacked body and in a region where the p-side transmissive electrode is not provided, and above the p-side transmissive electrode. A second part located at
The first portion is formed by alternately laminating the first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer, with the lowermost layer being the first dielectric layer. Become
The second portion has the lowermost layer as an air layer, and the air layer and the second dielectric layer are alternately stacked,
The method of manufacturing a light emitting device , wherein the number of stacked light reflecting films in the second part is smaller than the number of stacked light reflecting films in the first part .
JP2016016480A 2016-01-29 2016-01-29 Light emitting device and manufacturing method thereof Active JP6601243B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016016480A JP6601243B2 (en) 2016-01-29 2016-01-29 Light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016016480A JP6601243B2 (en) 2016-01-29 2016-01-29 Light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017135348A JP2017135348A (en) 2017-08-03
JP6601243B2 true JP6601243B2 (en) 2019-11-06

Family

ID=59504536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016016480A Active JP6601243B2 (en) 2016-01-29 2016-01-29 Light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6601243B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846017B2 (en) 2018-06-08 2021-03-24 日亜化学工業株式会社 Light emitting device and its manufacturing method
JP6912731B2 (en) 2018-07-31 2021-08-04 日亜化学工業株式会社 Semiconductor light emitting device
JP7056543B2 (en) * 2018-12-26 2022-04-19 豊田合成株式会社 Semiconductor light emitting device
WO2020137470A1 (en) * 2018-12-26 2020-07-02 豊田合成株式会社 Semiconductor light-emitting element
JP7043014B2 (en) * 2019-01-11 2022-03-29 豊田合成株式会社 Semiconductor light emitting device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413792B1 (en) * 1997-07-24 2004-02-14 삼성전자주식회사 Short wavelength surface emitting laser device including dbr having stacked structure of gan layer and air layer and fabricating method thereof
JP3566184B2 (en) * 2000-06-12 2004-09-15 日本電信電話株式会社 Surface emitting laser
JP2002176226A (en) * 2000-09-22 2002-06-21 Toshiba Corp Optical element and its manufacturing method
JP2007227861A (en) * 2006-02-27 2007-09-06 Sony Corp Semiconductor light-emitting device
JP5205098B2 (en) * 2008-03-27 2013-06-05 Dowaエレクトロニクス株式会社 Semiconductor light emitting device and manufacturing method thereof
KR20100008123A (en) * 2008-07-15 2010-01-25 고려대학교 산학협력단 Vertical light emitting devices with the support composed of double heat-sinking layer
JP5305790B2 (en) * 2008-08-28 2013-10-02 株式会社東芝 Semiconductor light emitting device
JP5719110B2 (en) * 2009-12-25 2015-05-13 日亜化学工業株式会社 Light emitting element
JP5659728B2 (en) * 2010-11-22 2015-01-28 パナソニックIpマネジメント株式会社 Light emitting element
JP5743806B2 (en) * 2011-08-23 2015-07-01 シャープ株式会社 Nitride semiconductor light emitting device, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor light emitting device
EP2757598B1 (en) * 2011-09-16 2017-04-26 Seoul Viosys Co., Ltd. Light emitting diode
JP5990405B2 (en) * 2012-06-04 2016-09-14 スタンレー電気株式会社 Light emitting device and manufacturing method thereof
US9705044B2 (en) * 2013-02-07 2017-07-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101967837B1 (en) * 2013-03-11 2019-04-10 삼성전자주식회사 Semiconductor light-emitting device

Also Published As

Publication number Publication date
JP2017135348A (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6947996B2 (en) Manufacturing method of light emitting element
JP6601243B2 (en) Light emitting device and manufacturing method thereof
JP6413460B2 (en) LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
JP5659966B2 (en) Semiconductor device and manufacturing method thereof
JP5915504B2 (en) Semiconductor light emitting device
JP6485019B2 (en) Semiconductor light emitting device
JP5589812B2 (en) Semiconductor light emitting device
JP5929714B2 (en) Semiconductor light emitting device
JP2023041863A (en) Light-emitting element
JP6024506B2 (en) Group III nitride semiconductor light emitting device and method for manufacturing the same
JP6256235B2 (en) Manufacturing method of semiconductor light emitting device
JP2013232478A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2008218440A (en) GaN-BASED LED ELEMENT AND LIGHT-EMITTING APPARATUS
WO2015141166A1 (en) Semiconductor light-emitting device and method for manufacturing same
JP2019106406A (en) Semiconductor light-emitting element, surface mounting device using the same, and their manufacturing methods
JP6519464B2 (en) Light emitting device and method of manufacturing the same
JP2011071444A (en) Light-emitting element
JP6252123B2 (en) Method for manufacturing light emitting device
KR100675202B1 (en) Vertically structured gan type light emitting diode device and method of manufacturing the same
JP2013123008A (en) Semiconductor light-emitting device
JP2016051829A (en) Light emitting device manufacturing method
JP5543164B2 (en) Light emitting element
JP5974808B2 (en) Semiconductor light emitting device
JP6380011B2 (en) Light emitting device and manufacturing method thereof
US8803179B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190923

R150 Certificate of patent or registration of utility model

Ref document number: 6601243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250