JP6601243B2 - Light emitting device and manufacturing method thereof - Google Patents
Light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6601243B2 JP6601243B2 JP2016016480A JP2016016480A JP6601243B2 JP 6601243 B2 JP6601243 B2 JP 6601243B2 JP 2016016480 A JP2016016480 A JP 2016016480A JP 2016016480 A JP2016016480 A JP 2016016480A JP 6601243 B2 JP6601243 B2 JP 6601243B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- electrode
- light
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光素子及びその製造方法に関する。 The present invention relates to a light emitting device and a method for manufacturing the same.
サファイア基板の上面にn側半導体層、活性層及びp側半導体層が順次積層して設けられ、活性層からの光をサファイア基板側から有効に取り出すために、p側半導体層の上方に光反射膜を有する発光素子が知られている。例えば、特許文献1には、p側半導体層の上面の略全面に、例えば、ITO(インジウム・スズ酸化物)からなる透光性導電膜が設けられており、更に、この透光性導電膜の上面にDBR(Distributed Bragg Reflector)膜が設けられた発光素子が開示されている。
An n-side semiconductor layer, an active layer, and a p-side semiconductor layer are sequentially stacked on the upper surface of the sapphire substrate, and light is reflected above the p-side semiconductor layer in order to effectively extract light from the active layer from the sapphire substrate side. A light-emitting element having a film is known. For example, in
しかしながら、例えば、透光性導電膜と導通するパッド電極を設けるためにDBR膜に開口部を設ける場合、その開口部の端面が傾斜してDBR膜の膜厚が薄くなる部分が生じることがある。このような膜厚の薄い部分では、誘電体多層膜の積層数が減少するため、光反射率が低下する。その結果、発光素子の光取り出し効率が低下することがある。 However, for example, in the case where an opening is provided in the DBR film in order to provide a pad electrode that is electrically connected to the light-transmitting conductive film, a portion in which the end surface of the opening is inclined and the thickness of the DBR film is thin may occur. . In such a thin portion, the number of laminated multilayer dielectric films is reduced, so that the light reflectance is lowered. As a result, the light extraction efficiency of the light emitting element may be reduced.
本発明は、光取り出し効率が向上する発光素子を提供することを課題とする。 An object of the present invention is to provide a light-emitting element with improved light extraction efficiency.
本発明に係る発光素子は、n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体と、前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、前記半導体積層体及び前記p側透光性電極を被覆し、前記p側透光性電極の上方の一部に開口部を有する光反射膜と、前記開口部を介して前記p側透光性電極と電気的に接続されるp電極と、を備え、前記光反射膜は、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、前記第1部位は、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層されてなり、前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層されてなる。 A light-emitting element according to the present invention includes a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, and a light-transmitting element provided on a part of the upper surface of the p-side semiconductor layer. An insulating film; a p-side transmissive electrode provided on an upper surface of the p-side semiconductor layer; and the semiconductor laminate and the p-side transmissive electrode. A light reflection film having an opening in a part above the photoelectrode, and a p-electrode electrically connected to the p-side translucent electrode through the opening, the light reflection film comprising: A first portion located in a region above the semiconductor stacked body and not provided with the p-side translucent electrode, and a second portion located above the p-side translucent electrode. The first portion is bent more than the first dielectric layer and the first dielectric layer, with the lowermost layer being the first dielectric layer. Becomes a high rate second dielectric layer are laminated alternately, the second site, the bottom layer as an air layer, and the air layer, and the second dielectric layer are laminated alternately.
本発明に係る発光素子の製造方法は、n側半導体層とp側半導体層とが上方に向かって順に設けられた半導体積層体であって、前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、が設けられた前記半導体積層体を準備する工程と、前記半導体積層体の上方において、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層された光反射膜を設ける工程と、ドライエッチング法により、前記p側透光性電極の上方の一部において、前記光反射膜に開口部を設ける工程と、前記開口部の端面をウェットエッチングすることによって、上面側からみて前記p側透光性電極が配置された領域内において前記第1誘電体層を除去する工程と、を含む。 The method for manufacturing a light-emitting element according to the present invention is a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, and is provided on a part of the upper surface of the p-side semiconductor layer. Preparing the semiconductor stacked body provided with the translucent insulating film and the p-side translucent electrode that covers the insulating film and is provided on the upper surface of the p-side semiconductor layer; Light in which the first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer are alternately laminated above the semiconductor laminated body, with the lowermost layer being the first dielectric layer A step of providing a reflection film, a step of providing an opening in the light reflection film in a portion above the p-side translucent electrode by a dry etching method, and wet etching an end surface of the opening, The p-side translucent electrode is disposed when viewed from the upper surface side. And a step of removing the first dielectric layer in the region.
本発明に係る発光素子及びその製造方法によれば、光取り出し効率が向上する発光素子を提供することができる。 According to the light emitting device and the manufacturing method thereof according to the present invention, it is possible to provide a light emitting device with improved light extraction efficiency.
以下、実施形態に係る発光素子及びその製造方法について説明する。
なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本明細書において、「上」、「下」などは構成要素間の相対的な位置を示すものであって、絶対的な位置を示すことを意図したものではない。
Hereinafter, the light emitting device and the manufacturing method thereof according to the embodiment will be described.
The drawings referred to in the following description schematically show the embodiment, and therefore, the scale, interval, positional relationship, etc. of each member are exaggerated, or some of the members are not shown. There is a case. In addition, the scale and interval of each member may not match in the plan view and the cross-sectional view thereof. Moreover, in the following description, the same name and the code | symbol are showing the same or the same member in principle, and suppose that detailed description is abbreviate | omitted suitably.
Further, in this specification, “upper”, “lower” and the like indicate relative positions between components, and are not intended to indicate absolute positions.
[発光素子の構成]
図1A〜図2Gを参照して、実施形態に係る発光素子1について説明する。
なお、図2A〜図2Gは、発光素子1の積層構造を説明するために、下層側から順次に積層した状態を示している。図2A〜図2Gは平面図であるが、便宜的に各図における最上層にハッチングを施している。
[Configuration of Light Emitting Element]
With reference to FIG. 1A-FIG. 2G, the
2A to 2G show a state in which layers are sequentially stacked from the lower layer side in order to explain the stacked structure of the
本実施形態に係る発光素子1は、図1A〜図1Eに示すように、上面視で外縁の形状が略正方形であり、基板11と、半導体積層体12と、n側電極構造体13と、p側電極構造体14と、第1絶縁膜15と、光反射膜16と、第2絶縁膜17と、外部接続用電極18n,18pと、を備えて構成されている。
発光素子1は、外部接続用電極18n,18pが設けられた上面側が実装面であり、基板11が設けられた下面側が光取り出し面である。
以下、各部材について、順次に詳細に説明する。
As shown in FIGS. 1A to 1E, the
In the
Hereinafter, each member will be described in detail sequentially.
(基板)
基板11は、半導体積層体12を支持するものである。また、基板11は、半導体積層体12をエピタキシャル成長させるための成長基板であってもよい。基板11としては、例えば、半導体積層体12に窒化物半導体を用いる場合、サファイア(Al2O3)基板を用いることができる。
なお、基板11は、その上面に半導体積層体12を形成し、更に半導体積層体12の上面側に樹脂などの支持部材を設けた後で除去することもできる。発光素子1が基板11を有する構成の場合は、基板11は良好な透光性を有することが好ましい。
(substrate)
The
The
(半導体積層体)
半導体積層体12は、基板11の一方の主面である上面に、n側半導体層12n及びp側半導体層12pが順に積層されてなる。図1Cに示すように、n側半導体層12nとp側半導体層12pとの間に活性層12aを設けることが好ましい。
(Semiconductor laminate)
The semiconductor stacked
半導体積層体12には、p側半導体層12p及び活性層12aが部分的に存在しない領域、すなわちp側半導体層12pの表面から凹んで、上面側にn側半導体層12nがp側半導体層12pから露出した領域である第1露出部12b及び第2露出部12cが形成されている。図2Aにおいて右上がりの斜線のハッチングを施した領域が、p側半導体層12pが配置された領域であり、左上がりの斜線のハッチングを施した領域が、第1露出部12b及び第2露出部12cである。
In the semiconductor stacked
第1露出部12bは、上面視で略円形を有しており、複数個の第1露出部12bが、図2Aに示した平面図における中段領域を除き、半導体積層体12の上面側全体に亘って略均等な間隔で千鳥状に配置されている。
第2露出部12cは、上面視で、発光素子1の外周に沿って設けられている。第2露出部12cは、複数個の発光素子1をウエハレベルプロセスで製造する際に、発光素子1を区画するダイシングストリートに設けられるものである。
The first exposed
The second exposed
n側半導体層12n、活性層12a及びp側半導体層12pは、InXAlYGa1−X−YN(0≦X、0≦Y、X+Y<1)などの窒化物半導体が用いられる。
n-
(電極構造)
発光素子1は、図1Cに示すように、第1露出部12b内においてn側半導体層12nと電気的に接続されるn側電極構造体13と、p側半導体層12pの上面においてp側半導体層12pと電気的に接続されるp側電極構造体14と、を有している。
(Electrode structure)
As shown in FIG. 1C, the light-emitting
(n側電極構造体)
n側電極構造体13は、図1Dに示すように、第1露出部12b内のn側半導体層12n上に設けられるn側透光性電極131と、n側透光性電極131上に設けられるnパッド電極132と、nパッド電極132上に設けられる外部接続用電極18nと、から構成されている。
(N-side electrode structure)
As shown in FIG. 1D, the n-
図1A、図1B及び図1Dに示すように、n側電極構造体13は、第1露出部12b及びその近傍領域ごとに離散して配置されている離散配置部13aを有している。各離散配置部13aは、n側透光性電極131とnパッド電極132とから構成されている。n側透光性電極131、nパッド電極132、後記する光反射膜16の開口部16n及び第2絶縁膜17の開口部17nは、上面視で、それぞれ第1露出部12bの円形の外形形状と略同心円になるように設けられている。
また、各離散配置部13aのnパッド電極132は、外部接続用電極18nと電気的に接続されている。
As shown in FIG. 1A, FIG. 1B, and FIG. 1D, the n-
Further, the
(n側透光性電極)
n側透光性電極131は、図2Cに右下がりの斜線のハッチングを施して示すように、第1露出部12bごとに離散して設けられている。n側透光性電極131は、各第1露出部12b内において、n側半導体層12nの上面とオーミック接触するように設けられている。図1C、図1D及び図2Dに示すように、n側透光性電極131は、絶縁性の光反射膜16によって半導体積層体12の表面と連続して被覆されている。また、n側透光性電極131の上方には、離散配置部13aごとに光反射膜16の開口部16nが設けられている。
なお、n側透光性電極131を設けずに、nパッド電極132とn側半導体層12nとが直接にオーミック接触するように構成してもよい。
(N-side translucent electrode)
The n-side
Note that the n-
n側透光性電極131は、導電性金属酸化物から形成される。導電性金属酸化物としては、Zn、In、Sn、Ga及びTiからなる群から選択された少なくとも1種の元素を含む酸化物が挙げられる。特に、可視光に対して高い透光性を有し、導電率の高い材料であることから、ITOを用いることが好ましい。
The n-side
(nパッド電極)
nパッド電極132は、図2Eに右下がりの斜線のハッチングを施して示すように、第1露出部12bごとに離散して設けられている。nパッド電極132は、第1露出部12b内及びその近傍に設けられている。nパッド電極132は、光反射膜16の開口部16n内においてn側透光性電極131と電気的に接続されるように設けられている。nパッド電極132は、更に、絶縁性の光反射膜16を介して第1露出部12bの外側であるp側半導体層12p上にまで延在するように設けられている。
nパッド電極132は、第2絶縁膜17によって光反射膜16の上面と連続して被覆されているが、図1C、図1D及び図2Fに示すように、離散配置部13aごとに、nパッド電極132の上面の位置に第2絶縁膜17の開口部17nが設けられている。
(N-pad electrode)
The
The
nパッド電極132は、半導体積層体12側から照射される光を半導体積層体12側に効率よく反射させるために、光反射性の良好な金属、特にAg又はその合金を用いることができる。また、nパッド電極132は、積層構造としてもよく、例えば、下層側にAg又はその合金などの光反射性の良好な材料を用いた光反射層を設け、上層側に光反射層に用いた金属材料のマイグレーションを抑制するためのバリア層、例えばNi層又はTi層を設けるようにしてもよい。
The n-
(n側の外部接続用電極)
外部接続用電極18nは、外部電源と接続するための発光素子1のn側の端子であり、図2Gに右下がりの斜線のハッチングを施して示すように、上面視で中段部を除く、上段部及び下段部に横長の長方形形状に配置されている。また、外部接続用電極18nは、上段部及び下段部に配置されている部分が、中段部の右端で接続されており、全体として逆C字の上面視形状を有している。
外部接続用電極18nは、第2絶縁膜17上に設けられており、n側の離散配置部13aごとに設けられている開口部17nにおいて、各離散配置部13aのnパッド電極132と電気的に接続されている。
(N-side external connection electrode)
The
The
外部接続用電極18nとしては、Cu、Au、Niなどの金属を用いることができる。また、外部接続用電極18nを複数種類の金属を用いた積層構造としてもよい。外部接続用電極18nは、腐食防止及びAu−Sn共晶半田などのAu合金系の接着部材を用いた実装基板との接合性を高めるために、少なくとも最上層をAuで形成することが好ましい。
A metal such as Cu, Au, or Ni can be used as the
(p側電極構造体)
p側電極構造体14は、図1Eに示すように、p側半導体層12p上に離散的に設けられる第1絶縁膜15と、各第1絶縁膜15の上面とp側半導体層12pの上面とを連続して被覆するように設けられるp側透光性電極141と、p側透光性電極141上に設けられるpパッド電極142と、pパッド電極142上に設けられる外部接続用電極18pと、から構成されている。
(P-side electrode structure)
As shown in FIG. 1E, the p-
図1Aに示すように、p側電極構造体14は、p側半導体層12pの上面側に、複数の離散配置部14aを有している。複数の離散配置部14aは、第1露出部12bが設けられた領域及びその近傍領域を除く略全面に亘って2次元に正方配列するように配置されている。図1B、図1C及び図1Eに示すように、各離散配置部14aは、第1絶縁膜15とp側透光性電極141とから構成されている。第1絶縁膜15、p側透光性電極141及び後記する光反射膜16の開口部16pは、上面視で略同心円になるように設けられている。
また、各離散配置部14aのp側透光性電極141は、p側半導体層12pの上面側の略全面を被覆するように設けられているpパッド電極142と電気的に接続されている。また、pパッド電極142の上面の一部に外部接続用電極18pが設けられている。
As shown in FIG. 1A, the p-
In addition, the p-side
各離散配置部14aは、上面視で略円形に設けられており、径の異なる2つの大きさのものが設けられている。離散配置部14aは、近傍に第1露出部12bが設けられている場合のようにスペースが制約される配置位置に、小さい径のものが配置されている。
なお、詳細は後記するが、離散配置部14aは、小さい径のものも、大きい径のものも、上面視のサイズが異なるだけで、同様の積層構造を有している。
Each
In addition, although details will be described later, the
(第1絶縁膜)
第1絶縁膜15は、図2Bにドットのハッチングを施して示すように、p側半導体層12p上の略全面に亘って2次元に正方配列されるように、離散的に配置されている。各第1絶縁膜15は、上面視で略円形を有しており、図1Cに示すように、その上方のp側透光性電極141が配置された領域であって、p側透光性電極141とpパッド電極142とが接触する領域である光反射膜16の開口部16pの配置領域に設けられている。p側半導体層12pとp側透光性電極141との間に第1絶縁膜15を設けることにより、第1絶縁膜15の直下領域のp側半導体層12pに電流が流れにくくなり、当該領域における発光が抑制される。そして、pパッド電極142の下面に向かって伝播する光量を低減させることで、金属膜であるpパッド電極142によって吸収される光量を低減させることができる。
なお、第1絶縁膜15は、上面視で開口部16pと同じ領域に設けているが、開口部16pを包含するように、開口部16pよりも広い範囲に設けるようにしてもよい。
(First insulation film)
As shown by dot hatching in FIG. 2B, the first insulating
The first insulating
また、第1絶縁膜15は、透光性を有することが好ましく、更にp側半導体層12pよりも屈折率が低く、p側半導体層12pとの屈折率差が大きいことがより好ましい。これによって、p側半導体層12pと第1絶縁膜15との界面で、屈折率差とスネルの法則とに基づいて、半導体積層体12内を上方に伝播する光を効果的に反射させることができる。その結果として、pパッド電極142による光吸収を、より低減させることができる。
The first insulating
第1絶縁膜15としては、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の酸化物又は窒化物を用いることができる。特に、屈折率が低く、透光性に優れるSiO2を用いることが好ましい。
As the first insulating
(p側透光性電極)
p側透光性電極141は、図2Cに右上がりの斜線のハッチングを施して示すように、離散配置部14aごとに、第1絶縁膜15の上面とp側半導体層12pの上面とを連続して被覆するように設けられている。また、p側透光性電極141は、その上面であって、上面視で第1絶縁膜15が配置された領域内に開口部16pを有するように、絶縁性の光反射膜16によって被覆されている。また、光反射膜16の開口部16p内において、pパッド電極142がp側透光性電極141の上面と電気的に接続されるように設けられている。
(P-side translucent electrode)
The p-side
p側透光性電極141は、p側半導体層12pとオーミック接触するように設けられている。p側透光性電極141は離散的に配置されているが、p側透光性電極141がp側半導体層12pの上面の略全面に亘って配置されることで、pパッド電極142を介して供給される電流を、p側半導体層12p全体に拡散させることができる。p側透光性電極141がpパッド電極142と接触する領域の直下領域には、第1絶縁膜15が設けられており、当該領域に対して電流が流れにくいように構成されている。
The p-side
p側透光性電極141は、p側半導体層12pの上面の略全面を連続して被覆するように配置してもよいが、本実施形態のように、p側透光性電極141を配置する面積を少なくすることが好ましい。p側透光性電極141が配置されていない領域では、p側半導体層12pからの光を、p側透光性電極141を介さずに光反射膜16によって効率よく半導体積層体12側に反射させることができる。従って、p側透光性電極141の配置面積を少なくすることで、p側透光性電極141による光の吸収を低減することができ、その結果として、発光素子1の光取り出し効率を高めることができる。
なお、p側透光性電極141は、例えば、ITOのような、前記したn側透光性電極131と同様の材料を用いることができる。
The p-side
The p-side
(pパッド電極)
pパッド電極(p電極)142は、図2Eに右上がりの斜線のハッチングを施して示すように、第1露出部12bが設けられた領域及びその近傍領域に開口部142aを有し、p側半導体層12pの上面側の略全面を、光反射膜16を介して被覆するように設けられている。また、pパッド電極142は、離散配置部14aごとに設けられている光反射膜16の開口部16p内において、p側透光性電極141と電気的に接続されている。
また、pパッド電極142の上面は、上面視で中段の領域に開口部17pを有するように、第2絶縁膜17によって被覆されている。また、pパッド電極142は、開口部17pにおいて、外部接続用電極18pと電気的に接続されている。
なお、pパッド電極142は、前記したnパッド電極132と同様の材料を用いることができ、nパッド電極132と同様の積層構造を有するように構成してもよい。
(P pad electrode)
The p-pad electrode (p-electrode) 142 has an
Further, the upper surface of the
Note that the p-
(p側の外部接続用電極)
外部接続用電極18pは、外部電源と接続するための発光素子1のp側の端子であり、図2Gに右上がりの斜線のハッチングを施して示すように、上面視で中段部において、横長の長方形形状に配置されている。
外部接続用電極18pは、第2絶縁膜17上に設けられており、第2絶縁膜17の開口部17pにおいて、pパッド電極142と電気的に接続されている。
なお、p側の外部接続用電極18pは、前記したn側の外部接続用電極18nと同様の材料を用いることができる。
(P-side external connection electrode)
The
The
The p-side
(光反射膜)
光反射膜16は、図2Dにドットのハッチングを施して示すように、半導体積層体12の上面側の略全面を被覆するように設けられている。光反射膜16は、図1D及び図1Eに示すように、屈折率の異なる2種類の誘電体層である第1誘電体層161と第2誘電体層162とを交互に積層してなる誘電体多層膜である。より詳細には、当該誘電体多層膜はDBR膜を構成している。
光反射膜16として、DBR膜を備えることで、単に金属膜を設ける場合よりも高い光反射率で半導体積層体12からの光を光取り出し面である下面側に反射させることができる。その結果、発光素子1の光取り出し効率を高めることができる。
また、絶縁膜である光反射膜16の上面の大部分の領域は、金属膜であるnパッド電極132又はpパッド電極142によって被覆されており、DBR膜である光反射膜16と組み合わせることで、より高い光反射率を得ることができる。
(Light reflecting film)
The
By providing the DBR film as the
Further, most of the upper surface of the
光反射膜16は、n側透光性電極131及びp側透光性電極141よりも上層側に設けられており、離散配置部13aごとにn側透光性電極131の上面に開口部16nを有するとともに、離散配置部14aごとにp側透光性電極141の上面に開口部16pを有している。また、開口部16nにおいてn側透光性電極131とnパッド電極132とが導通し、開口部16pにおいてp側透光性電極141とpパッド電極142とが導通するように構成されている。
なお、n側透光性電極131及びp側透光性電極141が設けられていない領域では、光反射膜16は、半導体積層体12と接するように設けられている。このため、半導体積層体12からの光を効率よく反射して半導体積層体12側に戻すことができる。
The
In the region where the n-side
開口部16n,16pは、第1誘電体層161と第2誘電体層162とを交互に積層した誘電体積層膜を形成した後に(図6A参照)、エッチングマスクを用いてドライエッチングすることで形成することができる(図6B参照)。このとき、上面視で開口部16n,16pの中心ほどエッチングレートが遅くなるため、図6Bに示すように、形成される開口部16p(開口部16nも同様)の端面は、上方ほど広がるように傾斜した傾斜面となる。
このため、光反射膜16は、開口部16n,16pの近傍において第1誘電体層161及び第2誘電体層162の積層数が部分的に減少することとなる。DBR膜は、積層数が少ないと、十分に高い光反射率を得られなくなる。従って、光反射膜16は、開口部16n,16pの近傍において、他の領域よりも光反射率が低くなる。
The
For this reason, in the
ここで、図1D及び図1Eに示すように、光反射膜16において、誘電体多層膜の積層数が減少していない領域を第1部位16aとし、開口部16n,16pの近傍領域であるn側透光性電極131及びp側透光性電極141上の領域を第2部位16bとする。
本実施形態では、光反射膜16は、第2部位16bにおける第1誘電体層161を空気層163に置き換えるように構成されている。空気は、第1誘電体層161を構成する固体層よりも屈折率が小さいため、低屈折率側の第1誘電体層161を空気層163に置き換えたDBR膜は、第1誘電体層161と第2誘電体層162とからなるDBR膜よりも高い光反射率とすることができる。従って、第2部位16bにおいて、部分的に誘電体多層膜の積層数が減少することによる光反射率の低下を軽減することができる。
Here, as shown in FIGS. 1D and 1E, in the
In the present embodiment, the
製造方法の詳細は後記するが、誘電体多層膜に開口部16n,16pを形成した後で、ウェットエッチング法によって光反射膜16の開口部16n,16pの端面をサイドエッチングして第1誘電体層161を選択的に除去することで(図6C参照)、第2部位16bに空気層163を形成することができる。
Although details of the manufacturing method will be described later, after the
また、光反射膜16であるDBR膜の最下層となる第1誘電体層161が、第2誘電体層162よりも屈折率が低くなるように構成することが好ましい。更に、第1誘電体層161が、半導体積層体12よりも屈折率が低いことが好ましい。
特に、半導体積層体12として、窒化物半導体、例えばGaNのように比較的高い屈折率(2.47)の半導体を用いる場合は、半導体積層体12と光反射膜16の第1誘電体層161との界面において、半導体積層体12と第1誘電体層161との屈折率差が大きくなる。このため、屈折率差に基づく界面での光反射率を高めることができるとともに、スネルの法則に基づく界面での全反射を得ることができる。すなわち、光反射膜16は、当該界面での光反射率を、より高めることができる。
Further, it is preferable that the
In particular, when a semiconductor having a relatively high refractive index (2.47), such as a nitride semiconductor, for example, GaN, is used as the
また、n側透光性電極131及びp側透光性電極141として、ITOのような比較的高い屈折率(2.04)の材料を用いる場合も、第2誘電体層162よりも屈折率の低い第1誘電体層161を最下層とし、更に第1誘電体層161がn側透光性電極131及びp側透光性電極141よりも屈折率が低くなるように構成することが好ましい。前記した第1誘電体層161と半導体積層体12との界面と同様に、第1誘電体層161とn側透光性電極131及びp側透光性電極141のそれぞれとの界面においても、光反射率をより高めることができる。
Further, when a material having a relatively high refractive index (2.04) such as ITO is used as the n-side
また、第2部位16bにおいて、第1誘電体層161が、より屈折率の低い空気層163に置き換えられることによって、光反射膜16とn側透光性電極131又はp側透光性電極141のそれぞれとの界面での屈折率差がより大きくなる。このため、屈折率差及びスネルの法則に基づく当該界面での光反射率を、更に高めることができる。
Further, in the
また、p側半導体層12p上においては、第1絶縁膜15の直下の領域に位置する半導体積層体12に電流が流れ難く、第1絶縁膜15の周囲に設けられたp側透光性電極141と半導体積層体12とが接する領域に電流が流れ易くなる。このため、p側透光性電極141と半導体積層体12とが接する領域の直下の活性層12aが強く発光する傾向がある。
従って、開口部16pの端面近傍では、光反射膜16であるDBR膜の積層数の減少による光反射率の低下が、光取り出し効率に影響を与え易くなる。
そこで、開口部16pの端面近傍である第2部位16bにおける第1誘電体層161を空気層163に置き換えて光反射率の低下の少なくとも一部を補うことで、光取り出し効率の低下を軽減することができる。
In addition, on the p-
Therefore, in the vicinity of the end face of the
Accordingly, the
また、空気層163を設ける範囲は、第2部位12b内とすることが好ましい。空気層163は、開口部16n,16pの端面から奥深くまで設けないようにすることで、前記したウェットエッチング法によって容易に形成することができる。また、空気層163を広範囲に連続して設けないようにすることで、光反射膜16が外部からの衝撃などに対して損傷を受け難くすることができる。
Further, the range in which the
なお、空気層163は、空気が充填される場合に限らず、空気に代えて窒素ガスやアルゴンガスなどのガスが充填されてもよく、空気と同等の屈折率(約1.0)を有するように構成されればよい。
The
光反射膜16は、互いに屈折率の異なる第1誘電体層161と第2誘電体層162とを交互に積層することで、所定の波長を中心とする波長域の光を高効率に反射することができる。すなわち、半導体積層体12が発光する光の真空中における波長をλ0とし、第1誘電体層161の屈折率をn1、第2誘電体層162の屈折率をn2としたときに、第1誘電体層161及び第2誘電体層162の厚さを、それぞれλ0/(4n1)、λ0/(4n2)とする。これによって、波長λ0を中心とした波長域の光を高効率に反射させることができる。
The
DBR膜である光反射膜は、第1誘電体層161と第2誘電体層162とのペアの積層数が多いほど高い光反射率を得ることができるが、3ペア以上とすることが好ましく、7ペア以上とすることが更に好ましい。例えば、誘電体として、SiO2(屈折率1.47)とNb2O5(屈折率2.33)とを組み合わせて、積層数を3ペアとすることで、理論的には、所定の波長(例えば、560nm)を中心に、広い波長領域で90%以上の光反射率を得ることができる。
The light reflection film that is a DBR film can obtain a higher light reflectance as the number of stacked layers of the
なお、空気層163は、空気よりも屈折率の高い第1誘電体層161と同じ膜厚となる。このため、空気層163を備えるDBR膜は、最大の光反射率が得られる波長がシフトするが、DBR膜は広い波長領域で高反射率を得ることができる。従って、所定の波長の光に対しても、空気層163を備えるDBR膜は、第1誘電体層161を備えるDBR膜よりも高い光反射率を得ることができる。
The
第1誘電体層161及び第2誘電体層162に用いる誘電体材料としては、Si、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の酸化物又は窒化物を用いることができる。光反射膜16は、第1誘電体層161及び第2誘電体層162として、これらの材料から、互いに屈折率の異なる2種類の材料を組み合わせて構成することができる。2種類の材料の組み合わせ例としては、低屈折率材料としてSiO2を、また、高屈折率材料としてNb2O5、TiO2、ZrO2、Ta2O5などを挙げることができる。
また、ウェットエッチング法によって、第1誘電体層161が選択的に除去できるように、第1誘電体層161に用いる誘電体材料と、第2誘電体層162に用いる誘電体材料に対するエッチングレートの差が大きな材料を組み合わせて選択することが好ましい。
The dielectric material used for the
In addition, the etching rate for the dielectric material used for the
透光性が良好で、屈折率差が大きく、例えば、BHF(バッファードフッ酸)をエッチング液とした場合のエッチングレートの差が大きい誘電体材料の組み合わせとして、SiO2とNb2O5との組み合わせを挙げることができる。 As a combination of dielectric materials having good translucency, large refractive index difference, and large difference in etching rate when BHF (buffered hydrofluoric acid) is used as an etching solution, for example, SiO 2 and Nb 2 O 5 Can be mentioned.
なお、第1誘電体層161及び第2誘電体層162からなる誘電体多層膜は、前記した2種類の誘電体材料を、スパッタリング法や蒸着法などによって交互に積層するように成膜することで形成することができる。
The dielectric multilayer film composed of the
(第2絶縁膜)
第2絶縁膜17は、図2Fにドットのハッチングを施して示すように、半導体積層体12の上面側の略全面を、光反射膜16、nパッド電極132及びpパッド電極142を介して被覆するように設けられている。
第2絶縁膜17は、図1Cに示すように、光反射膜16、nパッド電極132及びpパッド電極142よりも上層側に設けられており、離散配置部13aごとにnパッド電極132の上面に円形状の開口部17nを有している。また、第2絶縁膜17は、上面視で中段の領域において、pパッド電極142の上面に横長の略長方形の開口部17pを有している。また、開口部17nにおいてnパッド電極132と外部接続用電極18nとが導通し、開口部17pにおいてpパッド電極142と外部接続用電極18pとが導通するように構成されている。
(Second insulating film)
As shown in FIG. 2F with dot hatching, the second insulating
As shown in FIG. 1C, the second insulating
第2絶縁膜17は、前記した第1絶縁膜15と同様の材料を用いて形成することができる。第2絶縁膜17は、下層側のnパッド電極132、pパッド電極142、半導体積層体12などを、外気から保護できるように、ガスバリア性の良好な材料を用いることが好ましい。例えば、SiNはSiO2よりも浸水耐性が高いため、SiNを第2絶縁膜17に用いることで、nパッド電極132やpパッド電極142に含有されているAgのマイグレーションを良好に抑制することができる。
The second insulating
発光素子1の外形形状、第1露出部12b、n側透光性電極131並びにnパッド電極132の形状や配置場所並びに配置数、第1絶縁膜15並びにp側透光性電極141の配置場所や配置数、外部接続用電極18n,18pの形状や配置場所などは、適宜に定めることができる。
特に離散配置部13a,14aの配置数が多く、従って、光反射膜16の開口部16n,16pの個数が多いほど、光反射膜16に傾斜した側面が多く形成される。このため、空気層163に置き換わる第1誘電体層161が多くなり、光反射率を向上させる効果が大きくなる。
The outer shape of the light-emitting
In particular, the number of the
[発光素子の製造方法]
次に、実施形態に係る発光素子1の製造方法について、図3〜図9を参照(適宜に図2A〜図2G参照)して説明する。
なお、図4A〜図5、図7〜図9は、図1BにおけるIC−IC線に相当する位置の断面を示している。また、図6A〜図6Cは、図1Eに相当する位置の断面を示している。
[Method for Manufacturing Light-Emitting Element]
Next, a method for manufacturing the light-emitting
4A to 5 and 7 to 9 show cross sections at positions corresponding to the IC-IC line in FIG. 1B. 6A to 6C show a cross section at a position corresponding to FIG. 1E.
発光素子1の製造方法は、図3に示すように、半導体積層体準備工程S10と、光反射膜形成工程S20と、パッド電極形成工程S30と、第2絶縁膜形成工程S40と、外部接続用電極形成工程S50と、個片化工程S60と、を含み、この順で各工程が行われる。
また、半導体積層体準備工程S10は、半導体積層体形成工程S101と、第1絶縁膜形成工程S102と、透光性電極形成工程S103と、を含んでいる。光反射膜形成工程S20は、誘電体多層膜形成工程S201と、開口部形成工程S202と、第1誘電体層除去工程S203と、を含んでいる。
As shown in FIG. 3, the manufacturing method of the light-emitting
Further, the semiconductor stacked body preparation step S10 includes a semiconductor stacked body forming step S101, a first insulating film forming step S102, and a translucent electrode forming step S103. The light reflecting film forming step S20 includes a dielectric multilayer film forming step S201, an opening forming step S202, and a first dielectric layer removing step S203.
各工程は、1枚の基板11上に、複数の発光素子1が形成されるウエハレベルプロセスで行われる。すなわち、基板11上に複数の発光素子1が2次元配列するように形成される。図4A〜図5及び図7〜図9は、1個の発光素子1の一部についての断面を示すものである。
以下、各工程について順次に説明する。
Each process is performed by a wafer level process in which a plurality of
Hereinafter, each process will be described sequentially.
(半導体積層体準備工程(半導体積層体を準備する工程))
半導体積層体準備工程S10において、n側半導体層12nとp側半導体層12pとが上方に向かって順に設けられた半導体積層体12であって、p側半導体層12pの上面の一部に設けられた透光性の第1絶縁膜15と、第1絶縁膜15を被覆するとともにp側半導体層12pの上面に設けられたp側透光性電極141と、が設けられた半導体積層体12を準備する。
半導体積層体準備工程S10は、より詳細には、以下に説明する3つの工程が順次に行われる。
(Semiconductor laminated body preparation process (process which prepares a semiconductor laminated body))
In the semiconductor stacked body preparation step S10, the semiconductor stacked
More specifically, in the semiconductor stacked body preparation step S10, three steps described below are sequentially performed.
(半導体積層体形成工程)
まず、半導体積層体形成工程S101において、図4Aに示すように、第1露出部12b及び第2露出部12c(図2A参照)を有する半導体積層体12を形成する。半導体積層体12は、サファイアなどからなる基板11の上面に、窒化物半導体などを用いて、MOCVD法などによりn側半導体層12n、活性層12a及びp側半導体層12pを順次に積層することで得られる。次に、n側電極構造体13の離散配置部13aを形成するための領域及び複数の発光素子1を区画する境界線BDに沿った領域である境界領域(ダイシングストリート)に、エッチング法などによりn側半導体層12nが露出した第1露出部12b及び第2露出部12cを形成することができる。
(Semiconductor laminate formation process)
First, in the semiconductor stacked body forming step S101, as shown in FIG. 4A, the semiconductor stacked
(第1絶縁膜形成工程)
次に、第1絶縁膜形成工程S102において、図4Bに示すように、p側半導体層12pの上面の離散配置部14aを形成する領域ごとに、第1絶縁膜15を形成する。
第1絶縁膜15は、SiO2などの絶縁性を有する材料を用いて、スパッタリング法などにより形成することができる。
(First insulating film forming step)
Next, in the first insulating film forming step S102, as shown in FIG. 4B, the first insulating
The first insulating
(透光性電極形成工程)
次に、透光性電極形成工程S103において、図4Cに示すように、第1露出部12bにおいてn側半導体層12nの上面を被覆するn側透光性電極131と、各第1絶縁膜15とp側半導体層12pの上面とを連続して被覆するp側透光性電極141と、を形成する。
n側透光性電極131及びp側透光性電極141は、ITOなどの透光性及び導電性を有する材料を用いて、スパッタリング法などによって同時に形成することができる。また、成膜後に、n側透光性電極131及びp側透光性電極141と半導体積層体12とがオーミック接触するように、加熱処理を行う。
(Translucent electrode forming step)
Next, in the translucent electrode forming step S103, as shown in FIG. 4C, the n-side
The n-side
(光反射膜形成工程(光反射膜を設ける工程))
次に、光反射膜形成工程S20において、図5に示すように、DBR膜である光反射膜16を形成する。光反射膜形成工程S20は、より詳細には、以下に説明する3つの工程が順次に行われる。
(Light reflecting film forming step (step of providing a light reflecting film))
Next, in the light reflecting film forming step S20, as shown in FIG. 5, a
以下に、図6A〜図6Cを参照して、p側の離散配置部14aに設けられる光反射膜16の形成について説明する。
なお、図示は省略するが、第1露出部12b内のn側半導体層12n上においても、p側半導体層12p上と同様のプロセスで、n側透光性電極131の上面に開口部16nを有するように光反射膜16が形成される。
Hereinafter, with reference to FIGS. 6A to 6C, the formation of the
Although not shown, the
(誘電体多層膜形成工程)
まず、誘電体多層膜形成工程S201において、SiO2及びNb2O5のような2種類の誘電体材料を交互に用いて、スパッタリング法などによって、それぞれ所定の膜厚で積層することで、図6Aに示すように、第1誘電体層161及び第2誘電体層162からなる誘電体多層膜である光反射膜16を形成する。
(Dielectric multilayer film formation process)
First, in the dielectric multilayer film forming step S201, two types of dielectric materials such as SiO 2 and Nb 2 O 5 are alternately used and laminated with a predetermined film thickness by sputtering or the like, respectively. As shown to 6A, the
(開口部形成工程(光反射膜に開口部を設ける工程))
次に、開口部形成工程S202において、図6Bに示すように、フォトリソグラフィ法などによって、p側透光性電極141(及びn側透光性電極131)上に開口を有するように、マスクMを形成する。そして、マスクMをエッチングマスクとして、RIE(反応性イオンエッチング)などのドライエッチング法によって、光反射膜16に開口部16p(及び開口部16n)を形成する。前記したように、エッチングによって形成される開口部16p(及び開口部16n)の端面は、上方ほど開口が広くなるように傾斜して形成される。
(Opening formation step (step of providing an opening in the light reflecting film))
Next, in the opening forming step S202, as shown in FIG. 6B, the mask M is formed so as to have an opening on the p-side translucent electrode 141 (and the n-side translucent electrode 131) by photolithography or the like. Form. Then, the
(第1誘電体層除去工程(第1誘電体層を除去する工程))
次に、第1誘電体層除去工程S203において、図6Cに示すように、ウェットエッチング法によって、光反射膜16の開口部16p(及び開口部16n)の端面をサイドエッチングすることで、第1誘電体層161を除去する。
例えば、第1誘電体層161にSiO2を用い、第2誘電体層162にNb2O5を用いた場合、エッチング液としてBHF(バッファードフッ酸)を用いることで、第1誘電体層161と第2誘電体層162とに対するエッチングレートの差を大きくすることができる。これによって、実質的に第1誘電体層を選択的に除去することができる。
開口部16pの端面から横方向にエッチングが進行し、p側透光性電極141上の領域である第2部位16bにおける第1誘電体層161が除去されるように、ウェットエッチングの時間や温度を調整する。n側透光性電極131上に設けられている光反射膜16についても同様である。
(First Dielectric Layer Removal Step (Step of Removing First Dielectric Layer))
Next, in the first dielectric layer removing step S203, as shown in FIG. 6C, the end surface of the
For example, when SiO 2 is used for the
Etching proceeds in the lateral direction from the end face of the
なお、第2部位16bにおける第1誘電体層161の除去は、図6Cに模式的に示したように厳密でなくともよい。例えば、上層側に配置された第1誘電体層161は、第1部位16aの一部まで除去されてもよく、下層側に配置された第1誘電体層161は、第2部位16bの一部が除去されなくてもよい。
Note that the removal of the
(パッド電極形成工程)
次に、パッド電極形成工程S30において、図7に示すように、開口部16n内及びその近傍の光反射膜16の上面を被覆すようにnパッド電極132を形成するとともに、開口部16p内及びp側半導体層12pの上方の略全面を被覆するようにpパッド電極142を形成する。
nパッド電極132及びpパッド電極142は、Agなどの金属材料を用いて、スパッタリング法や蒸着法などによって形成することができる。
(Pad electrode formation process)
Next, in the pad electrode forming step S30, as shown in FIG. 7, the
The
(第2絶縁膜形成工程)
次に、第2絶縁膜形成工程S40において、図8に示すように、各nパッド電極132上に開口部17nを有し、pパッド電極142上の所定領域に開口部17pを有して、ウエハの上面全体を被覆するように第2絶縁膜17を形成する。
第2絶縁膜17は、SiO2などの絶縁材料を用いて、スパッタリング法などによって形成することができる。
(Second insulating film forming step)
Next, in the second insulating film forming step S40, as shown in FIG. 8, each
The second insulating
(外部接続用電極形成工程)
次に、外部接続用電極形成工程S50において、図9に示すように、第2絶縁膜17上の所定領域に、外部接続用電極18n,18pを形成する。外部接続用電極18nは、各開口部17n内でnパッド電極132と電気的に接続され、外部接続用電極18pは、開口部17p内でpパッド電極142と電気的に接続される。
外部接続用電極18n,18pは、Auなどの金属材料を用いて、スパッタリング法や蒸着法、メッキ法などによって形成することができる。
(External connection electrode formation process)
Next, in the external connection electrode formation step S50, as shown in FIG. 9,
The
(個片化工程)
次に、個片化工程S60において、第2露出部12c上に設定された境界線に沿って、ダイシング法やスクライビング法などにより切断することで、ウエハを複数の発光素子1に個片化する。
(Individualization process)
Next, in the singulation step S60, the wafer is singulated into a plurality of
なお、ウエハを切断する前に、基板11の裏面を研磨して薄肉化するようにしてもよい。また、半導体積層体12の上面側に樹脂などの支持部材を設け、基板11をLLO(レーザ・リフト・オフ)法などによって除去するようにしてもよい。
また、発光素子1の光取り出し面側に、蛍光体層を設け、発光素子1と蛍光体層との光を合成した合成光を取り出すようにしてもよい。
以上の工程により、発光素子1を製造することができる。
Note that the back surface of the
Further, a phosphor layer may be provided on the light extraction surface side of the
The
以上、本発明に係る発光素子及びその製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。 As mentioned above, although the light emitting element concerning this invention and its manufacturing method were concretely demonstrated by the form for inventing, the meaning of this invention is not limited to these description, Claim of a claim It must be interpreted widely based on the description. Needless to say, various changes and modifications based on these descriptions are also included in the spirit of the present invention.
本発明に係る発光素子及びその製造方法によって製造される発光素子は、液晶ディスプレイのバックライト光源、各種照明器具、大型ディスプレイなど、種々の光源に利用することができる。 The light-emitting element manufactured by the light-emitting element according to the present invention and the manufacturing method thereof can be used for various light sources such as a backlight light source of a liquid crystal display, various lighting fixtures, and a large display.
1 発光素子
11 基板
12 半導体積層体
12n n側半導体層
12a 活性層
12p p側半導体層
12b 第1露出部
12c 第2露出部
13 n側電極構造体
13a 離散配置部
131 n側透光性電極
132 nパッド電極
14 p側電極構造体
14a 離散配置部
141 p側透光性電極
142 pパッド電極
142a 開口部
15 第1絶縁膜
16 光反射膜
161 第1誘電体層
162 第2誘電体層
163 空気層
16a 第1部位
16b 第2部位
16n,16p 開口部
17 第2絶縁膜
17n,17p 開口部
18n,18p 外部接続用電極
M マスク
DESCRIPTION OF
Claims (6)
前記p側半導体層の上面の一部に設けられた透光性の絶縁膜と、
前記絶縁膜を被覆するとともに前記p側半導体層の上面に設けられたp側透光性電極と、
前記半導体積層体及び前記p側透光性電極を被覆し、前記p側透光性電極の上方の一部に開口部を有する光反射膜と、
前記開口部を介して前記p側透光性電極と電気的に接続されるp電極と、を備え、
前記光反射膜は、DBR膜であり、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、
前記第1部位は、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層されてなり、
前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層され、
前記開口部の端面が、上方ほど開口が広くなるように傾斜し、
前記第2部位の光反射膜の積層数は、前記第1部位の光反射膜の積層数より少ない発光素子。 a semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward;
A translucent insulating film provided on a part of the upper surface of the p-side semiconductor layer;
A p-side translucent electrode that covers the insulating film and is provided on an upper surface of the p-side semiconductor layer;
A light reflecting film covering the semiconductor laminate and the p-side translucent electrode, and having an opening in a part above the p-side translucent electrode;
A p-electrode electrically connected to the p-side translucent electrode through the opening,
The light reflecting film is a DBR film, and is located above the semiconductor stacked body and in a region where the p-side transmissive electrode is not provided, and above the p-side transmissive electrode. A second part located at
The first portion is formed by alternately laminating the first dielectric layer and the second dielectric layer having a higher refractive index than the first dielectric layer, with the lowermost layer as the first dielectric layer.
The second portion has the lowermost layer as an air layer, and the air layer and the second dielectric layer are alternately stacked ,
The end face of the opening is inclined so that the opening becomes wider upward.
The light emitting element in which the number of stacked light reflecting films in the second part is smaller than the number of stacked light reflecting films in the first part .
前記半導体積層体の上方において、最下層を第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い第2誘電体層とが交互に積層された光反射膜を設ける工程と、
ドライエッチング法により、前記p側透光性電極の上方の一部において、前記光反射膜に上方ほど開口が広くなるように傾斜した開口部を設ける工程と、
前記開口部の端面をウェットエッチングすることによって、上面側からみて前記p側透光性電極が配置された領域内において前記第1誘電体層を除去する工程と、を含み、
前記光反射膜は、DBR膜であり、前記半導体積層体の上方であって前記p側透光性電極が設けられていない領域に位置する第1部位と、前記p側透光性電極の上方に位置する第2部位と、を有し、
前記第1部位は、最下層を前記第1誘電体層として、前記第1誘電体層と、前記第1誘電体層よりも屈折率の高い前記第2誘電体層とが交互に積層されてなり、
前記第2部位は、最下層を空気層として、前記空気層と、前記第2誘電体層とが交互に積層され、
前記第2部位の光反射膜の積層数は、前記第1部位の光反射膜の積層数より少ない発光素子の製造方法。 A semiconductor stacked body in which an n-side semiconductor layer and a p-side semiconductor layer are sequentially provided upward, a light-transmitting insulating film provided on a part of an upper surface of the p-side semiconductor layer, and the insulation Providing the semiconductor laminate including a film and a p-side translucent electrode provided on an upper surface of the p-side semiconductor layer; and
The first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer are alternately laminated above the semiconductor laminate, with the lowermost layer being the first dielectric layer. Providing a light reflecting film;
Providing a portion of the upper part of the p-side translucent electrode by a dry etching method so that the light reflection film has an opening that is inclined so that the opening is wider upward ;
Removing the first dielectric layer in a region where the p-side translucent electrode is disposed when viewed from the upper surface side by wet-etching the end surface of the opening , and
The light reflecting film is a DBR film, and is located above the semiconductor stacked body and in a region where the p-side transmissive electrode is not provided, and above the p-side transmissive electrode. A second part located at
The first portion is formed by alternately laminating the first dielectric layer and the second dielectric layer having a refractive index higher than that of the first dielectric layer, with the lowermost layer being the first dielectric layer. Become
The second portion has the lowermost layer as an air layer, and the air layer and the second dielectric layer are alternately stacked,
The method of manufacturing a light emitting device , wherein the number of stacked light reflecting films in the second part is smaller than the number of stacked light reflecting films in the first part .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016016480A JP6601243B2 (en) | 2016-01-29 | 2016-01-29 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016016480A JP6601243B2 (en) | 2016-01-29 | 2016-01-29 | Light emitting device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017135348A JP2017135348A (en) | 2017-08-03 |
JP6601243B2 true JP6601243B2 (en) | 2019-11-06 |
Family
ID=59504536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016016480A Active JP6601243B2 (en) | 2016-01-29 | 2016-01-29 | Light emitting device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6601243B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6846017B2 (en) | 2018-06-08 | 2021-03-24 | 日亜化学工業株式会社 | Light emitting device and its manufacturing method |
JP6912731B2 (en) | 2018-07-31 | 2021-08-04 | 日亜化学工業株式会社 | Semiconductor light emitting device |
JP7056543B2 (en) * | 2018-12-26 | 2022-04-19 | 豊田合成株式会社 | Semiconductor light emitting device |
WO2020137470A1 (en) * | 2018-12-26 | 2020-07-02 | 豊田合成株式会社 | Semiconductor light-emitting element |
JP7043014B2 (en) * | 2019-01-11 | 2022-03-29 | 豊田合成株式会社 | Semiconductor light emitting device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100413792B1 (en) * | 1997-07-24 | 2004-02-14 | 삼성전자주식회사 | Short wavelength surface emitting laser device including dbr having stacked structure of gan layer and air layer and fabricating method thereof |
JP3566184B2 (en) * | 2000-06-12 | 2004-09-15 | 日本電信電話株式会社 | Surface emitting laser |
JP2002176226A (en) * | 2000-09-22 | 2002-06-21 | Toshiba Corp | Optical element and its manufacturing method |
JP2007227861A (en) * | 2006-02-27 | 2007-09-06 | Sony Corp | Semiconductor light-emitting device |
JP5205098B2 (en) * | 2008-03-27 | 2013-06-05 | Dowaエレクトロニクス株式会社 | Semiconductor light emitting device and manufacturing method thereof |
KR20100008123A (en) * | 2008-07-15 | 2010-01-25 | 고려대학교 산학협력단 | Vertical light emitting devices with the support composed of double heat-sinking layer |
JP5305790B2 (en) * | 2008-08-28 | 2013-10-02 | 株式会社東芝 | Semiconductor light emitting device |
JP5719110B2 (en) * | 2009-12-25 | 2015-05-13 | 日亜化学工業株式会社 | Light emitting element |
JP5659728B2 (en) * | 2010-11-22 | 2015-01-28 | パナソニックIpマネジメント株式会社 | Light emitting element |
JP5743806B2 (en) * | 2011-08-23 | 2015-07-01 | シャープ株式会社 | Nitride semiconductor light emitting device, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor light emitting device |
EP2757598B1 (en) * | 2011-09-16 | 2017-04-26 | Seoul Viosys Co., Ltd. | Light emitting diode |
JP5990405B2 (en) * | 2012-06-04 | 2016-09-14 | スタンレー電気株式会社 | Light emitting device and manufacturing method thereof |
US9705044B2 (en) * | 2013-02-07 | 2017-07-11 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
KR101967837B1 (en) * | 2013-03-11 | 2019-04-10 | 삼성전자주식회사 | Semiconductor light-emitting device |
-
2016
- 2016-01-29 JP JP2016016480A patent/JP6601243B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017135348A (en) | 2017-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6947996B2 (en) | Manufacturing method of light emitting element | |
JP6601243B2 (en) | Light emitting device and manufacturing method thereof | |
JP6413460B2 (en) | LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD | |
JP5659966B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5915504B2 (en) | Semiconductor light emitting device | |
JP6485019B2 (en) | Semiconductor light emitting device | |
JP5589812B2 (en) | Semiconductor light emitting device | |
JP5929714B2 (en) | Semiconductor light emitting device | |
JP2023041863A (en) | Light-emitting element | |
JP6024506B2 (en) | Group III nitride semiconductor light emitting device and method for manufacturing the same | |
JP6256235B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2013232478A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
JP2008218440A (en) | GaN-BASED LED ELEMENT AND LIGHT-EMITTING APPARATUS | |
WO2015141166A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP2019106406A (en) | Semiconductor light-emitting element, surface mounting device using the same, and their manufacturing methods | |
JP6519464B2 (en) | Light emitting device and method of manufacturing the same | |
JP2011071444A (en) | Light-emitting element | |
JP6252123B2 (en) | Method for manufacturing light emitting device | |
KR100675202B1 (en) | Vertically structured gan type light emitting diode device and method of manufacturing the same | |
JP2013123008A (en) | Semiconductor light-emitting device | |
JP2016051829A (en) | Light emitting device manufacturing method | |
JP5543164B2 (en) | Light emitting element | |
JP5974808B2 (en) | Semiconductor light emitting device | |
JP6380011B2 (en) | Light emitting device and manufacturing method thereof | |
US8803179B2 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6601243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |