JP6243550B2 - 量子ビット読み出し用の相互量子論理比較器 - Google Patents

Description

本発明は、概して量子及び古典的デジタル超伝導回路に関し、特に量子ビット読み出し用の相互量子論理（ＲＱＬ）比較器に関する。

超伝導デジタル技術は、前例の無いほど高速、低電力消費及び低動作温度から利益を得るコンピューティング及び／又は通信資源を提供した。超伝導回路の実装形態における典型的な目標は、非常に電力効率がよく、且つ温度による損失を最小化する方法におけるデータの非常に高速な動作である（例えば、数十ギガヘルツ）。超伝導技術は、量子情報を格納するために量子ビットを実現することができる。量子ビットの一例は、位相量子ビットであり、ジョセフソン接合を分路するインダクタから形成されるようなＬＣ共振器として構成することができる。制御回路は、位相量子ビットに書き込むために用いることができ、読み出し回路は、位相量子ビットから量子状態を読み出すために用いることができる。

本発明の一態様は、相互量子論理（ＲＱＬ）読み出しシステムを含む。システムは、読み出しパルスが供給される入力段と、出力パルスを伝搬するように構成された出力段とを含む。システムはまた、量子ビットに結合される第１のジョセフソン接合及び第２のジョセフソン接合を含むＲＱＬ比較器を含む。バイアス電流が、量子ビットの第１の量子状態における第１のジョセフソン接合と、量子ビットの第２の量子状態における第２のジョセフソン接合との間で切り替わる。第１のジョセフソン接合は、読み出しパルスに応答してトリガして第１の量子状態において出力段で出力パルスを供給し、第２のジョセフソン接合は、読み出しパルスに応答してトリガして第２の量子状態において出力段で出力パルスを供給しない。

本発明の別の態様は、位相量子ビットの量子状態を読み出すための方法を含む。方法は、位相量子ビットの第１の量子状態において第１の方向に、且つ位相量子ビットの第２の量子状態において第２の方向に、第１のジョセフソン接合及び第２のジョセフソン接合を通してバイアス電流を供給することを含む。方法はまた、ＲＱＬクロック信号の第１のサイクルにおいて読み出しパルスを印加することを含み、読み出しパルスは、入力段において、第１及び第２のジョセフソン接合に伝搬される。方法は、位相量子ビットが、第１の方向に供給されているバイアス電流と読み出しパルスとに基づいてトリガしている第１のジョセフソン接合に応じ、出力段において出力パルスを受信することに基づいた第１の量子状態にあるか、又は第２の方向に供給されているバイアス電流と読み出しパルスとに基づいてトリガしている第２のジョセフソン接合に応じ、出力段において出力パルスを受信しないことに基づいた第２の量子状態にあるかどうかを判定することを更に含む。

本発明の別の態様は、ＲＱＬ読み出しシステムを含む。システムは、ＲＱＬクロック信号を生成するように構成されたＲＱＬクロックと、読み出しパルスが少なくとも１つの入力ジョセフソン接合を介して伝搬される際に沿う入力段とを含む。読み出しパルスは、ＲＱＬクロック信号の第１のサイクルにおいて供給することができる。システムはまた、ＲＱＬクロック信号の第１のサイクル中に、少なくとも１つの出力ジョセフソン接合を介して出力パルスを伝搬するように構成された出力段を含む。システムは、位相量子ビットに誘導的に結合される第１のジョセフソン接合及び第２のジョセフソン接合を含むＲＱＬ比較器を更に含む。第１及び第２のジョセフソン接合のそれぞれに関連する相対閾値は、読み出しパルスに応じて第１の量子状態において出力段で出力パルスを供給するために、且つ読み出しパルスに応じて第２の量子状態において出力段で出力パルスを供給しないために、位相量子ビットの第２の量子状態に対して位相量子ビットの第１の量子状態において変化する。

ＲＱＬ読み出しシステムの例を示す。 ＲＱＬ読み出し回路の例を示す。 タイミング図の例を示す。 位相量子ビットの量子状態を読み出すための方法の例を示す。

本発明は、概して量子及び古典的デジタル超伝導回路（quantum and classical digital superconducting circuit）に関し、特に量子ビット読み出し用の相互量子論理（reciprocal quantum logic : ＲＱＬ）比較器に関する。ＲＱＬ読み出しシステムは、読み出しパルスが供給される入力段を含むことができる。入力段は、読み出しパルスが伝播できる少なくとも１つの入力ジョセフソン接合（input Josephson junction）を含むことができる。読み出しパルスは、位相量子ビット（phase qubit）の量子状態を判定するために、外部ＲＱＬ回路などから供給することができる。ＲＱＬ読み出しシステムはまた、読み出しパルスに応じて、位相量子ビットの第１の量子状態で出力パルスを伝播するように構成された出力段を含むことができる。位相量子ビットが第２の量子状態である場合に、出力パルスは、読み出しパルスに応じて出力段において供給されない。ＲＱＬ読み出しシステムはまた、位相量子ビットに結合される第１のジョセフソン接合及び第２のジョセフソン接合を含むＲＱＬ比較器を含む。位相量子ビットの量子状態は、第１及び第２のジョセフソン接合のそれぞれに関連する相対閾値を設定することができる。例として、位相量子ビットは、位相量子ビットの量子状態に依存して、ジョセフソン接合を通して第１の方向又は第２の方向のいずれかにバイアス電流フローを供給するために、ＲＱＬ比較器に誘導的に結合され得る。従って、第１及び第２のジョセフソン接合の１つは、読み出しパルスに応答して、それぞれ第１及び第２のジョセフソン接合を通るバイアス電流の電流フローの方向に基づいたバイアス電流が読み出しパルスに追加されるか又は読み出しパルスから減じられることに基づいてトリガして出力段において出力パルスを供給するか又は供給しない。

ＲＱＬ読み出しシステムはまた、入力段、出力段及びＲＱＬ比較器のそれぞれにＲＱＬクロック信号を供給するＲＱＬクロックを含む。位相量子ビットが、ＲＱＬ比較器に誘導的に結合され得るので、位相量子ビットは、ＲＱＬクロック及び関連する分路抵抗器（shunt resistor）から効果的に分離することができる。その結果、位相量子ビットは、位相量子ビットのコヒーレンス時間の劣化をほぼ防ぐために、電位ノイズ源から分離される。ＲＱＬクロック信号は、読み出しパルスがＲＱＬクロック信号の第１のサイクル（例えば正のサイクル）において供給され得るように、ジョセフソン接合のトリガリング（triggering）を容易にする（facilitate）ために入力段、出力段及びＲＱＬ比較器においてジョセフソン接合の閾値に影響することができる。ＲＱＬクロック信号の第２のサイクル（例えば負のサイクル）中に、負のパルスは、それぞれのジョセフソン接合をリセットするために供給され、従って、位相量子ビットの量子状態の後続の読み出しを可能にすることができる。

図１は、ＲＱＬ読み出しシステム１０の例を示す。ＲＱＬ読み出しシステム１０は、超伝導量子ビット１２から量子状態を読み出すために、様々な量子及び古典的コンピューティング環境において実現することができる。例として、ＲＱＬ読み出しシステム１０の少なくとも一部は、超伝導環境において集積回路（ＩＣ）上に実現することができる。図１の例において、量子ビット１２は、位相量子ビットとして構成される。例えば、位相量子ビット１２は、超伝導ループ（例えばインダクタ）に埋め込まれるジョセフソン接合として配置することができる。従って、位相量子ビット１２の「１」及び「ゼロ」量子状態は、（例えば約３μＡ未満の電流差を有する）位相量子ビット１２のインダクタにおける一磁束量子の存在又は欠如によって異なり得る。

ＲＱＬ読み出しシステム１０はまた、入力段１４、出力段１６及びＲＱＬ比較器１８を含む。入力段１４は、読み出し動作中など、位相量子ビット１２の量子状態を読み出すために供給される読み出しパルスＲＤ＿ＰＬＳを伝搬するように構成される。例として、入力段１４が、読み出しパルスＲＤ＿ＰＬＳを伝搬するために連続してトリガできる少なくとも１つの入力ジョセフソン接合を含むことができるように、読み出しパルスＲＤ＿ＰＬＳは、外部回路から生成される。同様に、出力段１６は、位相量子ビット１２の第１の量子状態における読み出しパルスＲＤ＿ＰＬＳに応じて生成される出力パルスＯＵＴを伝搬するように構成される。例えば、出力段１６は、位相量子ビット１２が第１の量子状態であることを示す出力パルスＯＵＴを伝搬するために連続してトリガできる少なくとも１つの出力ジョセフソン接合を含むことができる。反対に、位相量子ビット１２が第２の量子状態である場合に、出力パルスＯＵＴは、生成されない。従って、出力パルスＯＵＴは、位相量子ビット１２が第２の量子状態である場合に、読み出しパルスＲＤ＿ＰＬＳに応じては出力段１６において伝搬されない。

ＲＱＬ比較器１８は、読み出しパルスＲＤ＿ＰＬＳに応じて位相量子ビット１２の量子状態を判定するように、且つ位相量子ビット１２が第１の量子状態である場合に出力パルスＯＵＴを生成するように構成される。従って、位相量子ビット１２の量子状態は、他の量子又は古典的回路に示すことができる。例えば、出力パルスＯＵＴは、量子誤差補正、又は様々な他の量子若しくは古典的処理用途のために実現することができる。図１の例において、位相量子ビット１２は、バイアス電流Ｉ_Ｑが、ＲＱＬ比較器１８を通って流れることができるように、ＲＱＬ比較器１８に対称的に結合されるように示されている。バイアス電流Ｉ_Ｑのフロー方向は、位相量子ビット１２の量子状態に基づくことができる。例えば、位相量子ビット１２は、バイアス電流Ｉ_ＱがＲＱＬ比較器１８を通って流れるために磁気的に誘導されるように、ＲＱＬ比較器１８に誘導的に結合され得る。本明細書で説明されるように、「誘導結合」は、１つのインダクタを通る電流フローが、それぞれのインダクタの共通コアを通る磁界に基づいて、もう一方のインダクタを通る電流フローを誘導するようなそれぞれのインダクタ間の磁気結合を指す。

図１の例において、ＲＱＬ比較器１８は、位相量子ビット１２に対して対称的に配置できるジョセフソン接合２０を含む。例として、ＲＱＬ比較器１８は、バイアス電流Ｉ_Ｑの一部が通って流れ、それぞれ出力段１６に結合される第１のジョセフソン接合２０及び第２のジョセフソン接合２０を含むことができる。従って、電流ループにおけるバイアス電流Ｉ_Ｑの方向は、読み出しパルスＲＤ＿ＰＬＳに応じて、第１及び第２のジョセフソン接合２０の１つを選択的にトリガするために、第１及び第２のジョセフソン接合２０のそれぞれにおける閾値に不均等に影響を及ぼすことができる。その結果、位相量子ビット１２の第１の量子状態において、第１のジョセフソン接合はトリガして出力パルスＯＵＴを供給することができる。例として、第１のジョセフソン接合２０を通って流れるバイアス電流Ｉ_Ｑは、第１のジョセフソン接合２０の閾値を超えるように読み出しパルスＲＤ＿ＰＬＳに追加され、従って、第１のジョセフソン接合２０をトリガして出力パルスＯＵＴを生成することができる。反対に、位相量子ビット１２の第２の量子状態において、第２のジョセフソン接合はトリガして出力パルスＯＵＴが出力段１６において伝搬するのを防ぐことができる。例として、第１のジョセフソン接合２０を通って流れるバイアス電流Ｉ_Ｑは、第１のジョセフソン接合２０をトリガしないために第１のジョセフソン接合２０の閾値に達しないように、しかし代わりに第２のジョセフソン接合２０をトリガし、結果として出力パルスＯＵＴの非生成に帰着するように、読み出しパルスＲＤ＿ＰＬＳから減じることができる。

ＲＱＬ読み出しシステム１０はまた、ＲＱＬクロック信号ＣＬＫを生成するように構成されるＲＱＬクロック２２を含む。例として、ＲＱＬクロック信号ＣＬＫは、非常に高い周波数（例えば数十ギガヘルツ）を有するような４相（例えば直交）クロック信号とすることができる。図１の例において、ＲＱＬクロック信号ＣＬＫは、入力段１４、出力段１６及びＲＱＬ比較器１８に供給されるように示されている。読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬクロック信号ＣＬＫと組み合わされた場合に、それぞれのジョセフソン接合のトリガリングを容易にするために、入力段における入力ジョセフソン接合、出力段における出力ジョセフソン接合、及びＲＱＬ比較器１８におけるジョセフソン接合２０の少なくとも一部の閾値を超えることができる。例えば、読み出しパルスは、ＲＱＬクロック信号ＣＬＫの第１のサイクル（例えば正のサイクル）において供給することができ、ＲＱＬクロック信号ＣＬＫの第２のサイクル（例えば負のサイクル）中に、負パルスが、それぞれのジョセフソン接合をリセットするために供給され得る。例として、ＲＱＬクロック信号ＣＬＫは、ジョセフソン接合２０がＲＱＬクロック信号ＣＬＫに対して対称的に配置されるように、コモンモード接続でＲＱＬ比較器１８に供給することができる。従って、入力段１４におけるＲＱＬクロック信号ＣＬＫの平衡接続（balanced connection）に基づいて、出力段１６、ＲＱＬ比較器１８、ＲＱＬクロック信号ＣＬＫ、及び関連する分路抵抗器は、バイアス電流Ｉ_Ｑを不平衡にしない。加えて、ＲＱＬ比較器１８への位相量子ビット１２の誘導結合のために、ＲＱＬクロック信号ＣＬＫは、位相量子ビット１２から効果的に分離される。

従って、ＲＱＬ読み出しシステム１０は、実質的に緩和されたデコヒーレンス（decoherence）を備えた非常に迅速な方法で、位相量子ビット１２の量子状態を読み出すための方法を提供する。ＲＱＬ読み出しシステム１０が、ＲＱＬベースの量子論理を実現するので、ＲＱＬ読み出しシステム１０は、実質的に最小の損失及び発熱（例えば、局所的な発熱を引き起こさずに約２０ｍＫの温度で動作する）で、非常に高速なデータ速度（例えば、１ナノ秒未満で量子状態を読み出す）で位相量子ビット１２の量子状態の読み出しを提供するように構成することができる。加えて、ジョセフソン接合２０の配置及びバイアス電流Ｉ_Ｑのそれぞれの相互作用を考慮したＲＱＬ比較器１８の均衡のとれた製造に基づいて、ＲＱＬ読み出しシステム１０は、例えばほぼ３μＡ未満の電流振幅変化を識別でき、従って非常に高い感度を達成することができる。更に、ＲＱＬクロック信号ＣＬＫからの位相量子ビット１２の分離に基づき、且つＲＱＬクロック信号ＣＬＫの平衡配置（balanced arrangement）に基づいて、ＲＱＬ読み出しシステム１０は、位相量子ビット１２の量子状態のデコヒーレンスを実質的に軽減することができる。

ＲＱＬ読み出しシステム１０が、ＲＱＬ読み出しシステム１０のコンポーネントを相互接続する、且つ／又はそれらのコンポーネントに含まれる１つ又は複数の回路装置を含むように、ＲＱＬ読み出しシステム１０が、単純化して示されていることを理解されたい。例えば、本明細書で説明されているように、用語「結合される」は、電流及び／又は電流パルスが、１つ又は複数のインダクタ又は他の装置を通して、結合されたコンポーネント間に流れることができるように、関連する量子回路における１つ又は複数の回路装置（例えばインダクタ）を通した電気的結合を指すことができる。従って、ＲＱＬ読み出しシステム１０における装置間の結合は、インダクタ及び／又は他の回路装置を通した結合を含むことができる。

図２は、ＲＱＬ読み出し回路５０の例を示す。ＲＱＬ読み出し回路５０は、図１の例におけるＲＱＬ読み出しシステム１０に対応することができる。従って、ＲＱＬ読み出し回路５０は、位相量子ビット５２から量子状態を読み出すために、様々な量子及び古典的コンピューティング環境において実現することができる。例として、ＲＱＬ読み出し回路５０の少なくとも一部は、超伝導環境（例えば極低温）においてＩＣ上に実現することができる。

ＲＱＬ読み出し回路５０はまた、入力段５４、出力段５６及びＲＱＬ比較器５８を含む。入力段５４は、読み出し動作中など、位相量子ビット５２の量子状態を読み出すために供給される読み出しパルスＲＤ＿ＰＬＳを伝搬するように構成される。例として、入力段５４が、連続してトリガして読み出しパルスＲＤ＿ＰＬＳを伝搬する少なくとも１つの入力ジョセフソン接合を含むことができるように、読み出しパルスＲＤ＿ＰＬＳは、外部回路から生成される。入力段５４は、読み出しパルスＲＤ＿ＰＬＳが供給される際に通るインダクタセットを含む。図２の例において、入力段５４は、第１のインダクタＬ_１、第２のインダクタＬ_２、第３のインダクタＬ_３及び第４のインダクタＬ_４を含む。入力段５４はまた、第１及び第２のインダクタＬ_１及びＬ_２、並びに低電圧レール（例えばグランド）に結合される第１のジョセフソン接合Ｊ_１を含み、且つ第３及び第４のインダクタＬ_３及びＬ_４並びに低電圧レールに結合される第２のジョセフソン接合Ｊ_２を含む。

第１及び第２のジョセフソン接合Ｊ_１及びＪ_２は、第２、第３及び第４のインダクタＬ_２、Ｌ_３及びＬ_４を介し、入力段５４に沿って読み出しパルスＲＤ＿ＰＬＳを伝搬するために連続してトリガするように構成される。図２の例において、ＲＱＬ読み出し回路５０は、誘導結合６１（例えば変圧器）及びインダクタＬ_Ｃ１を介して、第２及び第３のインダクタＬ_２及びＬ_３間で入力段５４に供給されるＲＱＬクロック信号ＣＬＫを生成するように構成されるＲＱＬクロック６０を含む。従って、ＲＱＬクロック信号ＣＬＫは、第１及び第２のジョセフソン接合Ｊ_１及びＪ_２のトリガリングを容易にする。例として、読み出しパルスＲＤ＿ＰＬＳは、第１及び第２のジョセフソン接合Ｊ_１及びＪ_２が、読み出しパルスＲＤ＿ＰＬＳに応じてトリガする十分な電流を有することができるように、ＲＱＬクロック信号ＣＬＫの正のサイクルとほぼ同時に供給され得る。図２の例において、ＲＱＬクロック信号ＣＬＫは、インダクタＬ_Ｃ２及び抵抗器Ｒ_１を介してグランドに分路される。入力段５４の配置において、抵抗器Ｒ_１はまた、第１及び第２のジョセフソン接合Ｊ_１及びＪ_２用の共通の分路抵抗器として設けられる。その結果、インダクタＬ_３は、位相量子ビット５２の量子ビットコヒーレンス時間における抵抗器ノイズの影響を更に軽減するなどのために、位相量子ビット５２に対する抵抗器Ｒ_１の追加の誘導分離を提供することができる。

ＲＱＬ比較器５８は、読み出しパルスＲＤ＿ＰＬＳに応じて位相量子ビット５２の量子状態を判定するように、且つ位相量子ビット５２が第１の量子状態である場合に、出力パルスＯＵＴを生成するように構成される。図２の例において、位相量子ビット５２のインダクタＬ_ＰＱ１は、インダクタＬ_ＰＱ２を通して、且つ（例えば電流Ｉ_Ｑに作用するインダクタンスを実質的に軽減するために）誘導性コモンモードチョークとして配置される変圧器６２を通して、位相量子ビット５２の量子状態に基づいて電流Ｉ_Ｑを誘導するためにインダクタＬ_ＰＱ２に誘導的に結合されるように示されている。図２の例において、電流Ｉ_Ｑは、反対方向に流れる電流Ｉ_Ｑ１及びＩ_Ｑ２として示されている。しかしながら、電流Ｉ_Ｑ１及びＩ_Ｑ２が、位相量子ビット５２の量子状態に依存して、反対方向に流れる電流Ｉ_Ｑに対応することを理解されたい。例えば、電流Ｉ_Ｑ１は、第１の量子状態を有する位相量子ビット５２に基づいて、第１の方向に流れる電流Ｉ_Ｑに対応することができ、電流Ｉ_Ｑ２は、第２の量子状態を有する位相量子ビット５２に基づいて、第２の方向に流れる電流Ｉ_Ｑに対応することができる。従って、電流Ｉ_Ｑ１及びＩ_Ｑ２は、位相量子ビット５２の量子状態に基づいた大きさ及び方向において、ほぼ等しい。

位相量子ビット５２は、インダクタＬ_ＰＱ２、変圧器６２、入力段５４に結合されるインダクタＬ_Ｉ１、及び出力段５６に結合されるインダクタＬ_Ｏ１を介して、ＲＱＬ比較器５８に誘導的に結合される。ＲＱＬ比較器５８は、ノード６４においてインダクタＬ_Ｉ１にそれぞれ結合されるジョセフソン接合Ｊ_３及びＪ_４、並びにノード６６においてインダクタＬ_Ｏ１にそれぞれ結合されるジョセフソン接合Ｊ_５及びＪ_６を含む。ジョセフソン接合Ｊ_４及びＪ_５は、インダクタＬ_ＲＱ１及びＬ_ＲＱ２を介して結合され、ジョセフソン接合Ｊ_３及びＪ_６は、グランドに結合される。加えて、ＲＱＬクロック信号ＣＬＫは、誘導結合６８（例えば変圧器）並びにインダクタＬ_Ｃ３及びＬ_Ｃ４のペアを介して、インダクタＬ_ＲＱ１及びＬ_ＲＱ２間にコモンモード方法で供給され、分路抵抗器Ｒ_２は、インダクタＬ_Ｃ３及びＬ_Ｃ４をグランドに相互接続する。従って、位相量子ビット５２は、ＲＱＬ比較器５８に対称的に結合され、ＲＱＬ比較器５８は、そのＲＱＬ比較器５８における回路コンポーネントに関して対称である。前述と同様に、ＲＱＬクロック信号ＣＬＫは、ジョセフソン接合においてジョセフソン接合のトリガリングを容易にする。例として、読み出しパルスＲＤ＿ＰＬＳは、ジョセフソン接合Ｊ_３が、ジョセフソン接合Ｊ_５及びＪ_６に読み出しパルスＲＤ＿ＰＬＳを伝搬でき、且つジョセフソン接合Ｊ_５及びＪ_６の１つが、読み出しパルスＲＤ＿ＰＬＳに応じてトリガする十分な電流を有することができるように、ＲＱＬクロック信号ＣＬＫの正のサイクルとほぼ同時に供給され得る。図２の例において、分路抵抗器が所与の回路の各ジョセフソン接合と並列に設けられる典型的な超伝導回路用途に対立するものとして、抵抗器Ｒ_２は、ジョセフソン接合Ｊ_３、Ｊ_４、Ｊ_５及びＪ_６に対する共通分路抵抗器として、位相量子ビット５２に対して対称的に配置される。従って、抵抗器Ｒ_２の対称的な共通分路配置は、位相量子ビット５２のコヒーレンス時間を劣化させる可能性があるノイズの存在を実質的に軽減する。

前述のように、バイアス電流Ｉ_Ｑのフロー方向は、位相量子ビット５２の量子状態に基づくことができ、電流Ｉ_Ｑ１としてインダクタＬ_Ｏ１を通ってノード６６に流れ込むか、又は電流Ｉ_Ｑ２としてインダクタＬ_Ｏ１を通ってノード６６から外へ流れる。図２の例において、電流Ｉ_Ｑ１は、ノード６６において分岐するように示されており、電流Ｉ_Ｑ１の第１の部分（電流Ｉ_Ｊ５１として示されている）は、ジョセフソン接合Ｊ_５を通ってインダクタＬ_ＲＱ２に流れ、電流Ｉ_Ｑ１の第２の部分（電流Ｉ_Ｊ６１として示されている）は、ジョセフソン接合Ｊ_６を通ってグランドに流れる。同様に、電流Ｉ_Ｑ２は、ノード６６において合流するように示され、電流Ｉ_Ｑ２の第１の部分（電流Ｉ_Ｊ５２として示されている）は、ジョセフソン接合Ｊ_５を通ってノード６６に流れ、電流Ｉ_Ｑ２の第２の部分（電流Ｉ_Ｊ６２として示されている）は、グランドからジョセフソン接合Ｊ_６を通ってノード６６に流れる。従って、電流Ｉ_Ｊ５１及びＩ_Ｊ６１は、電流Ｉ_Ｑ１、つまり位相量子ビット５２の第１の量子状態に対応し、電流Ｉ_Ｊ５２及びＩ_Ｊ６２は、電流Ｉ_Ｑ２、つまり位相量子ビット５２の第２の量子状態に対応する。従って、電流Ｉ_Ｊ５１及びＩ_Ｊ６１、並びに電流Ｉ_Ｊ５２及びＩ_Ｊ６２は、読み出しパルスＲＤ＿ＰＬＳに対してジョセフソン接合Ｊ_５及びＪ_６の相対閾値を変化させる。

読み出し動作中に、読み出しパルスＲＤ＿ＰＬＳは、ジョセフソン接合Ｊ_３をトリガするために、入力段５４を通り（例えばジョセフソン接合Ｊ_１及びＪ_２を介してインダクタＬ_１、Ｌ_２、Ｌ_３及びＬ_４を通り）、且つインダクタＬ_Ｉ１を通って伝搬する。従って、読み出しパルスＲＤ＿ＰＬＳは、インダクタＬ_ＲＱ１及びＬ_ＲＱ２を通ってジョセフソン接合Ｊ_５及びＪ_６に伝搬される。従って、バイアス電流Ｉ_Ｑは、位相量子ビット５２の量子状態に基づいて、ジョセフソン接合Ｊ_５及びＪ_６に関して、読み出しパルスＲＤ＿ＰＬＳに追加されるか又は読み出しパルスＲＤ＿ＰＬＳから減じられる。

例えば、位相量子ビット５２の第１の量子状態において、電流Ｉ_Ｑ１は、ノード６６に流れ込み、これにより、電流Ｉ_Ｊ５１は、ノード６６からジョセフソン接合Ｊ_５を通って流れ、電流Ｉ_Ｊ６１は、ノード６６からジョセフソン接合Ｊ_６を通って流れる。電流Ｉ_Ｊ５１が、ジョセフソン接合Ｊ_３からインダクタＬ_ＲＱ１及びＬ_ＲＱ２を通って伝搬される読み出しパルスＲＤ＿ＰＬＳに対して反対に流れるので、電流Ｉ_Ｊ５１は、読み出しパルスＲＤ＿ＰＬＳが減じられる（例えばジョセフソン接合Ｊ_５の閾値を増加させる）。従って、ジョセフソン接合Ｊ_５は、位相量子ビット５２の第１の量子状態においてトリガしない。しかしながら、電流Ｉ_Ｊ６１が、ジョセフソン接合Ｊ_３からインダクタＬ_ＲＱ１及びＬ_ＲＱ２を通って伝搬される読み出しパルスＲＤ＿ＰＬＳと同じ方向に流れるので、電流Ｉ_Ｊ６１は、読み出しパルスＲＤ＿ＰＬＳに追加される（例えばジョセフソン接合Ｊ_６の閾値を低下させる）。従って、ジョセフソン接合Ｊ_６は、位相量子ビット５２の第１の量子状態においてトリガする。

別の例として、位相量子ビット５２の第２の量子状態において、電流Ｉ_Ｑ２は、ノード６６から流れ、従って電流Ｉ_Ｊ５２は、ジョセフソン接合Ｊ_５を通ってノード６６に流れ込み、電流Ｉ_Ｊ６２は、ジョセフソン接合Ｊ_６を通ってノード６６に流れ込む。電流Ｉ_Ｊ５２が、ジョセフソン接合Ｊ_３からインダクタＬ_ＲＱ１及びＬ_ＲＱ２を通って伝搬される読み出しパルスＲＤ＿ＰＬＳと同じ方向に流れるので、電流Ｉ_Ｊ５２は、読み出しパルスＲＤ＿ＰＬＳに追加される（例えばジョセフソン接合Ｊ_５の閾値を低下させる）。従って、ジョセフソン接合Ｊ_５は、位相量子ビット５２の第２の量子状態においてトリガする。しかしながら、電流Ｉ_Ｊ６２が、ジョセフソン接合Ｊ_３からインダクタＬ_ＲＱ１及びＬ_ＲＱ２を通って伝搬される読み出しパルスＲＤ＿ＰＬＳと反対方向に流れるので、電流Ｉ_Ｊ６２は、読み出しパルスＲＤ＿ＰＬＳから減じられる（例えばジョセフソン接合Ｊ_６の閾値を増加させる）。従って、ジョセフソン接合Ｊ_６は、位相量子ビット５２の第２の量子状態においてトリガしない。

出力段５６は、ジョセフソン接合Ｊ_６のトリガリングに応じて、つまり位相量子ビット５２の第１の量子状態において生成される出力パルスＯＵＴを伝搬するように構成される。出力段５６は、入力段５４に対してほぼ同様に（例えば対称的に）配置されるように、図２の例に示されている。図２の例において、出力段５６は、出力パルスＯＵＴが、ジョセフソン接合Ｊ_６からインダクタＬ_Ｏ１を通って伝搬する際に通るインダクタセットを含む。図２の例において、出力段５６は、第１のインダクタＬ_５、第２のインダクタＬ_６、第３のインダクタＬ_７及び第４のインダクタＬ_８を含む。出力段５６はまた、第３及び第４のインダクタＬ_７及びＬ_８並びにグランドに結合される第１のジョセフソン接合Ｊ_７を含み、且つ第１及び第２のインダクタＬ_５及びＬ_６並びにグランドに結合される第２のジョセフソン接合Ｊ_８を含む。第１及び第２のジョセフソン接合Ｊ_７及びＪ_８は、第２、第３及び第４のインダクタＬ_６、Ｌ_７及びＬ_８を介し出力段５６に沿って出力パルスＯＵＴを伝搬するために連続してトリガするように構成される。図２の例において、ＲＱＬクロック信号ＣＬＫは、誘導結合７０（例えば変圧器）及びインダクタＬ_Ｃ５を介して、第２及び第３のインダクタＬ_６及びＬ_７間で出力段５６に供給され、インダクタＬ_Ｃ６及び抵抗器Ｒ_３を介してグランドに分路される。出力段５６の配置において、抵抗器Ｒ_３はまた、第１及び第２のジョセフソン接合Ｊ_７及びＪ_８用の共通分路抵抗器として設けられる。その結果、インダクタＬ_６は、位相量子ビット５２の量子ビットコヒーレンス時間に対する抵抗器ノイズの影響を更に軽減するためなど、位相量子ビット５２に対する抵抗器Ｒ_３の追加の誘導分離を提供することができる。

従って、ＲＱＬクロック信号ＣＬＫは、第１及び第２のジョセフソン接合Ｊ_７及びＪ_８のトリガリングを容易にする。従って、位相量子ビット５２の第１の量子状態における読み出しパルスＲＤ＿ＰＬＳに応答したジョセフソン接合Ｊ_６のトリガリングに応じて、出力パルスＯＵＴは、位相量子ビット５２の第１の量子状態を示すために、出力段５６において供給される。反対に、位相量子ビット５２の第２の量子状態における読み出しパルスＲＤ＿ＰＬＳに応答したジョセフソン接合Ｊ_６の代わりのジョセフソン接合Ｊ_５のトリガリングに応じて、出力パルスＯＵＴは、位相量子ビット５２の第２の量子状態を示すために、出力段５６において供給されない。

ＲＱＬ読み出し回路５０が、図２の例に制限されないことを理解されたい。例として、入力段５４及び出力段５６は、図２の例に示されているようには制限されず、１つ若しくは複数の追加のジョセフソン接合及び／又は１つ若しくは複数の追加のインダクタなど、追加の回路コンポーネントを含むことができる。加えて、本明細書で説明される読み出し動作は、位相量子ビット５２の読み出しに制限されず、電流フロー方向に基づく論理又は量子状態を有する様々な他の量子ビット又は回路装置が、ＲＱＬ読み出し回路５０において実現され得る。従って、ＲＱＬ読み出し回路５０は、様々な方法で構成することができる。

図３は、タイミング図１００の例を示す。タイミング図１００は、ＲＱＬ読み出し回路５０のタイミングに対応することができる。従って、図３の例の以下の説明において、図２の例に対して参照がなされる。タイミング図１００は、電流Ｉ_Ｑが、位相量子ビット５２の第１の量子状態において電流Ｉ_Ｑ１として供給されることを電流Ｉ_Ｑ１の正の大きさが示し、且つ電流Ｉ_Ｑが、位相量子ビット５２の第２の量子状態において電流Ｉ_Ｑ２として供給されることを電流Ｉ_Ｑ１の負の大きさが示すように、電流Ｉ_Ｑ１を示す。タイミング図１００はまた、読み出しパルスＲＤ＿ＰＬＳ、電流Ｉ_Ｊ５１、電流Ｉ_Ｊ６１及び出力パルスＯＵＴを示す。電流Ｉ_Ｊ５１は、電流Ｉ_Ｑが、第２の量子状態において電流Ｉ_Ｑ２として供給される場合に、負の大きさを有するように示され、且つ電流Ｉ_Ｑが、第１の量子状態において電流Ｉ_Ｑ１として供給される場合に、電流Ｉ_Ｊ５２に対応する正の大きさを有するように示される。同様に、電流Ｉ_Ｊ６１は、電流Ｉ_Ｑが、第２の量子状態において電流Ｉ_Ｑ１として供給される場合に、負の大きさを有するように同様に示され、且つ電流Ｉ_Ｑが、第１の量子状態において電流Ｉ_Ｑ２として供給される場合に、電流Ｉ_Ｊ６２に対応する正の大きさを有するように示される。

時間Ｔ_０において、電流Ｉ_Ｑ１は、位相量子ビット５２が第２の量子状態であるように、負である。読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬクロック信号ＣＬＫの正のサイクルと同時などに、入力段５４において供給される。電流Ｉ_Ｊ５１は、時間Ｔ_０において負であり、従って、ジョセフソン接合Ｊ_５に関して読み出しパルスＲＤ＿ＰＬＳに追加される。電流Ｉ_Ｊ６１もまた負であり、ジョセフソン接合Ｊ_６に関して読み出しパルスＲＤ＿ＰＬＳから減じられる。従って、ジョセフソン接合Ｊ_５はトリガし、ジョセフソン接合Ｊ_６は、トリガしない。その結果、出力パルスＯＵＴは、生成されず、出力段５６に沿って伝搬されない。これにより、出力段５６は、位相量子ビット５２が、第２の量子状態であることを示す。時間Ｔ_１において、読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬ読み出し回路５０のジョセフソン接合をリセットするために、ＲＱＬクロック信号ＣＬＫの負のサイクルとほぼ同時などに、負パルスとして供給される。時間Ｔ_２において、読み出しパルスＲＤ＿ＰＬＳは、再び供給され、前述と同様に、位相量子ビット５２の表示が第２の量子状態であることに帰着する。時間Ｔ_３において、読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬ読み出し回路５０のジョセフソン接合をリセットするために、負パルスとして再び供給される。

時間Ｔ_４において、電流Ｉ_Ｑ１は、位相量子ビット５２が第１の量子状態であるように、正である。読み出しパルスＲＤ＿ＰＬＳは、入力段５４で供給され、電流Ｉ_Ｊ５１は、正であり、従ってジョセフソン接合Ｊ_５に関して読み出しパルスＲＤ＿ＰＬＳから減じられる。電流Ｉ_Ｊ６１は、同様に正であり、従って、ジョセフソン接合Ｊ_６に関して読み出しパルスＲＤ＿ＰＬＳに追加される。これにより、ジョセフソン接合Ｊ_５はトリガせず、ジョセフソン接合Ｊ_６は、トリガする。その結果、出力パルスＯＵＴは、生成され、出力段５６に沿って伝搬される。このため、出力段５６は、位相量子ビット５２が第１の量子状態であることを示す。時間Ｔ_５において、読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬ読み出し回路５０のジョセフソン接合をリセットするために、負パルスとして供給される。時間Ｔ_６において、読み出しパルスＲＤ＿ＰＬＳは、再び供給され、前述と同様に、位相量子ビット５２の表示が再び第１の量子状態であることに帰着する。時間Ｔ_７において、読み出しパルスＲＤ＿ＰＬＳは、ＲＱＬ読み出し回路５０のジョセフソン接合をリセットするために、負パルスとして再び供給される。

上記で説明した前述の構造及び機能的特徴を考慮すれば、本発明の様々な態様による方法論は、図４に関連してよりよく理解されよう。説明の単純化のために図４の方法論は、連続的に実行するように示され説明されているが、本発明が、示された順序によって限定されないことを理解し認識されたい。何故なら、幾つかの態様が、本発明に従って、本明細書で示され説明されているものと異なる順序で且つ／又は異なる態様と同時に行われ得るからである。更に、全ての示された特徴が、本発明の態様に従って方法論を実行するために要求され得るわけではない。

図４は、位相量子ビット（例えば位相量子ビット１２）の量子状態を読み出すための方法１５０の例を示す。１５２において、バイアス電流（例えばバイアス電流Ｉ_Ｑ）が、位相量子ビットの第１の量子状態において第１の方向（例えばバイアス電流Ｉ_Ｑ１）に、且つ位相量子ビットの第２の量子状態において第２の方向（例えばバイアス電流Ｉ_Ｑ２）に、第１のジョセフソン接合（例えばジョセフソン接合Ｊ_６）及び第２のジョセフソン接合（例えばジョセフソン接合Ｊ_５）を通して供給される。１５４において、読み出しパルス（例えば読み出しパルスＲＤ＿ＰＬＳ）が、ＲＱＬクロック信号（例えばＲＱＬクロック信号ＣＬＫ）の第１のサイクルで印加され、読み出しパルスは、入力段（例えば入力段１４）において、第１及び第２のジョセフソン接合に伝搬される。１５６において、位相量子ビットは、第１の方向に供給されているバイアス電流と読み出しパルスとに基づいてトリガしている第１のジョセフソン接合に応じ、出力段（例えば出力段１６）において出力パルス（例えば出力パルスＯＵＴ）を受信することに基づいた第１の量子状態にあるか、又は第２の方向に供給されているバイアス電流と読み出しパルスとに基づいてトリガしている第２のジョセフソン接合に応じ、出力段において出力パルスを受信しないことに基づいた第２の量子状態にあるかを判定される。

上記で説明したものは、本発明の例である。もちろん、本発明を説明する目的で全ての考えられるコンポーネント又は方法論の組み合わせを説明することは不可能であるが、しかし当業者は、本発明の多くの更なる組み合わせ及び置き換えが可能であることを理解されよう。従って、本発明は、添付の特許請求の範囲を含む、本出願の範囲内に入る全てのかかる変更、修正及び変形を包含するように意図されている。
以下に、上記各実施形態から把握できる技術思想を記載する。
（付記１）
相互量子論理（ＲＱＬ）読み出しシステムであって、
相互量子論理クロック信号を生成するように構成された相互量子論理クロックと、
少なくとも１つの入力ジョセフソン接合を介して読み出しパルスが伝搬される際に沿う入力段であって、前記読み出しパルスが、前記相互量子論理クロック信号の第１のサイクルで供給される入力段と、
前記相互量子論理クロック信号の第１のサイクル中に、少なくとも１つの出力ジョセフソン接合を介して出力パルスを伝搬するように構成された出力段と、
位相量子ビットに誘導的に結合される第１のジョセフソン接合及び第２のジョセフソン接合と、相互量子論理比較器及び前記位相量子ビットに対して対称的に配置される分路抵抗器とを含む相互量子論理比較器であって、前記第１及び第２のジョセフソン接合のそれぞれに関連する相対閾値が、前記読み出しパルスに応じ第１の量子状態において前記出力段で前記出力パルスを供給するように、且つ前記読み出しパルスに応じ第２の量子状態において前記出力段で前記出力パルスを供給しないように、前記位相量子ビットの第２の量子状態に対して前記位相量子ビットの第１の量子状態において変化する前記相互量子論理比較器と、備えるシステム。
（付記２）
前記位相量子ビットが、第１の量子状態において第１の方向に、且つ第２の量子状態において第２の方向に、前記第１及び第２のジョセフソン接合を流れるバイアス電流を生成し、前記バイアス電流が、前記第１及び第２のジョセフソン接合のそれぞれに関連する相対閾値を変更するように供給される、付記１に記載のシステム。
（付記３）
前記第１の方向において前記第１のジョセフソン接合を通る前記バイアス電流が、前記第１のジョセフソン接合をトリガして前記出力パルスを生成するために、前記読み出しパルスに追加され、
前記第１の方向において前記第２のジョセフソン接合を通る前記バイアス電流が、前記第２のジョセフソン接合がトリガするのを防ぐために、前記読み出しパルスから減じられ、
前記第２の方向において前記第１のジョセフソン接合を通る前記バイアス電流が、前記第１のジョセフソン接合のトリガリングを防ぐために、前記読み出しパルスから減じられ、
前記第２の方向において前記第２のジョセフソン接合を通る前記バイアス電流が、前記第２のジョセフソン接合をトリガするために、前記読み出しパルスに追加される、付記２に記載のシステム。
（付記４）
前記相互量子論理比較器が、第３のジョセフソン接合及び第４のジョセフソン接合を更に備え、
前記第１及び第２のジョセフソン接合が、前記出力段に結合され、前記第３及び前記第４のジョセフソン接合が、前記入力段に結合される、付記１に記載のシステム。
（付記５）
前記相互量子論理クロック信号が、前記位相量子ビットに対して対称的に供給され、前記読み出しパルスが、前記相互量子論理クロック信号の前記第１のサイクルとほぼ同期される、付記１に記載のシステム。

Claims (15)

1. 相互量子論理（ＲＱＬ）読み出しシステムであって、
   読み出しパルスが供給される入力段と、
   出力パルスを伝搬するように構成された出力段と、
   第１のジョセフソン接合が、前記読み出しパルスに応答してトリガして第１の量子状態において出力段で前記出力パルスを供給し、且つ第２のジョセフソン接合が、前記読み出しパルスに応答してトリガして第２の量子状態において前記出力段で出力パルスを供給しないように、バイアス電流が、量子ビットの第１の量子状態における前記第１のジョセフソン接合と、前記量子ビットの第２の量子状態における前記第２のジョセフソン接合との間で切り替わるように、前記量子ビットに結合される前記第１のジョセフソン接合及び前記第２のジョセフソン接合を含む相互量子論理比較器と、を備えるシステム。
2. 相互量子論理クロック信号を生成するように構成された相互量子論理クロックを更に備え、
   前記読み出しパルスが、前記相互量子論理クロック信号の第１のサイクルにおいて供給され、負パルスが、前記相互量子論理クロック信号の第２のサイクルにおいて供給される、請求項１に記載のシステム。
3. 前記相互量子論理クロックが、前記読み出しパルスを伝搬するために少なくとも１つの入力ジョセフソン接合のトリガリングを容易にするために前記相互量子論理クロック信号を前記入力段に供給するように、前記量子ビットの第１の量子状態において前記読み出しパルスに応じて、前記出力パルスを伝搬するために少なくとも１つの出力ジョセフソン接合のトリガリングを容易にするために前記相互量子論理クロック信号を前記出力段に供給するように、且つ前記量子ビットの第１及び第２の量子状態のそれぞれの１つに基づいて、前記第１及び第２のジョセフソン接合の１つにおけるトリガリングを容易にするために、前記相互量子論理クロック信号を前記相互量子論理比較器に供給するように構成される、請求項２に記載のシステム。
4. 前記相互量子論理クロック信号が、対称的な方法で前記入力段、前記出力段及び前記相互量子論理比較器に供給され、前記量子ビットが、少なくとも１つの誘導結合を介して前記相互量子論理クロック信号から実質的に分離される、請求項２に記載のシステム。
5. 前記量子ビットが、第１の量子状態において第１の方向に、且つ第２の量子状態において第２の方向に、前記第１及び第２のジョセフソン接合のそれぞれを通って流れる前記バイアス電流を生成するために、前記相互量子論理比較器に誘導的に結合され、前記バイアス電流が、前記読み出しパルスに対して前記第１及び第２のジョセフソン接合のそれぞれに関連する相対閾値を変更するために供給される、請求項１に記載のシステム。
6. 前記第１の方向において前記第１のジョセフソン接合を通る前記バイアス電流が、前記第１のジョセフソン接合をトリガして前記出力パルスを生成するように前記読み出しパルスに追加され、
   前記第１の方向において前記第２のジョセフソン接合を通る前記バイアス電流が、前記第２のジョセフソン接合がトリガするのを防ぐために、前記読み出しパルスから減じられ、
   前記第２の方向において前記第１のジョセフソン接合を通る前記バイアス電流が、前記第１のジョセフソン接合のトリガリングを防ぐために、前記読み出しパルスから減じられ、
   前記第２の方向において前記第２のジョセフソン接合を通る前記バイアス電流が、前記第２のジョセフソン接合をトリガするために前記読み出しパルスに追加される、請求項５に記載のシステム。
7. 前記相互量子論理比較器が、第３のジョセフソン接合及び第４のジョセフソン接合を更に備え、
   前記第１及び第２のジョセフソン接合が、前記出力段に結合され、前記第３及び第４のジョセフソン接合が、前記相互量子論理比較器の平衡をほぼ保つために前記入力段に結合され、前記量子ビットが、前記第１の量子状態において第１の方向に、且つ前記第２の量子状態において第２の方向に、前記第１、第２、第３及び第４のジョセフソン接合を通る前記バイアス電流を生成するために、前記入力段及び前記出力段に誘導的に結合される、請求項１に記載のシステム。
8. 前記第１及び第２のジョセフソン接合並びに前記第３及び第４のジョセフソン接合に対して対称的に供給される相互量子論理クロック信号を生成するように構成された相互量子論理クロックを更に備え、
   前記読み出しパルスが、前記相互量子論理クロック信号の第１のサイクルとほぼ同期される、請求項７に記載のシステム。
9. 分路抵抗器が、位相量子ビットに対して対称的に配置されるように、前記相互量子論理比較器が、相互量子論理クロック信号及び前記相互量子論理比較器を対称的に相互接続する前記分路抵抗器を含む、請求項１に記載のシステム。
10. 前記量子ビットが位相量子ビットである、請求項１に記載のシステム。
11. 位相量子ビットの量子状態を読み出すための方法であって、
    前記位相量子ビットの第１の量子状態において第１の方向に、且つ前記位相量子ビットの第２の量子状態において第２の方向に、第１のジョセフソン接合及び第２のジョセフソン接合を通るバイアス電流を供給すること、
    相互量子論理クロック信号の第１のサイクルにおいて読み出しパルスを印加することであって、前記読み出しパルスが、入力段において前記第１及び第２のジョセフソン接合に伝搬される、前記読み出しパルスを印加すること、
    前記位相量子ビットが、前記第１の方向に供給されている前記バイアス電流と前記読み出しパルスとに基づいてトリガしている前記第１のジョセフソン接合に応じ、出力段において出力パルスを受信することに基づいた第１の量子状態にあるか、又は前記第２の方向に供給されている前記バイアス電流と前記読み出しパルスとに基づいてトリガしている前記第２のジョセフソン接合に応じ、前記出力段において出力パルスを受信しないことに基づいた第２の量子状態にあるかどうかを判定すること、を備える方法。
12. 前記読み出しパルスを伝搬するように少なくとも１つの入力ジョセフソン接合のトリガリングを容易にするために、前記相互量子論理クロック信号を前記入力段に供給すること、
    量子ビットの第１の量子状態における前記読み出しパルスに応じて前記出力パルスを伝搬するように少なくとも１つの出力ジョセフソン接合のトリガリングを容易にするために、前記相互量子論理クロック信号を前記出力段に供給すること、
    前記量子ビットの第１及び第２の量子状態のそれぞれの１つに基づいて、前記第１及び第２のジョセフソン接合の１つにおけるトリガリングを容易にするために、前記相互量子論理クロック信号を相互量子論理比較器に供給すること、を更に備える、請求項１１に記載の方法。
13. 前記バイアス電流を供給することが、
    前記第１及び第２のジョセフソン接合への前記位相量子ビットの誘導結合に基づいて前記バイアス電流を供給することを含む、請求項１１に記載の方法。
14. 前記バイアス電流を供給することが、
    前記第１の方向に前記バイアス電流を供給して前記第２のジョセフソン接合に対して前記第１のジョセフソン接合の閾値を低下させること、
    前記第２の方向に前記バイアス電流を供給して前記第１のジョセフソン接合に対して前記第２のジョセフソン接合の閾値を低下させること、を含む、請求項１１に記載の方法。
15. 前記バイアス電流を供給することが、
    前記第１のジョセフソン接合をトリガして前記出力段において前記出力パルスを生成するために、前記第１のジョセフソン接合を通る前記第１の方向で前記バイアス電流を前記読み出しパルスに追加すること、
    前記第１のジョセフソン接合のトリガリングをほぼ防ぐために、前記第１のジョセフソン接合を通る前記第２の方向で前記バイアス電流を前記読み出しパルスから減じること、を含む、請求項１１に記載の方法。