JP6230525B2 - 演算装置 - Google Patents

Description

この発明は演算装置に関し、より詳しくは車載自動変速機の動作を制御可能なマルチコアプロセッサからなる演算装置に関する。

自動変速機などの車載機器を制御可能なマルチコアプロセッサ（複数のプロセッサ・コア）からなる演算装置の例としては、例えば特許文献１記載の技術が知られている。特許文献１記載の技術は、マルチコアプロセッサを用いて演算処理を行う内燃機関において、種々のタスク処理を効率的に分配するように構成している。

より具体的には、特許文献１記載の技術は、内燃機関の回転角に同期するタスク（定期処理）と同期しないタスク（不定期処理）を複数のコアに分配して割り当てる第１、第２割当手段を備えると共に、回転角同期タスクによる演算負荷が各コアの所定の演算負荷範囲を超えないように第１の割当手段を制御し、回転角非同期タスクが各コアの所定の負荷範囲とは異なる負荷範囲に割り当てられるように第２の割当手段を制御する分配機能部を備える如く構成している。

特開２０１３−１３０１０４号公報

このように特許文献１記載の技術にあっては、全てのコアに均等に回転角非同期処理を分散させているが、装置全体の演算負荷が小さいとき（低回転時）、いずれかのコアに処理が不要な状態が存在するにも関わらず、そのコアを休止させていないため、消費電流を低減できない不都合がある。また、処理を均等に分配するため、万一、どれかのコアに演算異常やキャッシュメモリの破損が生じたとき、それを補完できない不都合もある。

従って、この発明の課題は、上記した不都合を解消し、車載自動変速機の動作を制御可能なマルチコアプロセッサからなる演算装置であって、消費電流を効果的に低減すると共に、どれかのコアに異常が生じたとしても補完できるようにした演算装置を提供することにある。

上記した課題を解決するために、請求項１にあっては、１個のプロセッサ・パッケージ内に封入された複数個のプロセッサ・コアと、バスで接続される前記複数個のプロセッサ・コアそれぞれの専用メモリと共有メモリとを備え、車両に搭載された自動変速機の動作を制御可能な演算装置において、前記複数個のプロセッサ・コアは、前記自動変速機の制御に必要な値を定期的に演算する定期処理と、前記自動変速機の制御に必要な値を不定期に演算する処理を少なくとも含む不定期処理と、前記定期処理と不定期処理の実行を相互に監視し合うコア監視処理とを実行するように設定されると共に、前記コア監視処理において前記複数個のプロセッサ・コアの一つが実行すべき前記定期処理あるいは不定期処理が不要と判断されるとき、前記一つを休止させるように設定される如く構成した。

請求項２に係る演算装置にあっては、前記複数個のプロセッサ・コアは、指定されて前記定期処理あるいは不定期処理を実行するとき、演算値を前記専用メモリに保存する一方、指定されずに前記定期処理あるいは不定期処理を実行するとき、演算値を前記共有メモリに保存するように設定される如く構成した。

請求項３に係る演算装置にあっては、前記複数個のプロセッサ・コアは、前記コア監視処理を前記不定期処理として実行すると共に、前記コア監視処理において、前記共有メモリあるいは専用メモリに保存された演算値を前記自動変速機を除く前記車両に搭載される機器の動作を制御する制御装置の演算値と比較して前記複数個のプロセッサ・コアのいずれかが異常か否かを判定するように設定される如く構成した。

請求項４に係る演算装置にあっては、前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コアが処理すべき定期処理と不定期処理を他のプロセッサ・コアに代替させるように設定される如く構成した。

請求項５に係る演算装置にあっては、前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかの演算負荷が増加したと判定したとき、前記演算負荷が増加と判定したプロセッサ・コアが処理すべき定期処理と不定期処理の少なくとも一部を他のプロセッサ・コアに代替させるように設定される如く構成した。

請求項６に係る演算装置にあっては、前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかの演算負荷が規定値を超えたとき、前記自動変速機の変速頻度を減少させて前記演算負荷を低減させるように設定される如く構成した。

請求項７に係る演算装置にあっては、前記複数個のプロセッサ・コアの少なくとも１個は、前記コア監視処理が実行される前は前記定期処理と不定期処理とを免除されると共に、前記１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアは、前記コア監視処理において、前記１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアのいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コアが処理すべき前記定期処理と不定期処理を前記１個の免除されたプロセッサ・コアに代替させるように設定される如く構成した。

請求項１に係る演算装置にあっては、複数個のプロセッサ・コアは、自動変速機の制御に必要な値を定期的に演算する定期処理と、不定期に演算する処理を少なくとも含む不定期処理と、定期処理と不定期処理の実行を相互に監視し合うコア監視処理とを実行するように設定されると共に、コア監視処理において複数個のプロセッサ・コアの一つが実行すべき定期処理あるいは不定期処理が不要と判断されるとき、その一つを休止させるように設定される如く構成したので、消費電流を効果的に低減することができる。また、複数個のコア（プロセッサ・コア）は、定期処理と不定期処理を実行するように設定されるが、その処理が均等に分配されることがないと共に、その処理をコア監視処理において相互に監視し合うように設定されるので、どれかのコアに演算異常やキャッシュメモリ（専用メモリ）の破損が生じたときも、その異常を補完することができる。

請求項２に係る演算装置にあっては、複数個のプロセッサ・コアは、指定されて定期処理あるいは不定期処理を実行するとき、演算値を専用メモリに保存する一方、指定されずに定期処理あるいは不定期処理を実行するとき、演算値を共有メモリに保存するように設定される如く構成したので、上記した効果に加え、バスが共有化される共有メモリへのアクセスを最小化することでアクセス上の処理遅延を低減することができる。また、キャッシュメモリ（専用メモリ）で可能な限り演算させることで処理効率を向上させることができる。

請求項３に係る演算装置にあっては、複数個のプロセッサ・コアは、コア監視処理を不定期処理として実行すると共に、コア監視処理において、共有メモリあるいは専用メモリに保存された演算値を自動変速機を除く車両に搭載される機器の動作を制御する制御装置の演算値と比較して複数個のプロセッサ・コアのいずれかが異常か否かを判定するように設定される如く構成したので、上記した効果に加え、不定期処理として実行することで、定期処理と平行して処理することができてコア監視手段などを別途必要にすることがないと共に、プロセッサ・コアの異常を簡易かつ精度良く判定することができる。

請求項４に係る演算装置にあっては、複数個のプロセッサ・コアは、コア監視処理において、複数個のプロセッサ・コアのいずれかが異常と判定したとき、異常と判定したプロセッサ・コアが処理すべき定期処理と不定期処理を他のプロセッサ・コアに代替させるように設定される如く構成したので、上記した効果に加え、異常を確実に補完することができる。

請求項５に係る演算装置にあっては、複数個のプロセッサ・コアは、コア監視処理において、複数個のプロセッサ・コアのいずれかの演算負荷が増加したと判定したとき、演算負荷が増加と判定したプロセッサ・コアが処理すべき定期処理と不定期処理の少なくとも一部を他のプロセッサ・コアに代替させるように設定される如く構成したので、上記した効果に加え、演算負荷が増加したときも、自動変速機の動作の制御を確実に継続することができる。

請求項６に係る演算装置にあっては、複数個のプロセッサ・コアは、コア監視処理において、複数個のプロセッサ・コアのいずれかの演算負荷が規定値を超えたとき、自動変速機の変速頻度を減少させて演算負荷を低減させるように設定される如く構成したので、上記した効果に加え、演算負荷が増加したときも、自動変速機の動作の制御を一層確実に継続することができる。

請求項７に係る演算装置にあっては、複数個のプロセッサ・コアの少なくとも１個は、コア監視処理が実行される前は定期処理と不定期処理とを免除されると共に、１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアは、コア監視処理において、１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアのいずれかが異常と判定したとき、異常と判定したプロセッサ・コアが処理すべき定期処理と不定期処理を前記免除されたプロセッサ・コアに代替させるように設定される如く構成したので、上記した効果に加え、異常を確実に補完することができ、よって自動変速機の動作の制御を一層確実に継続することができる。

この発明の実施形態に係る演算装置を含む制御装置を全体的に示す概略図である。 図１の演算装置の構成を詳細に示すブロック図である。 図１に示す制御装置が前提とする自動変速機を全体的に示す概略図である。 図１の演算装置で初期状態において設定される自動変速機の制御に必要な値の算出などの処理の分担を示す説明図である。 図１の演算装置の処理を示すフロー・チャートである。 図５の演算装置の処理において停車時のコア負荷率を示す説明図である。 図５の演算装置の処理において発進時１速のコア負荷率を示す説明図である。 図５の演算装置の処理において低速での偶数段と奇数段の間の変速時のコア負荷率を示す説明図である。 図５の演算装置の処理において高速での偶数段と奇数段の間の変速時のコア負荷率を示す説明図である。 図５の演算装置の処理において急加速／減速時での偶数段と奇数段の間の変速時のコア負荷率を示す説明図である。 図５の演算装置の処理において高速クルーズ時のコア負荷率を示す説明図である。 図５の演算装置の処理においてコア１（Ｃ１）異常時のコア負荷率を示す説明図である。 図５の演算装置の処理においてコア２（Ｃ２）異常時のコア負荷率を示す説明図である。 図５の演算装置の処理においてコア１（Ｃ１），２（Ｃ２）が共に異常時で演算負荷が小さい場合のコア負荷率を示す説明図である。 図５の演算装置の処理においてコア１（Ｃ１），２（Ｃ２）が共に異常時で演算負荷が大きい場合のコア負荷率を示す説明図である。

以下、添付図面を参照してこの発明に係る演算装置を実施するための形態について説明する。

（実施形態）
図１はこの発明の実施形態に係る演算装置を含む制御装置を全体的に示す概略図、図２はその演算装置の構成を詳細に示すブロック図である。

図１に示す如く、演算装置１は車両に搭載される自動変速機（以下「変速機」という）Ｔ／Ｍの動作を制御するように構成される。

図２に示す如く、演算装置１は、１個のプロセッサ・パッケージ１ａ内に封入された複数個、詳しくは４個のプロセッサ・コア２と、４個のプロセッサ・コア２にそれぞれバス（専用バス）３で接続される４個の１次キャッシュメモリ（専用メモリ）４と４個の２次キャッシュメモリ（専用メモリ）５と、プロセッサ・コア２と１次、２次キャッシュメモリ４，５にバス３とバス（メインバス）６によって接続される１個のメインメモリ（共有メモリＭ）７を備える。図示の如く、演算装置１は、所謂、対称型構造のマルチコアプロセッサからなる。

より具体的には、４個のプロセッサ・コア２はＣ１（コア１），Ｃ２（コア２），Ｃ３（コア３），Ｃ４（コア４）から、４個の１次キャッシュメモリ４はＣＡ１，ＣＡ２，ＣＡ３，ＣＡ４から、４個の２次キャッシュメモリ５はＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４からなる。

各コア（Ｃｎ）は演算に必要な値を対応する１次キャッシュメモリ４（例えばコア１（Ｃ１）はＣＡ１、コア２（Ｃ２）はＣＡ２）に格納し、共有メモリ７で読み／書きすべき制御値あるいは演算結果を対応する２次キャッシュメモリ５に格納／更新する。

図示の構成においては、プロセッサ・コア２と１次、２次キャッシュメモリはバス（専用バス）３で接続されており、バス（メインバス）６で接続されるメインメモリ７より高速にアクセス可能で、４，５での処理速度は高くなるように設定される。また、メインメモリ７には２つ以上のコアが同時にアクセスできないようにバス（メインバス）６で調停される。

演算装置１は入出力回路８を備え、後述するように変速機Ｔ／Ｍからセンサ出力を入力して制御値を演算して出力する制御装置９として構成される。

図３は制御装置９が前提とする変速機Ｔ／Ｍを全体的に示す概略図である。

以下説明すると、符号Ｖは車両を示し、車両Ｖには変速機Ｔ／Ｍが搭載される。変速機Ｔ／Ｍは前進８速で後進１速の変速段を有するツインクラッチ型の変速機からなり、Ｐ，Ｒ，Ｎ，Ｄのレンジを有する。

変速機Ｔ／Ｍは、エンジン（駆動源）１０のクランクシャフトに接続される駆動軸にトルクコンバータ１２を介して接続される、２，４，６，８速の偶数段入力軸１４を備えると共に、偶数段入力軸１４と平行して１，３，５，７速の奇数段入力軸１６を備える。エンジン１０は例えばガソリンを燃料とする火花点火式の内燃機関からなる。

トルクコンバータ１２はエンジン１０の駆動軸に直結されるドライブプレート１２ａに固定されるポンプインペラ１２ｂと、偶数段入力軸１４に固定されるタービンランナ１２ｃと、ロックアップクラッチ１２ｄを有し、よってエンジン１０の駆動力（回転）はトルクコンバータ１２を介して偶数段入力軸１４に伝達される。

偶数段入力軸１４と奇数段入力軸１６と平行にアイドル軸１８が設けられる。偶数段入力軸１４はギア１４ａ，１８ａを介してアイドル軸１８に接続されると共に、奇数段入力軸１６はギア１６ａ，１８ａを介してアイドル軸１８に接続され、よって偶数段入力軸１４と奇数段入力軸１６とアイドル軸１８はエンジン１０の回転につれて回転する。

また、第１副入力軸２０と第２副入力軸２２とが奇数段入力軸１６と偶数段入力軸１４の外周にそれぞれ同軸かつ相対回転自在に配置される。

奇数段入力軸１６と第１副入力軸２０は奇数段用の第１クラッチ（ＣＬ１）２４を介して接続されて第１クラッチ２４を介してエンジン１０の回転を入力すると共に、偶数段入力軸１４と第２副入力軸２２も偶数段用の第２クラッチ（ＣＬ２）２６を介して接続されて第２クラッチ２６を介してエンジン１０の回転を入力する。

第１、第２クラッチ２４，２６は共に作動油の圧力（油圧）が供給されて動作する湿式多板クラッチからなる。第１、第２クラッチ２４，２６は油圧が供給されて締結（係合）されるとき、第１、第２副入力軸２０，２２を奇数段、偶数段入力軸１６，１４に伝達する。

偶数段入力軸１４と奇数段入力軸１６の間には、偶数段入力軸１４と奇数段入力軸１６と平行に出力軸２８が配置される。偶数段入力軸１４と奇数段入力軸１６とアイドル軸１８と出力軸２８はベアリング３０で回転自在に支承される。

奇数段側の第１副入力軸２０には１速ドライブギア３２と、３速ドライブギア３４と、５速ドライブギア３６と、７速ドライブギア３８が固定されると共に、偶数段側の第２副入力軸２２には２速ドライブギア４０と、４速ドライブギア４２と、６速ドライブギア４４と、８速ドライブギア４６が固定される。

出力軸２８には１速ドライブギア３２と２速ドライブギア４０に噛合する１−２速ドリブンギア４８と、３速ドライブギア３４と４速ドライブギア４２に噛合する３−４速ドリブンギア５０と、５速ドライブギア３６と６速ドライブギア４４と噛合する５−６速ドリブンギア５２と、７速ドライブギア３８と８速ドライブギア４６と噛合する７−８速ドリブンギア５４が固定される。

アイドル軸１８には、出力軸２８に固定される１−２速ドリブンギア４８と噛合するＲＶＳ（後進）アイドルギア５６が回転自在に支持される。アイドル軸１８とＲＶＳアイドルギア５６はＲＶＳクラッチ５８を介して接続される。ＲＶＳクラッチ５８は、第１、第２クラッチ２４，２６と同様、油圧を供給されて動作する湿式多板クラッチからなる。

奇数段入力軸１６には１速ドライブギア３２と３速ドライブギア３４を選択的に第１副入力軸２０に締結（固定）する１−３速ギア締結機構６０(1-3)と、５速ドライブギア３６と７速ドライブギア３８を選択的に第１副入力軸２０に締結（固定）する５−７速ギア締結機構６０(5-7)が配置される。

偶数段入力軸１４には２速ドライブギア４０と４速ドライブギア４２を選択的に第２副入力軸２２に締結（固定）する２−４速ギア締結機構６０(2-4)と、６速ドライブギア４４と８速ドライブギア４６を選択的に第２副入力軸２２に締結（固定）する６−８速ギア締結機構６０(6-8)が配置される。４個のギア締結機構は符号６０で総称する。

図示は省略するが、４個のギア締結機構６０においては対応する速度段に相当する２個のピストン室が対向して配置されると共に、それぞれ共用のピストンロッド（ピストン）によって連結され、対向側のピストン室に油圧を供給することで目標とする速度段が確立、例えば１−３速ギア締結機構６０(1-3)であれば３速を確立するには３速ピストン室に油圧を供給するように構成される。

エンジン１０の駆動力は、第１クラッチ２４あるいは第２クラッチ２６が締結（係合）されるとき、奇数段入力軸１６から第１副入力軸２０あるいは偶数段入力軸１４から第２副入力軸２２に伝達され、さらに上記したドライブギアとドリブンギアを介して出力軸２８に伝達される。

尚、後進時には、エンジン１０の駆動力は、偶数段入力軸１４、ギア１４ａ、ギア１８ａ、アイドル軸１８，ＲＶＳクラッチ５８，ＲＶＳアイドルギア５６，１−２速ドリブンギア４８を介して出力軸２８に伝達される。出力軸２８はギア６２を介してディファレンシャル機構６４に接続され、ディファレンシャル機構６４はドライブシャフト６６を介して車輪（駆動輪）６８に接続される。車両１を車輪６８などで示す。

ギア締結機構６０は全て、油圧（シフト力）を供給されて動作する。これらギア締結機構と第１、第２クラッチ２４，２６とＲＶＳクラッチ５８に油圧（シフト力）を供給するため、油圧供給回路７０が設けられる。

図示のツインクラッチ型の変速機Ｔ／Ｍにあっては、運転者によってＤレンジが選択されたとき、次の変速段に対応するギア締結機構６０のいずれかに油圧を供給して第１、第２副入力軸２０，２２のいずれかに予め締結（係合。プリシフト）しておき、次いで現在の変速段に相応する側の第１、第２クラッチ２４，２６の一方から油圧を排出させつつ、第１、第２副入力軸２０，２２のうちの次の変速段に対応する副入力軸に相応する側の第１、第２クラッチ２４，２６の他方に油圧を供給して偶数段入力軸１４あるいは奇数段入力軸１６に締結（係合）することで変速される。変速は基本的には奇数段（１，３，５，７速）と偶数段（２，４，６，８速）の間で交互に行われる。

変速機Ｔ／Ｍのアイドル軸１８と第１副入力軸２０と第２副入力軸２２と出力軸２８の付近には第１、第２、第３、第４回転数センサ８２，８４，８６，９０が配置され、それぞれアイドル軸１８の回転から変速機Ｔ／Ｍ入力回転数ＮＭを示す信号と、第１副入力軸２０の回転数（奇数段入力軸回転数）ＮＯＤＤを示す信号と、第第２副入力軸２２の回転数（偶数段入力軸回転数）ＮＥＶＮを示す信号と、出力軸２８の回転数（変速機Ｔ／Ｍの出力回転数）ＮＯＵＴ（換言すれば車速Ｖ）を示す信号を出力する。

図示は省略するが、油圧供給回路７０において奇数段クラッチシフトバルブの出力ポートと第１クラッチ２４を接続する油路と偶数段クラッチシフトバルブの出力ポートと第２クラッチ２６を接続する油路には油圧センサ９４，９６が配置され、第１、第２クラッチ２４，２６に供給される作動油ＡＴＦの圧力（油圧）を示す信号を出力する。また、変速機Ｔ／Ｍが収容される変速機ケース（図示せず）の底部（オイルパン）の付近には油温センサ９８が配置され、作動油ＡＴＦの温度（油温）ＴＡＴＦを示す信号を出力する。

また、車両Ｖの運転席に配置されたレンジセレクタ（図示せず）の付近にはレンジセレクタポジションセンサ１００が配置され、レンジセレクタ上に運転者から見て上から順にＰ，Ｒ，Ｎ，Ｄと示されたレンジのうち運転者に操作（選択）されたレンジを示す信号を出力する。

また、ギア締結機構６０のスリーブの付近にはそれぞれストロークセンサ１０２が配置され、スリーブのニュートラル位置とインギア（締結）位置との間の変位を通じて速度段を確立するピストンロッドの作動状態に応じた信号を出力する。

制御装置９において演算装置１はエンジン１０の動作を制御するエンジンコントローラ７６と車両Ｖに搭載されるブレーキ装置（機器）の動作を制御するＶＳＡ（Vehicle Stability Assist）コントローラ７８と通信系を介して通信自在に構成され、エンジンコントローラ７６からエンジン回転数ＮＥ、スロットル開度ＴＨ、アクセル開度ＡＰなどの情報を取得する。エンジンコントローラ７６とＶＳＡコントローラ７８はＣＰＵ，ＲＯＭ，ＲＡＭなどからなるマイクロコンピュータを備えた電子制御ユニット（ＥＣＵ）として構成される。

これらセンサの出力は全て制御装置９に入力される。制御装置９において演算装置１は、図１に示す如く、それらセンサの出力とエンジンコントローラ７６などと通信して得られる情報に基づき、奇数段入力軸回転数ＮＯＤＤ／奇数段実クラッチトルクＴＱＣＬ１、偶数段入力軸回転数ＮＥＶＥＮ／偶数段実クラッチトルクＴＱＣＬ２、変速機出力軸回転数ＮＯＵＴ、油温ＴＡＴＦなどの変速機Ｔ／Ｍの制御に必要な値を算出すると共に、クラッチ指示などの同様に変速機Ｔ／Ｍの制御に必要な値を算出してリニアソレノイドバルブ（ＬＳＡ）などを励磁・消磁して第１、第２クラッチ２４，２６などとギア締結機構６０の動作を制御して変速機Ｔ／Ｍの動作を制御する。

図４は、演算装置１で初期状態において設定される上記した変速機Ｔ／Ｍの制御に必要な値の算出などの処理の分担を示す説明図である。

図示の如く、コア１（Ｃ１）からコア４（Ｃ４）までの４個のコアは、使用用途としてコア１（Ｃ１）が奇数段、コア２（Ｃ２）が偶数段、コア（Ｃ３）が走行状態を担当すると共に、コア４（Ｃ４）はバックアップ用として初期設定される。

また、４個のコアは、変速機Ｔ／Ｍの制御に必要な値を定期的に演算する定期処理と、変速機Ｔ／Ｍの制御に必要な値を不定期に演算する処理を少なくとも含む不定期処理と、定期処理と不定期処理の実行を相互に監視し合うコア監視処理とを実行するように設定される。

また、定期処理と不定期処理は、特定のコアで（プロセッサ・コア２のいずれかを指定して）行われる処理とコアを指定しないで（プロセッサ・コア２のいずれも指定しないで）行われる処理とに大別されると共に、コア監視処理は不定期処理の一つとして設定される。

図示の如く、特定のコアで（プロセッサ・コア２のいずれかを指定して）処理する定期処理は、コア１（Ｃ１）とコア２（Ｃ２）で行われる目標あるいは実クラッチトルクの算出と、コア３（Ｃ３）で行われるギアシフト制御がある。ギアシフト制御はアクセル開度ＡＰと車速とからシフトマップを検索して行われる。

上記した如く、初期状態において４個のプロセッサ・コア２の１個（具体的にはＣ４）はバックアップとして設定され、コア監視処理が実行される前は定期処理と不定期処理とを免除されるように設定されると共に、コア監視処理が実行されてコアのいずれかが異常と判定されるとき、そのコアが担当していた処理を代替するように設定される。

また、図示の演算装置１にあっては、４個のプロセッサ・コア２は、指定されて定期処理あるいは不定期処理を実行するとき、演算値を１次キャッシュメモリＣＡｎあるいは２次キャッシュメモリＣＢｎに保存（格納）する一方、指定されずに定期処理あるいは不定期処理を実行するとき、演算値をメインメモリ７に保存（格納）するように設定される。

図５は上記した演算装置１の処理（動作）を示すフロー・チャートである。また、図６以降は演算装置１の処理におけるコア負荷率（演算負荷率）を示す説明図であり、詳細には図６が停車時、図７が発進時１速、図８が低速での偶数段と奇数段の間の変速時、図９が高速での偶数段と奇数段の間の変速時、図１０が急加速／減速時での偶数段と奇数段の間の変速時、図１１が高速クルーズ時、図１２がコア１（Ｃ１）異常時、図１３がコア２（Ｃ２）異常時、図１４がコア１（Ｃ１），２（Ｃ２）が共に異常時で演算負荷が小さい場合、図１５はその状態で演算負荷が大きい場合のコア負荷率を示す説明図である。

図５の処理は、車両Ｖが停車状態にあるときに起動される場合を例にとり、４個のコアのうち、コア４（Ｃ４）を除く、コア１（Ｃ１）、コア２（Ｃ２）、コア３（Ｃ３）のどれか、具体的には走行状態を担当するコア３（Ｃ３）によって実行される。

図５の処理を説明すると、Ｓ１０においてコア３（Ｃ３）が異常（False）と判断されているか否か判断する（Ｓ：処理ステップ）。即ち、イニシャライズ処理などで自らが正常（True）ではなく、異常（False）と判断されているか否か判断する。

Ｓ１０の判断は通例否定されて正常と判断されてＳ１２に進み、他の制御装置（例えばＶＳＡコントローラ７８）と通信してその出力を入力し、自らが変速機出力軸回転数ＮＯＵＴから算出して１次キャッシュメモリ４（ＣＡ３）あるいは２次キャッシュメモリ５（ＣＢ３）に格納した（あるいは他のコアが算出してメインメモリ７に格納した）出力車速を、ＶＳＡコントローラ７８で算出された車速と比較してチェック（自己診断）する。

次いでＳ１４に進み、Ｓ１２の比較で出力車速が信頼できないと判定されたか否か判断する。Ｓ１２の比較で両者が（完全にあるいは実質的に）一致すると判断された場合、Ｓ１４では否定されて出力車速が信頼できると判断されてＳ１６に進み、コア１（Ｃ１）が起動中で、かつコア１（Ｃ１）が正常と判定されているか否か判断する。

Ｓ１６で否定されるときはＳ１８に進み、発進要求と変速要求がなされているか否か判断し、否定されるときは停車中と判断して以降の処理をスキップする一方、肯定されるときはＳ２０に進み、コア１（Ｃ１）を起動する。コア１（Ｃ１）を起動するときはイニシャライズ処理においてコア１（Ｃ１）が正常か否かを判断する。

図６にＳ１０からＳ２０までのコア３（Ｃ３）の負荷率を示す。コア指定外の定期処理が比較的多いのは、後述するようにコア１（Ｃ１）の起動処理とその後にコア（Ｃ１）をＳ４２で休止させる処理が含まれるためである。

次いでＳ２２に進み、コア２（Ｃ２）が起動中で、かつコア２（Ｃ２）が正常と判定されているか否か判断し、否定されるときはＳ２４に進み、変速要求がなされたか否か判断し、否定されるときは奇数段クルーズを継続する。図７にそのときのコア１（Ｃ１）とコア３（Ｃ３）の負荷率を示す。

他方、Ｓ２４で肯定されるときはＳ２６に進み、コア２（Ｃ２）を起動する。コア２（Ｃ２）を起動するとき、そのイニシャライズ処理においてコア２（Ｃ２）が正常か否かを判断することはＳ２０の場合と同様である。

次いでＳ２８に進み、コア１（Ｃ１）とコア２（Ｃ２）が共に異常と判定されているか否か判断する。Ｓ２８の判断は通例否定されてＳ３０に進み、今度は逆にコア１（Ｃ１）とコア２（Ｃ２）が共に正常と判断されているか否か判断する。

Ｓ３０の判断は通例肯定されてＳ３２に進み、コア１（Ｃ１）とコア２（Ｃ２）とコア３（Ｃ３）の負荷率を算出し、Ｓ３４に進み、算出された負荷率が適宜設定される規定値（例えば８０％）を超えるか否か判断する。Ｓ３４で否定されるときはＳ３６に進み、コア４（Ｃ４）を休止させたままとする一方、肯定されるときはＳ３８に進み、コア４（Ｃ４）を起動する（少なくとも一部の処理を代替させる）。

図８から図９にＳ３６のときのコア負荷率、図１０にＳ３８のときのコア負荷率を示す。

図５フロー・チャートの説明に戻ると、Ｓ１６で肯定されてコア１（Ｃ１）が起動中で正常と判断されるときはＳ４０に進み、発進して奇数段走行と変速が終了した状態にあるか否か判断する。Ｓ４０で否定されて停車中あるいは偶数段クルーズ中と判断されるときはＳ４２に進み、奇数段用のコア１（Ｃ１）を休止させる。図１１に奇数段の７速で高速走行する状態でのコア負荷率を示す。

同様に、Ｓ２２においてコア２（Ｃ２）が起動中で正常と判断されるときはＳ４４に進み、偶数段走行と変速が終了した状態にあるか否か判断し、否定されて奇数段クルーズ中と判断されるときはＳ４６に進み、偶数段用のコア２（Ｃ２）を休止させる。

また、Ｓ４０で肯定されて発進して奇数段走行と変速が終了した状態にあると判断されるときはＳ４８に進み、奇数段入力軸回転数ＮＯＤＤと出力車速の比をチェックする。

即ち、Ｓ４８においてはコア１（Ｃ１）で奇数段入力軸回転数ＮＯＤＤから算出された出力車速とコア３（Ｃ３）で変速機出力軸回転数ＮＯＵＴから算出された出力車速との比、換言すれば異なるコアで得られた処理結果からコア同士が正常か否かチェックする。

次いで、Ｓ５０に進み、両者が（完全にあるいは実質的に）不一致か否か判断する。Ｓ５０で否定されるときは以降の処理をスキップする一方、肯定されるときはＳ５２に進み、コア１（Ｃ１）の処理をコア４（Ｃ４）に設定する（代替させる）。

次いでＳ５４に進み、コア４（Ｃ４）が起動中か否か判断し、否定されるときはＳ５６に進み、コア４（Ｃ４）を起動し、コア１（Ｃ１）休止させると共に、コア１（Ｃ１）が異常と判定する。一方、Ｓ５４で肯定されるときはＳ５８に進み、コア１（Ｃ１）を休止させると共に、コア１（Ｃ１）が異常と判定する。図１２にそのときのコア負荷率を示す。

また、Ｓ４４で肯定されて偶数段走行と変速が終了した状態にあると判断されるときはＳ６０に進み、偶数段時の車速と出力車速の比をチェックし、Ｓ６２に進み、両者が（完全にあるいは実質的に）不一致か否か判断する。Ｓ６２で否定されるときは以降の処理をスキップする一方、肯定されるときはＳ６４に進み、コア２（Ｃ２）の処理をコア４（Ｃ４）に設定する（代替させる）。

次いでＳ６６に進み、コア４（Ｃ４）が起動中か否か判断し、否定されるときはＳ６８に進み、コア４（Ｃ４）を起動し、コア２（Ｃ２）を休止させると共に、コア２（Ｃ２）が異常と判定する。一方、Ｓ６６で肯定されるときはＳ７０に進み、コア２（Ｃ２）を休止させると共に、コア２（Ｃ２）が異常と判定する。図１３にそのときの負荷率を示す。

また、Ｓ２８で肯定されてコア１（Ｃ１）とコア２（Ｃ２）が共に異常と判定されていると判断されるときはＳ７２に進み、コア４（Ｃ４）（とコア３（Ｃ３）のみ）を起動し、コア１（Ｃ１）とコア２（Ｃ２）を停止状態とし、コア１（Ｃ１）とコア２（Ｃ２）で処理すべき定期処理と不定期処理をバックアップ用のコア４（Ｃ４）で処理させる。次いでＳ７４に進み、負荷率を算出する。

次いでＳ７６に進み、算出された負荷率が規定値を超えるか否か判断し、肯定されるときはＳ７８に進み、シフトマップを例えばスポーティ走行用からエコノミ走行用に持ち替えるなどして変速頻度を下げる（減少させる）一方、否定されるときはＳ８０に進み、変速頻度が一旦下げられていた場合には変速頻度を戻す（シフトマップを持ち替える）。

また、Ｓ１４で肯定されて出力車速信頼なしと判断されるときはＳ８２に進み、他の制御装置（例えばＶＳＡコントローラ７８）で算出された車速を出力車速に置き換え、Ｓ８４に進み、コア３（Ｃ３）、即ち、自らを休止すると共に、異常と判定する。また、Ｓ１０で肯定されてコア３（Ｃ３）が異常と判定されたときもＳ８６に進み、他の制御装置（例えばＶＳＡコントローラ７８）で算出された車速を出力車速に置き換える。

上記した如く、この実施形態にあっては、１個のプロセッサ・パッケージ１ａ内に封入された複数個のプロセッサ・コア２（コア１（Ｃ１）、コア２（Ｃ２）、コア３（Ｃ３）、コア４（Ｃ４））と、バス（専用バス）３、バス（メインバス）６で接続される前記複数個のプロセッサ・コア２それぞれの専用メモリ（１次キャッシュメモリ４（ＣＡ１，ＣＡ２，ＣＡ３，ＣＡ４），２次キャッシュメモリ５（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４））と共有メモリ（メインメモリＭ）７とを備え、車両Ｖに搭載された自動変速機Ａ／Ｔの動作を制御可能な演算装置１において、前記複数個のプロセッサ・コア２は、前記自動変速機の制御に必要な値を定期的に演算する定期処理と、前記自動変速機の制御に必要な値を不定期に演算する処理を少なくとも含む不定期処理と、前記定期処理と不定期処理の実行を相互に監視し合うコア監視処理とを実行するように設定される（Ｓ１０からＳ８６）と共に、前記コア監視処理において前記複数個のプロセッサ・コア２の一つが実行すべき前記定期処理あるいは不定期処理が不要と判断されるとき、前記一つを休止させる（Ｓ４０，Ｓ４２，Ｓ４４，Ｓ４６）ように設定される如く構成したので、消費電流を効果的に低減することができる。また、複数個のコア（プロセッサ・コア）２は、定期処理と不定期処理を実行するように設定されるが、その処理が均等に分配されることがないと共に、その処理をコア監視処理において相互に監視し合うように設定されるので、どれかのプロセッサ・コア２に演算異常やキャッシュメモリ４，５の破損が生じたときも、その異常を補完することができる。

また、前記複数個のプロセッサ・コア２は、指定されて前記定期処理あるいは不定期処理を実行するとき、演算値を前記専用メモリ４，５に保存する一方、指定されずに前記定期処理あるいは不定期処理を実行するとき、演算値を前記共有メモリ７に保存するように設定される如く構成したので、上記した効果に加え、バス６が共有化される共有メモリ７へのアクセスを最小化することでアクセス上の処理遅延を低減することができる。また、キャッシュメモリ（専用メモリ）４，５で可能な限り演算させることで処理効率を向上させることができる。

また、前記複数個のプロセッサ・コア２は、前記コア監視処理を前記不定期処理として実行すると共に、前記コア監視処理において、前記共有メモリ７あるいは専用メモリ４，５に保存された演算値を前記自動変速機を除く前記車両に搭載される機器の動作を制御する制御装置（ＶＳＡコントローラ７８）の演算値と比較して前記複数個のプロセッサ・コア２のいずれかが異常か否かを判定する（Ｓ１２）ように設定される如く構成したので、上記した効果に加え、不定期処理として実行することで、定期処理と平行して処理することができてコア監視手段などを別途必要にすることがないと共に、プロセッサ・コア２の異常を簡易かつ精度良く判定することができる。

また、前記複数個のプロセッサ・コア２は、前記コア監視処理において、前記複数個のプロセッサ・コア２のいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コア２が処理すべき定期処理と不定期処理を他のプロセッサ・コア２に代替させる（Ｓ４８，Ｓ５２，Ｓ６０，Ｓ６４）ように設定される如く構成したので、上記した効果に加え、異常を確実に補完することができる。

また、前記複数個のプロセッサ・コア２は、前記コア監視処理において、前記複数個のプロセッサ・コア２のいずれかの演算負荷が増加したと判定したとき、前記演算負荷が増加と判定したプロセッサ・コア２が処理すべき定期処理と不定期処理の少なくとも一部を他のプロセッサ・コア２に代替させる（Ｓ３４，Ｓ３８）ように設定される如く構成したので、上記した効果に加え、演算負荷が増加したときも、変速機Ａ／Ｔの動作の制御を確実に継続することができる。

また、前記複数個のプロセッサ・コア２は、前記コア監視処理において、前記複数個のプロセッサ・コア２のいずれかの演算負荷が規定値を超えたとき、前記自動変速機Ａ／Ｔの変速頻度を減少させて前記演算負荷を低減させる（Ｓ７６，Ｓ７８，Ｓ８０）ように設定される如く構成したので、上記した効果に加え、演算負荷が増加したときも、変速機Ａ／Ｔの動作の制御を一層確実に継続することができる。

また、前記複数個のプロセッサ・コア２の少なくとも１個（より具体的にはコア４（Ｃ４））は、前記コア監視処理が実行される前は（バックアップ用として）前記定期処理と不定期処理とを免除されると共に、前記１個の免除されたプロセッサ・コア２を除く残余の複数個のプロセッサ・コア２は、前記コア監視処理において、前記１個の免除されたプロセッサ・コア２を除く残余の複数個のプロセッサ・コア２のいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コア２が処理すべき前記定期処理と不定期処理を前記１個の免除されたプロセッサ・コア２に代替させる（Ｓ２８，Ｓ７２）ように設定される如く構成したので、上記した効果に加え、異常を確実に補完することができ、よって変速機Ａ／Ｔの動作の制御を一層確実に継続することができる。

尚、上記において自動変速機としてツインクラッチ型の変速機を開示したが、それに限られるものではなく、さらには車両の走行状態によって処理負荷が分散されるような車載機器であればどのようなものであっても良い。

１ 演算装置、１ａ プロセッサ・パッケージ、２（Ｃｎ） コア（プロセッサ・コア）、３ バス（専用バス）、４（ＣＡｎ） １次キャッシュメモリ（専用メモリ）、５（ＣＢｎ） ２次キャッシュメモリ（専用メモリ）、６ バス（メインバス）、７ メインメモリ（共有メモリ）、８ 入出力回路、９ 制御装置、Ａ／Ｔ 変速機（自動変速機）、Ｖ 車両、１０ エンジン（駆動源）、１２ トルクコンバータ、１２ｄ ロックアップクラッチ、１４ 偶数段入力軸、１６ 奇数段入力軸、１８ アイドル軸、２０ 第１副入力軸、２２ 第２副入力軸、２４ 第１クラッチ、２６ 第２クラッチ、２８ 出力軸、３２，３４，３６，３８，４０，４２，４４，４６ ドライブギア、４８，５０，５２，５４ ドリブンギア、５６ ＲＶＳアイドルギア、５８ ＲＶＳクラッチ、６０ ギア締結機構、６８ 車輪（駆動輪）、７０ 油圧供給回路、７６ エンジンコントローラ、７８ ＶＳＡコントローラ、９４，９６ 油圧センサ、９８ 油温

Claims (7)

1. １個のプロセッサ・パッケージ内に封入された複数個のプロセッサ・コアと、バスで接続される前記複数個のプロセッサ・コアそれぞれの専用メモリと共有メモリとを備え、車両に搭載された自動変速機の動作を制御可能な演算装置において、前記複数個のプロセッサ・コアは、前記自動変速機の制御に必要な値を定期的に演算する定期処理と、前記自動変速機の制御に必要な値を不定期に演算する処理を少なくとも含む不定期処理と、前記定期処理と不定期処理の実行を相互に監視し合うコア監視処理とを実行するように設定されると共に、前記コア監視処理において前記複数個のプロセッサ・コアの一つが実行すべき前記定期処理あるいは不定期処理が不要と判断されるとき、前記一つを休止させるように設定されることを特徴とする演算装置。
2. 前記複数個のプロセッサ・コアは、指定されて前記定期処理あるいは不定期処理を実行するとき、演算値を前記専用メモリに保存する一方、指定されずに前記定期処理あるいは不定期処理を実行するとき、演算値を前記共有メモリに保存するように設定されることを特徴とする請求項１記載の演算装置。
3. 前記複数個のプロセッサ・コアは、前記コア監視処理を前記不定期処理として実行すると共に、前記コア監視処理において、前記共有メモリあるいは専用メモリに保存された演算値を前記自動変速機を除く前記車両に搭載される機器の動作を制御する制御装置の演算値と比較して前記複数個のプロセッサ・コアのいずれかが異常か否かを判定するように設定されることを特徴とする請求項１または２記載の演算装置。
4. 前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コアが処理すべき定期処理と不定期処理を他のプロセッサ・コアに代替させるように設定されることを特徴とする請求項３記載の演算装置。
5. 前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかの演算負荷が増加したと判定したとき、前記演算負荷が増加と判定したプロセッサ・コアが処理すべき定期処理と不定期処理の少なくとも一部を他のプロセッサ・コアに代替させるように設定されることを特徴とする請求項１から３のいずれかに記載の演算装置。
6. 前記複数個のプロセッサ・コアは、前記コア監視処理において、前記複数個のプロセッサ・コアのいずれかの演算負荷が規定値を超えたとき、前記自動変速機の変速頻度を減少させて前記演算負荷を低減させるように設定されることを特徴とする請求項１から５のいずれかに記載の演算装置。
7. 前記複数個のプロセッサ・コアの少なくとも１個は、前記コア監視処理が実行される前は前記定期処理と不定期処理とを免除されると共に、前記１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアは、前記コア監視処理において、前記１個の免除されたプロセッサ・コアを除く残余の複数個のプロセッサ・コアのいずれかが異常と判定したとき、前記異常と判定したプロセッサ・コアが処理すべき前記定期処理と不定期処理を前記１個の免除されたプロセッサ・コアに代替させるように設定されることを特徴とする請求項１から６のいずれかに記載の演算装置。
   

Images