JP6220731B2

JP6220731B2 - 電子機器、５極プラグイヤホン、および電子機器システム

Info

Publication number: JP6220731B2
Application number: JP2014110606A
Authority: JP
Inventors: 三木　康弘; 康弘三木
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2014-05-28
Filing date: 2014-05-28
Publication date: 2017-10-25
Anticipated expiration: 2034-05-28
Also published as: US20170078815A1; JP2015226226A; WO2015182663A1; US9848270B2

Description

本発明は、電子機器、イヤホン、および電子機器システムに関する。

従来から、複数種類のプラグのうち、いずれがイヤホンジャックに挿入されたかを識別することができる装置が知られている。

たとえば、特許文献１に記載の携帯電話機は、４極プラグおよび５極プラグに共用される５極用イヤホンジャックを備える。４極プラグは、マイク信号、左音声信号、右音声信号、グランド電圧を伝送し、５極プラグは、ＰＴＴスイッチ信号、マイク信号、左音声信号、右音声信号、グランド電圧を伝送する。

プラグが挿入されると、第３ジャック端子からトーン信号が出力される。このとき、４極プラグが挿入されていれば、トーン信号は４極イヤホンを経由して第１ジャック端子から漏れ信号として出力され、漏れ信号は、増幅された後に制御回路に入力される。一方、５極プラグが挿入されている場合、漏れ信号は出力されない。このような構成によって、４極プラグと５極プラグのいずれがプラグに挿入されたかを識別することができる。

特開２０１３−６６１４９号公報

ところで、イヤホン内のスピーカを圧電素子で構成したものが開発されている。圧電素子を動作させるためには、圧電素子に電圧を供給する必要があるが、特許文献１の携帯電話機の５極イヤホンジャックからは、イヤホンに電圧を供給することができない。

本発明の一態様の５極プラグイヤホンは、第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、第１の入力端子の電圧と第２の入力端子の電圧の差を増幅する第１の差動アンプと、第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、第１の入力端子の電圧と第２の入力端子の電圧の差を増幅する第２の差動アンプと、第１の差動アンプで増幅された電圧を受ける第１の圧電素子と、第２の差動アンプで増幅された電圧を受ける第２の圧電素子と、出力端子およびグランド端子とを有するマイクと、先端から順番に第１端子、第２端子、第３端子、第４端子、および第５端子を有する５極プラグとを備える。第１端子は、第１の差動アンプの第１の入力端子と接続する。第２端子は、第２の差動アンプの第１の入力端子と接続する。第３端子は、第１の差動アンプの電源端子および第２の差動アンプの電源端子と接続する。第４端子は、第１の差動アンプのグランド端子、第２の差動アンプのグランド端子、マイクのグランド端子に接続し、さらに、第１の差動アンプの第２の入力端子、第２の差動アンプの第２の入力端子と接続する。第５端子は、マイクの出力端子と接続する。

本発明の一態様の電子機器は、５極プラグイヤホンと接続可能なイヤホンジャックを備える。イヤホンジャックは、挿入口に近い順番に第１端子、第２端子、第３端子、第４端子、第５端子、および第６端子を含む。電子機器は、さらに、イヤホンジャックの第１端子と接続するマイク音声処理部と、イヤホンジャックの第２端子と接続するグランド電源と、イヤホンジャックの第３端子と接続する電力供給部と、イヤホンジャックの第４端子と接続する第１の音声出力部と、イヤホンジャックの第５端子と接続する第２の音声出力部と、イヤホンジャックの第６端子と接続し、イヤホンジャックへのプラグの挿入を判定するＣＰＵとを備える。

本発明の一態様によれば、イヤホンに電圧を供給することができる。

本実施の形態の携帯端末の構成を表わす図である。３極プラグイヤホンを表わす図である。４極プラグイヤホンを表わす図である。５極プラグイヤホンを表わす図である。３極プラグイヤホン内の構成要素の接続を表わす図である。４極プラグイヤホン内の構成要素の接続を表わす図である。５極プラグイヤホン内の構成要素の接続を表わす図である。（ａ）は、イヤホンジャックを表わす図である。（ｂ）は、５極プラグを表わす図である。（ｃ）は、４極プラグを表わす図である。（ｄ）は、３極プラグを表わす図である。イヤホンとの信号の授受に関連する構成を表わす図である。イヤホンジャックに３極プラグが挿入されたときの３極プラグイヤホンと、携帯端末の構成要素の接続を表わす図である。イヤホンジャックに４極プラグが挿入されたときの４極プラグイヤホンと、携帯端末の構成要素の接続を表わす図である。イヤホンジャックに５極プラグが挿入されたときの５極プラグイヤホンと、携帯端末の構成要素の接続を表わす図である。プラグの挿脱判定およびプラグの種別識別の手順を表すフローチャートである。（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、５極プラグのイヤホンジャックへの挿入過程の第１ステージ、第２ステージ、第３ステージ、第４ステージ、５ステージを表わす図である。（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、５極プラグのイヤホンジャックへの挿入過程の第６ステージ、第７ステージ、第８ステージ、第９ステージ、第１０ステージを表わす図である。（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、５極プラグのイヤホンジャックへの挿入過程の第１１ステージ、第１２ステージ、第１３ステージ、第１４ステージ、第１５ステージを表わす図である。イヤホンジャックの端子Ｆの位置が、挿入口側にずれた場合の、５極プラグのイヤホンジャックへの挿入過程の第１２ステージを表わす図である。

以下、本発明の実施形態について図面を用いて説明する。
本発明の実施形態による電子機器は、従来の３極プラグイヤホンおよび４極プラグイヤホンに加えて、新たな５極プラグイヤホンを接続可能とし、いずれのプラグが接続されたかを判別する機能を有する。

以下では、電子機器の一形態としてスマートフォンなどの携帯端末を用いて説明する。
（携帯端末の構成）
図１は、本実施の形態の携帯端末１の構成を表わす図である。

図１を参照して、携帯端末１は、ＣＰＵ（Central Processing Unit）２と、アンテナ６１と、マイク６２と、スピーカ６３と、キー入力部６４と、ディスプレイ６５と、メモリ６６と、二次電池１０と、ＬＤＯ（Low Dropout Regulator）２９と、電圧設定部１５４と、音声処理部３と、イヤホンジャック１２とを備える。

イヤホンジャック１２は、３極プラグイヤホン９１、４極プラグイヤホン９２、および５極プラグイヤホン９３と接続可能である。

電圧設定部１５４は、イヤホンジャック１２におけるイヤホン９１，９２または９３の挿脱状態、および挿入されたイヤホンの種別（３極か、４極か、あるいは５極か）の識別のために設けられる。詳細は後述する。

ＣＰＵ２は、全体の制御を行なう。
アンテナ６１は、無線基地局との間で無線信号の送受信を行なう。

キー入力部６４は、タッチパネルなどで構成され、ユーザによる入力を受け付ける。
ディスプレイ６５は、ＣＰＵ２から送られる画像を表示する。

メモリ６６は、各種のデータを記憶する。
音声処理部３は、イヤホンジャック１２にイヤホンが挿入されていないときには、スピーカ６３へ音声信号を出力し、マイク６２から音声信号を受ける。音声処理部３は、イヤホンジャック１２に３極プラグイヤホン９１が挿入されているときには、３極プラグイヤホン９１へ音声信号を出力する。音声処理部３は、イヤホンジャック１２に４極プラグイヤホン９２が挿入されているときには、４極プラグイヤホン９２へ音声信号を出力し、４極プラグイヤホン９２からの音声信号を受ける。音声処理部３は、イヤホンジャック１２に５極プラグイヤホン９３が挿入されているときには、５極プラグイヤホン９３へ音声信号を出力し、５極プラグイヤホン９３からの音声信号を受ける。

マイク６２は、入力される音声信号を音声処理部３へ出力する。
スピーカ６３は、音声処理部３から送られる音声信号を再生する。

二次電池１０は、携帯端末１の内部の構成要素に電力を供給する。
ＬＤＯ２９は、二次電池１０からイヤホン９１，９２，９３へ定格以上の電流が流れないようにするために設けられる。

二次電池１０は、イヤホンジャック１２に５極プラグイヤホン９３が挿入されているときには、５極プラグイヤホン９３に電力を供給する。

（イヤホンの構成）
図２は、３極プラグイヤホン９１を表わす図である。

３極プラグイヤホン９１は、３極プラグ５１と、左耳用のシリコンキャップ１３ａ、ハウジング１６ａ、およびスピーカ１７ａと、右耳用のシリコンキャップ１３ｂ、ハウジング１６ｂ、およびスピーカ１７ｂとを備える。

図３は、４極プラグイヤホン９２を表わす図である。
４極プラグイヤホン９２は、４極プラグ５２と、マイク２８と、左耳用のシリコンキャップ２３ａ、ハウジング２６ａ、およびスピーカ２７ａと、右耳用のシリコンキャップ２３ｂ、ハウジング２６ｂ、およびスピーカ２７ｂとを備える。

図４は、５極プラグイヤホン９３を表わす図である。
５極プラグイヤホン９３は、５極プラグ５３と、マイク３９と、左耳用のシリコンキャップ３３ａ、差動アンプ３８ａ、および圧電素子３７ａと、右耳用のシリコンキャップ２３３ｂ、差動アンプ３８ｂ、および圧電素子３７ｂとを備える。

（イヤホン内の構成要素間の接続関係）
図５は、３極プラグイヤホン９１内の構成要素の接続を表わす図である。

３極プラグ５１は、ＥＩＡＪ（Electronic Industries Association of Japan ）規格に準拠するプラグである。３極プラグ５１の直径は３．５ｍｍである。３極プラグ５１は、先端から順番に左音声端子（Ｌ）（第１端子）と、右音声端子（Ｒ）（第２端子）と、グランド端子（ＧＮＤ）（第３端子）とを備える。図５において、黒で示されている部分は、絶縁体で構成されている。

スピーカ１７ａは、入力端子９５ａおよびグランド用の電圧入力端子（グランド端子）９６ａを有する。スピーカ１７ｂは、入力端子９５ｂおよびグランド用の電圧入力端子（グランド端子）９６ｂを有する。

左音声端子（Ｌ）は、スピーカ１７ａの入力端子９５ａに接続される。右音声端子（Ｒ）は、スピーカ１７ｂの入力端子９５ｂに接続される。グランド端子（ＧＮＤ）は、スピーカ１７ａのグランド端子９６ａおよびスピーカ１７ｂのグランド端子９６ｂに接続される。

図６は、４極プラグイヤホン９２内の構成要素の接続を表わす図である。
４極プラグ５２は、ＥＩＡＪ規格に準拠するプラグである。４極プラグ５２の直径は３．５ｍｍである。また、４極プラグ５２の信号配列は、ＣＴＩＡ（Cellular Telephone Industry Association）に準拠している。４極プラグ５２は、先端から順番に左音声端子（Ｌ）（第１端子）と、右音声端子（Ｒ）（第２端子）と、グランド端子（ＧＮＤ）（第３端子）と、マイク端子（Ｍ）（第４端子）とを備える。

スピーカ２７ａは、入力端子７１ａおよびグランド用の電圧入力端子（グランド端子）７２ａを有する。スピーカ２７ｂは、入力端子７１ｂおよびグランド用の電圧入力端子（グランド端子）７２ｂを有する。マイク２８は、出力端子７４およびグランド用の電圧入力端子（グランド端子）７３を有する。

左音声端子（Ｌ）は、スピーカ２７ａの入力端子７１ａに接続される。右音声端子（Ｒ）は、スピーカ２７ｂの入力端子７１ｂに接続される。グランド端子（ＧＮＤ）は、スピーカ２７ａのグランド端子７２ａ、スピーカ２７ｂのグランド端子７２ｂ、およびマイク２８のグランド端子７３に接続される。マイク端子（Ｍ）は、マイク２８の出力端子７４に接続される。

図７は、５極プラグイヤホン９３内の構成要素の接続を表わす図である。
５極プラグ５３は、先端から順番に左音声端子（Ｌ）（第１端子）と、右音声端子（Ｒ）（第２端子）と、電源端子（Ｖ）（第３端子）と、グランド端子（ＧＮＤ）（第４端子）と、マイク端子（Ｍ）（第５端子）とを備える。

差動アンプ３８ａは、正側入力端子８２ａ、負側入力端子８３ａ、電源用の電圧入力端子（電源端子）８１ａ、およびグランド用の電圧入力端子（グランド端子）８４ａを有する。差動アンプ３８ｂは、正側入力端子８２ｂ、負側入力端子８３ｂ、電源用の電圧入力端子（電源端子）８１ｂ、およびグランド用の電圧入力端子（グランド端子）８４ｂを有する。マイク３９は、出力端子８６およびグランド用の電圧入力端子（グランド端子）８５を有する。

左音声端子（Ｌ）は、コンデンサＣ１＋（＝０．１μＦ）を介して、差動アンプ３８ａの正側入力端子８２ａに接続される。右音声端子（Ｒ）は、コンデンサＣ２＋（＝０．１μＦ）を介して、差動アンプ３８ｂの正側入力端子８２ｂに接続される。電源端子（Ｖ）は、差動アンプ３８ａの電源端子８１ａ、および差動アンプ３８ｂの電源端子８１ｂに接続される。グランド端子（ＧＮＤ）は、コンデンサＣ１−（＝０．１μＦ）を介して差動アンプ３８ａの負側入力端子８３ａに接続される。グランド端子（ＧＮＤ）は、さらに差動アンプ３８ａのグランド端子８４ａに接続される。グランド端子（ＧＮＤ）は、コンデンサＣ２−（＝０．１μＦ）を介して差動アンプ３８ｂの負側入力端子８３ｂに接続される。グランド端子（ＧＮＤ）は、さらに差動アンプ３８ｂのグランド端子８４ｂに接続される。グランド端子（ＧＮＤ）は、さらにマイク３９のグランド端子８５に接続される。マイク端子（Ｍ）は、マイク３９の出力端子８６に接続される。

差動アンプ３８ａは、正側入力端子８２ａの電圧と負側入力端子８３ａの電圧の差を増幅して、電圧（Ｌ＋，Ｌ−）を圧電素子３７ａへ供給する。圧電素子３７ａは、供給された電圧の大きさに応じて、振動する。差動アンプ３８ｂは、正側入力端子８２ｂの電圧と負側入力端子８３ｂの電圧の差を増幅して、電圧（Ｒ＋，Ｒ−）を圧電素子３７ｂへ供給する。圧電素子３７ｂは、供給された電圧の大きさに応じて、振動する。ここで、差動アンプ３８ａ，３８ｂについては、５〜３０Ｖｐｐが印加される（つまり、交流電圧波形の最高値と最低値の電位差が５〜３０Ｖ）ので、効率の良いＤ級またはＨ級のアンプが用いられる。

差動アンプ３８ａ，３８ｂが必要なのは、圧電素子３７ａ，３７ｂが、高電圧の入力信号によって駆動されるからである。

仮に、差動アンプ３８ａ，３８ｂを携帯端末１側に設けた場合、差動アンプ３８ａ，３８ｂの出力電圧を圧電素子３７ａ，３７ｂに供給するために、プラグは、電圧（Ｌ＋、Ｌ−、Ｒ＋、Ｒ−）を出力する４つの端子が必要となる。その結果、グランド端子（ＧＮＤ）と、マイク端子（Ｍ）を加えると、プラグは、６極のプラグとなり、携帯端末側にも６極のプラグに対応可能なイヤホンジャックが必要となる。

６極のプラグに対応可能なイヤホンジャックによって、３極のプラグ、４極のプラグ、および６極のプラグのすべてを接続可能にする構成は、複雑あるいは困難である。それゆえ、本実施の形態では、５極のプラグを有するイヤホンを用い、差動アンプ３８ａ，３８ｂをイヤホン側に設ける。

（イヤホンジャックの端子と、３極、４極、５極プラグの端子との位置関係）
図８（ａ）は、イヤホンジャック５４を表わす図である。

イヤホンジャック５４は、挿入口に近い方から順番に端子Ａ（ＭＩＣ）（第１端子）と、端子Ｂ（ＧＮＤ）（第２端子）と、端子Ｃ（ＶＤＤ）（第３端子）と、端子Ｄ（Ｒｃｈ）（第４端子）と、端子Ｅ（Ｌｃｈ）（第５端子）と、端子Ｆ（ＤＥＴ）（第６端子）とを備える。

端子Ａ（ＭＩＣ）（第１端子）と、端子Ｃ（ＶＤＤ）（第３端子）と、端子Ｅ（Ｌｃｈ）（第５端子）とは、イヤホンジャック５４の円筒状の内壁上の挿入方向に平行な第１のラインＬ１に沿って配置される。

端子Ｂ（ＧＮＤ）（第２端子）と、端子Ｄ（Ｒｃｈ）（第４端子）と、端子Ｆ（ＤＥＴ）（第６端子）とは、イヤホンジャック５４の円筒状の内壁上の挿入方向に平行で、かつ第１のラインＬ１に対向する第２のラインＬ２に沿って配置される。

図８（ｂ）は、５極プラグ５３を表わす図である。
５極プラグ５３は、イヤホンジャック５４に完全に挿入されたときに、以下のようにしてイヤホンジャック５４と接続する。

左音声端子（Ｌ）が、端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続する。右音声端子（Ｒ）が、端子Ｄ（Ｒｃｈ）に接続する。電源端子（Ｖ）が、端子Ｃ（ＶＤＤ）に接続する。グランド端子（Ｇ）が、端子Ｂ（ＧＮＤ）に接続する。マイク端子（Ｍ）が、端子Ａ（ＭＩＣ）に接続する。

図８（ｃ）は、４極プラグ５２を表わす図である。
４極プラグ５２は、イヤホンジャック５４に完全に挿入されたときに、以下のようにしてイヤホンジャック５４と接続する。

左音声端子（Ｌ）が、端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続する。右音声端子（Ｒ）が、端子Ｄ（Ｒｃｈ）に接続する。グランド端子（Ｇ）が、端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）に接続する。マイク端子（Ｍ）が、端子Ａ（ＭＩＣ）に接続する。

図８（ｄ）は、３極プラグ５１を表わす図である。
３極プラグ５１は、イヤホンジャック５４に完全に挿入されたときに、以下のようにしてイヤホンジャック５４と接続する。

左音声端子（Ｌ）が、端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続する。右音声端子（Ｒ）が、端子Ｄ（Ｒｃｈ）に接続する。グランド端子（Ｇ）が、端子Ａ（ＭＩＣ）、端子Ｂ（ＧＮＤ）、および端子Ｃ（ＶＤＤ）に接続する。
（イヤホンの信号の授受のための構成）
図９は、携帯端末１における、イヤホンとの信号の授受に関連する構成を表わす図である。

音声処理部３は、マイク音声処理部１５１と、音声出力部１５２と、音声出力部１５３とを備える。

マイク音声処理部１５１は、アンプ５と、ＡＤ変換器４とを備える。アンプ５は、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。アンプ５は、端子Ａ（ＭＩＣ）から出力される音声信号を増幅する。ＡＤ変換器４は、アンプ５から出力される音声信号をデジタル信号に変換する。

音声出力部１５２は、ＤＡ変換器６と、アンプ７とを備える。ＤＡ変換器６は、左耳用のデジタルの音声信号をアナログの音声信号に変換する。アンプ７は、ＤＡ変換器６から出力される音声信号を増幅または減衰させる。アンプ７は、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）と接続する。

音声出力部１５３は、ＤＡ変換器８と、アンプ９とを備える。ＤＡ変換器８は、右耳用のデジタルの音声信号をアナログの音声信号に変換する。アンプ９は、ＤＡ変換器８から出力される音声信号を増幅または減衰させる。アンプ９は、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続する。

電圧設定部１５４は、プルアップ抵抗Ｒ１と、プルダウン抵抗Ｒ２と、プルアップ抵抗Ｒ３と、インバータＩＶと、グランド１５５とを備える。

プルアップ抵抗Ｒ１は、イヤホンジャック５４の端子Ｆ（ＤＥＴ）とＣＰＵ２との間の配線上のノードＮＤ１と、プルアップ用の電源電圧ＶＤＤとの間に接続される。

プルダウン抵抗Ｒ２は、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）と音声出力部１５２との間の配線上のノードＮＤ２と、グランド１５５との間に接続される。

プルアップ抵抗Ｒ３は、イヤホンジャック５４の端子Ａ（ＭＩＣ）とマイク音声処理部１５１との間の配線上のノードＮＤ３と、プルアップ用のバイアス電圧ＭＩＣＢＩＡＳとの間に接続される。

インバータＩＶは、ノードＮＤ３の電圧を反転する。
グランド１５５は、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続する。

ＣＰＵ２は、ＧＰＩＯ（General Purpose Input/Output）インタフェース１１を有する。ＧＰＩＯインタフェース１１は、端子ＧＰＩＯ＿０、ＧＰＩＯ＿１、およびＧＰＩＯ＿２を有する。ＧＰＩＯインタフェース１１は、端子ＧＰＩＯ＿０、ＧＰＩＯ＿１、およびＧＰＩＯ＿２の中から入力される端子を切り替え、端子ＧＰＩＯ＿０、ＧＰＩＯ＿１、およびＧＰＩＯ＿２の中から出力する端子を切り替える。入力時には、端子内部で電源に対して数百ｋΩでプルアップ（ＰＵ）、グランドに対して数百Ωでプルダウン（ＰＤ）、またはプルアップもプルダウンもしない（ＮＰ）が設定できる。

端子ＧＰＩＯ＿０は、ノードＮＤ１と接続する。ＣＰＵ２は、端子ＧＰＩＯ＿０の出力のプルアップを制御する。ＣＰＵ２は、端子ＧＰＩＯ＿０に入力される検出信号ＤＥＴを受ける。

端子ＧＰＩＯ＿１は、インバータＩＶの出力と接続する。ＣＰＵ２は、端子ＧＰＩＯ＿１の出力のプルアップを制御する。ＣＰＵ２は、端子ＧＰＩＯ＿１に入力される信号ＭＩＣ＿ＳＷを受ける。

端子ＧＰＩＯ＿２は、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と、音声出力部１５２との間の配線上のノードＮＤ４と接続する。ＣＰＵ２は、端子ＧＰＩＯ＿２の出力のプルアップを制御する。ＣＰＵ２は、端子ＧＰＩＯ＿２に入力されるモード信号Ｍｏｄｅを受ける。

ＬＤＯ２９は、ヤホンジャック５４の端子Ｃ（ＶＤＤ）と接続する。
図１０は、イヤホンジャック５４に３極プラグ５１が挿入されたときの３極プラグイヤホン９１と、携帯端末１の構成要素の接続を表わす図である。

３極プラグ５１の左音声端子（Ｌ）とグランド端子（Ｇ）との間に接続されるスピーカ１７ａは、等化回路で表した場合、抵抗ＲＸ（＝８Ω）で表される。３極プラグ５１の右音声端子（Ｒ）とグランド端子（Ｇ）との間に接続されるスピーカ１７ｂは、等化回路で表した場合、抵抗ＲＹ（＝８Ω）で表される。

図１１は、イヤホンジャック５４に４極プラグ５２が挿入されたときの４極プラグイヤホン９２と、携帯端末１の構成要素の接続を表わす図である。

４極プラグ５２の左音声端子（Ｌ）とグランド端子（Ｇ）との間に接続されるスピーカ２７ａは、等化回路で表した場合、抵抗ＲＸ（＝８Ω）で表される。４極プラグ５２の右音声端子（Ｒ）とグランド端子（Ｇ）との間に接続されるスピーカ２７ｂは、等化回路で表した場合、抵抗ＲＹ（＝８Ω）で表される。

図１２は、イヤホンジャック５４に５極プラグ５３が挿入されたときの５極プラグイヤホン９３と、携帯端末１の構成要素の接続を表わす図である。

５極プラグ５３の左音声端子（Ｌ）は、コンデンサＣ１＋を介して、差動アンプ３８ａの正側入力端子８２ａに接続される。５極プラグ５３の右音声端子（Ｒ）は、コンデンサＣ２＋を介して、差動アンプ３８ｂの正側入力端子８２ｂに接続される。したがって、５極プラグ５３の左音声端子（Ｌ）および右音声端子（Ｒ）は、直流状態では絶縁されている。

（プラグの挿脱判定およびプラグの種別識別）
図１３は、プラグの挿脱判定およびプラグの種別識別の手順を表すフローチャートである。

図９〜図１３を参照して、ステップＳ１０１において、ＣＰＵ２は、ＧＰＩＯインタフェース１１のＧＰＩＯ＿０およびＧＰＩＯ＿１をプルアップせず（ＮＰ）、ＧＰＩＯ＿２をプルアップする（ＰＵ）。

図９に示すように、イヤホンジャック５４にプラグが挿入されていない場合には、電源電圧ＶＤＤに接続される抵抗Ｒ１（＝１００ｋΩ）によって検出ノードＮＤ１の電圧はプルアップされてハイレベル（Ｈ）となる。その結果、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ハイレベル（Ｈ）となる。

一方、図１０および図１１に示すように、イヤホンジャック５４にプラグ５１または５２が挿入されている場合には、ノードＮＤ１は、電源電圧ＶＤＤに接続されるプルアップ抵抗Ｒ１（＝１００ｋΩ）と、グランドに接続されるプルダウン抵抗Ｒ２（＝１０ｋΩ）と、グランドに接続される抵抗ＲＸ（＝８Ω）に接続される。その結果、ノードＮＤ１の電圧はロウレベル（Ｌ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ロウレベル（Ｌ）となる。

図１２に示すように、イヤホンジャック５４にプラグ５３が挿入されている場合には、ノードＮＤ１は、電源電圧ＶＤＤに接続されるプルアップ抵抗Ｒ１（＝１００ｋΩ）と、グランドに接続されるプルダウン抵抗Ｒ２（＝１０ｋΩ）と、直流的にフローティング状態となるコンデンサＣ１＋（＝０．１μＦ）に接続される。その結果、ノードＮＤ１の電圧はロウレベル（Ｌ）となり、ＧＰＩＯ＿０に入力される検出信号ＤＥＴは、ロウレベル（Ｌ）となる。

ステップＳ１０２において、ＣＰＵ２は、検出信号ＤＥＴがロウレベル（Ｌ）の場合には、プラグがイヤホンジャック５４に挿入されたと判定して、処理をステップＳ１０３に進ませる。

図１０に示すように、ノードＮＤ３は、バイアス電圧ＭＩＣＢＩＡＳに接続されるプルアップ抵抗Ｒ３（＝２．２ｋΩ）に接続されている。３極プラグ５１がイヤホンジャック５４に接続されている場合には、ノードＮＤ３は、さらに、グランド端子（Ｇ）に接続されるため、ロウレベル（Ｌ）となる。その結果、ノードＮＤ３に接続されるインバータＩＶの出力はハイレベル（Ｈ）となり、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはハイレベル（Ｈ）となる。

図１１および図１２に示すように、４極プラグ５２または５極プラグ５３がイヤホンジャック５４に接続されている場合には、ノードＮＤ３は、マイク端子（Ｍ）に接続される。マイク端子（Ｍ）からは、正の信号が出力されるため、ノードＮＤ３は、ハイレベル（Ｈ）となる。その結果、ノードＮＤ３に接続されるインバータＩＶの出力はロウレベル（Ｌ）となり、ＧＰＩＯ＿１に入力される信号Ｍｉｃ＿ＳＷはロウレベル（Ｈ）となる。

ステップＳ１０３において、ＣＰＵ２は、信号Ｍｉｃ＿ＳＷがハイレベル（Ｈ）の場合には、処理をステップＳ１０４に進ませ、信号Ｍｉｃ＿ＳＷがロウレベル（Ｌ）の場合には、処理をステップＳ１０５に進ませる。

ステップＳ１０４において、ＣＰＵ２は、挿入されたプラグが３極プラグ５１であると判定する。

図１１に示すように、ステップＳ１０１において、ＧＰＩＯ＿２がプルアップされたことによって、ノードＮＤ４がプルアップされる。４極プラグ５２がイヤホンジャック５４に接続されている場合には、ノードＮＤ４は、さらに、グランドに接続される抵抗ＲＹ（＝８Ω）と接続される。その結果、ノードＮＤ４は、ロウレベルとなり、ＧＰＩＯ＿２に入力されるモード信号Ｍｏｄｅは、ロウレベルとなる。

図１２に示されるように、５極プラグ５３がイヤホンジャック５４に接続されている場合には、ノードＮＤ４は、さらに、直流が流れるときに絶縁されるコンデンサＣ２＋（＝０．１μＦ）と接続される。その結果、ノードＮＤ４は、ハイレベルを維持し、ＧＰＩＯ＿２に入力されるモード信号Ｍｏｄｅは、ハイレベルとなる。

ステップＳ１０５おいて、ＣＰＵ２は、モード信号Ｍｏｄｅがロウレベル（Ｌ）の場合には、処理をステップＳ１０６に進ませ、モード信号Ｍｏｄｅがハイレベル（Ｈ）の場合には、処理をステップＳ１０７に進ませる。

ステップＳ１０６において、ＣＰＵ２は、挿入されたプラグが４極プラグ５２であると判定する。

ステップＳ１０７において、ＣＰＵ２は、挿入されたプラグが５極プラグ５３であると判定する。

ステップＳ１０８において、ＣＰＵ２は、二次電池１０からＬＤＯ２９を介してイヤホンジャック５４への電源電圧ＶＤＤの供給を開始させる。

ステップＳ１０９において、ＣＰＵ２は、ＧＰＩＯ＿２のプルアップを解除する（ＮＰ）。これによって、端子ＲＣＨとして使用するために、右音声端子（Ｒ）および端子Ｄを右耳用の音声信号の伝送に使用することができるようになる。

（プラグのイヤホンジャックへの挿入過程）
次に、５極プラグ５３のイヤホンジャック５４への挿入過程における端子間の接続について説明する。

図１４（ａ）〜（ｅ）は、５極プラグ５３のイヤホンジャック５４への挿入過程の第１ステージから第５ステージまでを表わす図である。

図１４（ａ）に示すように、第１ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１４（ｂ）に示すように、第２ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続する。

図１４（ｃ）に示すように、第３ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）および端子Ｂ（ＧＮＤ）と接続する。

図１４（ｄ）に示すように、第４ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１４（ｅ）に示すように、第５ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１５（ａ）〜（ｅ）は、５極プラグ５３のイヤホンジャック５４への挿入過程の第６ステージから第１０ステージまでを表わす図である。

図１５（ａ）に示すように、第６ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１５（ｂ）に示すように、第７ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１５（ｃ）に示すように、第８ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）と接続する。

図１５（ｄ）に示すように、第９ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１５（ｅ）に示すように、第１０ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１６（ａ）〜（ｅ）は、５極プラグ５３のイヤホンジャック５４への挿入過程の第１１ステージから第１５ステージまでを表わす図である。

図１６（ａ）に示すように、第１１ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）および端子Ｅ（Ｌｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１６（ｂ）に示すように、第１２ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

図１７は、参考のために示すものであり、イヤホンジャック５４の端子Ｆ（ＤＥＴ）の位置が、挿入口側にずれている場合の、５極プラグ５３のイヤホンジャック５４への挿入過程の第１２ステージを表わす図である。

図１７に示すように、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）および端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続することによって、図１３のフローチャートのステップＳ１０２がＹＥＳとなり、イヤホンジャック５４への５極プラグ５３の挿入が判定される。挿入が判定されると、図１３のフローチャートのステップＳ１０３以降の判定処理が行われて、５極プラグ５３であることが識別されると、ステップＳ１０８において、電源電圧ＶＤＤが供給される。しかしながら、この状態では、電源電圧ＶＤＤが供給される５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）に接続されているため、ショートが発生する。

これに対して、図１６（ｂ）では、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｆ（ＤＥＴ）と接続しないので、図１３のフローチャートのステップＳ１０２がＮＯとなり、イヤホンジャック５４への５極プラグ５３の挿入が判定されない。その結果、５極プラグ５３の電源端子（Ｖ）に電源電圧ＶＤＤが供給されず、ショートが発生しない。

再び、図１６を参照して、図１６（ｃ）に示すように、第１３ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３のマイク端子（Ｍ）が、イヤホンジャック５４の端子Ａ（ＭＩＣ）と接続する。

この状態では、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続することによって、イヤホンジャック５４への５極プラグ５３の挿入が判定される。挿入が判定されて、さらに５極プラグ５３であることが識別されると、電源電圧ＶＤＤが供給される。この状態では、電源電圧ＶＤＤが供給される５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）に接続されていないため、ショートが発生しない。

図１６（ｄ）および（ｅ）に示すように、第１４ステージおよび第１５ステージでは、５極プラグ５３の左音声端子（Ｌ）が、イヤホンジャック５４の端子Ｅ（Ｌｃｈ）および端子Ｆ（ＤＥＴ）と接続し、５極プラグ５３の右音声端子（Ｒ）が、イヤホンジャック５４の端子Ｄ（Ｒｃｈ）と接続し、５極プラグ５３の電源端子（Ｖ）が、イヤホンジャック５４の端子Ｃ（ＶＤＤ）と接続し、５極プラグ５３のグランド端子（Ｇ）が、イヤホンジャック５４の端子Ｂ（ＧＮＤ）と接続する。

以上のように、本実施の形態の携帯端末および５極プラグイヤホンによれば、携帯端末のイヤホンジャック側と５極プラグイヤホンのプラグ側が電源電圧用の端子を備えることによって、５極プラグイヤホン内の圧電素子に電源電圧を供給することができる。

また、５極プラグの端子の並びが、先端に近い方から順番に、左音声端子（Ｌ）、右音声端子（Ｒ）、電源端子（Ｖ）、グランド端子（ＧＮＤ）、マイク端子（Ｍ）とすることによって、５極用のイヤホンジャックを備えた携帯端末が、従来の３極プラグイヤホンおよび４極プラグイヤホンとも接続できるようにできる。

また、本実施の形態では、３極プラグイヤホンおよび４極プラグイヤホンに含まれるスピーカと、５極プラグイヤホンに含まれる差動アンプのインピーダンスの違いを利用することによって、イヤホンジャックに挿入されたイヤホンが、５極プラグイヤホンであるか、あるいは３極または４極プラグイヤホンであるかを識別することができる。

また、本実施の形態では、挿入されたイヤホンが５極プラグイヤホンであると識別された後で、携帯端末から５極プラグに電源電圧を供給することとし、５極プラグの電源端子（Ｖ）が、イヤホンジャックの端子Ｂ（ＧＮＤ）と接続するときには、５極プラグの左音声端子（Ｌ）が、イヤホンジャックの端子Ｆ（ＤＥＴ）と接続しないので、ショートが発生しないようにすることができる。

なお、本発明の実施形態では、電子機器の一例として携帯端末を例として説明したが、本発明の電子機器は、携帯端末に限定されるものではなく、パソコン、またはタブレットなどのようなものも含まれる。

また、本実施の形態では、スピーカ１７ａの等化回路である抵抗ＲＸおよびスピーカ１７ｂの等化回路である抵抗ＲＹの値が８Ωであるとしたが、これに限定するものではない。抗ＲＸおよび路ＲＹの値が１６Ωまたは３２Ωであっても、上記実施の形態で説明したプラグの挿脱判定およびプラグの種別識別は適用可能である。

また、本実施の形態では、イヤホン内の圧電素子に電圧を供給する構成としたが、電圧を供給する部品は、圧電素子に限らず、他の部品であってもよい。たとえば、脈拍を検知するための発光素子および受光素子であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１携帯端末、２ＣＰＵ、３音声処理部、１０二次電池、１１ＧＰＩＯインタフェース、１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂシリコンキャップ、１６ａ，１６ｂ，２６ａ，２６ｂハウジング、１７ａ，１７ｂ，２７ａ，２７ｂスピーカ、２８，３９マイク、２９ＬＤＯ、３７ａ，３７ｂ圧電素子、３８ａ，３８ｂ差動アンプ、５１３極プラグ、５２４極プラグ、５３５極プラグ、６１アンテナ、６２マイク、６３スピーカ、６４キー入力部、６５ディスプレイ、６６メモリ、９１３極プラグイヤホン、９２４極プラグイヤホン、９３５極プラグイヤホン、９４イヤホンジャック、７１ａ，７１ｂ，８２ａ，８２ｂ，８３ａ，８３ｂ，９５ａ，９５ｂ入力端子、７２ａ，７２ｂ，７３，８４ａ，８４ｂ，８５，９６ａ，９６ｂグランド端子、７４，８６出力端子、８１ａ，８１ｂ電源端子、１５１マイク音声処理部、１５２，１５３音声出力部、１５４電圧設定部、１５５グランド、Ｌ左音声端子、Ｒ右音声端子、Ｖ電源端子、Ｇグランド端子、Ｍマイク端子、Ａ〜Ｆイヤホンジャックの端子、ＩＶインバータ、Ｒ１，Ｒ２，Ｒ３，ＲＸ，ＲＹ抵抗、Ｃ１＋，Ｃ１−，Ｃ２＋，Ｃ２− コンデンサ。

Claims

第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第１の差動アンプと、
第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第２の差動アンプと、
前記第１の差動アンプで増幅された電圧を受ける第１の圧電素子と、
前記第２の差動アンプで増幅された電圧を受ける第２の圧電素子と、
出力端子およびグランド端子とを有するマイクと、
先端から順番に第１端子、第２端子、第３端子、第４端子、および第５端子を有する５極プラグとを備え、
前記第１端子は、前記第１の差動アンプの前記第１の入力端子と接続し、
前記第２端子は、前記第２の差動アンプの前記第１の入力端子と接続し、
前記第３端子は、前記第１の差動アンプの前記電源端子および前記第２の差動アンプの前記電源端子と接続し、
前記第４端子は、前記第１の差動アンプのグランド端子、前記第２の差動アンプのグランド端子、前記マイクの前記グランド端子に接続し、さらに、前記第１の差動アンプの前記第２の入力端子、前記第２の差動アンプの前記第２の入力端子と接続し、
前記第５端子は、前記マイクの出力端子と接続する、５極プラグイヤホン。
５極プラグイヤホンと接続可能なイヤホンジャックを備え、前記イヤホンジャックは、挿入口に近い順番に第１端子、第２端子、第３端子、第４端子、第５端子、および第６端子を含み、
前記イヤホンジャックの前記第１端子と接続するマイク音声処理部と、
前記イヤホンジャックの前記第２端子と接続するグランド電源と、
前記イヤホンジャックの前記第３端子と接続する電力供給部と、
前記イヤホンジャックの前記第４端子と接続する第１の音声出力部と、
前記イヤホンジャックの前記第５端子と接続する第２の音声出力部と、
前記イヤホンジャックの前記第６端子と接続し、前記イヤホンジャックへのプラグの挿入を判定するＣＰＵとを備える、電子機器。
前記第１端子、前記第３端子、前記第５端子は、前記イヤホンジャックの円筒状の内壁上の挿入方向に平行な第１のラインに沿って配置され、
前記第２端子、前記第４端子、前記第６端子は、前記イヤホンジャックの円筒状の内壁上の前記挿入方向に平行で、かつ前記第１のラインに対向する第２のラインに沿って配置される、請求項２記載の電子機器。
前記５極プラグイヤホンは、
第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第１の差動アンプと、
第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第２の差動アンプと、
前記第１の差動アンプで増幅された電圧を受ける第１の圧電素子と、
前記第２の差動アンプで増幅された電圧を受ける第２の圧電素子と、
出力端子およびグランド端子とを有するマイクと、
先端から順番に第１端子、第２端子、第３端子、第４端子、および第５端子を有する５極プラグとを備え、
前記５極プラグの第１端子は、前記第１の差動アンプの前記第１の入力端子と接続し、
前記５極プラグの第２端子は、前記第２の差動アンプの前記第１の入力端子と接続し、
前記５極プラグの第３端子は、前記第１の差動アンプの前記電源端子および前記第２の
差動アンプの前記電源端子と接続し、
前記５極プラグの第４端子は、前記第１の差動アンプのグランド端子、前記第２の差動アンプのグランド端子、前記マイクの前記グランド端子に接続し、さらに、前記第１の差動アンプの前記第２の入力端子、前記第２の差動アンプの前記第２の入力端子と接続し、
前記５極プラグの第５端子は、前記マイクの出力端子と接続し、
前記５極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、
前記イヤホンジャックの前記第１端子は、前記５極プラグの前記第５端子と接続し、
前記イヤホンジャックの前記第２端子は、前記５極プラグの前記第４端子と接続し、
前記イヤホンジャックの前記第３端子は、前記５極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第４端子は、前記５極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第５端子は、前記５極プラグの前記第１端子と接続し、
前記イヤホンジャックの前記第６端子は、前記５極プラグの前記第１端子と接続する、請求項２記載の電子機器。
前記イヤホンジャックは、３極プラグイヤホンとも接続可能であり、
前記３極プラグイヤホンは、
入力端子、およびグランド端子を有する第１のスピーカと、
入力端子、およびグランド端子を有する第２のスピーカと、
先端から順番に第１端子、第２端子、および第３端子を含む３極プラグとを備え、
前記３極プラグの前記第１端子は、前記第１のスピーカの前記入力端子と接続し、
前記３極プラグの前記第２端子は、前記第２のスピーカの前記入力端子と接続し、
前記３極プラグの前記第３端子は、前記第１のスピーカの前記グランド端子および前記第２のスピーカの前記グランド端子と接続し、
前記３極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、
前記イヤホンジャックの前記第１端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第２端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第３端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第４端子は、前記３極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第５端子は、前記３極プラグの前記第１端子と接続し、
前記イヤホンジャックの前記第６端子は、前記３極プラグの前記第１端子と接続する、請求項４記載の電子機器。
前記イヤホンジャックは、４極プラグイヤホンとも接続可能であり、
前記４極プラグイヤホンは、
入力端子、およびグランド端子を有する第１のスピーカと、
入力端子、およびグランド端子を有する第２のスピーカと、
出力端子およびグランド端子を有するマイクと、
先端から順番に第１端子、第２端子、第３端子、および第４端子を有する４極プラグとを備え、
前記４極プラグの前記第１端子は、前記第１のスピーカの前記入力端子と接続し、
前記４極プラグの前記第２端子は、前記第２のスピーカの前記入力端子と接続し、
前記４極プラグの前記第３端子は、前記第１のスピーカの前記グランド端子、前記第２のスピーカの前記グランド端子、および前記マイクのグランド端子と接続し、
前記４極プラグの前記第４端子は、前記マイクの出力端子と接続し、
前記４極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、
前記イヤホンジャックの前記第１端子は、前記４極プラグの前記第４端子と接続し、
前記イヤホンジャックの前記第２端子は、前記４極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第３端子は、前記４極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第４端子は、前記４極プラグの前記第２端子と接続し、

前記イヤホンジャックの前記第５端子は、前記４極プラグの前記第１端子と接続し、
前記イヤホンジャックの前記第６端子は、前記４極プラグの前記第１端子と接続する、請求項４記載の電子機器。
前記イヤホンジャックは、３極プラグイヤホンおよび４極プラグイヤホンとも接続可能であり、
前記３極プラグイヤホンは、
入力端子、およびグランド端子を有する第１のスピーカと、
入力端子、およびグランド端子を有する第２のスピーカと、
先端から順番に第１端子、第２端子、および第３端子を含む３極プラグとを備え、
前記３極プラグの前記第１端子は、前記第１のスピーカの前記入力端子と接続し、
前記３極プラグの前記第２端子は、前記第２のスピーカの前記入力端子と接続し、
前記３極プラグの前記第３端子は、前記第１のスピーカの前記グランド端子および前記第２のスピーカの前記グランド端子と接続し、
前記３極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、
前記イヤホンジャックの前記第１端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第２端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第３端子は、前記３極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第４端子は、前記３極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第５端子は、前記３極プラグの前記第１端子と接続し、
前記イヤホンジャックの前記第６端子は、前記３極プラグの前記第１端子と接続し、
前記４極プラグイヤホンは、
入力端子、およびグランド端子を有する第１のスピーカと、
入力端子、およびグランド端子を有する第２のスピーカと、
出力端子およびグランド端子を有するマイクと、
先端から順番に第１端子、第２端子、第３端子、および第４端子を有する４極プラグとを備え、
前記４極プラグの前記第１端子は、前記第１のスピーカの前記入力端子と接続し、
前記４極プラグの前記第２端子は、前記第２のスピーカの前記入力端子と接続し、
前記４極プラグの前記第３端子は、前記第１のスピーカの前記グランド端子、前記第２のスピーカの前記グランド端子、および前記マイクのグランド端子と接続し、
前記４極プラグの前記第４端子は、前記マイクの出力端子と接続し、
前記４極プラグイヤホンが前記イヤホンジャックに完全に挿入されたときに、
前記イヤホンジャックの前記第１端子は、前記４極プラグの前記第４端子と接続し、
前記イヤホンジャックの前記第２端子は、前記４極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第３端子は、前記４極プラグの前記第３端子と接続し、
前記イヤホンジャックの前記第４端子は、前記４極プラグの前記第２端子と接続し、
前記イヤホンジャックの前記第５端子は、前記４極プラグの前記第１端子と接続し、
前記イヤホンジャックの前記第６端子は、前記４極プラグの前記第１端子と接続する、請求項４記載の電子機器。
前記イヤホンジャックの前記第６端子と前記ＣＰＵとの間の配線上の第１のノードに接続されるプルアップ抵抗と、
前記イヤホンジャックの前記第５端子と前記第２の音声出力部との間の配線上の第２のノードに接続されるプルダウン抵抗とをさらに備え、
前記プルアップ抵抗の抵抗値は、前記プルダウン抵抗の抵抗値よりも大きく、
前記ＣＰＵは、前記第１のノードの電圧がロウレベルのときに、前記イヤホンが前記イヤホンジャックに挿入されたと判定する、請求項４〜７のいずれか１項に記載の電子機器。
前記イヤホンジャックの前記第１端子と前記マイク音声処理部との間の配線上の第３のノードに接続されるプルアップ抵抗をさらに備え、
前記ＣＰＵは、前記第３のノードの電圧がロウレベルの場合に、前記イヤホンジャックに挿入されたイヤホンが前記３極プラグイヤホンであると識別する、請求項５または７記載の電子機器。
前記イヤホンジャックの前記第１端子と前記マイク音声処理部との間の配線上の第３のノードに接続されるプルアップ抵抗と、
前記第３のノードの電圧を受けるインバータをさらに備え、
前記ＣＰＵは、前記インバータの出力がハイレベルの場合に、前記イヤホンジャックに挿入されたイヤホンが前記３極プラグイヤホンであると識別する、請求項５または７記載の電子機器。
前記イヤホンジャックの前記第４端子と前記第１の音声出力部との配線上の第４のノードは、さらに前記ＣＰＵと接続し、
前記ＣＰＵは、前記第４のノードをプルアップし、
前記ＣＰＵは、前記第４のノードの電圧がハイレベルの場合に、前記イヤホンジャックに挿入されたイヤホンが前記５極プラグイヤホンであると識別する、請求項５〜７のいずれか１項に記載の電子機器。
前記ＣＰＵは、前記イヤホンジャックに挿入されたイヤホンが前記５極プラグイヤホンであると識別された後に、前記電力供給部から前記イヤホンジャックの前記第２端子への電力の供給を開始させる、請求項１１記載の電子機器。
前記５極プラグイヤホンが前記イヤホンジャックに挿入する過程で、前記５極プラグの前記第１端子が前記イヤホンジャックの前記第５端子および前記第６端子と接続するときには、
前記５極プラグの前記第３端子が、前記イヤホンジャックの前記第２端子に接続しない、請求項１２記載の電子機器。
前記イヤホンジャックの前記第１端子と前記マイク音声処理部との間の配線上の第３のノードに接続されるプルアップ抵抗と、
前記第３のノードの電圧を受けるインバータとをさらに備え、
前記イヤホンジャックの前記第４端子と前記第１の音声出力部との配線上の第４のノードは、さらに前記ＣＰＵと接続し、
前記ＣＰＵは、前記第４のノードをプルアップし、
前記ＣＰＵは、前記インバータの出力がロウレベルであり、かつ前記第４のノードの電圧がロウレベルの場合に、前記イヤホンジャックに挿入されたイヤホンが前記４極プラグイヤホンであると識別する、請求項７に記載の電子機器。
５極プラグイヤホンと、電子機器とからなる電子機器システムであって、
前記５極プラグイヤホンは、
第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第１の差動アンプと、
第１の入力端子、第２の入力端子、電源端子、およびグランド端子を有し、前記第１の入力端子の電圧と前記第２の入力端子の電圧の差を増幅する第２の差動アンプと、
前記第１の差動アンプで増幅された電圧を受ける第１の圧電素子と、
前記第２の差動アンプで増幅された電圧を受ける第２の圧電素子と、
出力端子およびグランド端子とを有するマイクと、
先端から順番に第１端子、第２端子、第３端子、第４端子、および第５端子を有する５
極プラグとを備え、
前記第１端子は、前記第１の差動アンプの前記第１の入力端子と接続し、
前記第２端子は、前記第２の差動アンプの前記第１の入力端子と接続し、
前記第３端子は、前記第１の差動アンプの前記電源端子および前記第２の差動アンプの前記電源端子と接続し、
前記第４端子は、前記第１の差動アンプのグランド端子、前記第２の差動アンプのグランド端子、前記マイクの前記グランド端子に接続し、さらに、前記第１の差動アンプの前記第２の入力端子、前記第２の差動アンプの前記第２の入力端子と接続し、
前記第５端子は、前記マイクの出力端子と接続し、
前記電子機器は、
５極プラグイヤホンと接続可能なイヤホンジャックを備え、前記イヤホンジャックは、挿入口に近い順番に第１端子、第２端子、第３端子、第４端子、第５端子、および第６端子を含み、
前記イヤホンジャックの前記第１端子と接続するマイク音声処理部と、
前記イヤホンジャックの前記第２端子と接続するグランド電源と、
前記イヤホンジャックの前記第３端子と接続する電力供給部と、
前記イヤホンジャックの前記第４端子と接続する第１の音声出力部と、
前記イヤホンジャックの前記第５端子と接続する第２の音声出力部と、
前記イヤホンジャックの前記第６端子と接続し、前記イヤホンジャックへの前記５極プラグの挿入を判定するＣＰＵとを備える、電子機器システム。