以下、本発明の好適な実施の形態について説明する。
(プリンタ)
図1に示すように、本実施の形態に係るプリンタ1は、キャリッジ2、インクジェットヘッド3、搬送ローラ4などを備えている。キャリッジ2は、走査方向に延びた2本のガイドレール5に支持され、ガイドレール5に沿って走査方向に往復移動する。なお、以下では、図1に示すように走査方向の右側及び左側を定義して説明を行う。インクジェットヘッド3は、キャリッジ2に搭載され、その下面に形成された複数のノズル15からインクを噴射する。搬送ローラ4は、走査方向と直交する搬送方向におけるキャリッジ2の両側に配置され、記録用紙Pを搬送方向に搬送する。
そして、プリンタ1では、搬送ローラ4により記録用紙Pを搬送方向に搬送しつつ、キャリッジ2とともに走査方向に往復移動するインクジェットヘッド3からインクを噴射することによって、記録用紙Pに印刷を行う。
(インクジェットヘッド)
次に、インクジェットヘッド3について説明する。図3に示すように、インクジェットヘッド3は、複数のノズル15や、後述する圧力室10等のインク流路が形成された流路ユニット21と、圧力室10内のインクに圧力を付与するための圧電アクチュエータ22とを備えている。
(流路ユニット)
流路ユニット21は、図3に示すように、4枚のプレート31〜34が互いに積層されることによって形成されている。4枚のプレート31〜34のうち、3枚のプレート31〜33は、ステンレスなどの金属材料からなり、プレート34は、ポリイミド等の剛性樹脂からなる。あるいは、プレート34もプレート31〜34と同様の金属材料によって構成されていてもよい。
プレート34には、図2に示すように、複数のノズル15が形成されている。複数のノズル15は、搬送方向に所定のノズル間隔で配列されることによってノズル列9を形成しており、プレート34には、4つのノズル列9が走査方向に沿って配列されている。そして、複数のノズル15からは、左側のノズル列9を形成するものから順に、ブラック、イエロー、シアン、マゼンタのインクが噴射される。
プレート31には、複数の圧力室10が形成されている。複数の圧力室10は、走査方向を長手方向とする楕円の平面形状を有している。複数の圧力室10は、複数のノズル15に対して個別に設けられたものであり、左端部がノズル15と重なっている。
プレート32には、複数の圧力室10の右端部と重なる部分に複数の円形の貫通孔12が形成されている。また、プレート32には、複数の圧力室10の左端部と重なる部分に複数の円形の貫通孔13が形成されている。
プレート33には、4つのノズル列9に対応する4つのマニホールド流路11が形成されている。4つのマニホールド流路11は、搬送方向に延びて、圧力室10の右半分と重なっている。また、4つのマニホールド流路11には、搬送方向上流側の端部に設けられた4つのインク供給口8からそれぞれインクが供給される。また、プレート33には、複数の貫通孔13と重なる部分に、複数の貫通孔14が形成されている。
そして、流路ユニット21では、図3に示すように、マニホールド流路11が貫通孔12を介して圧力室10と連通し、さらに、圧力室10が貫通孔13、14を介してノズル15に連通する。
(圧電アクチュエータ)
圧電アクチュエータ22は、図3に示すように、圧電層41、42と、共通電極43と複数の個別電極44とを備えている。圧電層41は、チタン酸鉛とジルコン酸鉛との混晶であるチタン酸ジルコン酸鉛を主成分とする圧電材料からなり、流路ユニット21の上面に、複数の圧力室10にまたがって延びている。なお、圧電層41は、次に説明する圧電層42とは異なり、圧電材料からなるものであることにも限られず、合成樹脂材料等、別の絶縁性材料からなるものであってもよい。
圧電層42は、上述の圧電材料からなり、圧電層41の上面に複数の圧力室10にまたがって連続的に延びている。共通電極43は、圧電層41と圧電層42との間にその全域にわたって延びている。共通電極43は、常にグランド電位に保持されている。複数の個別電極44は、圧電層42の上面に配置されている。個別電極44は圧力室10よりも一回り小さい楕円形状を有し、対応する圧力室10の中央部と重なるように配置されている。複数の個別電極44の右端部は、圧力室10と重ならない位置まで延び、その先端部が接続端子44aとなっている。接続端子44aには、バンプ45が形成されている。また、各個別電極44は、後述するドライバIC52a、52bにより、グランド電位及び所定の駆動電位(例えば20V程度)のいずれかが選択的に付与される。
また、共通電極43と個別電極44とがこのように配置されているのに対応して、圧電層42の共通電極43と個別電極44とに挟まれた部分が、厚み方向に分極されている。
ここで、圧電アクチュエータ22を駆動してノズル15からインクを噴射させる方法について説明する。圧電アクチュエータ22では、予め、全ての個別電極44がグランド電位に保持されている。あるノズル15からインクを噴射させるためには、当該ノズル15に対応する個別電極44の電位を駆動電位に切り換える。すると、圧電層42の当該個別電極44と共通電極43とに挟まれた部分に分極方向と平行な電界が発生し、この電界によって、圧電層42が分極方向と直交する水平方向に収縮する。これにより、圧電層41、42の圧力室10と重なる部分が全体として圧力室10側に凸となるように変形する。その結果、圧力室10の容積が低下して圧力室10内のインクの圧力が上昇し、ノズル15からインクが噴射される。
(COF)
圧電アクチュエータ22の上方には、図3に示すように、COF(Chip On Film)50が配置されている。複数の個別電極44の接続端子44aは、バンプ45を介してCOF50に形成された複数の配線51と接続されている。また、COF50は、図4に示すように、圧電アクチュエータ22と重なる部分から搬送方向の両側に延びており、圧電アクチュエータ22と重なる部分から搬送方向の上流側に延びた部分、及び、下流側に延びた部分に、それぞれ、ドライバIC52a、52bが実装されている。なお、ドライバIC52a、52bや、後述の配線51、54は、COF50の下面(図4の紙面奥側の面)に配置されているが、図4では、図面を見やすくするために、破線で図示すべきドライバIC52a、52bや、後述の配線51、54等を実線で図示している。また、図面を見やすくするために、図4を、走査方向に引き伸ばした図としている。
ドライバIC52a、52bは、同じ構造を有するものである。また、ドライバIC52aとドライバIC52bとは、COF50を平らに伸ばした状態で互いに180°回転された向きに配置されている。ドライバIC52a、52bの圧電アクチュエータ22側の端部には、走査方向に配列された複数の出力端子53が設けられている。複数の出力端子53は、複数の配線51と接続されている。これにより、ドライバIC52a、52bが、複数の配線51、及び、バンプ45を介して複数の個別電極44と接続されている。また、2つのドライバIC52a、52bは、図4、図5に示すように、圧電アクチュエータ22と反対側において、複数の配線54を介して、プリンタ1本体に設けられた1つの制御基板60に接続されている。
(ドライバICと圧電アクチュエータとの接続関係)
次に、ドライバIC52a、52bの複数の出力端子53と、圧電アクチュエータ22の複数の接続端子44aとの接続関係について説明する。ここで、複数のノズル15は、図6に示すように、8つのノズル群I〜VIIIを形成している。図6は、複数のノズル15とノズル群I〜VIIIとの対応関係を模式的に示した図であり、ノズル15に付した「I」〜「VIII」が、ノズル群I〜VIIIのいずれに属しているかを示している。
ノズル群Iは、最も左側のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて奇数番目のノズル15によって形成されている。ノズル群IIは、最も左側のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて偶数番目のノズル15によって形成されている。
ノズル群IIIは、左から2番目のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて奇数番目のノズル15によって形成されている。ノズル群IVは、左から2番目のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて偶数番目のノズル15によって形成されている。
ノズル群Vは、右から2番目のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて奇数番目のノズル15によって形成されている。ノズル群VIは、右から2番目のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて偶数番目のノズル15によって形成されている。
ノズル群VIIは、最も右側のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて奇数番目のノズル15によって形成されている。ノズル群VIIIは、最も右側のノズル列9を構成するノズル15のうち、搬送方向上流側から数えて偶数数番目のノズル15によって形成されている。
なお、本実施の形態では、圧電アクチュエータ22のうち、圧電層41、42及び共通電極43の各圧力室10と重なる部分と、当該圧力室10に対応する個別電極44とを合わせたものが、それぞれ、本発明の駆動素子に相当する。そして、各ノズル群I〜VIIIに対応する複数の駆動素子を合わせたものが、それぞれ、本発明に係る駆動素子群に相当する。
これに対応して、ドライバIC52a、52bの複数の出力端子53は、図4に示すように、8個の端子群55a〜55hを形成している。各端子群55a〜55hは、それぞれ、走査方向に互いに離接して配置された同じ個数の出力端子53によって構成されている。そして、ドライバIC52aでは、端子群55a〜55hが、左側からこの順に並んでいる。一方、上述したように、ドライバIC52aとドライバIC52bとは、COF50を平らに延ばした状態で互いに180°回転させた向きに配置されているため、ドライバIC52bでは、端子群55a〜55hが、右側からこの順に並んでいる。
これにより、端子群55aを構成する出力端子53と端子群55hを構成する出力端子53、端子群55bを構成する出力端子53と端子群55gを構成する出力端子53、端子群55cを構成する出力端子53と端子群55fを構成する出力端子53端子群55dを構成する出力端子53と端子群55eを構成する出力端子53とは、それぞれ、片方の端子群に、左から数えてX番目の出力端子53が含まれているときに、もう片方の端子群に、右から数えてX番目の出力端子53が含まれているような関係にある。
なお、本実施の形態では、ドライバIC52a、52bの端子群55a〜55dが、それぞれ、本発明の「(N/2個)の第1端子群」に相当する。また、ドライバIC52a、52bの端子群55e〜55hが、それぞれ、本発明の「(N/2)個の第2端子群」に相当する。また、ドライバIC52aの端子群55a〜55hを合わせたもの、及び、ドライバIC52bの端子群55a〜55hを合わせたものが、それぞれ、本発明の「N個の端子群」に相当する
ドライバIC52aの端子群55aを構成する出力端子53は、ノズル群Iの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52aの端子群55bを構成する出力端子53は、ノズル群IIの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52aの端子群55cを構成する出力端子53は、ノズル群IIIの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52aの端子群55dを構成する出力端子53は、ノズル群IVの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52aの端子群55eを構成する出力端子53は、ノズル群Vの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52aの端子群55fを構成する出力端子53は、ノズル群VIの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52aの端子群55gを構成する出力端子53は、ノズル群VIIの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52aの端子群55hを構成する出力端子53は、ノズル群VIIIの搬送方向上流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52bの端子群55aを構成する出力端子53は、ノズル群VIIIの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52bの端子群55bを構成する出力端子53は、ノズル群VII搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52bの端子群55cを構成する出力端子53は、ノズル群VIの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52bの端子群55dを構成する出力端子53は、ノズル群Vの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52bの端子群55eを構成する出力端子53は、ノズル群IVの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52bの端子群55fを構成する出力端子53は、ノズル群IIIの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
ドライバIC52bの端子群55gを構成する出力端子53は、ノズル群IIの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。ドライバIC52bの端子群55hを構成する出力端子53は、ノズル群Iの搬送方向下流側の半分を形成するノズル15に対応する接続端子44aに接続されている。
(制御基板及びドライバICの構成)
次に、制御基板60及びドライバIC52a、52bの詳細な構成について説明する。制御基板60は、図7に示すように、第1クロック生成回路61と、第2クロック生成回路62と、波形信号送信回路63と、判別信号送信回路64と、選択信号送信回路65と、ストローブ送信回路66と、調整回路67(本発明の送信タイミング調整回路)とを備えている。
第1クロック生成回路61は、図8に示すような、所定周波数(例えば、6MHz)の第1クロックCLK1を生成する。第2クロック生成回路62は、図8に示すような、第2クロックCLK2を生成して、ドライバIC52a、52bに向けて送信する。第2クロックCLK2は、第1クロックCLK1の8倍の周波数(例えば、48MHz)のクロックである。すなわち、第2クロックCLK2の周期をTとしたときに、第1クロックCLK1の周期は8Tとなる。
ここで、第2クロック生成回路62は、発振器を備え、発振器を利用して第2クロックCLK2を生成する。一方、第1クロック生成回路61は、いわゆる分周回路であって、第2クロックCLK2から第1クロックCLK1を生成する。このように、本実施の形態では、第1クロックCLK1の生成に専用の発振器を必要としないため、第1クロック生成回路61の構成を簡単なものとすることができる。
また、本実施の形態では、上述したように、複数の駆動素子が8個の駆動素子群を形成しているのに対して、第2クロックCLK2の周波数が第1クロックCLK1の周波数の8倍となっている。すなわち、本実施の形態では、本発明の「N」が8であり、本発明の「K」が1である。
波形信号送信回路63は、7種類の波形信号FIRE1〜7を生成し、ドライバIC52a、52bに向けて送信する。波形信号FIRE1〜7は、ドライバIC52a、52bの複数の出力端子53から出力される駆動信号の波形を示す信号である。
より詳細に説明すると、ブラックインクを噴射するノズル15に対応する出力端子53から出力される駆動信号は、図9に示すような、第1クロックCLK1の周期8T(本発明の「単位時間」)の整数倍の時間間隔で値が切り換わる7種類の駆動波形信号FIRE1K〜7Kを増幅させたものである。一方、カラーインクを噴射するノズル15に対応する出力端子53から出力される駆動信号は、図9に示すような、第1クロックCLK1の周期8Tの整数倍の時間間隔で値が切り換わる7種類の駆動波形信号FIRE1C〜7Cのいずれかを増幅させたものである。ただし、本実施の形態では、駆動波形信号FIRE1K〜7Kと、駆動波形信号FIRE1C〜7Cとは同じ波形となっている。なお、FIRE1K〜7K、及び、FIRE1C〜7Cは、それぞれ、信号の立ち上がり及び立ち下がりのタイミングが異なるだけであるので、図9では、FIRE1K〜7Kの波形、及び、FIRE1C〜7Cの波形を、それぞれ1つだけ示している。
そして、波形信号送信回路63は、駆動波形信号FIREiK(i=1、2、・・、7)の各タイミングでの値と、駆動波形信号FIREiC(i=1、2、・・、7)の各タイミングでの値とが、それぞれ第1クロックCLK1の半周期4Tごとに交互に並んだ波形信号FIRE1〜7を並列に送信する。なお、波形信号FIRE1〜7は信号の立ち上がり及び立ち下がりのタイミングが異なるだけであるので、図9では、FIRE1〜7の波形を1つだけ示している。また、図9のFIRE1〜7の波形に図示した「K」、「C」は、それぞれ、波形信号FIRE1〜7のうち、駆動波形信号FIRE1K〜7Kの各タイミングでの値を示す範囲、及び、駆動波形信号FIRE1C〜7Cの各タイミングでの値を示す範囲を示している。
判別信号送信回路64は、波形信号送信回路63から送信された信号が、駆動波形信号FIRE1K〜7Kの各タイミングでの値を示すものであるか、FIRE1C〜7Cの各タイミングでの値を示すものであるかを判別するための判別信号SELを生成し、ドライバIC52a、52bに向けて送信する。判別信号SELは、第1クロックCLK1の半周期4Tごとに値が切り換わるパルス信号であり、波形信号送信回路63から駆動波形信号FIRE1K〜7Kの各タイミングでの値を示す信号が送信されているときに値がLowとなり、波形信号送信回路63から駆動波形信号FIRE1C〜7Cの各タイミングでの値を示す信号が送信されているときに値がHighとなる。
選択信号送信回路65は、プリンタ1に入力された画像データに基づいて、複数のノズル15について個別に波形選択信号SINを生成して、生成した複数のノズル15についての波形選択信号SINを直列にドライバIC52a、52bに向けて送信する。ここで、ブラックインクを噴射する複数のノズル15に対応する波形選択信号SINは、上記7種類の駆動波形信号FIRE1K〜7Kの中から1つの駆動波形信号を選択するための信号である。また、カラーインクを噴射する複数のノズル15に対応する波形選択信号SINは、上記7種類の駆動波形信号FIRE1C〜7Cの中から1つの駆動波形信号を選択するための信号である。
波形選択信号SINは、図8に示すように、第2クロックCLK2の周期Tの整数倍の時間間隔で値が切り換わるパルス信号である。また、このとき、選択信号送信回路65は、各ノズル列9の搬送方向上流側の半分を形成するノズル15に対応する波形選択信号SINをドライバIC52aに送信し、各ノズル列9の搬送方向下流側の半分を形成するノズル15に対応する波形選択信号SINをドライバIC52bに送信する。
ストローブ送信回路66は、図8に示すように、選択信号送信回路65が全てのノズル15についての波形選択信号SINの送信が完了したことを示すストローブ信号STBを生成して、ドライバIC52a、52bに送信する。
調整回路67は、ドライバIC52bに向けて送信される第2クロックCLK2、波形信号FIRE1〜7、判別信号SEL、波形選択信号SIN及びストローブ信号STBを、それぞれ、第1クロックCLK1の半周期4T(=8T/2)だけ遅らせる。また、調整回路67は、判別信号SELの値を反転させる。
ドライバIC52a、52bは、図10に示すように、シフトレジスタ71、ラッチ回路72、駆動波形取得回路73、第1クロック生成回路74、ディレイ回路75(本発明の「送信タイミング決定部」)、マルチプレクサ76及び高圧バッファ77(本発明の「駆動信号送信部」)を備えている。
シフトレジスタ71は、第2クロックCLK2に基づいて、選択信号送信回路65から直列に入力された複数の波形選択信号SINを順に取得し、取得した複数の波形選択信号SINを並列にラッチ回路72に向けて送信する。ラッチ回路72は、ストローブ信号STBが入力されたときに、シフトレジスタ71から並列に入力された複数の波形選択信号SINを並列にマルチプレクサ76に送信する。
駆動波形取得回路73は、波形信号送信回路63から入力された波形信号FIRE1〜7と、判別信号SELとから、駆動波形信号FIRE1K〜7K、及び、駆動波形信号FIRE1C〜7Cを取得し、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを並列にディレイ回路75に送信する。第1クロック生成回路74は、第1クロック生成回路61と同様の分周回路であり、制御基板60の第2クロック生成回路62から受信した第2クロックCLK2から第1クロックCLK1を生成する。
ディレイ回路75は、図11に示すように、駆動用クロック生成回路81と、8つの信号送信回路82a〜82hとを備えている。駆動用クロック生成回路81は、第1クロックCLK1と第2クロックCLK2とに基づいて、8種類の駆動用クロックSCLK0〜7を生成する。
図12に示すように、駆動用クロックSCLK0は、第1クロックCLK1と同じ周期8Tのクロックである。また、駆動用クロックSCLK1〜SCLK7は、それぞれ、駆動用クロックSCLK0を第2クロックCLK2の周期Tの1〜7倍(=T、2T、・・、7T)だけ遅らせたクロックである。
8つの信号送信回路82a〜82hは、駆動波形取得回路73から入力された駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを、入力された駆動用クロックSCLK0〜7の周期に合わせて高圧バッファ77に送信する。
より詳細に説明すると、信号送信回路82aには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK0とが入力される。そして、信号送信回路82aは、駆動用クロックSCLK0の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82bには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK1とが入力される。そして、信号送信回路82bは、駆動用クロックSCLK1の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82cには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK2とが入力される。そして、信号送信回路82cは、駆動用クロックSCLK2の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82dには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK3とが入力される。そして、信号送信回路82dは、駆動用クロックSCLK3の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82eには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK7とが入力される。そして、信号送信回路82eは、駆動用クロックSCLK7の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82fには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK6とが入力されるそして、信号送信回路82fは、駆動用クロックSCLK6の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82gには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK5とが入力される。そして、信号送信回路82gは、駆動用クロックSCLK5の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
信号送信回路82hには、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cと、駆動用クロックSCLK4とが入力される。そして、信号送信回路82hは、駆動用クロックSCLK4の周期に合わせて、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを高圧バッファ77に送信する。
これにより、信号送信回路82b、82c、82d、82e、82f、82g、82hから送信される駆動波形信号FIRE1K〜7K、FIRE1C〜7Cが、それぞれ、信号送信回路82aから送信される駆動波形信号FIRE1K〜7K、FIRE1C〜7Cに対して、T、2T、3T、7T、6T、5T、4Tだけ遅れる。
マルチプレクサ76は、入力された複数の波形選択信号SINに基づいて、複数のノズル15のそれぞれについて、駆動波形信号FIRE1K〜7K、あるいは、FIRE1C〜7Cのうち、波形選択信号SINによって選択された駆動波形信号を並列に高圧バッファ77に送信する。
より詳細に説明すると、ドライバIC52aでは、マルチプレクサ76は、端子群55a、55bに対応する波形選択信号SINに基づいて、それぞれ、信号送信回路82a、82bから受信した駆動波形信号FIRE1K〜7Kのいずれかを送信する。また、マルチプレクサ76は、端子群55c〜55hに対応する波形選択信号SINに基づいて、それぞれ、信号送信回路82c、82d、82e、82f、82g、82hから受信した駆動波形信号FIRE1C〜7Cのいずれかを送信する。
一方、ドライバIC52bでは、マルチプレクサ76は、端子群55a〜55fに対応する波形選択信号SINに基づいて、それぞれ、信号送信回路82a〜82fから受信した駆動波形信号FIRE1C〜7Cのいずれかを送信する。また、マルチプレクサ76は、端子群55g、55hに対応する波形選択信号SINに基づいて、それぞれ、信号送信回路82g、82hから受信した駆動波形信号FIRE1K〜7Kのいずれかを送信する。
高圧バッファ77は、入力された駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを例えば20V程度まで増幅させることによって駆動信号を生成し、生成した駆動信号を複数の出力端子53から圧電アクチュエータ22に向けて送信する。
ここで、高圧バッファ77の回路構成について説明する。圧電アクチュエータ22の各駆動素子は、それぞれ、圧電層42が共通電極43と個別電極44とに挟まれた構造を有しているため、図13では、駆動素子90をコンデンサで表している。高圧バッファ77は、各駆動素子に個別に、図13に示すような回路91を備えている。回路91は、抵抗92と2つのスイッチ93、94とを備えている。
抵抗92は、駆動素子90と接続されている。スイッチ93、94は、トランジスタなどによって構成されている。スイッチ93は、抵抗92の駆動素子90と反対側の端子と電源との接続及びその切断の切換を行う。具体的には、マルチプレクサ76から入力された駆動波形信号の値がHighである場合には、抵抗92の駆動素子90と反対側の端子を電源と接続させ、マルチプレクサ76から入力された駆動波形信号の値がLowである場合には、抵抗92の駆動素子90と反対側の端子を電源との接続を切断する。スイッチ94は、抵抗92の駆動素子90と反対側の端子とグランド端子との接続及びその切断の切換を行う。具体的には、マルチプレクサ76から入力された駆動波形信号の値がHighであるときに、抵抗92の駆動素子90と反対側の端子をグランド端子との接続を切断し、マルチプレクサ76から入力された駆動波形信号の値がLowであるときに、抵抗92の駆動素子90と反対側の端子を電源と接続させる。
そして、抵抗92の駆動素子90と反対側の端子が、電源と接続されるとともにグランド端子との接続が切断された状態で、個別電極44に駆動電位が付与され、抵抗92の駆動素子90と反対側の端子が、電源との接続が遮断されるとともに、グランド端子と接続された状態で、個別電極44にグランド電位が付与される。
また、回路91では、抵抗92の抵抗値が、スイッチ93、94の内部抵抗の抵抗値よりも小さくなっている。ここで、トランジスタなどのスイッチ93、94では、印加される電圧が高くなるほど、内部抵抗の抵抗値が大きくなることが知られている。したがって、本実施の形態のように、抵抗92の抵抗値がスイッチ93、94の内部抵抗の抵抗値より小さい場合には、抵抗92とスイッチ93、94の内部抵抗との抵抗値の大小関係が逆である場合よりも、スイッチ93、94に印加される電圧が高くなったときの、回路91全体の抵抗値の変化率が大きくなる。これにより、回路91に流れる電流のピーク値を抑えることができる。
(駆動信号の送信タイミング)
次に、ドライバIC52a、52bからの駆動信号の送信タイミングについて説明する。上述したように、本実施の形態では、ドライバIC52aの端子群55aを構成する出力端子53と、ドライバIC52bの端子群55hを構成する出力端子53とが、ノズル群Iに対応する接続端子44aに接続されている。ドライバIC52aの端子群55aを構成する出力端子53から出力される駆動信号は、駆動用クロックSCLK0の周期に合わせて信号送信回路82aから送信された駆動波形信号FIRE1K〜7Kのいずれかを増幅させたものである。これに対して、ドライバIC52bの端子群55hを構成する出力端子53から出力される駆動信号は、駆動用クロックSCLK4の周期に合わせて信号送信回路82hから送信された駆動波形信号FIRE1K〜7Kのいずれかを増幅させたものである。
ここで、図14に示すように、ドライバIC52a、52bにおいて、それぞれ、駆動用クロックSCLK4は、駆動用クロックSCLK0に対して4T遅れている。一方、制御基板60からドライバIC52bに送信されるクロックCLK1、CLK2は、制御基板60からドライバIC52aに送信されるクロックCLK1、CLK2に対して4T遅れている。これらのことから、図14に示すように、ドライバIC52bにおける駆動用クロックSCLK4は、ドライバIC52aにおける駆動用クロックSCLK0に対して8T、すなわち、第1クロックCLK1の周期と同じだけ遅れている。また、駆動用クロックSCLK0〜7の周期は、第1クロックCLK1の周期と同じ8Tである。したがって、ドライバIC52aにおける駆動用クロックSCLK0と、ドライバIC52bにおける駆動用クロックSCLK4とは、立ち上がり及び立ち下がりのタイミングが重なる。
同様に、ドライバIC52aにおける駆動用クロックSCLK1と、ドライバIC52bにおける駆動用クロックSCLK5、ドライバIC52aにおける駆動用クロックSCLK2と、ドライバIC52bにおける駆動用クロックSCLK6、及び、ドライバIC52aにおける駆動用クロックSCLK3と、ドライバIC52bにおける駆動用クロックSCLK7とは、それぞれ、立ち上がり及び立ち下がりのタイミングが重なる。
また、制御基板60からドライバIC52bに送信される判別信号SELは、ドライバIC52aに送信される判別信号SELに対して4Tだけ遅れている。そのため、本実施の形態とは異なり、ドライバIC52bに送信される判別信号SELの値を反転しないとすると、図15に示すように、ドライバIC52aとドライバIC52bとで、入力された判別信号SELの値がLowになるタイミングとHighになるタイミングとが逆になってしまう。その結果、ドライバIC52aとドライバIC52bとで、入力された波形信号FIRE1〜7が示す値を、駆動波形信号FIRE1K〜7Kの各タイミングでの値として取得するタイミングと、駆動波形信号FIRE1C〜7Cの各タイミングでの値として取得するタイミングとが逆になってしまう。
そこで、本実施の形態では、制御基板60からドライバIC52b送信される判別信号SELの値を反転させている。これにより、図15に示すように、ドライバIC52aと52bとで判別信号SELの値がLow及びHighとなるタイミングがそれぞれ重なる。これにより、ドライバIC52aとドライバIC52bとで、入力された波形信号FIRE1〜7が示す値を、駆動波形信号FIRE1K〜7Kの各タイミングでの値として取得するタイミングと、駆動波形信号FIRE1C〜7Cの各タイミングでの値として取得するタイミングとを揃えることができる。
なお、波形信号FIRE1〜7は、第2クロックCLK2の半周期4Tの整数倍の時間間隔で値が切り換わる信号であるが、本実施の形態では、上述したように、駆動波形信号FIRE1K〜7Kと、駆動波形信号FIRE1C〜7Cとが同じ波形であるため、波形信号FIRE1〜7は、第2クロックCLK2の周期8Tの整数倍の時間間隔でしか値が切り換わることはない。したがって、判別信号SELの値を反転させても、生成される駆動波形信号FIRE1K〜7K、FIRE1C〜7Cが変わってしまうことはない。
以上のことから、ドライバIC52aの端子群55aを構成する出力端子53と、ドライバIC52bの端子群55hを構成する出力端子53とで、駆動信号の出力タイミングが重なり、ノズル群Iを構成するノズル15からのインクの噴射タイミングを揃えることができる。
同様に、ノズル群IIを構成するノズル15からのインクの噴射タイミング、ノズル群IIIを構成するノズル15からのインクの噴射タイミング、ノズル群IVを構成するノズル15からのインクの噴射タイミング、ノズル群Vを構成するノズル15からのインクの噴射タイミング、ノズル群VIを構成するノズル15からのインクの噴射タイミング、ノズル群VIIを構成するノズル15からのインクの噴射タイミング、ノズル群VIIIを構成するノズル15からのインクの噴射タイミングも揃えることができる。
また、駆動信号は、8Tの時間間隔で値が切り換わるパルス信号である駆動波形信号が増幅されたものであるのに対して、端子群55a〜55h間での駆動信号の送信タイミングのずれが、8Tよりも短いT、2T、・・7Tのいずれかとなる。したがって、駆動信号(駆動波形信号FIRE1K〜7K、FIRE1C〜7C)の立ち上がり及び立ち下がりのタイミングに関わらず、端子群55a〜55h間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なることがない。
ここで、ドライバIC52a、52bには、駆動信号の立ち上がり及び立ち下がりの際に流れる電流が増大する。そのため、端子群55a〜55h間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なると、ドライバIC52a、52bに流れる電流が大きく増大して、ドライバIC52a、52bの誤動作、破壊などにつながる。
このとき、本実施の形態とは異なり、第1クロックCLK1に基づいて、端子群55a〜55h間で、駆動信号の送信タイミングを、第1クロックCLK1の周期8Tの整数倍だけずらすことも考えられる。しかしながら、この場合には、端子群55a〜55h間での駆動信号の出力タイミングのずれが8Tの整数倍となるのに対して、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cが8Tの整数倍の時間間隔で値が切り換わるパルス信号であるため、駆動波形信号FIRE1K〜7K、及び、駆動波形信号FIRE1C〜7Cの立ち上がり及び立ち下がりのタイミングによっては、端子群55a〜55h間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なる虞がある。
これに対して、本実施の形態では、上述したように、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cの立ち上がり及び立ち下がりのタイミングによらず、端子群55a〜55h間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なることがないため、ドライバIC52a、52bに流れる電流の増大を確実に抑えることができる。
また、本実施の形態では、ドライバIC52aと52bとが同じ構造を有するものであるため、ドライバIC52aと52bとが異なる構造を有するものである場合よりも、プリンタ1の部品の種類を減らすことができる。
また、本実施の形態では、制御基板60からドライバIC52a、52bに、複数のノズル15についての波形選択信号SINを直列に送信するため、波形選択信号SINの送信を速めるために、第2クロックCLK2の周波数を高くすることが好ましい。そこで、本実施の形態では、上記の通り、第2クロックCLK2の周波数を、第1クロックCLK1の周波数の8倍としている。そして、この場合には、第2クロックCLK2を、第1クロックCLK1から駆動用クロックSCLK0〜SCLK7を生成するためのクロックとして用いることができる。これにより、制御基板60に、別途、第1クロックCLK1から駆動用クロックSCLK0〜SCLK7を生成するための専用のクロック等が必要なく、装置の構成を簡単にすることができる。
次に、本実施の形態に種々の変更を加えた変形例について説明する。
信号送信回路82a〜82hと駆動用クロックSCLK0〜7の組み合わせはこれには限られない。信号送信回路82aと82h、信号送信回路82bと82g、信号送信回路82cと82f、信号送信回路82dと82eで、それぞれ、入力される駆動用クロックの、第1クロックCLK1に対する遅れの差が4Tとなる別の組み合わせで、信号送信回路82a〜82hに駆動用クロックSCLK0〜7を入力させてもよい。
また、上述の実施の形態では、第2クロックCLK2の周波数が第1クロックCLK1の周波数の8倍であるのに対して、ドライバIC52a、52bの複数の出力端子53を、それぞれ、8つの端子群55a〜55hに分け、各端子群55a〜55hを構成する出力端子53から、互いに異なる駆動用クロックSCLK0〜SCLK7の周期に対応したタイミングで、駆動信号が送信されるようになっていたが、これには限られない。
変形例1では、駆動用クロック生成回路81が、4種類の駆動用クロックSCLK0、SCLK2、SCLK4、SCLK6を生成する。そして、信号送信回路82a、82bにSCLK0を入力させ、信号送信回路82c、82dにSCLK2を入力させ、信号送信回路82e、82fにSCLK6を入力させ、信号送信回路82g、82hにSCLK4を入力させる。この場合には、駆動用クロックSCLK4がSCLK0に対して4Tだけ遅れ、駆動用クロックSCLK6がSCLK2に対して4Tだけ遅れる。したがって、上述の実施の形態と同様、ドライバIC52aの端子群55a、55bを構成する出力端子53と、ドライバIC52bの端子群55g、55hを構成する出力端子53とで、駆動信号の送信タイミングが重なり、ノズル群IとII(最も左側のノズル列9)を構成する複数のノズル15からのインクの噴射タイミングを揃えることができる。
同様に、ノズル群IIIとIV(左から2番目のノズル列9)を構成する複数のノズル15からのインクの噴射タイミング、ノズル群VとVI(右から2番目のノズル列9)を構成する複数のノズル15からのインクの噴射タイミング、ノズル群VIIとVIII(最も右側のノズル列9)を構成する複数のノズル15からのインクの噴射タイミングを、それぞれ揃えることができる。
また、この場合にも、端子群55a、55bと、端子群55c、55dと、端子群55e、55fと、ノズル群55g、55hの間での、駆動信号の送信タイミングのずれは、8Tよりも短い2T、4T、6Tのいずれかとなる。したがって、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cの立ち上がり及び立ち下がりのタイミングに関わらず、端子群55a、55bと、ノズル群55c、55dと、端子群55e、55fと、端子群55g、55hとの間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なることがない。
なお、変形例1では、端子群55aと55bとを合わせたもの、端子群55cと55dとを合わせたもの、端子群55eと55fとを合わせたもの、端子群55gと55hとを合わせたものが、それぞれ、本発明の端子群に相当する。また、ノズル群I、IIに対応する駆動素子を合わせたもの、ノズル群III、IVに対応する駆動素子を合わせたもの、ノズル群V、VIに対応する駆動素子を合わせたもの、及びノズル群VII、VIIIに対応する駆動素子を合わせたものが、それぞれ、本発明の駆動素子群に相当する。そして、変形例1では、第2クロックCLK2の周波数が第1クロックCLK1の周波数の8(=2・4)倍であるのに対して、複数の出力端子53が4つの端子群に分けられ、複数の駆動素子が4つの駆動素子群に分けられている。すなわち、変形例1では、本発明の「N」が4であり、本発明の「K」が2である。
また、変形例1では、駆動用クロック生成回路81が生成する4種類の駆動用クロックは、SCLK0、SCLK2、SCLK4、SCLK6の4種類であることには限られない。駆動用クロック生成回路81は、SCLK0とSCLK4の組、SCLK1とSCLK5の組、SCLK2とSCLK6の組、及び、SCLK3とSCLK7の組のうち、任意の2組によって構成される4種類の駆動用クロックを生成してもよい。そして、いずれの場合も、2組のうち一方の組を構成する各駆動用クロックを、それぞれ、信号送信回路82a、82b、及び、信号送信回路82g、82hに入力させ、2組のうち他方の組を構成する各駆動用クロックを、それぞれ、信号送信回路82c、82d、及び、信号送信回路82e、82fに入力させればよい。
変形例2では、駆動用クロック生成回路81が、2種類の駆動用クロックSCLK0、SCLK4を生成する。そして、信号送信回路82a〜82dにSCLK0を入力させ、信号送信回路82e〜82hにSCLK4を入力させる。この場合には、ドライバIC52aの端子群55a〜55dを構成する出力端子53と、ドライバIC52bの端子群55e〜55hを構成する出力端子53とで、駆動信号の送信タイミングが重なり、ノズル群I〜IV(左から1、2番目の2つのノズル列9)を構成する複数のノズル15からのインクの噴射タイミング、及び、ノズル群V〜VIII(右から1、2番目の2つのノズル列9)を構成する複数のノズル15からのインクの噴射タイミングを揃えることができる。
また、変形例2では、駆動用クロック生成回路81が、2種類の駆動用クロックとして、SCLK1とSCLK5、SCLK2とSCLK6、及び、SCLK3とSCLK7のうちいずれか1組の駆動用クロックを生成してもよい。
なお、変形例2では、端子群55a〜55dを合わせたもの、端子群55e〜55hを合わせたものが、それぞれ、本発明の端子群に相当する。また、ノズル群I〜IVに対応する駆動素子を合わせたもの、ノズル群V〜VIIIに対応する駆動素子を合わせたものが、それぞれ、本発明の駆動素子群に相当する。そして、変形例2では、第2クロックCLK2の周波数が第1クロックCLK1の周波数の8(=4・2)倍であるのに対して、複数の出力端子53が2つの端子群に分けられ、複数の駆動素子が2つの駆動素子群に分けられている。すなわち、変形例1では、本発明の「N」が2であり、本発明の「K」が4である。
また、第2クロックCLK2の周波数が第1クロックCLK1の周波数の何倍であるか、及び、ドライバIC52a、52bの複数の出力端子53、及び、複数の駆動素子が、それぞれ、何個の端子群及び駆動素子に分けられるかは、上述したものには限られない。ドライバIC52a、52bの複数の出力端子53、及び、複数の駆動素子が、それぞれ、所定のN個(Nは偶数)の端子群及び駆動素子に分けられ、第2クロックCLK2の周波数が第1クロックCLK1の周波数のK・N倍(Kは自然数)であれば、上述したのと同様にして、駆動信号の送信タイミングが端子群間で重ならないようにしつつ、ノズル15からのインクの噴射タイミングを揃えることができる。
また、上述の実施の形態では、互いに隣接する複数の出力端子53によって各端子群55a〜55hが形成されていたが、これには限られない。例えば、端子群55aと55h、端子群55bと55g、端子群55cと端子群55f、端子群55dと55eが、それぞれ、片方の端子群に、左から数えてX番目の出力端子53が含まれているときに、もう片方の端子群に、右から数えてX番目の出力端子53が含まれているような関係となるように、端子群55a〜55hを構成する出力端子53が決められていてもよい。また、このとき、端子群55a、55hと、端子群55b、55gと、端子群55c、55fと、端子群55d、55eとの間では、出力端子53の数が異なっていてもよい。
また、ノズル群I〜VIIIを構成するノズル15は、上述したものには限られない。インクジェットヘッド3におけるノズル15の配置等に合わせて、各ノズル群を構成するノズル15を決めてもよい。
また、上述の実施の形態では、2つのドライバIC52a、52bから圧電アクチュエータ22に駆動信号を送信し、ノズル群毎に駆動信号の送信タイミングを揃える場合について説明したがこれには限られない。
例えば、上述の実施の形態において、信号送信回路82aと82h、信号送信回路82bと82g、信号送信回路82cと82f、信号送信回路82dと82eで、それぞれ、入力される駆動用クロックの、第1クロックCLK1に対する遅れの差が4Tとならないような組み合わせで、信号送信回路82a〜82hに駆動用クロックSCLK0〜7を入力させてもよい。なお、この場合には、各ノズル群I〜VIIIにおいて、搬送方向上流側の半分を形成するノズル15と、搬送方向下流側の半分を形成するノズル15とで、インクの噴射タイミングがずれる。
また、2つのドライバIC52a、52bで圧電アクチュエータ22を駆動することにも限られない。変形例3では、図16に示すように、ノズル15の数が、上述の実施の形態の半分であり、圧電アクチュエータ122に、COF150上に実装された1つのドライバIC152のみが接続されている。そして、ドライバIC152の端子群155a〜155hを構成する出力端子153が、それぞれ、配線151を介してノズル群I〜VIIIに対応する接続端子144aに接続されている。
この場合にも、上述の実施の形態と同様、端子群155a〜155h間での、駆動信号の送信タイミングのずれが8Tよりも短いT、2T、・・、7Tのいずれかとなるため端子群155a〜155h間で、駆動信号の立ち上がり及び立ち下がりのタイミングが重なることがない。
また、上述の実施の形態では、第1クロック生成回路61、74が、発振器がなく、第2クロックCLK2から第1クロックCLK1を生成する回路であったが、これには限られない。第1クロック生成回路61、74は、発振器を有し、発振器の周期に基づいて第1クロックCLK1を生成する回路であってもよい。また、この場合には、第2クロックCLK2の周波数が、第1クロックCLK1の周波数の所定整数倍となっていることにも限られない。第2クロックCLK2の周波数は、第1クロックCLK1の周波数よりも高く、且つ、第1クロックCLK1の周波数の整数倍とはならないような周波数であってもよい。
また、上述の実施の形態では、制御基板60からドライバIC52a、52bの第2クロックCLK2を送信していたが、これには限られない。ドライバIC52a、52bにも第2クロック生成回路62と同様の回路が設けられており、ドライバIC52a、52bにおいて第2クロックCLK2を生成するようになっていてもよい。
また、上述の実施の形態では、駆動用クロック生成回路81が、制御基板60から入力された第1クロックCLK1及び第2クロックCLK2に基づいて、駆動用クロックSCLK0〜SCLK7を生成するものであったが、駆動用クロック生成回路81は、駆動用クロックSCLK0〜SCLK7を生成可能な別の回路であってもよい。
また、上述の実施の形態では、波形信号送信回路63が、駆動波形信号FIRE1K〜7Kの各タイミングでの値の信号と、駆動波形信号FIRE1C〜7Cの各タイミングでの値を示す信号とが、第1クロックCLK1の半周期4T毎に交互に並んだ波形信号FIRE1〜7を送信したが、これには限られない。例えば、制御基板60が、駆動波形信号FIRE1K〜7Kと駆動波形信号FIRE1C〜7Cとに対して個別に波形信号送信回路63を備え、これら2つの波形信号送信回路63が、それぞれ、駆動波形信号FIRE1K〜7K、及び、駆動波形信号FIRE1C〜7Cを送信するようになっていてもよい。あるいは、インクジェットヘッド3がブラックインクのみを噴射するものである場合には、波形信号送信回路63がブラック用の駆動波形信号FIRE1K〜7Kを送信するものであってもよい。これらの場合には、波形信号送信回路63から送信される駆動波形信号FIRE1K〜7K、及び、駆動波形信号FIRE1C〜7Cが、本発明の波形信号となる。また、これらの場合には、波形信号生成回路63が生成した駆動波形信号FIRE1K〜7K、及び、駆動波形信号FIRE1C〜7Cをマルチプレクサ76に入力させることができるため、判別信号送信回路64や、駆動波形取得回路73は不要である。
また、上述の実施の形態では、制御基板60の波形信号送信回路63から、ドライバIC52a、52bに波形信号FIRE1〜7を送信し、ドライバIC52a、52bの駆動波形取得回路73において、入力された波形信号FIRE1〜7から駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを取得し、高圧バッファ77において、駆動波形信号FIRE1K〜7K、FIRE1C〜7Cを増幅することで駆動信号を生成したが、これには限られない。例えば、ドライバIC52a、52bが、単独で駆動信号を生成可能な回路を備えていてもよい。
また、以上では、ノズルからインクを噴射して印刷を行うインクジェットプリンタに本発明を適用した例について説明したが、これには限られない。ノズルからインク以外の液体を噴射する、インクジェットプリンタ以外の液体噴射装置に本発明を適用することも可能である。