JP6215224B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6215224B2
JP6215224B2 JP2014547051A JP2014547051A JP6215224B2 JP 6215224 B2 JP6215224 B2 JP 6215224B2 JP 2014547051 A JP2014547051 A JP 2014547051A JP 2014547051 A JP2014547051 A JP 2014547051A JP 6215224 B2 JP6215224 B2 JP 6215224B2
Authority
JP
Japan
Prior art keywords
conversion ratio
value
power
storage means
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014547051A
Other languages
English (en)
Other versions
JPWO2014077355A1 (ja
Inventor
明史 小杉
明史 小杉
肇 池田
肇 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of JPWO2014077355A1 publication Critical patent/JPWO2014077355A1/ja
Application granted granted Critical
Publication of JP6215224B2 publication Critical patent/JP6215224B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • G05F1/67—Regulating electric power to the maximum power available from a generator, e.g. from solar cell
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/38—Arrangements for parallely feeding a single network by two or more generators, converters or transformers
    • H02J3/381—Dispersed generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2300/00—Systems for supplying or distributing electric power characterised by decentralized, dispersed, or local generation
    • H02J2300/20—The dispersed energy generation being of renewable origin
    • H02J2300/22—The renewable source being solar energy
    • H02J2300/24—The renewable source being solar energy of photovoltaic origin
    • H02J2300/26—The renewable source being solar energy of photovoltaic origin involving maximum power point tracking control for photovoltaic sources
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/56—Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)

Description

本発明は、太陽電池或いは太陽光発電パネル、風力発電機、燃料電池など、出力の電圧電力特性において極大値を持つ電力源に接続し、最大出力電力点で動作するように追尾する電力変換装置に関する。
太陽光発電システムの出力制御方法として、多くの制御方法が提案されている。
例えば、特開２００９−３０３３１０号公報（特許文献１）に開示される発明では、入力電圧と出力電圧の条件により、昇圧作動、降圧作動、直結回路にスイッチング動作を切り換える最大電力スイッチングコンバーターが開示されている。このように昇降圧型回路を電力変換装置に用いた場合、日射量が多く発電力が多い時には昇圧回路として動作し、日射量が少なく発電量が少ない時には降圧回路として動作する。
特許第４１７６３１９号公報（特許文献２）に開示される発明では、電力変換装置の入力側電圧（太陽電池の出力電圧）の電圧値に応じて出力側電圧の電圧値を増減する自動電圧調節器について記載されている。自動電圧調節器の入力側に太陽電池の出力電圧（動作電圧）と太陽電池の目標電圧（最大出力電力点電圧）との偏差を入力し、これに対応する該自動電圧調節器の出力でもって上記パワーコンディショナの出力を制御するシステムが構成されている。このシステムの自動電圧調整器において、日射量（日射条件）に合わせて、自動電圧調整器のゲインを変更し、最大出力電力点への追従速度を上げている。
また、特開２００４−２７２８０３号公報（特許文献３）に開示される発明では、最大出力電力点に関する近似関数を使用することで、追従速度を上げている。
特開２００９−３０３３１０号公報 特許第４１７６３１９号公報 特開２００４−２７２８０３号公報
しかしながら、前述した特許文献１に開示される発明では、太陽光発電パネルに接続される電力変換装置に昇降圧型回路を用いた場合、日射量が多く発電力が多い時には昇圧回路として動作し、日射量が少なく発電量が少ない時には降圧回路として動作する。このため、オン期間を制御するには、常に昇圧回路動作時の条件と降圧回路動作時の条件の両方を取り扱うことが必要である。例えばソフトウェアによるデジタル制御を行った場合、プログラム上の変数が多くなり、プログラム容量が大きくなってしまう。このため、ＲＯＭ容量の大きい演算素子、例えばマイコンが必要になり、小型安価な電力変換装置を構成することが困難であった。また、昇圧回路動作（昇圧モード）すべきか降圧回路動作（降圧モード）すべきかの判断を、電力変換装置の出力電圧より判断する必要がある。
また、特許文献２に開示される発明では、自動電圧調整器において、日射量（日射条件）に合わせて、自動電圧調整器のゲインを変更し、最大出力電力点への追従速度を上げている。このため、ある日射条件下内での最大出力電力点への追従速度向上には寄与できない。
また、特許文献３に開示される発明では、近似関数を記憶するデータメモリが別途必要となり、安価な製品設計に繋がらない。
さらに、パルス幅をある一定の割合で増減させる従来方法の制御では、最大電力点から離れた点で動作しているときには、パルス幅の変更幅が小さすぎて、最大電力点に到達するまでに多くの時間を要してしまう問題があった。一方、最大電力点付近で動作しているときには、パルス幅の変更幅が大きすぎて、安定して最大電力点で動作出来ず、最大電力点追従効率が低下する問題があった。
また、昇降圧型回路などの自動電圧調整器を用いない場合、図２４に示すように、太陽光発電パネルが直列接続されているとき、同一ストリング中の何れか一つの太陽光発電パネルに、雲影や木の葉などが載ってパネルへの日射量が低下する。そうすると、日射量が低下した太陽光発電パネルの電流値によって他の日射量が低下していない太陽光発電パネルの電流値も低下することになる。このため、これら他の日射量が低下していない太陽光発電パネルの発電量も低下してしまう。図２２の例では直列接続された太陽光発電パネルのうちの何れか１つの日射量が低下してその発電量が５０％に低下すると、これに直列接続された他の太陽光発電パネルの発電量も５０％に低下してしまう。
本発明の目的は上記の問題点に鑑み、低容量のプログラムによって動作する制御手段を備え、昇圧及び降圧の両方に対応できる電力変換装置を提供することである。
さらなる本発明の目的は、従来よりも迅速に最大電力点に追従できる電力変換装置を提供することである。
本発明は上記の目的を達成するために、出力電圧と出力電力の関係を表す特性曲線において最大電力点を有する発電源から出力される電圧を入力電圧として入力し、該入力電圧と等しい電圧を出力するパススルーモードと、前記入力電圧よりも低い電圧を出力する降圧モードと、前記入力電圧よりも高い電圧を出力する昇圧モードと、を制御信号に基づいて切り替えると共にスイッチング素子をオンオフ駆動する昇降圧型ＤＣ／ＤＣコンバータ回路と、前記発電源から前記昇降圧型ＤＣ／ＤＣコンバータ回路へ入力される電圧を検出する電圧検出回路と、前記発電源から前記昇降圧型ＤＣ／ＤＣコンバータ回路へ入力される電流を検出する電流検出回路と、前記電圧検出回路によって検出した電圧値と前記電流検出回路によって検出した電流値とに基づいて所定時間間隔で電力値を算出する電力値算出手段と、前記電力値算出手段によって算出した電力値に基づいて変換比を設定すると共に、前回設定した変換比と今回設定した変換比との比較結果と前記電力値の増減変化とに基づいて、前記今回設定した変換比の値を増減させた値をモード選択用変換比として設定する変換比設定手段と、前記モード選択用変換比を用いて前記スイッチング素子のオンオフ時間を決定し、前記モード選択用変換比の値が所定の中域範囲内の値であるときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも小さい低域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記降圧モードで動作させる制御信号を出力する制御手段と、を備えている電力変換装置を提案する。
また、本発明は上記の目的を達成するために、上記電力変換装置において、前記変換比設定手段は、前回算出した電力値を記憶する第１電力値記憶手段と、今回算出した電力値を記憶する第２電力値記憶手段と、前回算出した変換比の値を記憶する第１変換比記憶手段と、今回算出した変換比の値を記憶する第２変換比記憶手段と、動作開始時に前記第１電力値記憶手段と、前記第２電力値記憶手段と、前記第１変換比記憶手段と、前記第２変換比記憶手段に初期値を設定する初期化手段と、前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上のとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいときに、前記第２変換比記憶手段に記憶されている変換比の値から所定の調整値を差し引いた値を今回算出した変換比及び新たなモード選択用変換比とする第１変換比演算手段と、前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上であるときに、前記第２変換比記憶手段に記憶されている変換比の値に所定の調整値を加算した値を今回算出した変換比及び新たなモード選択用変換比とする第２変換比演算手段と、から構成され、前記制御手段は、前記第１変換比演算手段或いは前記第２変換比演算手段によって算出されたモード選択用変換比に基づいて、該モード選択用変換比が前記第１変化比記憶手段に記憶した初期値を含む所定の中域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも小さい低域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記降圧モードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力する手段を有している電力変換装置を提案する。
さらに、本発明は上記の目的を達成するために、上記電力変換装置において、前記特性曲線において前記最大電力点を含む電圧範囲を基準電圧領域として、前記入力電圧範囲を複数の領域に区分し且つそれぞれの領域毎に前記調整値を設定すると共に、前記電圧検出回路による検出電圧が前記基準電圧領域にあるときの前記調整値を基準値としてそれぞれの領域の調整値が前記基準電圧領域から離れるにしたがって大きくなる値に設定されている電力変換装置を提案する。
さらに、本発明は上記の目的を達成するために、上記電力変換装置において、前記ＤＣ／ＤＣコンバータ回路は、エネルギー蓄積用のインダクタと、前記インダクタの入力端と前記発電源の出力に接続される正極入力端との間に接続された第１スイッチング素子と、前記インダクタの入力端と前記発電源の出力に接続される負極入力端との間に接続された第２スイッチング素子と、前記インダクタの出力端と正極出力端との間に接続された第３スイッチング素子と、前記インダクタの出力端と負極出力端との間に接続された第４スイッチング素子とからなり、前記制御手段は、前記降圧モードのときは、前記モード選択用変換比(ConvRatio)の初期値を１００とすると共に周期をＴ１として、前記第１スイッチング素子を（１）式で表される時間ｔ1の間オンとすると共に前記第１スイッチング素子がオフの間に前後に所定間隔td1を開けて前記第２スイッチング素子を（２）式で表される時間ｔ1aの間オンとし、 ｔ1＝Ｔ１×ConvRatio／100 …（１） ｔ1a＝Ｔ１−ｔ1−td1×２ …（２） 前記昇圧モードのときは、前記モード選択用変換比(ConvRatio)の初期値を１００とすると共に周期をＴ１として、前記第３スイッチング素子を（３）式で表される時間ｔ2aの間オンとすると共に前記第３スイッチング素子がオフの間に前後に所定間隔td2を開けて前記
第４スイッチング素子を（４）式で表される時間ｔ2の間オンとする ｔ2a＝Ｔ１−ｔ2−td2×２ …（３） ｔ2＝Ｔ１×（ConvRatio−100）／ConvRatio …（４） 電力変換装置を提案する。
本発明は上記の目的を達成するために、出力電圧と出力電力の関係を表す特性曲線において最大電力点を有する発電源から出力される電圧を入力電圧として入力し、該入力電圧と等しい電圧を出力するパススルーモードと、前記入力電圧よりも高い電圧を出力する昇圧モードとを制御信号に基づいて切り替えると共にスイッチング素子をオンオフ駆動する昇圧型ＤＣ／ＤＣコンバータ回路と、前記発電源から前記昇圧型ＤＣ／ＤＣコンバータ回路へ入力される電圧を検出する電圧検出回路と、前記発電源から前記昇圧型ＤＣ／ＤＣコンバータ回路へ入力される電流を検出する電流検出回路を有する。さらに、前記電圧検出回路によって検出した電圧値と前記電流検出回路によって検出した電流値とに基づいて所定時間間隔で電力値を算出する電力値算出手段と、前記電力値算出手段によって算出した電力値に基づいて変換比を設定すると共に、前回設定した変換比と今回設定した変換比との比較結果と前記電力値の増減変化とに基づいて、前記今回設定した変換比の値を増減させた値をモード選択用変換比として設定する変換比設定手段と、前記モード選択用変換比を用いて前記スイッチング素子のオンオフ時間を決定し、前記モード選択用変換比の値が所定の中域範囲内の値であるときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させる制御信号を出力する制御手段と、前記昇圧型ＤＣ／ＤＣコンバータ回路から出力される電圧を入力し、前記入力電圧を交流電圧に変換するＤＣ／ＡＣインバータ回路と、前記ＤＣ／ＡＣインバータ回路から出力される電圧を検出する電圧検出回路と、前記ＤＣ／ＡＣインバータ回路から出力される電流を検出する電流検出回路と、を備えている電力変換装置を提案する。
また、本発明は上記の目的を達成するために、上記電力変換装置において、前記変換比設定手段は、前回算出した電力値を記憶する第１電力値記憶手段と、今回算出した電力値を記憶する第２電力値記憶手段と、前回算出した変換比の値を記憶する第１変換比記憶手段と、今回算出した変換比の値を記憶する第２変換比記憶手段と、動作開始時に前記第１電力値記憶手段と、前記第２電力値記憶手段と、前記第１変換比記憶手段と、前記第２変換比記憶手段とに初期値を設定する初期化手段とを有する。また、前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上のとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいときに、前記第２変換比記憶手段に記憶されている変換比の値から所定の調整値を差し引いた値を今回算出した変換比及び新たな変換比とする第１変換比演算手段と、前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上であるときに、前記第２変換比記憶手段に記憶されている変換比の値に所定の調整値を加算した値を今回算出した変換比及び新たな変換比とする第２変換比演算手段と、から構成され、前記制御手段は、前記第１変換比演算手段或いは前記第２変換比演算手段によって算出されたモード選択用変換比に基づいて、該モード選択用変換比が前記第１変化比記憶手段に記憶した初期値を含む所定の中域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力する手段を有している電力変換装置を提案する。
さらに、本発明は上記の目的を達成するために、上記電力変換装置において、前記特性曲線において前記最大電力点を含む電圧範囲を基準電圧領域として、前記入力電圧範囲を複数の領域に区分し且つそれぞれの領域毎に前記調整値を設定すると共に、前記電圧検出回路による検出電圧が前記基準電圧領域にあるときの前記調整値を基準値としてそれぞれの領域の調整値が前記基準電圧領域から離れるにしたがって大きくなる値に設定されている電力変換装置を提案する。
本発明によれば、モード選択用変換比に基づいてＤＣ／ＤＣコンバータ回路の動作モードを昇圧或いは降圧に切り替えることができると共にモード選択用変換比によってスイッチング素子のオン時間を算出することができるので、低容量のプログラムによって動作する制御手段を構成できるため、装置構成を簡略化することができる。これにより、製造コストを従来よりも低減することができる。
さらに、本発明によれば、電圧検出回路による検出電圧が前記基準電圧領域にあるときの前記調整値を基準値として各領域の調整値が前記基準電圧領域から離れるにしたがって大きくなる値に設定され、該調整値によって調整されたモード選択用変換比を用いてスイッチング素子のオン時間が算出されるので、従来よりも迅速に最大電力点に追従することができる。
本発明の第１実施形態における電力変換装置を示す回路図 本発明の第１実施形態の電力変換装置を接続する電力源の出力電圧電力特性を示す図 本発明の第１実施形態における動作を説明する制御フローチャート 本発明の第１実施形態における動作を説明する制御フローチャート 本発明の第１実施形態における動作を説明する制御フローチャート 本発明の第１実施形態における動作を説明する制御フローチャート 本発明の第１実施形態における動作を説明する制御フローチャート 本発明の第１実施形態におけるパススルーモード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態におけるパススルーモード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態における降圧モード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態における降圧モード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態における降圧モード動作時のＰＷＭ幅算出を説明する図 本発明の第１実施形態における昇圧モード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態における昇圧モード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第１実施形態における昇圧モード動作時のＰＷＭ幅算出を説明する図 本発明の第１実施形態における電力変換装置を接続した太陽光発電パネルを直列接続したときの太陽光発電装置の発電量を説明する図 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における動作を説明する制御フローチャート 本発明の第２実施形態における電力源の出力電圧電力特性と調整値との関係を示す図 従来例の太陽光発電パネルを直列接続したときの太陽光発電装置の発電量を説明する図 本発明の第３実施形態における電力変換装置を示す回路図 図２５のＤＣ／ＤＣコンバータ部２０の拡大図 図２５のＤＣ／ＡＣインバータ部３０の拡大図 本発明の第３実施形態の電力変換装置を接続する電力源の出力電圧電力特性を示す図 本発明の第３実施形態における動作を説明する制御フローチャート 本発明の第３実施形態における動作を説明する制御フローチャート 本発明の第３実施形態における動作を説明する制御フローチャート 本発明の第３実施形態における動作を説明する制御フローチャート 本発明の第３実施形態における動作を説明する制御フローチャート 本発明の第３実施形態における昇圧モード動作時のスイッチング素子のオンオフ制御デジタル信号を説明する波形図 本発明の第３実施形態における昇圧モード動作時のＰＷＭ幅算出を説明する図 三角波変調におけるＰＷＭ制御信号の関係 ＰＷＭ制御信号とデッドタイムの関係 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における動作を説明する制御フローチャート 本発明の第４実施形態における電力源の出力電圧電力特性と調整値との関係を示す図 本発明の第５実施形態における電力変換装置を示す回路図 図４５のＤＣ／ＤＣコンバータ部２０の拡大図 図４５のＤＣ／ＡＣインバータ部３０の拡大図
図面を参照して本発明の一実施形態を説明する。
図１は本発明の第１実施形態における電力変換装置を示す回路図である。図において、１０は電力変換装置で、ＤＣ／ＤＣコンバータ回路１１、駆動回路１２、制御回路１３、入力電流検出回路１４、入力電圧検出回路１５、出力電流検出回路１６、出力電圧検出回路１７から構成されている。
ＤＣ／ＤＣコンバータ回路１１は、４つのＮチャネル型ＦＥＴ（スイッチング素子）(Q1,Q2,Q3,Q4)とエネルギー蓄積用のインダクタL1及び２つのコンデンサCin,Coutとから構成されている。ＦＥＴ(Q1)のソースはインダクタL1の入力端とＦＥＴ(Q2)のドレインに接続され、ＦＥＴ(Q1)のドレインはコンデンサCinの一端に接続され、コンデンサCinの他端は接地端子IN2,OUT2に接続されている。ＦＥＴ(Q2)のソースは接地端子IN2
,OUT2に接続されている。また、ＦＥＴ(Q3)のソースはインダクタL1の出力端とＦＥＴ(Q4)のドレインに接続され、ＦＥＴ(Q3)のドレインはコンデンサCoutの一端に接続され、コンデンサCoutの他端は接地端子IN2,OUT2に接続されている。ＦＥＴ(Q4)のソースは接地端子IN2,OUT2に接続されている。
駆動回路１２は、ＦＥＴ駆動用ＩＣ（FETdr）と、２つのブートストラップ用のコンデンサCB1,CB2と２つのブートストラップ用のダイオードDB1,DB2とから構成されている。ＦＥＴ駆動用ＩＣ（FETdr）は、例えば本実施形態では１４ピンのＩＣを使用した。その他の仕様としては、ＰＷＭ入力：４本、ＰＷＭハイサイド出力：２本、ＰＷＭローサイド出力：２本、ハイサイド側中点電位（ＨＳ端子）耐圧：２００Ｖ、ドライブ電流（Sink/Source）：１Ａ／１Ａを満足するものを使用した。
ＦＥＴ駆動用ＩＣ（FETdr）の１番ピンはダイオードDB1のカソードとコンデンサCB1の一端に接続され、ダイオードDB1のアノードには電圧Vccが印加されている。ＦＥＴ駆動用ＩＣ（FETdr）の２番ピンには電圧Vccが印加されている。ＦＥＴ駆動用ＩＣ（FETdr）の３乃至６番ピンは制御回路１３に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の７番ピンは接地端子IN2,OUT2に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の８番ピンはＦＥＴ(Q3)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の９番ピンはコンデンサCB2の一端とインダクタL1の他端に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１０番ピンはＦＥＴ(Q4)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１１番ピンはコンデンサCB2の他端とダイオードDB2のカソードに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１２番ピンはＦＥＴ(Q2)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１３番ピンはコンデンサCB1の他端とインダクタL1の一端に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１４番ピンはＦＥＴ(Q1)のゲートに接続されている。
なお、ハーフブリッジ回路駆動用ＦＥＴドライバを２つ用いる場合、ＰＷＭ入力：２本、ＰＷＭハイサイド出力：１本、ＰＷＭローサイド出力：１本、ハイサイド側中点電位（ＨＳ端子）耐圧：２００Ｖ、ドライブ電流（Sink/Source）：１Ａ／１Ａの仕様を満足するものであれば、図１に示したと同様に使用することができる。
制御回路１３はＲＡＭ及びＲＯＭを内蔵した１０ピンのＩＣからなるＣＰＵ(MCU)から構成されている。このＣＰＵ(MCU)の仕様は、Architecture：１６ｂｉｔ、ＲＯＭ：１６ＫＢ、ＲＡＭ：２ＫＢ、ＡＤＣ（ＡＤコンバータ）：１０ｂｉｔ、ＰＷＭの出力：４本であり、この程度のＣＰＵであれば、十分使用可能である。このＲＯＭに本装置の駆動制御プログラムが書き込まれている。
ＣＰＵ(MCU)の１番ピンには電圧Vccが印加され、２番ピンは入力電流検出回路１４の出力に接続されている。ＣＰＵ(MCU)の３番ピンは入力電圧検出回路１５の出力に接続され、４番ピンは接地端子IN2,OUT2に接続されている。ＣＰＵ(MCU)の５番ピンは出力電圧検出回路１７の出力に接続され、６番ピンは出力電流検出回路１６の出力に接続されている。ＣＰＵ(MCU)の７番ピンはＦＥＴ駆動用ＩＣ(FETdr)の６番ピンに接続され、該６番ピンへＦＥＴ(Q3)のオンオフ駆動用信号(PWM2H)を出力する。ＣＰＵ(MCU)の８番ピンはＦＥＴ駆動用ＩＣ(FETdr)の５番ピンに接続され、該５番ピンへＦＥＴ(Q4)のオンオフ駆動用信号(PWM2L)を出力する。ＣＰＵ(MCU)の９番ピンはＦＥＴ駆動用ＩＣ(FETdr)の４番ピンに接続され、該４番ピンへＦＥＴ(Q2)のオンオフ駆動用信号(PWM1L)を出力する。ＣＰＵ(MCU)の１０番ピンはＦＥＴ駆動用ＩＣ(FETdr)の３番ピンに接続され、該３番ピンへＦＥＴ(Q1)のオンオフ駆動用信号(PWM1H)を出力する。
入力電流検出回路１４は抵抗器R1と演算増幅器CA1とから構成され、抵抗器R1の一端は入力端子IN1と演算増幅器CA1の非反転入力端子に接続され、抵抗器R1の他端はＦＥＴ(Q1)のドレインと演算増幅器CA1の反転入力端子に接続され、演算増幅器CA1の出力端子はＣＰＵ(MCU)の２番ピンに接続されている。
入力電圧検出回路１５は２つの抵抗器R2,R3から構成され、抵抗器R2の一端は入力端子IN1に接続され、抵抗器R2の他端は抵抗器R3の一端とＣＰＵ(MCU)の３番ピンに接続され、抵抗器R3の他端は接地端子IN2,OUT2に接続されている。
出力電流検出回路１６は抵抗器R4と演算増幅器CA2とから構成され、抵抗器R4の一端は出力端子OUT1と演算増幅器CA2の非反転入力端子に接続され、抵抗器R4の他端はＦＥＴ(Q3)のドレインと演算増幅器CA2の反転入力端子に接続され、演算増幅器CA2の出力端子はＣＰＵ(MCU)の６番ピンに接続されている。
出力電圧検出回路１７は２つの抵抗器R5,R6から構成され、抵抗器R5の一端は出力端子OUT1に接続され、抵抗器R5の他端は抵抗器R6の一端とＣＰＵ(MCU)の５番ピンに接続され、抵抗器R6の他端は接地端子IN2,OUT2に接続されている。
また、本電力変換装置１０を使用する際には、入力端子IN1と接地端子IN2との間に太陽光発電パネルを電力源PVとして接続し、出力端子OUT1と接地端子OUT2との間には負荷LOADを接続する。
本実施形態では電力源PVの太陽光発電パネルとして図２に示すような出力電圧電力特性を有するものを使用している。すなわち、太陽光発電パネルへの日射量が１００％のときに曲線Ａ１の特性を示し、日射量が８０％のときに曲線Ａ２の特性を示し、日射量が６０％のときに曲線Ａ３の特性を示す。そして、日射量が５０％のときに曲線Ａ４の特性を示し、日射量が４０％のときに曲線Ａ５の特性を示し、日射量が２０％のときに曲線Ａ６の特性を示し、日射量が１０％のときに曲線Ａ７の特性を示す。これらの曲線で示すように最大電力点は、日射量が１００％のときに約８２Ｖ、日射量が８０％のときに約７９Ｖ、日射量が６０％のときに約７５Ｖ、日射量が５０％のときに約７３Ｖ、日射量が４０％のときに約７１Ｖ、日射量が２０％のときに約６７Ｖ、日射量が１０％のとき約６４Ｖである。
このように、太陽光発電パネルの出力特性は、出力電力が極大値を持つ特性となっている。また、日射量が増加すると、出力電力、出力電圧ともに増える特性となる。ここで最大出力電力は日射量によって大きく変わるのに対し、最大出力電力点電圧は、最大出力電力の変化量と比較すると、その変化幅が小さいことがわかる。
次に、本実施形態における電力変換装置１０の動作を、図３乃至図７の制御フローチャート及び図８乃至図１５の波形図を参照して説明する。
入力端子IN1と接地端子IN2の間に電力源PVが接続され、電力変換装置１０が起動すると、電力変換装置１０のＣＰＵ(MCU)がＤＣ／ＤＣコンバータ回路１１のスイッチング素子(Q1,Q2,Q3,Q4)をオンオフさせて、ＤＣ／ＤＣコンバータ回路１１をパススルーモード或いは降圧モード或いは昇圧モードの何れかで動作させる。
すなわち、電力変換装置１０が起動すると、ＣＰＵ(MCU)はモード選択用変換比ConvRatioと１つ前の変換比ConvRatioMpの値として１００を設定してこれらの値を記憶すると共に最大電力値Pmppの値として０を設定してこれを記憶し、調整量Ｅの初期値として１を記憶する（ＳＡ１）。
次に、ＣＰＵ(MCU)はＤＣ／ＤＣコンバータ回路１１をパススルーモードで動作させる（ＳＡ２）。パススルーモード動作とは入力端子IN1から入力電圧を降圧或いは昇圧することなく出力端子OUT1に出力する動作である。このとき、ＣＰＵ(MCU)は図８及び図９に示すタイミングで４つのＦＥＴ(Q1,Q2,Q3,Q4)をオンオフする制御信号(PWM1H,PWM1L,PWM2H,PWM2L)を出力する。これらの制御信号(PWM1H,PWM1L,PWM2H,PWM2L)は周期Ｔで出力される。制御信号(PWM1H)は周期Ｔでパルス幅(t1＋td1×2)の負のパルス信号である。制御信号(PWM1L)は制御信号(PWM1H)がローレベルの間に出力されるパルス幅t1の正のパルス信号である。制御信号(PWM2H)は制御信号(PWM1H)と同じであり、制御信号(PWM2L)は制御信号(PWM1L)と同じである。これらの制御信号(PWM1H,PWM1L,PWM2H,PWM2L)によってＦＥＴ(Q1,Q2,Q3,Q4)をオンオフすることによりパススルーモード動作する。本実施形態ではパススルーモードにおいて、周期Ｔを５３．９μｓ（１８．５５２ｋＨｚ）に設定し、パルス幅t1を２００ｎｓ、td1を１００ｎｓに設定している。
次に、ＣＰＵ(MCU)は、入力電流検出回路１４の出力と入力電圧検出回路１５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＡ３）。本実施形態では、ノイズなどの影響を考慮して、数回、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
この後、ＣＰＵ(MCU)はINSTART判定を行う（ＳＡ４）。INSTART判定では検出した入力電流ＩinがINSTART値よりも大きいか否かを判定する。本実施形態ではINSTART値として太陽光発電パネルごとに異なるが、例えば２５０ｍＡを設定してある。前記ＳＡ４の判定の結果、入力電流ＩinがINSTART値以下のときは前記ＳＡ３の処理に移行し、入力電流ＩinがINSTART値よりも大きいときは制御時間になったか否かを判定する（ＳＡ５）。本実施形態ではＣＰＵ(MCU)が計時を行い一定微小時間経過毎に制御時間になったと判定する。
前記ＳＡ５の判定の結果、制御時間になったとき、ＣＰＵ(MCU)は、入力電流検出回路１４の出力と入力電圧検出回路１５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＡ６）。本実施形態では、ノイズなどの影響を考慮して、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
次いで、ＣＰＵ(MCU)は、取得した入力電圧値Ｖinと入力電流値Ｉinとを用い、これらを乗算して入力電力値Ｐinを算出し（ＳＡ７）、入力電力値Ｐinの大きさを判定する（ＳＡ８）。この判定の結果、入力電力値Ｐinが最大電力値Ｐmppよりも小さいときは後述するＳＡ９の処理に移行し、入力電力値Ｐinが最大電力値Ｐmpp以上のときは後述するＳＡ１０の処理に移行する。
前記ＳＡ９の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と１つ前の変換比ConvRatioMpの値を比較し（ＳＡ９）、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値以上であるときは後述するＳＡ１１の処理に移行する。続いて、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値よりも小さいときは後述するＳＡ１６の処理に移行する。
前記ＳＡ１０の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と１つ前の変換比ConvRatioMpの値を比較する（ＳＡ１０）。モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値よりも小さいときは後述するＳＡ１１の処理に移行し、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値以上のときは後述するＳＡ１６の処理に移行する。
前記ＳＡ１１の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値を１つ前の変換比ConvRatioMpの値として記憶する（ＳＡ１１）。さらに、ＣＰＵ(MCU)は、入力電力値Ｐinを最大電力値Ｐmppとして記憶し（ＳＡ１２）、モード選択用変換比ConvRatioの値を減少させる（ＳＡ１３）。この演算処理では、モード選択用変換比ConvRatioの値から調整値Ｅsaを減算した値を新たなモード選択用変換比ConvRatioの値として記憶する。なお、ここでは調整値Ｅsaの値を調整値の初期値Ｅの値と同じ（Ｅsa＝Ｅ）としている。
次に、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値の下限確認を行う（ＳＡ１４）。すなわち、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と２０とを比較し、モード選択用変換比ConvRatioの値が２０よりも大きいときは後述するＳＡ２１の処理に移行する。モード選択用変換比ConvRatioの値が２０以下のときはモード選択用変換比ConvRatioの値を２０に設定して記憶し（ＳＡ１５）、この後、後述するＳＡ２１の処理に移行する。
前記Ｓ
Ａ１６の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値を１つ前の変換比ConvRatioMpの値として記憶する（ＳＡ１６）。さらに、ＣＰＵ(MCU)は、入力電力値Ｐinを最大電力値Ｐmppとして記憶し（ＳＡ１７）、モード選択用変換比ConvRatioの値を増加させる（ＳＡ１８）。この演算処理では、モード選択用変換比ConvRatioの値に調整値Ｅsaを加算した値を新たなモード選択用変換比ConvRatioの値として記憶する。なお、ここでは調整値Ｅsaの値を調整値の初期値Ｅの値と同じ（Ｅsa＝Ｅ）としている。
次に、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値の上限確認を行う（ＳＡ１９）。すなわち、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と４００とを比較し、モード選択用変換比ConvRatioの値が４００よりも小さいときは後述するＳＡ２１の処理に移行する。モード選択用変換比ConvRatioの値が４００以上のときはモード選択用変換比ConvRatioの値を４００に設定して記憶し（ＳＡ２０）、この後、後述するＳＡ２１の処理に移行する。
前記ＳＡ２１の処理では、モード選択用変換比ConvRatioの値が何れの範囲にあるかを判定する（ＳＡ２１）。すなわち、モード選択用変換比ConvRatioの値が９２以下であるときは後述するＳＡ２２の処理に移行する。モード選択用変換比ConvRatioの値が９７以上且つ１０５以下であるときは後述するＳＡ２４の処理に移行し、モード選択用変換比ConvRatioの値が１１０以上であるときは後述するＳＡ２６の処理に移行する。なお、ConvRatioの値が９２より大きく、９７より小さい場合、あるいは、ConvRatioの値が１０５より大きく、１１０より小さい場合、現在動作中の動作モードを継続する。動作モードを選択する、モード選択用変換比ConvRatioにヒステリシスを持たせることで、動作モードの切替を円滑に行うようにしている。
ＳＡ２２の処理ではＤＣ／ＤＣコンバータ回路１１の動作モードとして降圧モードを選択し（ＳＡ２２）、次いで降圧モード動作におけるＰＷＭパルス幅を算出して設定する（ＳＡ２３）。ＤＣ／ＤＣコンバータ回路１１の降圧モード動作では、図１０乃至図１２に示すように各ＦＥＴ(Q1,Q2,Q3,Q4)をオンオフ駆動する制御信号(PWM1H,PWM1L,PWM2H,PWM2L)のパルスを設定する。
すなわち、制御信号(PWM1H)は周期Ｔ１でパルス幅t1の正のパルス信号である。制御信号(PWM1L)は制御信号(PWM1H)がローレベルであるとき前後に間隔td1開けて出力されるパルス幅t1aの正のパルス信号である。制御信号(PWM2H)は周期Ｔでパルス幅(t2＋td2×2)の負のパルス信号であり、制御信号(PWM1L)のパルスの立ち上がりから時間td3遅れて制御信号(PWM2H)のパルスの立ち下がりが位置する。制御信号(PWM2L)は制御信号(PWM2H)がローレベルの間に出力されるパルス幅t2の正のパルス信号である。これらの制御信号(PWM1H,PWM1L,PWM2H,PWM2L)によってＦＥＴ(Q1,Q2,Q3,Q4)をオンオフすることにより降圧モード動作する。なお、本実施形態では降圧モードにおいて、周期Ｔを５３．９μｓ（１８．５５２ｋＨｚ）に設定し、周期Ｔ１を７．７μｓ（１２９．８７ｋHz)）、パルス幅t1を１．５４〜７．３μｓ（降圧比：０．２００〜０．９４８）、t2を２００ｎｓ、td1,td2を１００ｎｓ、td3を０ｎｓに設定している。また、パルス幅t1は次の（１）式によって算出され、パルス幅t1aは（２）式によって算出される。
t1＝T1×ConvRatio／100 …（１） t1a＝T1−t1−td1×２ …（２） また、ＦＥＴ(Q3,Q4)をオンオフ駆動する制御信号(PWM2H,PWM2L)は上記のようにＤＣ／ＤＣコンバータ回路１１をリフレッシュ動作させるのみのものである。
ＳＡ２４の処理ではＤＣ／ＤＣコンバータ回路１１の動作モードとして前述したパススルーモードを選択し（ＳＡ２４）、次いでパススルーモード動作におけるＰＷＭパルス幅を設定する（ＳＡ２５）。
ＳＡ２６の処理では、ＤＣ／ＤＣコンバータ回路１１の動作モードとして昇圧モードを選択し（ＳＡ２６）、次いで昇圧モード動作におけるＰＷＭパルス幅を算出して設定する（ＳＡ２７）。ＤＣ／ＤＣコンバータ回路１１の昇圧モード動作では、図１３乃至図１５に示すように各ＦＥＴ(Q1,Q2,Q3,Q4)をオンオフ駆動する制御信号(PWM1H,PWM1L,PWM2H,PWM2L)のパルスを設定する。
すなわち、制御信号(PWM2H)は周期Ｔ１でパルス幅t2aの正のパルス信号である。制御信号(PWM2L)は制御信号(PWM2H)がローレベルであるとき前後に間隔td2開けて出力されるパルス幅t2の正のパルス信号である。制御信号(PWM1H)は周期Ｔでパルス幅(t1＋td1×2)の負のパルス信号であり、制御信号(PWM2L)のパルスの立ち上がりから時間td3遅れて制御信号(PWM1H)のパルスの立ち下がりが位置する。制御信号(PWM1L)は制御信号(PWM1H)がローレベルの間に出力されるパルス幅t1の正のパルス信号である。これらの制御信号(PWM1H,PWM1L,PWM2H,PWM2L)によってＦＥＴ(Q1,Q2,Q3,Q4)をオンオフすることにより昇圧モード動作する。なお、本実施形態では昇圧モードにおいて、周期Ｔを５３．９μｓ（１８．５５２ｋＨｚ）に設定し、周期Ｔ１を７．７μｓ（１２９．８７ｋHz)）、パルス幅t1を２００ｎｓ、t2を２００ｎｓ〜５．７７５μｓ（昇圧比：１．０２７〜４．０００）、td1,td2を１００ｎｓ、td3を０〜１００ｎｓに設定している。また、パルス幅t2aは次の（３）式によって算出され、パルス幅t2は（４）式によって算出される。
ｔ2a＝Ｔ１−ｔ2−td2×２ …（３） ｔ2＝Ｔ１×（ConvRatio−100）／ConvRatio …（４） また、ＦＥＴ(Q1,Q2)をオンオフ駆動する制御信号(PWM1H,PWM1L)は上記のようにＤＣ／ＤＣコンバータ回路１１をリフレッシュ動作させるのみのものである。
次いで、ＣＰＵ(MCU)は、選択した動作モード及び設定したパルス幅に変更するＰＷＭパルス幅変更処理を行い（ＳＡ２８）、上記ＳＡ５の処理に移行する。
なお、前記ＳＡ２１の判定の結果、モード選択用変換比ConvRatioが上記範囲内に存在しないときは動作モードの変更は行わないで現状を維持する。
前述したように本実施形態の電力変換装置１０は、モード選択用変換比ConvRatioによってＤＣ／ＤＣコンバータ回路１１の動作モードの選択が行えると共に制御信号(PWM1H,PWM1L,PWM2H,PWM2L)のパルス幅を算出することもできるので、従来に比べてプログラム制御を簡略化することができると共にプログラムの容量を低減することができる。これにより、装置構成の簡略化を図ることができ１６ＫＢメモリのＣＰＵ(MCU)でも十分な制御を行うことができるので、製造コストを従来に比べて低減することができる。
また、太陽光発電パネル毎に上記電力変換装置１０を接続した太陽光発電装置を図１６に示す。この場合は、太陽光発電パネルが直列接続されているとき何れか一つの太陽光発電パネルに木の葉などが載ってパネルへの日射量が低下しても、日射量が低下した太陽光発電パネルの電流値は電力変換装置によって他の日射量が低下していない太陽光発電パネルの電流値と同じに設定されるため、これら他の日射量が低下していない太陽光発電パネルの発電量は１００％を維持する。図１６の例では直列接続された太陽光発電パネルのうちの何れか１つの日射量が低下してその発電量が５０％に低下しても、これに直列接続された他の太陽光発電パネルの発電量は１００％に維持される。
なお、本実施形態ではＤＣ／ＤＣコンバータ回路１１としてＨブリッジ型スイッチング回路を有するものを使用したが、チョッパ方式回路（降圧回路、昇圧回路、Hブリッジ回路）、フライバック回路、フォワード回路、ブリッジ方式回路（ハーフブリッジ回路、フルブリッジ回路の何れを用いても同様の効果を得ることができる。また、入力電流検出回路１４及び出力電流検出回路１６に使用している演算増幅CA1,CA2としては、ノイズに強いハイサイド電流検出アンプなどを用いることが好ましい。
次に、本発明の第２実施形態を説明する。
第２実施形態における電力変換装置の回路図は前述した第１実施形態と同様であり、電力源PVとして使用される太陽光発電パネルも前述した第１実施形態と同様である。
また、第２実施形態における制御フローチャートは図１７〜図２２に示すものであり、この制御により電力変換装置１０が駆動される。なお、これらの制御フローにおいてＳＢ１〜ＳＢ６の処理は前述した第１実施形態におけるＳＡ１〜ＳＡ６の処理と同じであり、ＳＢ１３〜ＳＢ３４の処理は前述した第１実施形態におけるＳＡ７〜ＳＡ２８の処理と同じであり、第１実施形態と第２実施形態との相違点は、第２実施形態においてはＳＢ７〜ＳＢ１２の処理を追加したことである。
第２実施形態ではＳＢ７〜ＳＢ１２の処理を追加することにより第１実施形態に比べて最大電力点での動作に到達するまでに要する時間を短縮した。
すなわち、太陽光発電パネルの最大電力点電圧は、日射量が多ければ高く、逆に少なければ低い傾向であるが、太陽光発電パネルの出力開放電圧から出力短絡電圧の変化幅と比較すると、その幅は小さい。そこで、第２実施形態では、太陽光発電パネルの出力電圧、つまり電力変換装置１０への入力電圧Ｖinに応じて、モード選択用変換比ConvRatioの調整値Ｅsaを可変させることでこれらの問題を解決するようにした。
具体的には、電力変換装置１０への入力電圧Ｖinを図１８に示すように５つの領域に区分し、最大電力点を含む電圧範囲を基準電圧領域として、入力電圧Ｖinが基準電圧領域にあるときの調整値Ｅsaを基準値Ｅと等しくし、各領域の調整値を基準電圧領域から離れるにしたがって大きくなる値に設定するようにした。つまり、動作点が基準電圧領域から離れているときは速やかに最大電力点に到達する必要があるので、モード選択用変換比ConvRatioの調整値Ｅsaを大きくする。一方、動作点が基準電圧領域に近いときは最大電力点付近で動作し続ける必要があるので、モード選択用変換比ConvRatioの調整値Ｅsaを小さくする。
本実施形態の制御フローにおいては図１７〜図１８に示すように、ＣＰＵ(MCU)がINSTART判定（ＳＢ４）を行い、入力電流ＩinがINSTART値よりも大きいときは制御時間になったか否かを判定する（ＳＢ５）。本実施形態ではＣＰＵ(MCU)が計時を行い一定微小時間経過毎に制御時間になったと判定する。
前記ＳＢ５の判定の結果、制御時間になったとき、ＣＰＵ(MCU)は、入力電流検出回路１４の出力と入力電圧検出回路１５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＢ６）。本実施形態では、ノイズなどの影響を考慮して、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
この後、ＣＰＵ(MCU)は、入力電圧Ｖinの値を判定する（ＳＢ７）。この結果、図２３に示すように、入力電圧が５０Ｖ未満のときは調整値Ｅsaの値を基準値Ｅの値の５倍に設定する（ＳＢ８）。入力電圧が５０Ｖ以上６２Ｖ未満のときは調整値Ｅsaの値を基準値Ｅの値の３倍に設定する（ＳＢ９）。入力電圧が６２Ｖ以上８４Ｖ未満のときは調整値Ｅsaの値を基準値Ｅと等しく設定する（ＳＢ１０）。入力電圧が８４Ｖ以上９５Ｖ未満のときは調整値Ｅsaの値を基準値Ｅの値の３倍に設定する（ＳＢ１１）。入力電圧が９５Ｖ以上のときは調整値Ｅsaの値を基準値Ｅの値の５倍に設定する（ＳＢ１２）。この後、ＳＢ１３の処理に移行する。
上記のように第２実施形態によれば、入力電圧Ｖinが基準電圧領域にあるときの調整値Ｅsaを基準値Ｅとして各領域の調整値Ｅsaが基準電圧領域から離れるにしたがって大きくなる値に設定する。該調整値Ｅsaによって調整されたモード選択用変換比ConvRatioを用いてＦＥＴ(Q1,Q2,Q3,Q4)のオンオフ時間が算出されるので、従来よりも迅速に最大電力点に追従することができる。第２実施形態では、第１実施形態に比べて、最大電力点に到達するまでに要する時間が５倍程度高速になった。
図２５は本発明の第３実施形態における電力変
換装置１０を示す回路図である。本実施形態の電力変換装置１０は、ＤＣ／ＤＣコンバータ部２０と、ＤＣ／ＡＣインバータ部３０とを備えている。図２６はＤＣ／ＤＣコンバータ部２０の拡大図であり、図２７はＤＣ／ＡＣインバータ部３０の拡大図である。ＤＣ／ＤＣコンバータ部２０は、ＤＣ／ＤＣコンバータ回路２１、ＤＣ／ＤＣコンバータ用駆動回路２２、制御回路（ＭＣＵ）２３、入力電流検出回路２４、入力電圧検出回路２５、ブリッジ部電流検出回路２６、リンク電圧検出回路２７から構成されている。ＤＣ／ＡＣインバータ部３０は、ＤＣ／ＡＣインバータ回路３１、ＤＣ／ＡＣインバータ用駆動回路３２、出力電圧検出回路３３、出力電流検出回路３４、フィルタ回路３５から構成されている。
ＤＣ／ＤＣコンバータ回路２１は、Ｎチャネル型ＦＥＴ（スイッチング素子）(Q)と、インダクタLと、ダイオードDと２つのコンデンサCin及びC-LINKとから構成されている。ＦＥＴ(Q)のソースは、接地端子IN2に接続され、ＦＥＴ (Q) のドレインは、インダクタLの一端及びダイオードDのアノードに接続されている。インダクタLの他端は、コンデンサCinの一端に接続され、コンデンサCinの他端は接地端子IN2に接続されている。ダイオードDのカソードは、コンデンサC-LINKの一端に接続され、コンデンサC-LINKの他端は接地端子IN2に接続されている。
ＤＣ／ＤＣコンバータ用駆動回路２２は、ＮＰＮトランジスタTr1及びＰＮＰトランジスタTr2とから構成されている。ＮＰＮトランジスタTr1のコレクタには、電圧Vcc１が印加されている。本実施の形態では、１２Ｖの電圧が印加されている。ＮＰＮトランジスタTr1のエミッタはＰＮＰトランジスタTr2のエミッタに接続される。ＰＮＰトランジスタTr2のコレクタは、接地端子IN2,OUT2に接続されている。ＮＰＮトランジスタTr1とＰＮＰトランジスタTr2の接続点Voは、ＦＥＴ (Q) のゲートに接続されている。ＮＰＮトランジスタTr1及びＰＮＰトランジスタTr2のベースは、制御回路（ＭＣＵ）２３に接続される。
制御回路２３はＲＡＭ及びＲＯＭを内蔵した１３ピンのＩＣからなるＣＰＵ(MCU)から構成されている。このＣＰＵ(MCU)の仕様は、Architecture：１６ｂｉｔ、ＲＯＭ：１６ＫＢ、ＲＡＭ：２ＫＢ、ＡＤＣ（ＡＤコンバータ）：１０ｂｉｔ、ＰＷＭの出力：５本であり、この程度のＣＰＵであれば、十分使用可能である。このＲＯＭに本装置の駆動制御プログラムが書き込まれている。
ＣＰＵ(MCU)の１番ピンは、リンク電圧検出回路２７の出力に接続され、２番ピンは、ＮＰＮトランジスタTr1及びＰＮＰトランジスタTr2のベースに接続され、３番ピンには、電圧Vcc1が印加される。４番ピンは、入力電流検出回路２４の出力に接続され、５番ピンは入力電圧検出回路２５の出力に接続され、６番ピンは接地端子IN2,OUT2に接続され、７番ピンは出力電圧検出回路３４の出力に接続され、８番ピンは出力電流検出回路３３の出力に接続されている。ＣＰＵ(MCU)の９番ピンは、ＤＣ／ＡＣインバータ用駆動回路３２のＦＥＴ駆動用ＩＣ(FETdr)の６番ピンに接続され、該６番ピンへＤＣ／ＡＣインバータ回路３１のＮチャネル型ＦＥＴ(Q3)のオンオフ駆動用信号(PWM2H)を出力する。１０番ピンは、ＦＥＴ駆動用ＩＣ(FETdr)の５番ピンに接続され、該５番ピンへＤＣ／ＡＣインバータ回路３１のＮチャネル型ＦＥＴ(Q4)のオンオフ駆動用信号(PWM2L)を出力する。１１番ピンは、ＦＥＴ駆動用ＩＣ(FETdr)の４番ピンに接続され、該４番ピンへＤＣ／ＡＣインバータ回路３１のＮチャネル型ＦＥＴ(Q2)のオンオフ駆動用信号(PWM1L)を出力する。１２番ピンは、ＦＥＴ駆動用ＩＣ(FETdr)の３番ピンに接続され、該３番ピンへＤＣ／ＡＣインバータ回路３１のＮチャネル型ＦＥＴ(Q1)のオンオフ駆動用信号(PWM1H)を出力する。１３番ピンは、ブリッジ部電流検出回路２６の出力に接続される。
入力電流検出回路２４は、抵抗器R1と演算増幅器CA1とから構成され、抵抗器R1の一端は入力端子IN1と演算増幅器CA1の非反転入力端子に接続され、抵抗器R1の他端は。ＤＣ／ＤＣコンバータ回路２１のリアクタンスLの他端と演算増幅器CA1の反転入力端子に接続され、演算増幅器CA1の出力端子はＣＰＵ(MCU)の４番ピンに接続されている。
入力電圧検出回路２５は２つの抵抗器R2,R3から構成され、抵抗器R2の一端は入力端子IN1に接続され、抵抗器R2の他端は抵抗器R3の一端とＣＰＵの(MCU)の５番ピンとに接続され、抵抗器R3の他端は接地端子IN2に接続されている。
ブリッジ部電流検出回路２６は、抵抗器R4と演算増幅器CA2とから構成され、抵抗器R4の一端は、ＤＣ／ＡＣインバータ部３０のＤＣ−ＡＣインバータ回路３１及び演算増幅器CA2の非反転入力端子に接続される。抵抗器R4の他端は、ＤＣ／ＤＣコンバータ回路２１のダイオードD及びコンデンサCinと、リンク電圧検出回路２７の抵抗器R5と、演算増幅器CA2の反転入力端子とに接続される。演算増幅器CA2の出力端子はＣＰＵ(MCU)の１３番ピンに接続されている。
リンク電圧検出回路２７は２つの抵抗器R5,R6から構成され、抵抗器R5の一端は抵抗器R4の他端と、ＤＣ／ＤＣコンバータ回路２１のダイオードD及びコンデンサCinと接続され、抵抗器R5の他端は、抵抗器R6の一端とＣＰＵ(MCU)の１番ピンに接続され、抵抗器R6の他端は接地端子IN2に接続されている。
ＤＣ／ＡＣインバータ回路３１は、４つのＮチャネル型ＦＥＴ（スイッチング素子）(Q1,Q2,Q3,Q4)から構成されている。ＦＥＴ(Q1)のソースは、フィルタ回路３５のインダクタL1の入力端とＦＥＴ(Q2)のドレインに接続され、ＦＥＴ(Q1)のドレインは、ブリッジ電流検出回路２６の抵抗器R4の一端に接続されている。ＦＥＴ(Q2)のソースは接地端子IN2に接続されている。また、ＦＥＴ(Q3)のソースは、フィルタ回路３５のインダクタL２の入力端とＦＥＴ(Q4)のドレインに接続され、ＦＥＴ(Q3)のドレインは、ブリッジ電流検出回路２６の抵抗器R4の一端に接続されている。ＦＥＴ(Q4)のソースは接地端子IN2に接続されている。
ＤＣ／ＡＣインバータ用駆動回路３２は、ＦＥＴ駆動用ＩＣ（FETdr）と、２つのブートストラップ用のコンデンサCB1,CB2と２つのブートストラップ用のダイオードD1,D2とから構成されている。ＦＥＴ駆動用ＩＣ（FETdr）は、例えば本実施形態では１４ピンのＩＣを使用した。その他の仕様としては、ＰＷＭ入力：４本、ＰＷＭハイサイド出力：２本、ＰＷＭローサイド出力：２本、ハイサイド側中点電位（ＨＳ端子）耐圧：６００Ｖ、ドライブ電流（Sink/Source）：１Ａ／１Ａを満足するものを使用した。
ＦＥＴ駆動用ＩＣ（FETdr）の１番ピンはダイオードD1のカソードとコンデンサCB1の一端に接続され、ダイオードD1のアノードには電圧Vccが印加されている。ＦＥＴ駆動用ＩＣ（FETdr）の２番ピンには電圧Vccが印加されている。ＦＥＴ駆動用ＩＣ（FETdr）の３番ピンは制御回路２３の１２番ピンと、４番ピンは制御回路の１１番ピンと、５番ピンは制御回路の１０番ピンと、６番ピンは制御回路の９番ピンとそれぞれ接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の７番ピンは接地端子IN2に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の８番ピンは、ＦＥＴ(Q3)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の９番ピンは、ＦＥＴ(Q4)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１０番ピンは、コンデンサCB2の一端とフィルタ回路３５のインダクタL2の入力端に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１１番ピンは、コンデンサCB2の他端とダイオードDB2のカソードに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１２番ピンは、ＦＥＴ(Q2)のゲートに接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１３番ピンは、コンデンサCB1の他端とフィルタ回路３５のインダクタL1の入力端に接続されている。ＦＥＴ駆動用ＩＣ（FETdr）の１４番ピンは、ＦＥＴ(Q1)のゲートに接続されている。
出力電流検出回路３３は、抵抗器R7と演算増幅器CAとから構成される。抵抗器R7の一端は出力端子OUT1、演算増幅器CAの非反転入力端子及びダイオードブリッジDBに接続されている。抵抗器R7の他端は、フィルタ回路３５のコンデンサCoutの一端及びインダクタL2の他端並びに演算増幅器CAの反転入力端子に接続され、演算増幅器CAの出力端子はＣＰＵ(MCU)の８番ピンに接続されている。
出力電圧検出回路３４は、２つの抵抗器R8,R9及び４つのダイオードDからなるダイオードブリッジDBから構成され、抵抗器R8の一端は、ダイオードブリッジDBの一方の出力端子DBout1に接続され、抵抗器R8の他端は抵抗器R9の一端とＣＰＵ(MCU)の７番ピンに接続され、抵抗器R9の他端及びダイオードブリッジDBの他方の出力端子DBout2は接地端子IN2に接続されている。ダイオードブリッジDBの一方の入力端子DBin1は、フィルタ回路３５のコンデンサCoutの他端及びインダクタL1の出力端に接続されている。ダイオードブリッジDBの他方の入力端子DBin2は、フィルタ回路３５のコンデンサCoutの一端及びインダクタL2の一端に接続されている。
フィルタ回路３５は、20ｋHzを超える高調波ノイズを除去するものであり、２つのインダクタL1,L2及びコンデンサCoutとから構成される。インダクタL1及びL2は、アモルファスまたはフェライト等からなるコモンモードチョークコイルにより構成されている。インダクタL1の出力端は、コンデンサCoutの他端、ダイオードブリッジDBの一方の入力端子DBin1及び一方の出力端子OUT1に接続されている。インダクタL2の出力端は、コンデンサCoutの一端、抵抗器R7の一端に接続されている。
また、本電力変換装置１０を使用する際には、入力端子IN1と出力端子IN2との間に太陽光発電パネルを電力源PVとして接続し、出力端子OUT1と接地端子OUT2との間には負荷LOADを接続する。
本実施形態では電力源PVの太陽光発電パネルとして図２６に示すような出力電圧電力特性を有するものを使用している。すなわち、太陽光発電パネルへの日射量が１００％のときに曲線Ａ１の特性を示し、日射量が８０％のときに曲線Ａ２の特性を示し、日射量が６０％のときに曲線Ａ３の特性を示す。そして、日射量が５０％のときに曲線Ａ４の特性を示し、日射量が４０％のときに曲線Ａ５の特性を示し、日射量が２０％のときに曲線Ａ６の特性を示し、日射量が１０％のときに曲線Ａ７の特性を示す。これらの曲線で示すように最大電力点は、日射量が１００％のときに約８２Ｖ、日射量が８０％のときに約７９Ｖ、日射量が６０％のときに約７５Ｖ、日射量が５０％のときに約７３Ｖ、日射量が４０％のときに約７１Ｖ、日射量が２０％のときに約６７Ｖ、日射量が１０％のとき約６４Ｖである。
このように、太陽光発電パネルの出力特性は、出力電力が極大値を持つ特性となっている。また、日射量が増加すると、出力電力、出力電圧ともに増える特性となる。ここで最大出力電力は日射量によって大きく変わるのに対し、最大出力電力点電圧は、最大出力電力の変化量と比較すると、その変化幅が小さいことがわかる。
次に、本実施形態における電力変換装置１０の動作を、図２９乃至図３３の制御フローチャート及び図３４乃至図３７の波形図を参照して説明する。
入力端子IN1と接地端子IN2の間に電力源PVが接続され、電力変換装置１０が起動すると、電力変換装置１０のＣＰＵ(MCU)がＤＣ／ＤＣコンバータ回路２１のスイッチング素子(Q)をオンオフさせて、ＤＣ／ＤＣコンバータ回路２１をパススルーモード或いは昇圧モードの何れかで動作させる。
すなわち、電力変換装置１０が起動すると、ＣＰＵ(MCU)はモード選択用変換比ConvRatioと１つ前の変換比ConvRatioMpの値として１００を設定してこれらの値を記憶すると共に最大電力値Pmppの値として０を設定してこれを記憶し、調整量Ｅの初期値として１を記憶する（ＳＣ１）。
次に、ＣＰＵ(MCU)はＤＣ／ＤＣコンバータ回路２１をパススルーモードで動作させる（ＳＣ２）。パススルーモード動作とは入力端子IN1から入力電圧を降圧或い
は昇圧することなくダイオードＤのカソード側に出力する動作である。このパススルーモード動作により、C-LINKには、入力電圧と同等の電圧が充電される。本実施形態ではパススルーモードにおいて、周期Ｔを５３．９μｓ（１８．５５２ｋＨｚ）に設定し、パルス幅t1を２００ｎｓ、td1を１００ｎｓに設定している
次に、ＣＰＵ(MCU)は、入力電流検出回路２４の出力と入力電圧検出回路２５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＣ３）。本実施形態では、ノイズなどの影響を考慮して、数回、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
そして、制御時間になったか否かを判定する（ＳＣ４）。本実施形態ではＣＰＵ(MCU)が計時を行い一定微小時間経過毎に制御時間になったと判定する。
前記ＳＣ４の判定の結果、制御時間になったとき、ＣＰＵ(MCU)は、入力電流検出回路２４の出力と入力電圧検出回路２５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＣ５）。本実施形態では、ノイズなどの影響を考慮して、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
次いで、ＣＰＵ(MCU)は、取得した入力電圧値Ｖinと入力電流値Ｉinとを用い、これらを乗算して入力電力値Ｐinを算出し（ＳＣ６）、入力電力値Ｐinの大きさを判定する（ＳＣ７）。この判定の結果、入力電力値Ｐinが最大電力値Ｐmppよりも小さいときは後述するＳＣ８の処理に移行し、入力電力値Ｐinが最大電力値Ｐmpp以上のときは後述するＳＣ９の処理に移行する。
前記ＳＣ８の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と１つ前の変換比ConvRatioMpの値を比較し（ＳＣ８）、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値以上であるときは後述するＳＣ１０の処理に移行する。続いて、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値よりも小さいときは後述するＳＣ１５の処理に移行する。
前記ＳＣ９の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と１つ前の変換比ConvRatioMpの値を比較する（ＳＣ９）。モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値よりも小さいときは後述するＳＣ１０の処理に移行し、モード選択用変換比ConvRatioの値が１つ前の変換比ConvRatioMpの値以上のときは後述するＳＣ１５の処理に移行する。
前記ＳＣ１０の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値を１つ前の変換比ConvRatioMpの値として記憶する（ＳＣ１０）。さらに、ＣＰＵ(MCU)は、入力電力値Ｐinを最大電力値Ｐmppとして記憶し（ＳＣ１１）、モード選択用変換比ConvRatioの値を減少させる（ＳＣ１２）。この演算処理では、モード選択用変換比ConvRatioの値から調整値Ｅsaを減算した値を新たなモード選択用変換比ConvRatioの値として記憶する。なお、ここでは調整値Ｅsaの値を調整値の初期値Ｅの値と同じ（Ｅsa＝Ｅ）としている。
次に、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値の下限確認を行う（ＳＣ１３）。すなわち、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と１００とを比較し、モード選択用変換比ConvRatioの値が１００よりも大きいときは後述するＳＣ２０の処理に移行する。モード選択用変換比ConvRatioの値が１００以下のときはモード選択用変換比ConvRatioの値を１００に設定して記憶し（ＳＣ１４）、この後、後述するＳＣ２０の処理に移行する。
前記ＳＣ１５の処理では、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値を１つ前の変換比ConvRatioMpの値として記憶する（ＳＣ１５）。さらに、ＣＰＵ(MCU)は、入力電力値Ｐinを最大電力値Ｐmppとして記憶し（ＳＣ１６）、モード選択用変換比ConvRatioの値を増加させる（ＳＣ１７）。この演算処理では、モード選択用変換比ConvRatioの値に調整値Ｅsaを加算した値を新たなモード選択用変換比ConvRatioの値として記憶する。なお、ここでは調整値Ｅsaの値を調整値の初期値Ｅの値と同じ（Ｅsa＝Ｅ）としている。
次に、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値の上限確認を行う（ＳＣ１８）。すなわち、ＣＰＵ(MCU)は、モード選択用変換比ConvRatioの値と４００とを比較し、モード選択用変換比ConvRatioの値が４００よりも小さいときは後述するＳＣ２０の処理に移行する。モード選択用変換比ConvRatioの値が４００以上のときはモード選択用変換比ConvRatioの値を４００に設定して記憶し（ＳＣ１９）、この後、後述するＳＣ２０の処理に移行する。
前記ＳＣ２０の処理では、モード選択用変換比ConvRatioの値が何れの範囲にあるかを判定する（ＳＣ２０）。モード選択用変換比ConvRatioの値が９７以上且つ１０５以下であるときは後述するＳＣ２１の処理に移行し、モード選択用変換比ConvRatioの値が１１０以上であるときは後述するＳＣ２３の処理に移行する。なお、ConvRatioの値が１０５より大きく、１１０より小さい場合、現在動作中の動作モードを継続する。動作モードを選択する、モード選択用変換比ConvRatioにヒステリシスを持たせることで、動作モードの切替を円滑に行うようにしている。
前記ＳＣ２１の処理ではＤＣ／ＤＣコンバータ回路２１の動作モードとして前述したパススルーモードを選択し（ＳＣ２１）、次いでパススルーモード動作におけるＰＷＭパルス幅を設定する（ＳＣ２２）。
前記ＳＣ２３の処理では、ＤＣ／ＤＣコンバータ回路２１の動作モードとして昇圧モードを選択し（ＳＣ２３）、次いで昇圧モード動作におけるＰＷＭパルス幅を算出して設定する（ＳＣ２４）。ＤＣ／ＤＣコンバータ回路２１の昇圧モード動作では、図３４乃至図３５に示すようにＦＥＴ(Q)をオンオフ駆動する制御信号(PWM_Boost)のパルスを設定する。
本実施形態では昇圧モードにおいて、周期Ｔ１を７．７μｓ（１２９．８７ｋHz)）、パルス幅t1を２００ｎｓ、t2を２００ｎｓ〜５．７７５μｓ（昇圧比：１．０２７〜４．０００）、に設定している。また、パルス幅t1は（５）式によって算出される。 ｔ1＝Ｔ１×（ConvRatio−100）／ConvRatio …（５）
次いで、ＣＰＵ(MCU)は、選択した動作モード及び設定したパルス幅に変更するＰＷＭパルス幅変更処理を行い（ＳＣ２５）、上記ＳＣ４の処理に移行する。
なお、前記ＳＣ２０の判定の結果、モード選択用変換比ConvRatioが上記範囲内に存在しないときは動作モードの変更は行わないで現状を維持する。
一方、ＣＰＵ(MCU)は、出力電圧検出回路３３によって検出した信号波と三角波キャリアを比較する三角波変調を行い、て発生する制御信号(PWM1H,PWM1L,PWM2H,PWM2L)によってＤＣ／ＡＣインバータ回路３１のＦＥＴ(Q1,Q2,Q3,Q4)をオンオフしインバータを動作させている。
図３６に三角波変調におけるＰＷＭ信号の関係を示す。図３６では、検出した信号波が三角キャリアと交わる周波数に基づいて正相の制御信号PWM1H及び逆相の制御信号PWM2L並びに正相の制御信号PWM1L及び逆相の制御信号PWM2Hのスイッチング信号のon及びoffのタイミングを決定している。この変調では信号波が大きくなると、PWM1HとPWM2Lの制御信号のパルス幅が狭く、PWM1LとPWM2Hの制御信号のパルス幅が広くなる関係となっている。図３４に示すように、本実施形態では、同期する同振幅の２つの三角波キャリアＷ１及びＷ２を用いている。三角波キャリアＷ１及びＷ２の周波数はともに20kHzである。三角波キャリアＷ１は、正相の制御信号PWM1H及び逆相の制御信号PWM2Hのon及びoffのタイミングの決定に使用する。三角波キャリアＷ２は、三角波キャリアＷ１に所定の量オフセットを設定したものであり、正相の制御信号PWM1L及び逆相の制御信号PWM2Lのon及びoffのタイミングの決定に使用する。本実施形態の三角波キャリアＷ２には、三角波キャリアＷ１が出力電圧値正の方向に所定の量シフトするようにオフセット値が設定されている。本実施形態では、各キャリア周期において最初に三角波キャリアＷ１と出力電圧検出回路３３からの信号とが交差したときの電圧値を、各キャリア周期における閾値と設定している。
本実施形態のＤＣ／ＡＣインバータは、フルブリッジ回路であるため半導体スイッチング素子が同時にＯＮすることを防止する必要がある。半導体スイッチング素子、たとえばPWM1Hがゲートに入力されるFET（Q1）とPWM1Lがゲートに入力されるFET（Q2）の組み合わせが同時にＯＮになると、短絡して貫通電流が流れて、スイッチング素子の異常発熱、損傷が発生するためである。図３７は、２つの三角波キャリアＷ１及びＷ２並びに閾値とデッドタイムとの関係を示す図である。なお、図３７においては、図示及び理解を容易にするために、連続する２つの三角波キャリアにおける閾値を同じ値としている。図３５に示すように、PWM1H及びPWM2Lは、出力電圧検出回路からの信号が閾値をよりも高いときにONとなり、出力電圧検出回路からの信号が閾値をよりも低いときにOFFとなるように構成されている。また、PWM1L及びPWM2Hは、出力電圧検出回路からの信号が閾値をよりも低いときにONとなり、出力電圧検出回路からの信号が閾値をよりも高いときにOFFとなるように構成されている。本実施形態では、三角波キャリアＷ２にオフセット値が設定されているため、PWM1H及びPWM2Lは、PWM1L及びPWM2HのOFF期間の両端から所定の時間間隔（デッドタイム）を開けてONになる。本実施形態のデッドタイムの長さは、設定するオフセットの量に比例する。本実施形態では、デッドタイムを１００ｎｓｅｃ〜２００ｎｓｅｃになるように調整されている。このようなデッドタイムを設けることにより、導体スイッチイグ素子が同時にＯＮすることにより短絡して貫通電流が流れて、スイッチング素子の異常発熱、損傷が発生することを防止している。本実施形態では、PWM1H及びPWM2Lは同期された波形が出力さる。またPWM1L及びPWM2Hは、同期された波形が出力さる。本実施形態では、ＤＣ／ＡＣインバータ回路３１の出力は、50Hzまたは60Hzとしており、商用電源として取り出すことを可能にしている。
本実施形態では、ＤＣ／ＡＣインバータが直流電圧を入力して交流電流を出力するため商用電源電圧のピーク電圧以上の直流電圧が必要になる。そのため、ＤＣ／ＤＣコンバータは、昇圧モードとパススルーモードの切り替えのみを行えばよいので、プログラム制御をさらに簡略化することができると共にプログラムの容量を低減することができる。また、ＤＣ／ＡＣインバータにより、商用の交流電力を取り出すことが可能となる。
次に、本発明の第４実施形態を説明する。
第４実施形態における電力変換装置１０の回路図は前述した第３実施形態と同様であり、電力源PVとして使用される太陽光発電パネルも前述した第３実施形態と同様である。
また、第４実施形態における制御フローチャートは図３８〜図４３に示すものであり、この制御により電力変換装置１０が駆動される。なお、これらの制御フローにおいてＳＤ１〜ＳＤ５の処理は前述した第３実施形態におけるＳＣ１〜ＳＣ５の処理と同じであり、ＳＤ１２〜ＳＤ３１の処理は前述した第３実施形態におけるＳＣ６〜ＳＣ２５の処理と同じであり、第３実施形態と第４実施形態との相違点は、第４実施形態においてはＳＤ６〜ＳＤ１１の処理を追加したことである。
第４実施形態ではＳＤ６〜ＳＤ１１の処理を追加することにより第３実施形態に比べて最大電力点での動作に到達するまでに要する時間を短縮した。
すなわち、太陽光発電パネルの最大電力点電圧は、日射量が多ければ高く、逆に少なければ低い傾向であるが、太陽光発電パネルの出力開放電圧から出力短絡電圧の変化幅と比較すると、その幅は小さい。そこで、第４実施形態では、太陽光発電パネルの出力電圧、つまり電力変換装置１０への入力電圧Ｖinに応じて、モード選択用変換比ConvRatioの調整値Ｅsaを可
変させることでこれらの問題を解決するようにした。
具体的には、電力変換装置１０への入力電圧Ｖinを図４４に示すように５つの領域に区分し、最大電力点を含む電圧範囲を基準電圧領域として、入力電圧Ｖinが基準電圧領域にあるときの調整値Ｅsaを基準値Ｅと等しくし、各領域の調整値を基準電圧領域から離れるにしたがって大きくなる値に設定するようにした。つまり、動作点が基準電圧領域から離れているときは速やかに最大電力点に到達する必要があるので、モード選択用変換比ConvRatioの調整値Ｅsaを大きくする。一方、動作点が基準電圧領域に近いときは最大電力点付近で動作し続ける必要があるので、モード選択用変換比ConvRatioの調整値Ｅsaを小さくする。
本実施形態の制御フローにおいては図３８〜図３９に示すように、制御時間になったか否かを判定する（ＳＤ４）。本実施形態ではＣＰＵ(MCU)が計時を行い一定微小時間経過毎に制御時間になったと判定する。
前記ＳＤ４の判定の結果、制御時間になったとき、ＣＰＵ(MCU)は、入力電流検出回路２４の出力と入力電圧検出回路２５の出力とを入力して入力電圧値Ｖinと入力電流値Ｉinを取得する（ＳＤ５）。本実施形態では、ノイズなどの影響を考慮して、例えば４回程度の測定を行い、その平均値を入力電圧値Ｖinと入力電流値Ｉinとして用いている。
この後、ＣＰＵ(MCU)は、入力電圧Ｖinの値を判定する（ＳＤ６）。この結果、図３９に示すように、入力電圧が５０Ｖ未満のときは調整値Ｅsaの値を基準値Ｄの値の５倍に設定する（ＳＤ７）。入力電圧が５０Ｖ以上６２Ｖ未満のときは調整値Ｅsaの値を基準値Ｄの値の３倍に設定する（ＳＤ８）。入力電圧が６２Ｖ以上８４Ｖ未満のときは調整値Ｅsaの値を基準値Ｅと等しく設定する（ＳＤ９）。入力電圧が８４Ｖ以上９５Ｖ未満のときは調整値Ｅsaの値を基準値Ｅの値の３倍に設定する（ＳＤ１０）。入力電圧が９５Ｖ以上のときは調整値Ｅsaの値を基準値Ｅの値の５倍に設定する（ＳＤ１１）。この後、ＳＤ１２の処理に移行する。
上記のように第４実施形態によれば、入力電圧Ｖinが基準電圧領域にあるときの調整値Ｅsaを基準値Ｅとして各領域の調整値Ｅsaが基準電圧領域から離れるにしたがって大きくなる値に設定する。該調整値Ｅsaによって調整されたモード選択用変換比ConvRatioを用いてＦＥＴ(Q)のオンオフ時間が算出されるので、従来よりも迅速に最大電力点に追従することができる。第４実施形態では、第３実施形態に比べて、最大電力点に到達するまでに要する時間が５倍程度高速になった。
図４５は、本発明の第５実施形態における電力変換装置１０を示す回路図である。第５実施形態の電力変換装置１０は、第３実施形態における電力変換装置と同様に、ＤＣ／ＤＣコンバータ回路２１、ＤＣ／ＤＣコンバータ用駆動回路２２、制御回路（ＭＣＵ）２３、入力電流検出回路２４、入力電圧検出回路２５、ブリッジ部電流検出回路２６及びリンク電圧検出回路２７から構成されるＤＣ／ＤＣコンバータ部２０と、ＤＣ／ＡＣインバータ回路３１、ＤＣ／ＡＣインバータ用駆動回路３２、出力電流検出回路３３、出力電圧検出回路３４、フィルタ回路３５から構成されるＤＣ／ＡＣインバータ部３０とを備えている。図４６は、ＤＣ／ＤＣコンバータ部２０の拡大図であり、図４７はＤＣ／ＡＣインバータ部３０の拡大図である。
第５実施形態では、ＤＣ／ＤＣコンバータ用駆動回路２２、制御回路（ＭＣＵ）２３、入力電流検出回路２４及び入力電圧検出回路２５と、ブリッジ部電流検出回路２６、リンク電圧検出回路２７、ＤＣ／ＡＣインバータ回路３１、ＤＣ／ＡＣインバータ用駆動回路３２、出力電流検出回路３３、出力電圧検出回路３４及びフィルタ回路３５とが絶縁されている点が第３実施形態とは異なる。
本実施形態のＤＣ／ＤＣコンバータ回路２１は、Ｎチャネル型ＦＥＴ（スイッチング素子）(Q)と、トランスＴ１と、ダイオードDと２つのコンデンサCin及びC-LINKとから構成されている。Ｎチャネル型ＦＥＴ（スイッチング素子）(Q)及びコンデンサCinと、ダイオードD及びコンデンサC-LINKとは、トランスＴ１により絶縁されている。ＤＣ／ＤＣコンバータ回路２１に入力した電圧は、トランスＴ１を介してダイオードD及びコンデンサC-LINKに入力される。
また、本実施形態では、ブリッジ部電流検出回路２６、リンク電圧検出回路２７、出力電圧検出回路３３及び出力電流検出回路３４の検出結果は、フォトカプラ（Ｆ１−Ｆ４）を介して制御回路（ＭＣＵ）２３に入力される。また、制御回路（ＭＣＵ）から出力されるＤＣ／ＡＣインバータ回路３１の駆動を制御する制御信号(PWM1H,PWM1L,PWM2H,PWM2L)は、フォトカプラ（Ｆ５−Ｆ８）を介してＤＣ／ＡＣインバータ用駆動回路３２に入力される。本実施形態では、フォトカプラ（Ｆ１−Ｆ８）により絶縁回路が構成されている。
なお、上記実施形態では電力源PVとして太陽光発電パネルを用いたが、これに限定されることはなく、風力発電機、燃料電池など、出力の電圧電力特性において極大値を持つ電力源に上記電力変換装置１０を接続することにより上記と同様の効果を奏することができる。
太陽電池或いは太陽光発電パネル、風力発電機、燃料電池など、出力の電圧電力特性において極大値を持つ電力源に接続する電力変換装置であり、最大出力電力点で動作するように追尾する。さらに、モード選択用変換比に基づいてＤＣ／ＤＣコンバータ回路の動作モードを少なくともパススルーモード、昇圧モードに切り替えることができると共にモード選択用変換比によってスイッチング素子のオンオフ時間を算出することができる。
それ故、低容量のプログラムによって動作する制御手段を構成できるため、装置構成を簡略化することができる。これにより、製造コストを従来よりも低減することができる。さらにまた、入力電圧に応じて設定される調整値によってモード選択用変換比が調整されるので、従来よりも迅速に最大電力点に追従することができる。
１０…電力変換装置 １１…ＤＣ／ＤＣコンバータ回路 １２…駆動回路 １３…制御回路、 １４…入力電流検出回路、 １５…入力電圧検出回路、 １６…出力電流検出回路、 １７…出力電圧検出回路、 Q1,Q2,Q3,Q4…ＦＥＴ、 Cin,Cout,CB1,CB2…コンデンサ、 DB1,DB2…ダイオード、 R1〜R6…抵抗器、 CA1,CA2…演算増幅器。

Claims (7)

  1. 出力電圧と出力電力の関係を表す特性曲線において最大電力点を有する発電源から出力される電圧を入力電圧として入力し、該入力電圧と等しい電圧を出力するパススルーモードと、前記入力電圧よりも低い電圧を出力する降圧モードと、前記入力電圧よりも高い電圧を出力する昇圧モードと、を制御信号に基づいて切り替えると共にスイッチング素子をオンオフ駆動する昇降圧型ＤＣ／ＤＣコンバータ回路と、 前記発電源から前記昇降圧型ＤＣ／ＤＣコンバータ回路へ入力される電圧を検出する電圧検出回路と、 前記発電源から前記昇降圧型ＤＣ／ＤＣコンバータ回路へ入力される電流を検出する電流検出回路と、 前記電圧検出回路によって検出した電圧値と前記電流検出回路によって検出した電流値とに基づいて所定時間間隔で電力値を算出する電力値算出手段と、 前記電力値算出手段によって算出した電力値に基づいて変換比を設定すると共に、前回設定した変換比と今回設定した変換比との比較結果と前記電力値の増減変化とに基づいて、前記今回設定した変換比の値を増減させた値をモード選択用変換比として設定する変換比設定手段と、 前記モード選択用変換比を用いて前記スイッチング素子のオンオフ時間を決定し、前記モード選択用変換比の値が所定の中域範囲内の値であるときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも小さい低域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記降圧モードで動作させる制御信号を出力する制御手段と、 を備えている電力変換装置。
  2. 前記変換比設定手段は、 前回算出した電力値を記憶する第１電力値記憶手段と、 今回算出した電力値を記憶する第２電力値記憶手段と、 前回算出した変換比の値を記憶する第１変換比記憶手段と、 今回算出した変換比の値を記憶する第２変換比記憶手段と、 動作開始時に前記第１電力値記憶手段と、前記第２電力値記憶手段と、前記第１変換比記憶手段と、前記第２変換比記憶手段に初期値を設定する初期化手段と、 前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上のとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいときに、前記第２変換比記憶手段に記憶されている変換比の値から所定の調整値を差し引いた値を今回算出した変換比及び新たなモード選択用変換比とする第１変換比演算手段と、 前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上であるとき、第２変換比記憶手段に記憶されている変換比の値に所定の調整値を加算した値を今回算出した変換比及び新たなモード選択用変換比とする第２変換比演算手段と、から構成され、 前記制御手段は、 前記第１変換比演算手段或いは前記第２変換比演算手段によって算出されたモード選択用変換比に基づいて、該モード選択用変換比が前記第１変化比記憶手段に記憶した初期値を含む所定の中域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させると共に、前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させると共に、前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも小さい低域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記降圧モードで動作させると共に、前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力する手段を有している 請求項１に記載の電力変換装置。
  3. 前記特性曲線において前記最大電力点を含む電圧範囲を基準電圧領域として、前記入力電圧範囲を複数の領域に区分し且つそれぞれの領域毎に前記調整値を設定すると共に、前記電圧検出回路による検出電圧が前記基準電圧領域にあるときの前記調整値を基準値としてそれぞれの領域の調整値が前記基準電圧領域から離れるにしたがって大きくなる値に設定されている請求項２に記載の電力変換装置。
  4. 前記ＤＣ／ＤＣコンバータ回路は、 エネルギー蓄積用のインダクタと、 前記インダクタの入力端と前記発電源の出力に接続される正極入力端との間に接続された第１スイッチング素子と、 前記インダクタの入力端と前記発電源の出力に接続される負極入力端との間に接続された第２スイッチング素子と、 前記インダクタの出力端と正極出力端との間に接続された第３スイッチング素子と、 前記インダクタの出力端と負極出力端との間に接続された第４スイッチング素子とからなり、 前記制御手段は、 前記降圧モードのときは、前記モード選択用変換比(ConvRatio)の初期値を１００とすると共に周期をＴ１として、前記第１スイッチング素子を（１）式で表される時間ｔ1の間オンとすると共に前記第１スイッチング素子がオフの間に前後に所定間隔td1を開けて前記第２スイッチング素子を（２）式で表される時間ｔ1aの間オンとし、 ｔ1＝Ｔ１×ConvRatio／100 …（１） ｔ1a＝Ｔ１−ｔ1−td1×２ …（２） 前記昇圧モードのときは、前記モード選択用変換比(ConvRatio)の初期値を１００とすると共に周期をＴ１として、前記第３スイッチング素子を（３）式で表される時間ｔ2aの間オンとすると共に前記第３スイッチング素子がオフの間に前後に所定間隔td2を開けて前記第４スイッチング素子を（４）式で表される時間ｔ2の間オンとする ｔ2a＝Ｔ１−ｔ2−td2×２ …（３） ｔ2＝Ｔ１×（ConvRatio−100）／ConvRatio …（４） 請求項２又は３に記載の電力変換装置。
  5. 出力電圧と出力電力の関係を表す特性曲線において最大電力点を有する発電源から出力される電圧を入力電圧として入力し、該入力電圧と等しい電圧を出力するパススルーモードと、前記入力電圧よりも高い電圧を出力する昇圧モードとを制御信号に基づいて切り替えると共にスイッチング素子をオンオフ駆動する昇圧型ＤＣ／ＤＣコンバータ回路と、 前記発電源から前記昇圧型ＤＣ／ＤＣコンバータ回路へ入力される電圧を検出する電圧検出回路と、 前記発電源から前記昇圧型ＤＣ／ＤＣコンバータ回路へ入力される電流を検出する電流検出回路と、 前記電圧検出回路によって検出した電圧値と前記電流検出回路によって検出した電流値とに基づいて所定時間間隔で電力値を算出する電力値算出手段と、 前記電力値算出手段によって算出した電力値に基づいて変換比を設定すると共に、前回設定した変換比と今回設定した変換比との比較結果と前記電力値の増減変化とに基づいて、前記今回設定した変換比の値を増減させた値をモード選択用変換比として設定する変換比設定手段と、 前記モード選択用変換比を用いて前記スイッチング素子のオンオフ時間を決定し、前記モード選択用変換比の値が所定の中域範囲内の値であるときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させる制御信号を出力し、前記モード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させる制御信号を出力する制御手段と、 前記昇圧型ＤＣ／ＤＣコンバータ回路から出力される電圧を入力し、前記入力電圧を交流電圧に変換するＤＣ／ＡＣインバータ回路と、前記ＤＣ／ＡＣインバータから出力される電圧を検出する電圧検出回路と、前記ＤＣ／ＡＣインバータから出力される電流を検出する電流検出回路と、を備えている電力変換装置。
  6. 前記変換比設定手段は、 前回算出した電力値を記憶する第１電力値記憶手段と、 今回算出した電力値を記憶する第２電力値記憶手段と、 前回算出した変換比の値を記憶する第１変換比記憶手段と、 今回算出した変換比の値を記憶する第２変換比記憶手段と、 動作開始時に前記第１電力値記憶手段と、前記第２電力値記憶手段と、前記第１変換比記憶手段と、前記第２変換比記憶手段とに初期値を設定する初期化手段と、 前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上のとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいときに、前記第２変換比記憶手段に記憶されている変換比の値から所定の調整値を差し引いた値を今回算出した変換比及び新たな変換比とする第１変換比演算手段と、 前記第１及び第２変換比記憶手段に記憶されている変換比の値と前記第１及び第２電力値記憶手段に記憶されている電力値とに基づいて、前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値よりも小さく且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値よりも小さいとき或いは前記第２電力値記憶手段に記憶されている電力値が前記第１電力値記憶手段に記憶されている電力値以上であり且つ前記第２変換比記憶手段に記憶されている変換比の値が前記第１変換比記憶手段に記憶されている変換比の値以上であるとき、前記第２変換比記憶手段に記憶されている変換比の値に所定の調整値を加算した値を今回算出した変換比及び新たな変換比とする第２変換比演算手段と、 から構成され、 前記制御手段は、 前記第１変換比演算手段或いは前記第２変換比演算手段によって算出されたモード選択用変換比に基づいて、該モード選択用変換比が前記第１変化比記憶手段に記憶した初期値を含む所定の中域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記パススルーモードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力し、前記算出されたモード選択用変換比が前記中域範囲に隣接し前記中域範囲よりも大きい高域範囲内の値のときに前記ＤＣ／ＤＣコンバータ回路を前記昇圧モードで動作させると共に前記モード選択用変換比を用いて算出したスイッチング素子オン時間に基づいて前記スイッチング素子をオンオフさせる前記制御信号を出力する手
    段を有している請求項５に記載の電力変換装置。
  7. 前記特性曲線において前記最大電力点を含む電圧範囲を基準電圧領域として、前記入力電圧範囲を複数の領域に区分し且つそれぞれの領域毎に前記調整値を設定すると共に、前記電圧検出回路による検出電圧が前記基準電圧領域にあるときの前記調整値を基準値としてそれぞれの領域の調整値が前記基準電圧領域から離れるにしたがって大きくなる値に設定されている請求項６に記載の電力変換装置。
JP2014547051A 2012-11-15 2013-11-15 電力変換装置 Expired - Fee Related JP6215224B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012251215 2012-11-15
JP2012251215 2012-11-15
PCT/JP2013/080879 WO2014077355A1 (ja) 2012-11-15 2013-11-15 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2014077355A1 JPWO2014077355A1 (ja) 2017-01-05
JP6215224B2 true JP6215224B2 (ja) 2017-10-18

Family

ID=50731264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014547051A Expired - Fee Related JP6215224B2 (ja) 2012-11-15 2013-11-15 電力変換装置

Country Status (2)

Country Link
JP (1) JP6215224B2 (ja)
WO (1) WO2014077355A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031786B2 (en) 2018-11-06 2021-06-08 Taiyo Yuden Co., Ltd. Power convertor, power generation system, and power generation control method
US11081961B2 (en) 2018-11-06 2021-08-03 Taiyo Yudenco., Ltd. Power convertor, power generation system, and power generation control method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112893A (zh) * 2015-01-07 2017-08-29 飞利浦照明控股有限公司 功率转换装置
US10135340B1 (en) * 2017-09-11 2018-11-20 Linear Technology Holding Llc Pass through regulation of buck-boost regulator
CN107947578B (zh) * 2017-12-04 2020-09-15 成都芯源系统有限公司 一种应用于升降压电路的电流采样电路及其控制方法
JP2020077130A (ja) * 2018-11-06 2020-05-21 太陽誘電株式会社 電力変換装置、発電システムおよび発電制御方法
JP2020077132A (ja) * 2018-11-06 2020-05-21 太陽誘電株式会社 電力変換装置、発電システムおよび発電制御方法
CN111707858B (zh) * 2020-06-29 2023-09-01 上海南芯半导体科技股份有限公司 一种升降压转换器输入电流采样方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4176319B2 (ja) * 2001-03-14 2008-11-05 京セラ株式会社 太陽光発電システム、太陽光発電システムの出力制御方法、及びコンピュータ読み取り可能な記録媒体
JP3548765B1 (ja) * 2003-03-11 2004-07-28 オムロン株式会社 最大電力追従制御装置
JP5060860B2 (ja) * 2007-07-26 2012-10-31 パナソニック株式会社 外装建具材洗浄装置
US7969133B2 (en) * 2008-05-14 2011-06-28 National Semiconductor Corporation Method and system for providing local converters to provide maximum power point tracking in an energy generating system
JP5349688B2 (ja) * 2010-04-26 2013-11-20 三菱電機株式会社 系統連系形インバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031786B2 (en) 2018-11-06 2021-06-08 Taiyo Yuden Co., Ltd. Power convertor, power generation system, and power generation control method
US11081961B2 (en) 2018-11-06 2021-08-03 Taiyo Yudenco., Ltd. Power convertor, power generation system, and power generation control method

Also Published As

Publication number Publication date
JPWO2014077355A1 (ja) 2017-01-05
WO2014077355A1 (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP6215224B2 (ja) 電力変換装置
Lee et al. Digital combination of buck and boost converters to control a positive buck–boost converter and improve the output transients
JP5124114B2 (ja) 蓄電機能を有するパワーコンディショナ
US7626834B2 (en) Double ended converter with output synchronous rectifier and auxiliary input regulator
JP5786325B2 (ja) 電力変換回路システム
KR101741883B1 (ko) 전력 저장 및 공급 시스템
JP2007104872A (ja) 電力変換器
JP6671126B2 (ja) 直流電源装置および空気調和機
US8456865B1 (en) Single stage micro-inverter with H-bridge topology combining flyback and forward operating modes
CN103427637B (zh) 功率转换电路
JP2014128164A (ja) パワーコンディショナ及び太陽光発電システム
CN106998132A (zh) 用于减少开关功率变换器噪声的跳频
JP6005109B2 (ja) 太陽光出力オプティマイザ回路
CN104935195A (zh) 电力转换装置
Upadhyay et al. A switched-boost topology for renewable power application
JP2011160603A (ja) 燃料電池発電装置
JP6406129B2 (ja) 電力変換装置
JP2004259762A (ja) 太陽電池を備えた電源システム
CN103222181A (zh) 光伏系统
WO2012120793A1 (ja) 電力変換装置
JP4683365B2 (ja) 系統連系インバータ
JP2012191824A (ja) 電力変換装置
JP2015154629A (ja) ユニバーサル蓄電装置及びユニバーサル蓄電装置の制御方法
JP2007143220A (ja) 多出力電源システム及び多出力電源システムにおけるコンデンサの放電方法
JP5093426B1 (ja) 電力変換装置および太陽光発電システム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170920

R150 Certificate of patent or registration of utility model

Ref document number: 6215224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees