JP6201594B2

JP6201594B2 - 回路装置及び電子機器

Info

Publication number: JP6201594B2
Application number: JP2013206151A
Authority: JP
Inventors: 山田　敦史; 敦史山田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2013-10-01
Filing date: 2013-10-01
Publication date: 2017-09-27
Anticipated expiration: 2033-10-01
Also published as: JP2015070775A

Description

本発明は、回路装置及び電子機器等に関する。

ブリッジ回路により外部回路を駆動する回路装置では、ブリッジ回路が出力する駆動電流をセンス抵抗により検出し、その検出結果を制御回路にフィードバックし、ブリッジ回路の駆動パルス信号を制御することで駆動電流を制御する。このような回路装置として、例えば直流モーターを駆動するモーター駆動装置等がある。

特許文献１には、駆動電流としてチャージ電流及びディケイ電流を検出する手法が開示されている。この手法では、Ｈブリッジ回路は２つのローサイド側のトランジスターを有し、その２つのトランジスターそれぞれのソースにセンス抵抗が設けられる。チャージ期間では、一方のセンス抵抗の両端がスイッチ回路によりコンパレーターに接続され、チャージ電流が閾値に達したことを検出してディケイ期間に切り替える。ディケイ期間では、他方のセンス抵抗の両端がスイッチ回路によりコンパレーターに接続され、ディケイ電流が閾値に達したことを検出してチャージ期間に切り替える。

特開２００８−４２９７５号公報

ディケイ電流を検出せずに、例えば所定期間でチャージ期間に切り替える等の制御を行った場合、駆動する負荷状態の違いによってディケイ電流の下限値が異なる可能性や、ディケイ期間が長すぎて駆動電流がゼロ或はマイナスになる可能性がある。例えばモーター駆動回路では、これらはモーター回転の不均一や逆回転の原因となってしまう。

上記の特許文献１ではディケイ電流を検出できるが、スイッチングによりコンパレーターを１つにしているためセンス抵抗が２つ必要である。センス抵抗は電流精度が必要な場合、一般的には外付け部品が必要と考えられるため、部品点数が増えるという課題がある。

本発明の幾つかの態様によれば、部品点数を削減してディケイ電流を検出することが可能な回路装置及び電子機器等を提供できる。

本発明の一態様は、ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターをオン・オフ制御し、前記ブリッジ回路が出力する駆動電流を増加させるチャージ期間と前記駆動電流を減少させるディケイ期間とを切り替える制御回路と、前記ローサイド側のトランジスターのソースノードとセンス抵抗の一端とが接続される第１のノードの電圧を検出することで、前記チャージ期間でのチャージ電流の上限を検出する第１の検出回路と、前記第１のノードの電圧と前記センス抵抗の他端のノードである第２のノードの電圧との差分を検出することで、前記ディケイ期間でのディケイ電流の下限を検出する第２の検出回路と、を含み、前記制御回路は、前記ディケイ期間において、前記第２の検出回路が前記ディケイ電流の下限を検出した場合に、前記ディケイ期間から前記チャージ期間に切り替える回路装置に関係する。

本発明の一態様によれば、第１の検出回路によりセンス抵抗の一端のノードの電圧が検出されることで、チャージ期間においてチャージ電流の上限が検出され、第２の検出回路によりセンス抵抗の一端のノードの電圧とセンス抵抗の他端のノードの電圧との差分が検出されることで、ディケイ期間においてディケイ電流の下限が検出される。そして、ディケイ期間においてディケイ電流の下限が検出された場合にチャージ期間に切り替えられる。これにより、部品点数を削減してディケイ電流を検出することが可能となる。

また本発明の一態様では、前記第２の検出回路は、前記第１のノードの電圧が第１の端子に入力され、前記第２のノードの電圧が第２の端子に入力され、検出信号を前記制御回路に出力するコンパレーターを有してもよい。

このようにすれば、１つのセンス抵抗を共用してチャージ電流の上限とディケイ電流の下限を検出できる。即ち、ディケイ期間ではセンス抵抗の一端のノードの電圧は負となるが、第２の検出回路によりセンス抵抗の両端の電圧差を検出することで、負の電圧であっても検出可能となる。これにより、センス抵抗を共用して部品点数を削減できる。

また本発明の一態様では、前記コンパレーターは、オフセットが可変に設定されるコンパレーターであってもよい。

このようにすれば、使用条件に応じたディケイ電流の下限を設定できる。例えば、安全性を実現したい場合にはオフセット電圧をゼロに設定することで、例えばモーターの逆回転を防止できる。一方、安定動作を実現したい場合にはオフセット電圧を大きくして、例えばモーターの回転ムラを抑制できる。或は、電力ロス削減のためにセンス抵抗の抵抗値を小さくした場合であっても、オフセットを微妙に調整することが可能となり、ディケイ電流の下限を適切に設定できる。

また本発明の一態様では、前記コンパレーターは、第１のトランジスター及び第２のトランジスターで差動対が構成される差動部を有し、前記第１のトランジスター及び前記第２のトランジスターのうち一方のトランジスターのサイズが他方のトランジスターのサイズと異なるサイズに設定されることで前記オフセットが可変に設定されるコンパレーターであってもよい。

このようにすれば、差動対を構成する第１のトランジスター及び第２のトランジスターの一方のトランジスターのサイズを設定することで、第１のトランジスターと第２のトランジスターのサイズが異なるものとなる。これにより、コンパレーターのオフセットを可変に設定できる。

また本発明の一態様では、前記コンパレーターは、第１のトランジスター及び第２のトランジスターで差動対が構成される差動部と、前記第１のトランジスターのゲートと前記第１のノードとの間に設けられる第１のレベルシフト回路と、前記第２のトランジスターのゲートと前記第２のノードとの間に設けられる第２のレベルシフト回路と、を有してもよい。

このようにすれば、コンパレーターの入力電圧を、コンパレーターの差動対で受けることが可能な電圧にレベルシフトできる。これにより、ディケイ期間においてゼロ又は負となるセンス抵抗の両端の電圧をコンパレーターで比較し、ディケイ電流の下限を検出できる。

また本発明の一態様では、前記ディケイ期間の長さが設定される期間設定レジスターを含み、前記制御回路は、前記期間設定レジスターに設定された前記ディケイ期間が経過していない場合であっても、前記第２の検出回路が前記ディケイ電流の下限を検出した場合には前記チャージ期間に切り替えてもよい。

このようにすれば、期間設定レジスターの設定値に関わりなくディケイ電流が下限を下回らないように制御できる。また、期間設定レジスターを設けることにより、仮に第２の検出回路が故障した場合であっても、ディケイ期間からチャージ期間への移行が行われ、安全性を向上できる。

また本発明の一態様では、前記第２の検出回路は、前記ディケイ電流の下限としてゼロ電流を検出してもよい。

期間設定レジスターの設定値は可変であるため、設定値が誤設定される可能性がある。この点、本発明の一態様によれば、駆動電流Ｉｄがゼロ以上となるように回路装置が自動的に制御を行うので、期間設定レジスターが誤設定されてもディケイ電流が負になることはなく、例えばモーターの逆回転を防止できる。

また本発明の一態様では、前記第２の検出回路は、前記ディケイ電流の下限として、ゼロ電流より大きい下限を検出してもよい。

このようにすれば、ディケイ電流の下限としてゼロより大きい下限を検出することで、駆動電流を下限と上限の間に制限することが可能となる。例えば、上限と下限の差分が所定値以下となるように下限を設定しておけば、駆動電流の変動を所定値以下に制限でき、例えばモーターの回転ムラを抑制できる。

また本発明の一態様では、前記ディケイ電流の下限が設定される下限設定レジスターを含み、前記第２の検出回路は、前記下限設定レジスターに設定された前記ディケイ電流の下限を検出してもよい。

仮に、ディケイ期間からチャージ期間の切り替えをホストコントローラーから制御した場合、ホストコントローラーと回路装置の間に頻繁に通信が必要となる。この点、本発明の一態様によれば、駆動電流の下限を下限設定レジスターに一旦書き込めば、回路装置が自動的に駆動電流を制御するので、ホストコントローラーから回路装置２００への通信を削減でき、ホストコントローラーの負荷を低減できる。

また本発明の一態様では、前記制御回路は、前記ディケイ期間において、前記駆動電流の減少が速いファーストディケイ期間から前記駆動電流の減少が遅いスローディケイ期間へ切り替える制御を行い、前記制御回路は、前記ファーストディケイ期間において、前記第２の検出回路が前記ディケイ電流の下限を検出した場合、前記スローディケイ期間に切り替えることなく前記チャージ期間に切り替えてもよい。

例えば、ディケイ電流の下限をゼロ電流とする。ファーストディケイ期間においてゼロ電流を検出した場合に、仮にスローディケイ期間に切り替えたとすると、スローディケイ期間の間はディケイ電流はゼロである。この場合、例えばモーター回転の停止等が発生する可能性がある。この点、本発明の一態様によれば、ディケイ電流の下限が検出された場合にスローディケイ期間に移行しないので、直ぐにチャージ期間に移行できる。

本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

回路装置の構成例。チャージ期間における動作の説明図。ファーストディケイ期間における動作の説明図。モーター駆動制御の説明図。コンパレーターの詳細な構成例。チャネル長に対するオフセット電圧のシミュレーション結果。レベルシフト回路の詳細な構成例。回路装置の詳細な構成例。駆動電流の波形例。駆動電流の波形例。駆動電流の波形例。駆動電流の波形例。スローディケイ期間における動作の説明図。電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に、回路装置の構成例を示す。回路装置２００は、ブリッジ回路２１０、第１の検出回路２２０、第２の検出回路２５０、制御回路２４０を含む。なお、以下では回路装置２００をモーター駆動装置に適用する場合を例に説明するが、本実施形態の回路装置２００は、ブリッジ回路２１０で外部回路を駆動する装置であれば適用可能である。

ブリッジ回路２１０は、モーター２８０（直流モーター）へ駆動電流を出力する回路であり、Ｈブリッジに構成されたトランジスターＱ１〜Ｑ４とダイオードＤ１〜Ｄ４とを含む。ハイサイド側のトランジスターＱ１、Ｑ２は、例えばＰ型トランジスターであり、ローサイド側のトランジスターＱ３、Ｑ４は、例えばＮ型トランジスターである。或は、トランジスターＱ１〜Ｑ４は全てＮ型であってもよい。ここで、ハイサイド側のトランジスターとは、ローサイド側のトランジスターよりも高電位電源側に接続されるトランジスターであり、ローサード側のトランジスターとは、ハイサイド側のトランジスターよりも低電位電源側に接続されるトランジスターである。

ハイサイド側のトランジスターＱ１、Ｑ２が、Ｐ型トランジスターの場合、ハイサイド側のトランジスターＱ１、Ｑ２のソースノードは電源電圧ＶＣＣのノードに接続され、ローサイド側のトランジスターＱ３、Ｑ４のソースノードは、端子ＲＮＦに接続された第１のノードＮ１に接続される。端子ＲＮＦには、センス抵抗２９０の一端が接続される。トランジスターＱ１、Ｑ３のドレインノードは、モーター２８０の一端が接続された端子ＯＵＴ１に接続される。トランジスターＱ２、Ｑ４のドレインノードは、モーター２８０の他端が接続された端子ＱＵＴ２に接続される。

ダイオードＤ１〜Ｄ４は、ＣＭＯＳトランジスターの構造により構成される寄生ダイオードであり、トランジスターＱ１〜Ｑ４に並列接続される。或は、トランジスターＱ１〜Ｑ４とは独立した回路素子としてダイオードＤ１〜Ｄ４を付加してもよい。なお、ブリッジ回路２１０をバイポーラトランジスターで構成した場合には、ダイオードＤ１〜Ｄ４は、トランジスターＱ１〜Ｑ４の寄生ダイオードでなく、回路素子である。

第１の検出回路２２０は、第１のノードＮ１の電圧ＶＳを検出することで、チャージ期間でのチャージ電流を検出する。具体的には図２に示すように、チャージ期間ではトランジスターＱ１、Ｑ４がオンになり、トランジスターＱ２、Ｑ３がオフになる。そして、駆動電流Ｉｄは、電源電圧ＶＣＣからトランジスターＱ１、モーター２８０、トランジスターＱ４、センス抵抗２９０を経由してグランド電圧へ流れる。このチャージ期間における駆動電流Ｉｄを、チャージ電流と呼ぶ。図４に示すように、チャージ期間ＴＣではチャージ電流は増加し、その増加と共に第１のノードＮ１の電圧ＶＳが上昇する。第１の検出回路２２０は、電圧ＶＳが基準電圧ＶＲに達したことを検出することで、チャージ電流が上限Ｉｍａｘに達したことを検出する。

第２の検出回路２５０は、第１のノードＮ１の電圧ＶＳと第２のノードＮ２の電圧ＶＧとの差分（ＶＳ−ＶＧ）を検出することで、ディケイ期間でのディケイ電流の下限を検出する。第２のノードＮ２は、センス抵抗２９０の他端に接続された端子ＴＧに接続され、その電圧ＶＧはグランド電圧である。図３に示すように、ディケイ期間ではトランジスターＱ２、Ｑ３がオンになり、トランジスターＱ１、Ｑ４がオフになる。そして、駆動電流Ｉｄは、グランド電圧からセンス抵抗２９０、トランジスターＱ３、モーター２８０、トランジスターＱ２を経由して電源電圧ＶＣＣへ回生される。このディケイ期間における駆動電流Ｉｄをディケイ電流（回生電流）と呼ぶ。図４に示すように、ディケイ電流の方向により第１のノードＮ１の電圧ＶＳは負となる。ディケイ期間ＴＤではディケイ電流は減少し、その減少と共に電圧ＶＳは上昇する。第２の検出回路２５０は、電圧の差分（ＶＳ−ＶＧ）が電圧Ｖｏｆに達したことを検出することで、ディケイ電流が下限Ｉｍｉｎに達したことを検出する。

制御回路２４０は、上記のようなトランジスターＱ１〜Ｑ４のオン・オフ制御を行い、チャージ期間とディケイ期間を切り替える。具体的には図４に示すように、チャージ期間ＴＣにおいて第１の検出回路２２０がチャージ電流の上限Ｉｍａｘを検出した場合に、チャージ期間ＴＣからディケイ期間ＴＤに切り替える。一方、ディケイ期間ＴＤにおいて、第２の検出回路２５０がディケイ電流の下限Ｉｍｉｎを検出した場合に、ディケイ期間ＴＤからチャージ期間ＴＣに切り替える。このようにして、チャージ期間ＴＣとディケイ期間ＴＤが繰り返され、モーター２８０の駆動電流Ｉｄは下限Ｉｍｉｎと上限Ｉｍａｘの間を往復することになる。

以上の実施形態によれば、第２の検出回路２５０によりディケイ電流の下限Ｉｍｉｎを検出できるので、モーター駆動の安全性や安定性を向上できる。例えば、後述のように下限Ｉｍｉｎはゼロ又はゼロより大きい電流に設定されるので、モーター２８０の停止や逆回転を防止できる。また、下限Ｉｍｉｎを検出することで、駆動電流Ｉｄの上下が抑制され、モーター回転数を安定させることができる（例えば回転ムラを抑制できる）。また、ディケイ電流の下限Ｉｍｉｎを検出しない場合には負荷に応じて下限Ｉｍｉｎが変動する可能性があるが、本実施形態では負荷に依らずに下限Ｉｍｉｎが固定され、モーター２８０を安定動作させることが可能である。

また、本実施形態では１つのセンス抵抗２９０によりチャージ電流とディケイ電流を検出できる。即ち、上述したように特許文献１ではセンス抵抗が２つ必要であるが、本実施形態では１つで済むので、外付け部品であるセンス抵抗の点数や、そのセンス抵抗を接続する端子数を削減できる。

なお、上記の実施形態ではブリッジ回路２１０がＨブリッジで構成される場合を例に説明したが、ブリッジ回路２１０は例えばハーフブリッジで構成されてもよい。ハーフブリッジを構成する場合、例えばブリッジ回路２１０をトランジスターＱ１、Ｑ３で構成し、端子ＯＵＴ２をグランド電圧に接続すればよい。

２．第１の検出回路
次に、第１の検出回路２２０の詳細について説明する。

図２及び図３に示すように、第１の検出回路２２０はコンパレーター２２１で構成される。コンパレーター２２１の第１入力端子は、第１のノードＮ１が接続される。即ち、第１入力端子には、センス抵抗２９０の一端の電圧ＶＳが入力される。コンパレーター２２１の第２入力端子は、基準電圧ＶＲのノードが接続される。

コンパレーター２２１は、チャージ期間において電圧ＶＳと基準電圧ＶＲとを比較し、検出信号ＣＱ１を制御回路２４０へ出力する。図４に示すように、チャージ期間ＴＣでは電圧ＶＳは上昇していき、電圧ＶＳが基準電圧ＶＲに達したときに検出信号ＣＱ１の論理が反転する。例えば第１入力端子は正極端子であり、第２入力端子は負極端子であり、この場合には電圧ＶＳが基準電圧ＶＲに達したときに検出信号ＣＱ１が“Ｌ”から“Ｈ”に変化する。制御回路２４０は、この検出信号ＣＱ１の変化を検出した場合に、チャージ期間ＴＣからディケイ期間ＴＤに切り替える。

３．第２の検出回路
次に、第２の検出回路２５０の詳細について説明する。

図２及び図３に示すように、第２の検出回路２５０はコンパレーター２５１で構成される。コンパレーター２５１の第１入力端子には、第１のノードＮ１が接続され、センス抵抗２９０の一端の電圧ＶＳが入力される。コンパレーター２５１の第２入力端子には、第２のノードＮ２が接続され、グランド電圧ＶＧが入力される。

コンパレーター２５１は、ディケイ期間において電圧ＶＳとグランド電圧ＶＧとを比較し、検出信号ＣＱ２を制御回路２４０へ出力する。具体的には、コンパレーター２５１は入力オフセットを有しており、電圧ＶＳ及びグランド電圧ＶＧの差分とオフセット電圧とを比較する。図４に示すように、ディケイ期間ＴＤでは電圧ＶＳは上昇していき、ＶＧ＝０Ｖとすると、電圧ＶＳがオフセット電圧Ｖｏｆに達したときに検出信号ＣＱ２の論理が反転する。例えば第１入力端子は正極端子であり、第２入力端子は負極端子であり、この場合には電圧ＶＳがオフセット電圧Ｖｏｆに達したときに検出信号ＣＱ２が“Ｌ”から“Ｈ”に変化する。制御回路２４０は、この検出信号ＣＱ２の変化を検出した場合に、ディケイ期間ＴＤからチャージ期間ＴＣに切り替える。

以上のように、コンパレーター２２１がセンス抵抗２９０の一端の電圧ＶＳを検出し、コンパレーター２５１がセンス抵抗２９０の両端の電圧（ＶＳ−ＶＧ）を検出することで、１つのセンス抵抗２９０を共用してチャージ電流とディケイ電流を検出できる。即ち、図４に示すようにチャージ期間ＴＣでは電圧ＶＳは正であるため、正の基準電圧ＶＲと比較すればよいが、ディケイ期間ＴＤでは電圧ＶＳは負であるため、基準電圧を生成するためには負電源が必要となる。そこで、ディケイ期間ＴＤではセンス抵抗２９０の両端の電圧差を検出することで、負の基準電圧を用いることなくセンス抵抗２９０を共用できる。

図５に、コンパレーター２５１の詳細な構成例を示す。コンパレーター２５１は、Ｐ型トランジスターＴＰ１〜ＴＰ４及びＮ型トランジスターＴＮ１〜ＴＮ８を有する差動部２５５と、Ｐ型トランジスターＴＰ５、ＴＰ６及びＮ型トランジスターＴＮ９、ＴＮ１０を有する出力部２５６と、を含む。

差動部２５５は、オフセット電圧を調整できる構成となっている。具体的には、差動対は、正極性の入力ノードＮＰに接続される第１のトランジスターＴＮ１と、負極性の入力ノードＮＮに接続される第２のトランジスターＴＮ２と、で構成される。そのうち第１のトランジスターＴＮ１は、直列に接続された複数のトランジスターＴＮ１１〜ＴＮ１３で構成される。そして、その接続個数がトランジスターＴＮ３、ＴＮ４のオン・オフ状態により調整されることで、第１のトランジスターＴＮ１のサイズが可変に設定され、第２のトランジスターＴＮ２のサイズと異なるサイズに設定される。

トランジスターＴＮ３は、トランジスターＴＮ１２及びトランジスターＴＮ１３と並列に接続され、トランジスターＴＮ４は、トランジスターＴＮ１３と並列に接続される。即ち、トランジスターＴＮ３がオンの場合、直列の接続個数はトランジスターＴＮ１１の１個となる。トランジスターＴＮ３がオフでトランジスターＴＮ４がオンの場合、接続個数は２個となり、トランジスターＴＮ３、ＴＮ４がオフの場合、接続個数は３個となる。直列の接続個数を変えると、第１のトランジスターＴＮ１のチャネル長（Ｗ／ＬのＬ）を変化させたことと同等となり、差動対の一方のトランジスターサイズが変化するため入力オフセットが変化する。例えば、第２のトランジスターＴＮ２とトランジスターＴＮ１１を同一サイズとした場合、トランジスターＴＮ３をオンにすることで入力オフセットはゼロとなる。また、トランジスターＴＮ３をオフにすることで第１のトランジスターＴＮ１のチャネル長が増加し、入力オフセットはゼロより大きな電圧となる。

トランジスターＴＮ３、ＴＮ４のオン・オフを設定する信号ＳＦＡ１、ＳＦＡ２は、例えば、後述する図８の下限設定レジスター２３７から入力される。この場合、レジスター設定によりオフセットが可変に設定される。或は、信号ＳＦＡ１、ＳＦＡ２は、製造時のトリミング等により可変に設定されてもよい。この場合、使用時には固定のオフセットとなる。なお、差動対のバイアス電流を変更することでもオフセットを調整できる。即ち、トランジスターＴＮ５、ＴＮ６を信号ＳＦＢ１、ＳＦＢ２によりオン・オフ制御することで、バイアス電流源であるトランジスターＴＮ７、ＴＮ８の接続個数が変更され、バイアス電流が変更される。

以上のようにコンパレーター２５１のオフセットが可変に設定されることで、使用条件に応じたディケイ電流の下限Ｉｍｉｎを設定できる。例えば、安全性を実現したい場合にはオフセット電圧をゼロに設定してモーターの逆回転を防止でき、安定動作を実現したい場合にはオフセット電圧を大きくしてモーターの回転ムラを抑制できる。或は、センス抵抗２９０の抵抗値を小さくした場合であっても、オフセットを微妙に調整できるので、ディケイ電流の下限を適切に設定できる。このオフセットを微妙に調整可能な点について以下に説明する。

図６に、上述したコンパレーター２５１において第１のトランジスターＴＮ１のチャネル長を変化させた場合のオフセット電圧のシミュレーション結果を示す。図６では、第１のトランジスターＴＮ１の直列接続数を増やし、８段階にオフセット電圧を調整する構成となっている。

モーター駆動における電力ロスを減らす観点から、センス抵抗２９０の抵抗値はできる限り小さい方が望ましい。例えば、センス抵抗２９０を０．５Ωにしたとする。下限Ｉｍｉｎを１００ｍＡ〜３００ｍＡの範囲で調整可能にしようとすると、センス抵抗２９０の一端の電圧ＶＳは５０ｍＶ〜１５０ｍＶで調整できる必要がある。図６に示すように、このシミュレーション例では、約５０ｍＶ〜約１３０ｍＶの範囲で１段階につき１０ｍＶ程度の微妙なオフセット調整が可能である。これにより、センス抵抗２９０の抵抗値を小さくして電力ロスを低減すると共に、ディケイ電流の下限をモーター回転数等に合わせて設定することが可能となる。

４．レベルシフター
ディケイ期間ではセンス抵抗２９０の一端の電圧ＶＳが負であるため、正電源で動作するコンパレーター２５１では電圧比較が難しい。そこで、本実施形態ではコンパレーター２５１の入力にレベルシフト回路を設けている。

図７に、レベルシフト回路の詳細な構成例を示す。なお図７では、レベルシフト回路と差動対のトランジスターＴＮ１、ＴＮ２以外の構成要素は図示を省略している。

コンパレーター２５１は、第１のトランジスターＴＮ１のゲートと第１のノードＮ１との間に設けられる第１のレベルシフト回路２５７と、第２のトランジスターＴＮ２のゲートと第２のノードＮ２との間に設けられる第２のレベルシフト回路２５８と、を含む。

具体的には、第１のレベルシフト回路２５７は、バイアス電流源であるＰ型トランジスターＴＰ７と、入力電圧ＶＳのレベルシフトを行うバイポーラー型トランジスターＢＰ１と、を含む。

バイポーラー型トランジスターＢＰ１のベースノードは、センス抵抗２９０の一端のノードＮ１に接続され、エミッターノードはトランジスターＴＰ７のドレインノードと差動対の正極性の入力ノードＮＰに接続され、コレクタノードはグランド電圧のノードに接続される。この構成により、正極性の入力ノードＮＰの電圧ＶＰは、入力電圧ＶＳにベース・エミッター間電圧を加えた電圧となる。

同様に、第２のレベルシフト回路２５８は、バイアス電流源であるＰ型トランジスターＴＰ８と、入力電圧ＶＧのレベルシフトを行うバイポーラー型トランジスターＢＰ２と、を含む。

バイポーラー型トランジスターＢＰ２のベースノードは、センス抵抗２９０の他端のノードＮ２に接続され、エミッターノードはトランジスターＴＰ８のドレインノードと差動対の負極性の入力ノードＮＮに接続され、コレクタノードはグランド電圧のノードに接続される。負極性の入力ノードＮＮの電圧ＶＮは、入力電圧ＶＧにベース・エミッター間電圧を加えた電圧となる。

以上のようにレベルシフト回路２５７、２５８を設けることで、入力電圧ＶＳ、ＶＧを、コンパレーター２５１の差動部２５５で受けることが可能な電圧にレベルシフトできる。これにより、ディケイ期間においてゼロ又は負となる電圧ＶＳ、ＶＧをコンパレーター２５１で比較し、ディケイ電流の下限を検出できる。

なお、以上の実施形態ではバイポーラー型トランジスターＢＰ１、ＢＰ２を用いてレベルシフト回路を構成する場合を例に説明したが、ＣＭＯＳ型トランジスターを用いてレベルシフト回路を構成してもよい。

５．回路装置の詳細構成
図８に、回路装置２００の詳細な構成例を示す。図８の回路装置２００は、ブリッジ回路２１０、コンパレーター２２１、基準電圧生成回路２３０、レジスター部２３５、制御回路２４０、コンパレーター２５１、プリドライバー２６０を含む。なお、既に上述した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。

プリドライバー２６０は、バッファー２６１〜２６４を含む。バッファー２６１〜２６４は、制御回路２４０からの駆動パルス信号（オン・オフ制御信号）をバッファリングし、駆動信号Ｇ１〜Ｇ４としてトランジスターＱ１〜Ｑ４のゲートへ出力する。例えば、ブリッジ回路２１０は高電圧の電源電圧ＶＣＣ（例えば４２Ｖ）で動作し、制御回路２４０等は定電圧の電源電圧ＶＤＤ（例えば５Ｖ）で動作する。この場合、バッファー２６１〜２６４は、駆動パルス信号の信号レベルを変換するレベルシフターを含む回路で構成される。

レジスター部２３５は、ディケイ期間の長さが設定される期間設定レジスター２３６と、ディケイ電流の下限Ｉｍｉｎが設定される下限設定レジスター２３７と、チャージ電流の上限が設定される上限設定レジスター２３８と、を含む。レジスター部２３５には、例えばホストコントローラー（例えばＣＰＵ）がレジスター値を可変に書き込み、これによりホストコントローラーがモーター２８０の回転数やトルク等を制御する。

基準電圧生成回路２３０は、チャージ電流の上限Ｉｍａｘを検出するための基準電圧ＶＲを生成する。具体的には、基準電圧生成回路２３０はＤ／Ａ変換回路で構成される。Ｄ／Ａ変換回路は、リファレンス電圧Ｖｒｅｆに基づいて複数の電圧を生成し、その複数の電圧の中から、上限設定レジスター２３８に設定されたレジスター値に対応する電圧を選択し、その選択した電圧を基準電圧ＶＲとして出力する。

次に、上記の回路装置２００の動作について図９〜図１２を用いて説明する。

図９に示すように、期間設定レジスター２３６に設定されたディケイ期間ＲＴＤが経過していない場合に、第２の検出回路２５０がディケイ電流の下限Ｉｍｉｎを検出したとする。この場合、制御回路２４０は、下限Ｉｍｉｎが検出された後にディケイ期間ＴＤからチャージ期間ＴＣに切り替える。一方、図１０に示すように、設定されたディケイ期間ＲＴＤ内において第２の検出回路２５０がディケイ電流の下限Ｉｍｉｎを検出しなかったとする。この場合、制御回路２４０は、設定されたディケイ期間ＲＴＤの経過後にディケイ期間ＴＤからチャージ期間ＴＣに切り替える。

このように、ディケイ電流が下限Ｉｍｉｎに達した場合には期間設定レジスター２３６の設定値に関わりなくチャージ期間ＴＣに移行する。これにより、期間設定レジスター２３６の設定値に関わりなく駆動電流Ｉｄが下限Ｉｍｉｎを下回らないように制御できる。また、期間設定レジスター２３６を設けることにより、仮に第２の検出回路２５０が故障した場合であっても、ディケイ期間ＴＤからチャージ期間ＴＣへの移行が行われ、安全性を向上できる（例えば、過電流によるモーターの故障や、モーターの停止・逆回転等を防止できる）。

例えば、第２の検出回路２５０は、ディケイ電流の下限Ｉｍｉｎとしてゼロ電流（Ｉｍｉｎ＝０）を検出する。

期間設定レジスター２３６の設定値（ＲＴＤ）は可変であるため、例えばモーター２８０の特性（例えばインダクタンス等）に合わない値をユーザーが設定する可能性がある。設定値が長すぎた場合、図９のＡ１に示すように、ディケイ電流は時間とともにゼロ或は負の電流となり、過電流によるモーター２８０の故障や、モーター２８０の逆回転等が起きる可能性がある。この点、本実施形態では、下限Ｉｍｉｎとしてゼロ電流を検出することで、期間設定レジスター２３６が誤設定された場合であっても、駆動電流Ｉｄがゼロ以上となるように回路装置２００が自動的に制御を行うので、モーター２８０の故障や逆回転を防止できる。

或は、図１１に示すように、第２の検出回路２５０はディケイ電流の下限Ｉｍｉｎとしてゼロより大きい下限（Ｉｍｉｎ＞０）を検出する。

モーター２８０の回転数やトルクは駆動電流Ｉｄの平均値で決まるが、その平均値に対して駆動電流Ｉｄの変動が大きいと回転数やトルクのムラが生じてしまう。この点、本実施形態では、下限Ｉｍｉｎとしてゼロより大きい下限を検出することで、駆動電流Ｉｄを下限Ｉｍｉｎと上限Ｉｍａｘの間に制限することが可能となる。例えば、上限Ｉｍａｘと下限Ｉｍｉｎの差分が所定値以下となるように下限Ｉｍｉｎを設定しておけば、駆動電流Ｉｄの変動を所定値以下に制限し、モーター２８０の回転数やトルクのムラを抑制することができる。

上記のディケイ電流の下限Ｉｍｉｎは、下限設定レジスター２３７に設定される。即ち、第２の検出回路２５０が検出する下限Ｉｍｉｎは、例えばホストコントローラー等によりプログラマブルに制御できる。

仮に、ディケイ期間からチャージ期間の切り替えをホストコントローラーから制御した場合、ホストコントローラーと回路装置２００の間に頻繁に通信が必要となる。これは、モーター２８０の回転数等を変更しなくても生じる通信であり、ホストコントローラーに負荷が掛かる。この点、本実施形態では、駆動電流Ｉｄの上限Ｉｍａｘと下限Ｉｍｉｎをレジスター部２３５に一旦書き込めば、回路装置２００が自動的に駆動電流Ｉｄを制御することが可能となる。これにより、次にモーター２８０の回転数等の設定を変更するまでの間、ホストコントローラーから回路装置２００を制御する必要がなくなり、通信量を削減できる。

次に、ディケイ期間においてファーストディケイ及びスローディケイを行う場合の動作について説明する。

図１２に示すように、ファーストディケイ期間ＲＴＦ及びスローディケイ期間ＲＴＳは期間設定レジスター２３６に設定される。制御回路２４０は、ファーストディケイ期間ＲＴＦが経過した後にスローディケイ期間ＲＴＳに移行させ、スローディケイ期間ＲＴＳが経過した後にチャージ期間ＴＣに移行させる。チャージ期間ＴＣからファーストディケイ期間ＲＴＦへの移行は、第１の検出回路２２０によりチャージ電流の上限Ｉｍａｘを検出した際に行う。

ファーストディケイ期間では、ブリッジ回路２１０を図３で上述のように制御する。一方、スローディケイ期間では、図１３に示すようにブリッジ回路２１０のトランジスターＱ１、Ｑ２がオフになり、トランジスターＱ３、Ｑ４がオンになる。駆動電流Ｉｄは、トランジスターＱ３、モーター２８０、トランジスターＱ４を経由して流れる。センス抵抗２９０には電流が流れないので、電圧ＶＳはゼロである。ファーストディケイ期間では、駆動電流Ｉｄを回生するため駆動電流Ｉｄの減少が速い。一方、スローディケイ期間では、回生を行わないのでファーストディケイ期間に比べて駆動電流Ｉｄの減少が遅い。

このようなスローディケイを用いることによって駆動電流Ｉｄの急激な変動を抑制できる。これにより、例えばモーター２８０の回転ムラを抑制し、安定動作させることが可能となる。

図１２では、ファーストディケイ期間ＲＴＦにおいてディケイ電流が下限Ｉｍｉｎに達しない場合を図示している。一方、ファーストディケイ期間ＲＴＦにおいて第２の検出回路２５０がディケイ電流の下限Ｉｍｉｎを検出した場合、制御回路２４０は、スローディケイ期間ＲＴＳに切り替えることなくチャージ期間ＴＣに切り替える。この場合、駆動電流Ｉｄの波形は図９や図１１のようになる（期間ＲＴＤは期間ＲＴＦに読み替える）。

例えば、ディケイ電流の下限Ｉｍｉｎ＝０とする。ファーストディケイ期間ＲＴＦにおいて下限Ｉｍｉｎ＝０を検出した場合に、仮にスローディケイ期間ＲＴＳに切り替えたとすると、スローディケイ期間ＲＴＳの間はディケイ電流はゼロのままとなる。この場合、スローディケイ期間ＲＴＳではモーター２８０に電流が流れないので、モーター２８０の回転が停止したり、回転ムラが生じたりする原因となる。この点、本実施形態では、スローディケイ期間ＲＴＳを飛ばしてチャージ期間ＴＣに移行するので、ディケイ電流がゼロに留まる危険性がない。

６．電子機器
図１４に、本実施形態の回路装置２００が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。回路装置２００は、例えば集積回路装置により実現できる。以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。

入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また第１の検出回路、第２の検出回路、制御回路、ブリッジ回路、回路装置、電子機器の構成・動作や、モーター駆動手法、チャージ電流の検出手法、ディケイ電流の検出手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

２００回路装置、２１０ブリッジ回路、２２０第１の検出回路、
２２１コンパレーター、２３０基準電圧生成回路、２３５レジスター部、
２３６期間設定レジスター、２３７下限設定レジスター、
２３８上限設定レジスター、２４０制御回路、２５０第２の検出回路、
２５１コンパレーター、２５５差動部、２５６出力部、
２５７第１のレベルシフト回路、２５８第２のレベルシフト回路、
２６０プリドライバー、２６１〜２６４バッファー、２８０モーター、
２９０センス抵抗、３００処理部、３１０記憶部、３２０操作部、
３３０入出力部、３４０バス、
ＢＰ１，ＢＰ２バイポーラー型トランジスター、ＣＱ１，ＣＱ２検出信号、
Ｄ１〜Ｄ４ダイオード、Ｇ１〜Ｇ４駆動信号、Ｉｄ駆動電流、
Ｉｍａｘ：上限、Ｉｍｉｎ：下限、Ｎ１第１のノード、Ｎ２第２のノード、
ＯＵＴ１，ＯＵＴ２：端子、Ｑ１〜Ｑ４トランジスター、ＲＮＦ端子、
ＲＴＤディケイ期間、ＲＴＦファーストディケイ期間、
ＲＴＳスローディケイ期間、ＴＣチャージ期間、ＴＤディケイ期間、
ＴＧ端子、ＴＮ１第１のトランジスター、ＴＮ２第２のトランジスター、
ＴＮ３〜ＴＮ１３Ｎ型トランジスター、ＴＰ１〜ＴＰ８Ｐ型トランジスター、
ＶＣＣ，ＶＤＤ電源電圧、ＶＧグランド電圧、ＶＲ基準電圧、ＶＳ電圧、
Ｖｏｆオフセット電圧

Claims

ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、
前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターをオン・オフ制御し、前記ブリッジ回路が出力する駆動電流を増加させるチャージ期間と前記駆動電流を減少させるディケイ期間とを切り替える制御回路と、
前記ローサイド側のトランジスターのソースノードとセンス抵抗の一端とが接続される第１のノードの電圧を検出することで、前記チャージ期間でのチャージ電流の上限を検出する第１の検出回路と、
前記第１のノードの電圧と前記センス抵抗の他端のノードである第２のノードの電圧との差分を検出することで、前記ディケイ期間でのディケイ電流の下限を検出する第２の検出回路と、
を含み、
前記制御回路は、
前記ディケイ期間において、前記第２の検出回路が前記ディケイ電流の下限を検出した場合に、前記ディケイ期間から前記チャージ期間に切り替えることを特徴とする回路装置。
請求項１において、
チャージ期間は、
前記センス抵抗の一端から他端に流れる電流を検出し、
ディケイ期間は、
前記センス抵抗の他端から前記一端に流れる電流を検出することを特徴とする回路装置。
請求項１又は２において、
前記第２の検出回路は、
前記第１のノードの電圧が第１の端子に入力され、前記第２のノードの電圧が第２の端
子に入力され、検出信号を前記制御回路に出力するコンパレーターを有することを特徴と
する回路装置。
請求項３において、
前記コンパレーターは、
オフセットが可変に設定されるコンパレーターであることを特徴とする回路装置。
請求項４において、
前記コンパレーターは、
第１のトランジスター及び第２のトランジスターで差動対が構成される差動部を有し、
前記第１のトランジスター及び前記第２のトランジスターのうち一方のトランジスターの
サイズが他方のトランジスターのサイズと異なるサイズに設定されることで前記オフセッ
トが可変に設定されるコンパレーターであることを特徴とする回路装置。
請求項３又は４において、
前記コンパレーターは、
第１のトランジスター及び第２のトランジスターで差動対が構成される差動部と、
前記第１のトランジスターのゲートと前記第１のノードとの間に設けられる第１のレベ
ルシフト回路と、
前記第２のトランジスターのゲートと前記第２のノードとの間に設けられる第２のレベ
ルシフト回路と、
を有することを特徴とする回路装置。
請求項１乃至６のいずれかにおいて、
前記ディケイ期間の長さが設定される期間設定レジスターを含み、
前記制御回路は、
前記期間設定レジスターに設定された前記ディケイ期間が経過していない場合であっても、前記第２の検出回路が前記ディケイ電流の下限を検出した場合には前記チャージ期間に切り替えることを特徴とする回路装置。
請求項１乃至７のいずれかにおいて、
前記第２の検出回路は、
前記ディケイ電流の下限としてゼロ電流を検出することを特徴とする回路装置。
請求項１乃至７のいずれかにおいて、
前記第２の検出回路は、
前記ディケイ電流の下限として、ゼロ電流より大きい下限を検出することを特徴とする
回路装置。
請求項９において、
前記ディケイ電流の下限が設定される下限設定レジスターを含み、
前記第２の検出回路は、
前記下限設定レジスターに設定された前記ディケイ電流の下限を検出することを特徴とする回路装置。
請求項１乃至１０のいずれかにおいて、
前記制御回路は、
前記ディケイ期間において、前記駆動電流の減少が速いファーストディケイ期間から前記駆動電流の減少が遅いスローディケイ期間へ切り替える制御を行い、
前記制御回路は、
前記ファーストディケイ期間において、前記第２の検出回路が前記ディケイ電流の下限を検出した場合、前記スローディケイ期間に切り替えることなく前記チャージ期間に切り替えることを特徴とする回路装置。
請求項１乃至１１のいずれかに記載の回路装置を含むことを特徴とする電子機器。