JP6191154B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP6191154B2
JP6191154B2 JP2013029748A JP2013029748A JP6191154B2 JP 6191154 B2 JP6191154 B2 JP 6191154B2 JP 2013029748 A JP2013029748 A JP 2013029748A JP 2013029748 A JP2013029748 A JP 2013029748A JP 6191154 B2 JP6191154 B2 JP 6191154B2
Authority
JP
Japan
Prior art keywords
substrate
polishing
treatment
manufacturing
quartz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013029748A
Other languages
English (en)
Other versions
JP2014160701A (ja
Inventor
剛史 諏訪
剛史 諏訪
小西 繁
繁 小西
芳宏 久保田
芳宏 久保田
川合 信
信 川合
好一 田中
好一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2013029748A priority Critical patent/JP6191154B2/ja
Publication of JP2014160701A publication Critical patent/JP2014160701A/ja
Application granted granted Critical
Publication of JP6191154B2 publication Critical patent/JP6191154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、石英基板又はガラス基板をハンドル基板とするSOI(Silicon on Insulator)基板の製造方法に関するものである。
従来より、Silicon on Quartz(SOQ)、Silicon on Glass(SOG)と呼ばれるSOI基板が提案されており、ハンドル基板(石英、ガラス)が有する絶縁性、透明性等からTFT(薄膜トランジスタ)液晶モニターや高周波デバイス等への応用が期待されている。これらは、ハンドル基板とシリコン基板(ドナー基板)を貼り合わせて製造される。
製造された基板において、デバイス形成におけるフォトリソグラフィー工程の露光機の焦点合わせのため、SOI基板の平坦度をTTV(Total Thickness Variation)≦5μm、サイトサイズ20mm×20mmにおけるLTV(Local Thickness Variation)≦2μmにする必要がある。そのため、貼り合わせ時の石英基板又はガラス基板も上記平坦度に収める必要がある。そのため、基板の平坦度とシリコンとの貼り合わせを考慮すると、石英基板、ガラス基板は両面鏡面研磨されたものを使用しなければならなかった。
こうして製造されたSOQ、SOG基板は透明であるが、デバイス製造ラインにおいて基板の在荷センサーに対応させることが必要であるため、特開2010−262985号公報(特許文献1)に記載されるような、ブラスト処理によるSOQ、SOG基板の裏面粗面化を行っていた。
しかしながら、この手法は砥粒を吹き付けるため、裏面の凹凸起因によるパーティクルの発生や、砥粒に含まれる金属成分の埋め込みによる汚染が発生する。その対策として、表面(シリコン面)に対しては表面保護処理、裏面に対しては薬液による洗浄を実施する必要があり、基板の多数の工程を経るために製造コストがかかっていた。
また、もう一つの粗面化方法として、特許第3262674号公報(特許文献2)で記載されるような、HF、NH4F、酢酸、水の混合溶液による石英ガラスの粗面化が提案されている。しかしながら、透明な石英ガラスの状態から要求される低透過率が得られるまで粗面化を行うためには、長時間の薬液処理が必要であり、基板の場所により粗面化のバラツキが発生した。更に、所定の透過率が得られたとしても、基板表面に凹凸が大きすぎるため、真空ピンセットによる基板の把持が困難であった。
特開2010−262985号公報 特許第3262674号公報
本発明は、上記事情に鑑みなされたもので、従来よりも粗面化処理時間の短縮を図ることのできるSOI基板の製造方法を提供することを目的とする。
本発明者らは、上記目的を達成するため、石英基板又はガラス基板を片面又は両面ラップ加工(又は研削加工)により粗面化し、次に、酸性溶液のエッチング処理によって更に粗面化させて、ラップ加工(又は研削加工)のみでは到達できない領域まで透過率を低減させた(不透明化させた)基板を作製し、該基板に対して平坦度としてTTV、LTVの規格値を満たす表面粗さRa≦0.3nmの片面研磨処理を実施し、次いでこの片面研磨加工された基板とシリコン基板の貼り合わせによりSOQ、SOG基板を製造することができれば、ラップ加工(又は研削加工)のみでは到達できなかった低透過率の片面研磨基板を、ブラスト処理なしで製造することができることから、大幅な製造コストダウンにつながると考え、この発想を基に鋭意検討を行い、本発明を成すに至った。
即ち、本発明は、下記のSOI基板の製造方法を提供する。
〔1〕 石英基板又はガラス基板の少なくとも片面について重量平均粒径20μm以下のアルミナ砥粒を用いたラップ加工による粗面化処理を行い、次いでこの粗面化した面についてHF水溶液を用いたエッチング処理と、HF、NH4F、酢酸及び水を含む酸性溶液を用いたエッチング処理とをこの順番で行って更に粗面化させてこのエッチング処理した面の算術平均粗さRaが0.1μm以上となる不透明化処理を行った後、更に該不透明化処理を片面に行った場合にはその反対面を、両面に行った場合にはいずれかの片面を研磨する片面研磨処理を施して可視光の直線透過率8%以下の片面研磨基板を作製し、次いで該片面研磨基板をハンドル基板として用いたイオン注入剥離法により、石英基板又はガラス基板上にシリコン薄膜を有するSOI基板を得ることを特徴とするSOI基板の製造方法。
〔2〕 上記片面研磨処理は、基板の研磨面とは反対面に平均厚さが2μm以上、厚さバラツキが平均厚さの30%以内のワックス層を形成し、該ワックス層を介して基板を定盤上に貼り付けて研磨を行うものであることを特徴とする〔1〕記載のSOI基板の製造方法。
〔3〕 上記ワックス層は、粒径1μm以上のパーティクルを除去したゲル状のワックスを塗布してなることを特徴とする〔2〕記載のSOI基板の製造方法。
〔4〕 上記片面研磨処理は、酸化セリウム粒子を含むスラリー及び/又はコロイダルシリカを含むスラリーを用いることを特徴とする〔2〕又は〔3〕記載のSOI基板の製造方法。
〔5〕 上記片面研磨処理は、上記酸化セリウム粒子を含むスラリーを用いる第1研磨と、コロイダルシリカを含むスラリーを用いる第2研磨の多段階の研磨加工からなり、上記第1研磨の研磨量が上記第2研磨の研磨量以上であることを特徴とする〔4〕記載のSOI基板の製造方法。
〔6〕 上記ワックス層の形成を含む片面研磨処理をクラス3以内のクリーンルーム内で行うことを特徴とする〔2〕〜〔5〕のいずれかに記載のSOI基板の製造方法。
〔7〕 上記片面研磨基板の研磨面の平坦度として、TTV≦8μm、サイトサイズ20mm×20mmでLTV≦2μmであって、表面粗さとして、Ra≦0.3nmであることを特徴とする〔1〕〜〔6〕のいずれかに記載のSOI基板の製造方法。
〔8〕 上記石英基板又はガラス基板の両面についてラップ加工による粗面化処理を行うことを特徴とする〔1〕〜〔7〕のいずれかに記載のSOI基板の製造方法。
〔9〕 上記粗面化処理の所要時間が5〜60分であり、上記不透明化処理の所要時間が10〜180分であることを特徴とする〔1〕〜〔8〕のいずれかに記載のSOI基板の製造方法。
〔10〕 上記粗面化処理として、上記ラップ加工に代えて、石英基板又はガラス基板の少なくとも片面について番手280〜2000のアルミナ砥粒の砥石車を用いた研削加工を施すことを特徴とする〔1〕〜〔9〕のいずれかに記載のSOI基板の製造方法。
本発明によれば、石英基板又はガラス基板の片面又は両面について粗面化する研削加工及び/又はラップ加工による粗面化処理、次いで酸性溶液を用いたエッチングによる不透明化処理を順に行うので、ブラスト処理を行うことなく、エッチング単独よりも短時間で目的のレベルまで透過率を低下させることができ、更にこの処理基板を片面研磨基板として効率的にSOI基板を作製することが可能である。
本発明に係るSOI基板の製造方法における製造工程の一例を示す概略図であり、(a)はイオン注入されたシリコン基板の断面図、(b)は不透明化処理後の石英基板又はガラス基板の断面図、(c)は片面研磨処理後の石英基板又はガラス基板の断面図、(d)はシリコン基板と片面研磨基板(石英基板又はガラス基板)を貼り合わせた状態を示す断面図、(e)はイオン注入領域でシリコン基板を剥離させた状態を示す断面図、(f)はSOI基板の断面図である。 実施例1における片面研磨基板の不透明化処理面の算術平均粗さRaと透過光の直線透過率の関係を示す図である。
以下、本発明に係るSOI基板の製造方法を図1に基づき、説明するが、本発明はこれに限定されるものではない。
本発明に係るSOI基板の製造方法は、図1に示すように、シリコン基板への水素イオン(希ガスイオン)注入工程(工程1)、石英基板又はガラス基板の粗面化処理及び不透明化処理工程(工程2)、石英基板又はガラス基板の片面研磨処理工程(工程3)、シリコン基板及び/又は片面研磨基板(片面研磨処理済みの石英基板又はガラス基板)の表面活性化処理工程(工程4)、シリコン基板と片面研磨基板の貼り合わせ工程(工程5)、剥離処理工程(工程6)、シリコン薄膜薄化工程(工程7)の順に処理を行うものである。
(工程1:シリコン基板への水素イオン(希ガスイオン)注入工程)
まず、単結晶シリコン基板(ドナー基板)1の表面から水素イオン又は希ガス(即ち、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドン)イオンを注入し、基板中にイオン注入領域(イオン注入層ともいう)3を形成する(図1(a))。
ここで、半導体基板である単結晶シリコン基板(以下、シリコン基板ともいう)1としては、特に限定されないが、例えばチョクラルスキー(CZ)法により育成された単結晶をスライスして得られたもので、例えば直径が100〜300mm、導電型がP型又はN型、抵抗率が10Ω・cm程度のものが挙げられる。
また、シリコン基板1の表面は、あらかじめ薄い絶縁膜2を形成しておいてもよい。絶縁膜2を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜2としては、例えばSiOxNy(式中、x=0〜2、y=0〜1.5であり、x+y>0である。)で表される酸化物、酸窒化物、窒化物等を用いることができる。
絶縁膜2の厚さは、好ましくは300nm以下、より好ましくは50nm以下である。絶縁膜2の厚さが300nmを超えると、該絶縁膜2はシリコンとの熱膨張係数の差のために、SOI基板を高温で処理すると膜の割れや剥がれが生じやすくなる。又、絶縁膜2としてSiO2を用いた場合には、その熱伝導率が低いため、高パワーのデバイスを作製した場合には放熱性が悪く問題となる。その場合には、SiO2よりも熱伝導性が良好な酸窒化物や窒化物、例えばSi34等を絶縁膜2として用いてもよい。なお、絶縁膜2の厚さの下限値は特に規定されないが、SOI基板製造時に発生するボイド発生を抑制する目的で20nm以上あることが好ましい。
イオン注入領域3の形成方法は、特に限定されず、例えば、シリコン基板1の表面から所望の深さにイオン注入領域3を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは50〜100keV、注入線量は2×1016〜1×1017/cm2とできる。注入される水素イオンとしては、2×1016〜1×1017(atoms/cm2)のドーズ量の水素イオン(H+)、又は1×1016〜5×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)が好ましい。特に好ましくは、8×1016(atoms/cm2)のドーズ量の水素イオン(H+)、又は4×1016(atoms/cm2)のドーズ量の水素分子イオン(H2 +)である。
イオン注入された基板表面からイオン注入領域3までの深さ(即ち、イオン打ち込み深さ)は、支持基板である石英基板又はガラス基板上に設けるシリコン薄膜の所望の厚さに対応するものであるが、好ましくは300〜500nm、更に好ましくは400nm程度である。また、イオン注入領域3の厚さ(即ち、イオン分布厚さ)は、機械衝撃等によって容易に剥離できる厚さが良く、好ましくは200〜400nm、更に好ましくは300nm程度である。
(工程2:石英基板又はガラス基板の粗面化処理及び不透明化処理工程)
石英基板又はガラス基板4の片面又は両面について粗面化処理及び不透明化処理を行う(図1(b))。
ここで、石英基板又はガラス基板4は、SOI基板の支持基板(ハンドル基板)となる絶縁性の基板であり、石英基板はSiO2純度の高い透明基板、ガラス基板はSiO2を主体とする基板である。この石英基板又はガラス基板4は、液晶用途等に一般的に使用されているような、インゴットからスライスされた直後の基板を想定している。
本工程では、石英基板又はガラス基板4の片面又は両面について研削加工及び/又はラップ加工してその表面を粗面化する粗面化処理、次いでこの粗面化した面についてHF水溶液とHF、NH4F及び酢酸を含む水溶液を用いてエッチングすることによる不透明化処理を順に行う。この一連の処理によって石英基板又はガラス基板4の少なくとも片面がデバイス製造ラインにおける基板の在荷センサーで検出可能な程度に不透明化されたものとなる。
(粗面化処理)
まず、ラップ加工では、粗面化のための適当な粗さの粒径、例えば重量平均粒径1〜100μm程度のアルミナ砥粒を用いて、石英基板又はガラス基板4の片面又は両面についてラップ加工を施し、ある程度粗面化させる。なお、ラップ加工に代えて、番手280〜2000のアルミナ砥粒の砥石車を用いた研削加工を施して、ある程度粗面化させてもよい。また、ラップ加工処理及び研削加工処理の両方を行ってもよい。
この研削加工及び/又はラップ加工により石英基板又はガラス基板4の表面は物理的な加工を受けて最終的に不透明化を図る上で必要な表面凹凸が形成される。この段階の石英基板又はガラス基板4の表面の粗さ(凹凸の大きさ)の程度は砥粒の重量平均粒径又は砥石車の番手により調整するとよい。
(不透明化処理)
次に、ラップ加工等により片面又は両面が粗面化された石英基板又はガラス基板4の少なくとも粗面化された面について、酸性溶液を用いてエッチング処理を行い、更に粗面化させる。この場合、まずHF水溶液によるエッチングを行う。このときのHF:H2O混合比率(質量比)を3:97〜10:90程度とし、常温(25℃)で1〜60分間処理する。次に、引き続き、HF、NH4F及び酢酸を含む水溶液でのエッチングを行う。このときのHF:NH4F:酢酸:H2Oの混合比率(質量比)を、1:1:90:8〜20:20:10:50、例えば3:6:78:13とし、常温(25℃)で10〜120分間エッチングする。
このエッチングにより石英基板又はガラス基板4の上記ラップ加工等により粗面化された面は更に粗面化されて不透明化な状態、例えばSOI基板を用いるデバイス製造ラインにおいて、可視レーザー光を用いた反射型、透過型の在荷センサーで検出可能な状態となる。
石英基板又はガラス基板4の不透明化処理された面の表面粗さRaは、好ましくは0.1μm以上、より好ましくは0.1〜1μmであり、更に好ましくは0.3〜1μmである。石英基板又はガラス基板4の不透明化処理面の表面粗さRaが0.1μm未満では後述する片面研磨処理して得られる基板の可視光の直線透過率が8%超となるおそれがあり、この石英基板又はガラス基板4を用いて製造したSOI基板がデバイス製造ラインにおいて基板の在荷センサーで検出されなくなってしまう場合がある。また、表面粗さRaが1μm超では基板粗面の真空チャックによる基板の搬送が困難となる場合がある。なお、表面粗さRaはJIS B0601:2001に準拠する算術平均粗さである(以下、同じ)。また、ここでいう直線透過率は波長740nmの可視光に対するものである(以下、同じ)。
上記粗面化処理及び不透明化処理は、石英基板又はガラス基板4の片面のみに行ってもよいし、両面に行ってもよく、効率的に処理可能な方を選択すればよい。
本工程では、ラップ加工及び/又は研削加工の所要時間が5〜60分、エッチング所要時間が10〜180分程度であり、従来のようにエッチング処理のみで不透明化処理を行う場合よりも短時間で同等以上のものを得ることができる。
(工程3:石英基板又はガラス基板の片面研磨処理工程)
工程2で得られた粗面化された石英基板又はガラス基板4について、更にその片面を研磨して、可視光の直線透過率8%以下、より好ましくは4%以下の片面研磨基板4’を作製する(図1(c))。可視光の直線透過率8%超では、この石英基板又はガラス基板4を用いて製造したSOI基板がデバイス製造ラインにおいて基板の在荷センサーで検出されなくなってしまう。なお、可視光の直線透過率の下限について特に制限はないが、上記粗面化及び不透明化処理の効率を考慮すれば1%以上であることが好ましい。
本工程の片面研磨加工では、不透明化された石英基板又はガラス基板4を石英定盤に貼り付けた状態でその片面を鏡面研磨する加工を行うが、このときの不透明化された石英基板又はガラス基板4と石英定盤の貼り付け方法として、ワックスを介して貼り付ける手法を採用するとよい。
本発明者らは、SOI基板に要求される平坦度を満足するために、この研磨手段において、基板の平坦度として、TTV≦8μm、サイトサイズ20mm×20mmにおけるLTV≦2μmに制御する必要があり、そのためには、(1)研磨する基板を石英定盤に接着させるためのワックスを均一に基板に塗布すること、研磨する基板の形状及び石英定盤の形状に対応させるため、ワックスの厚さ及び使用するワックス材料の最適化を行うこと、及び(2)研磨する基板をワックスによって石英定盤に接着させる際に異物及び気泡を介在させないことの2点が重要であると考え、解決方法を検討した。その結果は次の通りである。
即ち、上記(1)の解決を図るため、スピンコーターによりゲル状のワックスを粗面化された石英基板又はガラス基板4の研磨面とは反対面(即ち、不透明化処理された面)に塗布し、そのワックス層の平均厚さが好ましくは2μm以上、より好ましくは3〜4μmであり、かつ面内の厚さバラツキが厚さ平均値の好ましくは30%以内、より好ましくは10%以内とする。ワックス層の平均厚さが2μm未満では、貼り付ける基板が石英定盤の形状にフィットせず、上記平坦度が得られないおそれがある。また、面内の厚さバラツキが厚さ平均値の30%超でも同様である。
なお、ワックス層の面内の厚さは光学式膜厚計により測定され、この測定値によりワックス層平均厚さ及びその面内の厚さバラツキを算出する。このとき、使用するワックスは、ウェーハ貼り付けの接着剤として用いられるゲル状ワックスであって、軟化点が50℃以上、針入度は2以上(条件:20℃、200g、60sec)のものを選択するとよい。
また、上記(2)の解決を図るため、研磨する基板(不透明化された石英基板又はガラス基板4)の異物除去を目的としたHF洗浄を実施し、またワックス塗布の際にゲル状ワックスについてフィルタリングを行い、またワックス中の気泡を抜けやすくするために、石英定盤の貼り付け面を粗面化し、また真空中で定盤又は基板のどちらか一方を加圧しながら貼り付けを実施し、更に、以上の作業をクリーンルーム内で実施することが好ましい。
従って、不透明化された石英基板又はガラス基板4と石英定盤の貼り付けは次のように行うとよい。
まず、使用するゲル状ワックスについて、孔径が好ましくは1μm以下、より好ましくは0.5μm以下のフィルタで濾過して、粒径1μm以上のパーティクルを除去する。
次に、このゲル状ワックスをスピンコーターによって不透明化された石英基板又はガラス基板4の研磨面とは反対面に塗布し、厚さ2μm以上、厚さバラツキ30%以内のワックス層を形成する。
次いで、ワックス層の軟化点以上に加熱しながら、石英基板又はガラス基板4を石英定盤に加圧することにより、該ワックス層を介して石英基板又はガラス基板4の不透明化処理された面を石英定盤上に貼り付ける。
次に、石英基板又はガラス基板4表面(不透明化処理された面かつ石英定盤に貼り付けた面に対して反対側の面)を研磨する。この片面研磨処理は、酸化セリウム粒子を含むスラリー及び/又はコロイダルシリカを含むスラリーを用いることが好ましく、特に、酸化セリウム粒子を含むスラリーを用いる第1研磨と、コロイダルシリカを含むスラリーを用いる第2研磨の多段階の研磨加工とし、上記第1研磨の研磨量が上記第2研磨の研磨量以上であることが好適である。
なお、これらのワックス層の形成を含む片面研磨処理をクラス3以内のクリーンルーム内で行うことが好ましい。
以上の片面研磨処理によって得られる片面研磨基板4’は、その研磨面の平坦度として、好ましくはTTV≦8μm、より好ましくはTTV≦4μm、サイトサイズ20mm×20mmで好ましくはLTV≦2μm、より好ましくはLTV≦1μmであって、表面粗さとして、Ra≦0.3nmであるものが得られ、これらの基板を用いることにより、デバイス形成におけるフォトリソグラフィー工程の露光機の焦点合わせを可能とすることができる。
なお、平坦度(TTV、LTV)は、ウェーハ平坦度測定機(平面測定機)で測定される(以下、同じ)。
(工程4:シリコン基板及び/又は片面研磨基板の表面活性化処理工程)
貼り合わせの前に、シリコン基板1のイオン注入された表面と、片面研磨基板4’の表面(上記研磨された面)との双方もしくは片方に表面活性化処理を施すことが好ましい。
表面活性化処理は、基板表面に反応性の高い未結合手(ダングリングボンド)を露出させること、又はその未結合手にOH基が付与されることで活性化を図るものであり、例えばプラズマ処理又はイオンビーム照射による処理により行われる。
プラズマで処理をする場合、例えば、真空チャンバ中にシリコン基板1及び/又は片面研磨基板4’を載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコン基板1を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。片面研磨基板4’を処理する場合は、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を用いる。この処理により、シリコン基板1及び/又は片面研磨基板4’の表面の有機物が酸化して除去され、更に表面のOH基が増加し、活性化する。
また、イオンビーム照射による処理は、プラズマ処理で使用するガスを用いたイオンビームをシリコン基板1及び/又は片面研磨基板4’に照射して表面をスパッタする処理であり、表面の未結合手を露出させ、結合力を増すことが可能である。
(工程5:シリコン基板と片面研磨基板の貼り合わせ工程)
次に、シリコン基板1のイオン注入された表面と片面研磨基板4’の表面(片面研磨面)とを貼り合わせる(図1(d))。このとき、150〜200℃程度に加熱しながら貼り合わせるとよい。以下、この接合体を貼り合わせ基板5という。上述のとおり、シリコン基板1のイオン注入面と片面研磨基板4’の表面の少なくとも一方が活性化処理されていると、より強く接合できる。なお、シリコン基板1の絶縁膜2を、片面研磨基板4’と貼り合わせる前に、エッチングや研磨等により、薄くあるいは除去してもよい。
貼り合わせ後に、貼り合わせ基板5に熱を加えて熱処理を行う。この熱処理により、シリコン基板1と片面研磨基板4’の結合が強化される。このときの熱処理は、貼り合わせ基板5がシリコン基板1と片面研磨基板4’の熱膨張率の差の影響(熱応力)で破損しない温度を選択する。その熱処理温度は、好ましくは300℃以下、より好ましくは150〜250℃、更に好ましくは150〜200℃である。また、熱処理の時間は、例えば1〜24時間である。
(工程6:剥離処理工程)
次に、貼り合わせ基板5におけるイオン注入した部分に熱的エネルギー、機械的エネルギー又は光的エネルギーを付与して、イオン注入領域3に沿って剥離させ、シリコン基板1の一部を半導体層となるシリコン薄膜6(絶縁膜2が設けられ、除去されていない場合は絶縁膜2を有する)として片面研磨基板4’に転写してウェーハ7とする(図1(e))。即ち、片面研磨基板4’に結合したシリコン薄膜6をシリコン基板1から剥離させてSOI層(シリコン層)とする。なお、剥離は、イオン注入領域3に沿って貼り合わせ基板5の一端から他端に向かうへき開によるものが好ましい。
剥離処理として、例えば好ましくは200℃以上、より好ましくは300〜500℃の加熱を行ってイオン注入した部分に熱的エネルギーをかけてイオン注入した部分に微少なバブル体を発生させることにより剥離を行う方法や、イオン注入した部分が上記熱処理により脆化されていることから、この脆化部分に例えば1MPa以上5MPa以下のウェーハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付ける衝撃力のような機械的エネルギーを印加して剥離を行う方法、イオン注入した部分がアモルファス状態になることによりアモルファス部分に吸収される波長の光を照射し光エネルギーを吸収させてイオン注入界面から剥離を行う方法などから選ばれる1つの手法もしくは2つ以上の手法を組み合わせて剥離を行うといよい。
(工程7:シリコン薄膜薄化(イオン注入ダメージ層除去)工程)
次に、ウェーハ7の片面研磨基板4’上のシリコン薄膜6表層において、上記イオン注入によりダメージを受けて結晶欠陥を生じている層を除去する(図1(f))。
ここで、イオン注入ダメージ層の除去は、ウェットエッチング又はドライエッチングにより行うことが好ましい。ウェットエッチングとしては、例えばKOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、アンモニア水(28質量%)、過酸化水素水(30〜35質量%)、水(残部)からなるSC−1溶液、EDP(エチレンジアミンピロカテコール)溶液、TMAH(4メチル水酸化アンモニウム)溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いて行うとよい。また、ドライエッチングとしては、例えばフッ素系ガス中に片面研磨基板4’上のシリコン薄膜6を曝してエッチングする反応性ガスエッチングやプラズマによりフッ素系ガスをイオン化、ラジカル化してシリコン薄膜6をエッチングする反応性イオンエッチング等が挙げられる。
また、本工程において除去対象となる領域は、少なくとも結晶欠陥に拘るシリコン薄膜6のイオン注入ダメージ層全てであり、シリコン薄膜6表層の好ましくは120nm以上の厚み分、より好ましくは150nm以上の厚み分である。片面研磨基板4’上のシリコン薄膜6の厚さは、100〜400nmとなる。
最後に、片面研磨基板4’上のシリコン薄膜6表面を鏡面仕上げする。具体的には、シリコン薄膜6に化学機械研磨(CMP研磨)を施して鏡面に仕上げる。ここではシリコンウェーハの平坦化等に用いられる従来公知のCMP研磨でよい。なお、このCMP研磨で上記イオン注入ダメージ層の除去を兼ねてもよい。
以上の製造方法により、在荷センサーで検出可能であると共に、デバイス形成におけるフォトリソグラフィー工程の露光機の焦点合わせが可能なSOI基板を得ることができる。
以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例1]
まず、粗面化処理として重量平均粒径20μm以下のアルミナ砥粒による両面ラップ加工を施した6インチ石英基板を用意し、次いで不透明化処理としてこの基板を5質量%のHF水溶液に30分間浸漬させた後、HF3質量%、NH4F6質量%、酢酸78質量%、水13質量%の酸性溶液に10分間浸漬させた(以下、この処理基板を基板Aと略す)。
次に、以下の作業をクラス3(JIS規格JIS B 9920、ISO規格ISO 14644−1)のクリーンルーム内で行った。
まず、ゲル状ワックスとして、日化精工製KN30449A(濃度30質量%、軟化点73℃、針入度2(条件:20℃、200g、60秒))を使用した。このゲル状ワックスは予め孔径1μmのフィルタによる濾過を施している。
スピンコーティング装置により基板Aにゲル状ワックスを塗布した。このとき、ワックスが塗布された基板(以下、基板Bと略す)のワックス層の厚さは約3μm、面内の厚さバラツキは10%であった。
次に、定盤に基板Bをワックス層を介して軽く貼り付けた後、基板Bを90℃まで加熱し、基板Bと定盤に荷重をかけることで貼り付けを行った。
この後、基板Bに対し、酸化セリウムスラリーを用いた片面研磨を研磨厚さ20μm、コロイダルシリカスラリーを用いた片面研磨を研磨厚さ1μmで実施した後、研磨後の基板を定盤から取り外した。この基板の片面研磨面の反対面(即ち、不透明化処理面)の算術平均粗さRaは0.3μmであった。
また、表1に、片面研磨された石英基板の可視光(波長740nm)の透過率及び平坦度を示す。片面研磨された石英基板の透過率が4%であり、基板平坦度として、TTV≦2.5μm、サイトサイズ20mm×20mmでのLTV≦1.2μmであった。
次に、この片面研磨された石英基板とイオン注入された単結晶シリコン基板とを貼り合わせ、イオン注入剥離法により、未転写部(ボイド)がまったく存在しないSOQ基板を作製することができた。また、このSOQ基板はシリコンプロセスで使用されている在荷センサーに検知されることを確認した。
また、実施例1で使用した6インチ石英基板(ラップ処理後の算術平均粗さRa=0.05nm)について下記のように条件を変化させて、粗面化処理及び不透明化処理を行い、以降は実施例1と同じ条件で片面研磨処理して片面研磨基板を作製し、その不透明化処理面の算術平均粗さRa及び可視光(波長740nm)の直線透過率を測定した。
(粗面化処理条件及び不透明化処理条件)
粗面化処理として重量平均粒径20μm以下のアルミナ砥粒による両面ラップ加工を採用した。また、不透明化処理としてHF:1〜30質量%、NH4F:1〜30質量%、酢酸:1〜90質量%、水:1〜90質量%の混合比(合計で100質量%)で変化させた酸性溶液を用いてエッチング処理を行った。
その結果を図2に示す。
図2に示すように、片面研磨基板の不透明化処理面の表面粗さと可視光の直線透過率は反比例する関係にあり、不透明化処理面の算術平均粗さRaを0.1μm以上にすると直線透過率が8%以下となることが分かる。
[比較例1]
片面研磨加工する基板として、粒径20μm以下のアルミナ砥粒による両面ラップ加工を施した6インチ石英基板を用意し、この基板を5質量%のHF水溶液に30分間浸漬させた(以下、基板A’と略す)。
次に、以下の作業をクラス3(JIS規格JIS B 9920、ISO規格ISO 14644−1)のクリーンルーム内で行った。
まず、液状ワックスとして、日化精工製KN30449A(濃度30質量%、軟化点73℃、針入度2(条件:20℃、200g、60秒))を使用した。この液状ワックスは予め孔径1μmのフィルタによる濾過を施している。
スピンコーティング装置により基板A’に液状ワックスを塗布した。このとき、ワックスが塗布された基板(以下、基板B’と略す)のワックス層の厚さは約3μm、面内の厚さバラツキは10%であった。
次に、定盤に基板B’をワックス層を介して軽く貼り付けた後、基板B’を90℃まで加熱し、基板B’と定盤に荷重をかけることで貼り付けを行った。
この後、基板B’に対し、酸化セリウムスラリーを用いた片面研磨を研磨厚さ20μm、コロイダルシリカスラリーを用いた片面研磨を研磨厚さ1μmで実施した後、研磨後の基板を定盤から取り外した。この基板の片面研磨面の反対面の算術平均粗さRaは0.08μmであり、0.1μmに達していなかった。
表1に、片面研磨された石英基板の可視光(波長740nm)の透過率及び平坦度を示す。片面研磨された石英基板の透過率が10%であり、基板平坦度として、TTV≦2.5μm、サイトサイズ20mm×20mmでのLTV≦1.2μmであった。
次に、この片面研磨された石英基板とイオン注入された単結晶シリコン基板とを貼り合わせ、イオン注入剥離法により石英基板上に剥離転写されたシリコン薄膜において、未転写部(ボイド)がまったく存在しないSOQ基板を作製することができた。しかし、透過率が高いこともあり、当該SOQ基板はシリコンプロセスで使用されている在荷センサーに検知されなかった。
[比較例2]
片面研磨加工する基板として、粒径20μm以下のアルミナ砥粒による両面ラップ加工を施した6インチ石英基板(以下、基板A”と略す)を用意した。
次に、以下の作業をクリーン化されていない一般的な作業場で実施した。
まず、基板A”を予め70℃に加熱した後、固形ワックスを基板A”表面に押し当てる形で基板A”にワックスを塗布した(以下、これを基板B”と略す)。
次に、定盤に基板B”をワックス層を介して軽く貼り付けた後、基板B”を90℃まで加熱し、基板B”と定盤に荷重をかけることで貼り付けを行った。
この後、基板B”に対し、酸化セリウムスラリーを用いた片面研磨を研磨厚さ20μm、コロイダルシリカスラリーを用いた片面研磨を研磨厚さ1μmで実施した後、研磨後の基板を定盤から取り外した。この基板の片面研磨面の反対面の算術平均粗さRaは0.08μmであり、0.1μmに達していなかった。
表1に、片面研磨された石英基板の可視光(波長740nm)の透過率及び平坦度を示す。片面研磨された石英基板の透過率が10%であり、基板平坦度として、TTV≧19μm、サイトサイズ20mm×20mmでのLTV≧15.5μmであった。片面研磨基板の表面に凹みが散見され、これにより基板平坦度が実施例1に比べて悪いと考えられる。
次に、この片面研磨された石英基板とイオン注入された単結晶シリコン基板とを貼り合わせようとしたが、貼り付かないものがあった。また、貼り合わせができたものについては、イオン注入剥離法により石英基板上に剥離転写されたシリコン薄膜において未転写部(ボイド)が確認された。
Figure 0006191154
なお、これまで本発明を実施形態をもって説明してきたが、本発明はその実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
1 シリコン基板
2 絶縁膜(シリコン酸化膜)
3 イオン注入領域
4 石英基板又はガラス基板
4’ 片面研磨基板
5 貼り合わせ基板(接合体)
6 シリコン薄膜
7 ウェーハ
8 SOI基板

Claims (10)

  1. 石英基板又はガラス基板の少なくとも片面について重量平均粒径20μm以下のアルミナ砥粒を用いたラップ加工による粗面化処理を行い、次いでこの粗面化した面についてHF水溶液を用いたエッチング処理と、HF、NH4F、酢酸及び水を含む酸性溶液を用いたエッチング処理とをこの順番で行って更に粗面化させてこのエッチング処理した面の算術平均粗さRaが0.1μm以上となる不透明化処理を行った後、更に該不透明化処理を片面に行った場合にはその反対面を、両面に行った場合にはいずれかの片面を研磨する片面研磨処理を施して可視光の直線透過率8%以下の片面研磨基板を作製し、次いで該片面研磨基板をハンドル基板として用いたイオン注入剥離法により、石英基板又はガラス基板上にシリコン薄膜を有するSOI基板を得ることを特徴とするSOI基板の製造方法。
  2. 上記片面研磨処理は、基板の研磨面とは反対面に平均厚さが2μm以上、厚さバラツキが平均厚さの30%以内のワックス層を形成し、該ワックス層を介して基板を定盤上に貼り付けて研磨を行うものであることを特徴とする請求項1記載のSOI基板の製造方法。
  3. 上記ワックス層は、粒径1μm以上のパーティクルを除去したゲル状のワックスを塗布してなることを特徴とする請求項2記載のSOI基板の製造方法。
  4. 上記片面研磨処理は、酸化セリウム粒子を含むスラリー及び/又はコロイダルシリカを含むスラリーを用いることを特徴とする請求項2又は3記載のSOI基板の製造方法。
  5. 上記片面研磨処理は、上記酸化セリウム粒子を含むスラリーを用いる第1研磨と、コロイダルシリカを含むスラリーを用いる第2研磨の多段階の研磨加工からなり、上記第1研磨の研磨量が上記第2研磨の研磨量以上であることを特徴とする請求項4記載のSOI基板の製造方法。
  6. 上記ワックス層の形成を含む片面研磨処理をクラス3以内のクリーンルーム内で行うことを特徴とする請求項2〜5のいずれか1項記載のSOI基板の製造方法。
  7. 上記片面研磨基板の研磨面の平坦度が、TTV≦8μm、サイトサイズ20mm×20mmでLTV≦2μmであって、表面粗さRa≦0.3nmであることを特徴とする請求項1〜6のいずれか1項記載のSOI基板の製造方法。
  8. 上記石英基板又はガラス基板の両面についてラップ加工による粗面化処理を行うことを特徴とする請求項1〜7のいずれか1項記載のSOI基板の製造方法。
  9. 上記粗面化処理の所要時間が5〜60分であり、上記不透明化処理の所要時間が10〜180分であることを特徴とする請求項1〜8のいずれか1項記載のSOI基板の製造方法。
  10. 上記粗面化処理として、上記ラップ加工に代えて、石英基板又はガラス基板の少なくとも片面について番手280〜2000のアルミナ砥粒の砥石車を用いた研削加工を施すことを特徴とする請求項1〜9のいずれか1項記載のSOI基板の製造方法。
JP2013029748A 2013-02-19 2013-02-19 Soi基板の製造方法 Active JP6191154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013029748A JP6191154B2 (ja) 2013-02-19 2013-02-19 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029748A JP6191154B2 (ja) 2013-02-19 2013-02-19 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014160701A JP2014160701A (ja) 2014-09-04
JP6191154B2 true JP6191154B2 (ja) 2017-09-06

Family

ID=51612207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029748A Active JP6191154B2 (ja) 2013-02-19 2013-02-19 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP6191154B2 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法
JP3117611B2 (ja) * 1994-03-31 2000-12-18 信越石英株式会社 石英ガラス表面加工方法
JP3262674B2 (ja) * 1994-03-31 2002-03-04 信越石英株式会社 石英ガラス表面処理液およびその使用方法
JP2736869B2 (ja) * 1994-11-16 1998-04-02 株式会社オハラ 磁気ディスク基板の製造方法
JP3907129B2 (ja) * 1996-07-20 2007-04-18 信越石英株式会社 シリカガラス治具表面処理液及びそれを用いた処理方法
JPH10128657A (ja) * 1996-10-30 1998-05-19 M Ii M C Kk ウエハ研磨用プレートの加熱方法及び装置
JP2006120819A (ja) * 2004-10-21 2006-05-11 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び半導体ウェーハ
JP5037975B2 (ja) * 2006-03-28 2012-10-03 Hoya株式会社 磁気ディスク用ガラス基板の製造方法及び磁気ディスクの製造方法
JP2008049443A (ja) * 2006-08-25 2008-03-06 Sumitomo Electric Ind Ltd 半導体ウエハの研磨プレートへの貼り付け方法
JP2009229753A (ja) * 2008-03-21 2009-10-08 Citizen Finetech Miyota Co Ltd 透過型液晶表示素子の製造方法及び透過型液晶表示素子ならびに液晶プロジェクタ装置
JP5368002B2 (ja) * 2008-04-01 2013-12-18 信越化学工業株式会社 Soi基板の製造方法
JP5859756B2 (ja) * 2011-06-30 2016-02-16 Hoya株式会社 Hdd用ガラス基板の製造方法

Also Published As

Publication number Publication date
JP2014160701A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
KR100789205B1 (ko) 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼
US6583029B2 (en) Production method for silicon wafer and SOI wafer, and SOI wafer
US6159825A (en) Controlled cleavage thin film separation process using a reusable substrate
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
JP5926527B2 (ja) 透明soiウェーハの製造方法
US8420503B2 (en) Method for producing SOI substrate
JP5336101B2 (ja) Soi基板の製造方法
EP2362860A1 (en) Surface treatment for molecular bonding
JP2010262984A (ja) サンドブラスト処理された裏面を有するsoi基板の製造方法
EP2879177B1 (en) Method for producing sos substrates, and sos substrate
JP6191154B2 (ja) Soi基板の製造方法
JP5368002B2 (ja) Soi基板の製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP2003298030A (ja) 張り合わせ基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R150 Certificate of patent or registration of utility model

Ref document number: 6191154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150