JP6189340B2 - 負荷スイッチコントローラのための方法および装置 - Google Patents

負荷スイッチコントローラのための方法および装置 Download PDF

Info

Publication number
JP6189340B2
JP6189340B2 JP2014558930A JP2014558930A JP6189340B2 JP 6189340 B2 JP6189340 B2 JP 6189340B2 JP 2014558930 A JP2014558930 A JP 2014558930A JP 2014558930 A JP2014558930 A JP 2014558930A JP 6189340 B2 JP6189340 B2 JP 6189340B2
Authority
JP
Japan
Prior art keywords
circuit
load switch
voltage
control signal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014558930A
Other languages
English (en)
Other versions
JP2015515172A (ja
JP2015515172A5 (ja
Inventor
シエー、クラウン・セン
フサイン、アビド
オブライエン、トーマス・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2015515172A publication Critical patent/JP2015515172A/ja
Publication of JP2015515172A5 publication Critical patent/JP2015515172A5/ja
Application granted granted Critical
Publication of JP6189340B2 publication Critical patent/JP6189340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Description

関連出願の相互参照
[0001]本開示は、それらの両方の内容全体がすべての目的のために参照により本明細書に組み込まれる、２０１２年２月２４日に出願された米国仮出願第６１／６０３，１３５号と、２０１２年３月１５日に出願された米国仮出願第６１／６１１，４１４号との優先権を主張する。
[0002]本明細書で別段に規定されていない限り、このセクションで説明する手法は、本出願の特許請求の範囲に対する従来技術ではなく、このセクションに包含することによって従来技術であるとは認められない。
[0003]様々なタイプの電子デバイスの複雑さおよびエネルギー効率の要件が、規制要件および消費者需要により増加するにもかかわらず、従来の電子電力スイッチは明らかに不変のままである。コストは問わず、空間制限が、３次的でなければ、２次的な問題であり得る、スキューレート制御、複雑なシーケンシングおよび出力監視を用いた、複雑で特定の電力スイッチングを必要とする、費用がかかるハイエンド電子的構成要素について、費用がかかり大きいカスタム構成要素を利用する様々なカスタマイズされたシステムが存在する。図１に、従来のノートブックコンピュータ電力アーキテクチャのブロック図を示す。
[0004]図示のように、そのような電力アーキテクチャは、たいていかなりのコストに関連する、大きい材料表（bill of materials）を含む。そのような電力管理システムにおいて多くの低ドロップアウト調整器（ＬＤＯ：low-dropout regulator）の必要があるだけでなく、ＣＰＵ調整器、デュアルチップセット調整器、デュアルＤＤＲ調整器など、多くの他の異種電力集積回路（ＩＣ）の必要もある。必要とされる電力管理ＩＣの複雑さおよび数のため、そのようなシステムは、多くの汎用入出力（ＧＰＩＯ）ピンとプリント回路板（ＰＣＢ）トレースとを使用してシステムを制御するために外部マイクロコントローラまたはソフトウェアを必要とし、それらのすべてが、ＰＣＢのための、および、最終的に、電力管理システムを含むデバイスのための、増加したフットプリントサイズに寄与する。
[0005]電力制御デバイスが、それぞれの１次電源と１次電源に接続された負荷スイッチとの動作を制御するために１次電力制御信号と２次電力制御信号とを発生するための回路を含む。負荷スイッチのスルーレート（slew rate）は、１次電源を動作させるために使用される電力制御デバイスに記憶された基準電圧に基づいて、２次電力制御信号によって制御され得る。
[0006]１次電力制御信号と２次電力制御信号とのシーケンシングは、電力制御デバイスに記憶された構成データに従って制御され得る。
[0007]監視回路が、１次電源と負荷スイッチとの電圧レベルを監視するために与えられ得る。監視回路は、過電圧（overvoltage）状態および不足電圧（undervoltage）状態をシグナリングし得る。監視回路は、１次電力制御信号のシーケンシングと２次電力制御信号のシーケンシングとを同期させるために使用され得る。
[0008]以下の発明を実施するための形態および添付の図面は、本開示の性質と利点とのより良い理解を与える。
[0009]電子回路中の電力供給の従来の構成を示す図。 [0010]本開示による電力制御デバイスを使用する電力供給構成を示す図。 [0011]構成データにアクセスするために使用され得る例示的なＧＵＩを示す図。 [0012]本開示の特定の実施形態による電力制御デバイスのある程度の詳細を示す図。 [0013]図３の電力制御デバイス中の１次電力コントローラの詳細を示す図。 図３の電力制御デバイス中の１次電力コントローラの詳細を示す図。 [0014]図３の電力制御デバイスによって制御される電力段の一例を示す図。 [0015]図３の電力制御デバイス中の２次電力コントローラの一実施形態を示す図。 [0016]２次電力コントローラ３０４ａについての詳細を示す図。 [0017]図６Ａの２次電力コントローラの動作のためのタイミングチャートを示す図。 [0018]１次電力コントローラによって制御される電力を監視するための監視回路の一実施形態を示す図。 [0019]２次電力コントローラによって制御される電力を監視するための監視回路の一実施形態を示す図。 [0020]別の１次電力コントローラによって制御される電力を監視するための監視回路の一実施形態を示す図。
[0021]以下の説明では、説明の目的で、本開示の完全な理解を与えるために多数の例および具体的な詳細を記載する。ただし、特許請求の範囲において表される本開示は、単独で、または以下で説明する他の特徴との組合せで、これらの例における特徴の一部または全部を含み得、本明細書で説明する特徴と概念との変更形態と等価物とをさらに含み得ることが当業者には明らかであろう。
[0022]図２に、本開示の原理による電力制御デバイス１００のハイレベルブロック図を示す。電力制御デバイス１００は、典型的な電力制御適用例において構成されることが示されている。電力制御デバイス１００は、いくつかの実施形態では４．５Ｖ〜２８Ｖであり得る、入力電圧ＶＩＮを受け取り得る。Ｉ2Ｃインターフェースが、プログラマチックシステム制御および監視を可能にするために与えられ得る。図２Ａに、たとえば、ユーザ（たとえば、設計者）が電力制御デバイス１００に構成データと他の動作データとを入力することを可能にする、グラフィカルユーザインターフェース（ＧＵＩ）の一例を示す。ＧＵＩソフトウェアは、電力制御デバイスに記憶されたデータを読み出すために、およびユーザが与えたデータを電力制御デバイス中に記憶するために、Ｉ2Ｃインターフェースを介して電力制御デバイス１００と通信し得る。
[0023]電力制御デバイス１００は、システム制御および監視のための制御入力ピンとステータス出力ピンとを含み得る。電力制御デバイス１００は、様々な電子回路のための電源２０２ａ、２０２ｂ、２０２ｃ、２０２ｄを制御し得る。たとえば、図２に示す例は、ＤＤＲ ＲＡＭ、ＡＳＩＣチップセット、およびアドバンスグラフィックスプロセッサ（ＡＧＰ：advance graphics processor）など、コンピュータの構成要素を示している。
[0024]いくつかの実施形態では、電力制御１００は、１つまたは複数のＤＣ−ＤＣ電力コントローラ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄを含み得る。ＤＣ−ＤＣ電力コントローラ１０２ａ〜１０２ｄは、ステップダウン変換器、低ドロップアウト調整器など、電源２０２ａ〜２０２ｄの動作を制御するために制御信号を発生し得る。一実施形態では、たとえば、ＤＣ−ＤＣ電力コントローラ１０２ａ〜１０２ｃは、バックコンバータのためのコントローラであり得、ＤＣ−ＤＣ電力コントローラ１０２ｄは、低ドロップアウト（ＬＤＯ：low drop-out）調整器のためのコントローラであり得る。他の実施形態では、ＤＣ−ＤＣ電力コントローラの他の構成が与えられ得る。
[0025]いくつかの実施形態では、電力制御デバイス１００は、１つまたは複数の負荷スイッチコントローラ１０４ａ、１０４ｂ、１０４ｃ、１０４ｄを含み得る。負荷スイッチコントローラ１０４ａ〜１０４ｄは、電源２０２ａ〜２０２ｄに接続された負荷スイッチ２０４ａ、２０４ｂ、２０４ｃ、２０４ｄの動作を制御するために制御信号を発生し得る。負荷スイッチ２０４ａ〜２０４ｄはＮチャネルＭＯＳＦＥＴデバイスを備え得るが、他の負荷スイッチ設計が採用され得る。
[0026]図２でわかるように、ＤＣ−ＤＣ電力コントローラ１０２ａ〜１０２ｄは、プログラム的に調整された出力電圧を生成するために電源の動作を制御するために制御信号を発生し得る。いくつかの実施形態では、たとえば、電源は、０．５Ｖ〜５．０Ｖの範囲内の出力電圧を生成し得るが、他の実施形態では、他の電源が、他の電圧レベルを生成するように設計され得る。
[0027]負荷スイッチ２０４ａ〜２０４ｄは、他のデバイスのための追加の電力源として働くために電源２０２ａ〜２０２ｄの電圧出力を「タップ」オフし得る。図２に示す例では、たとえば、負荷スイッチ２０４ａおよび２０４ｄは、電源２０２ａの電圧出力をタップオフする。負荷スイッチ２０２ｂは電源２０２ｂをタップオフし、負荷スイッチ２０２ｃは電源２０２ｃをタップオフする。一般的な場合、設計者は、任意の負荷スイッチ２０４ａ〜２０４ｄを、それらの特定の設計によって必要とされるように任意の電源２０２ａ〜２０２ｄから電力をタップするように、接続し得ることが諒解され得る。各電源２０２ａ〜２０２ｄは、ある範囲の電圧レベル内の特定の電圧レベルを出力するように構成され得る。本開示の原理によれば、電力制御デバイス１００は、負荷スイッチ２０４ａ〜２０４ｄに接続された電源２０２ａ〜２０２ｄの任意の構成の動作を制御するために好適な制御信号を与え得、図２は、１つのそのような構成の一例を示している。
[0028]本明細書で使用する「１次電源」という用語は、ＤＣ−ＤＣ電力コントローラ１０２ａ〜１０２ｄによって制御される電源、たとえば、電源２０２ａ〜２０２ｄを指すことになる。ＤＣ−ＤＣ電力コントローラ１０２ａ〜１０２ｄは、したがって「１次電力コントローラ」と呼ばれることがある。「２次電源」という用語は、同様に、負荷スイッチ（たとえば、２０４ａ〜２０４ｄ）、または等価なデバイスを指すことになる。負荷スイッチコントローラ１０４ａ〜１０４ｄは、したがって「２次電力コントローラ」と呼ばれることがある。
[0029]本開示の様々な態様について説明するために、次に、図３に示す例示的な実施形態を参照する。この図は、譲受人の完全所有子会社によって製造および販売されるデバイスである、ＳＭＢ１０９デジタル電力制御チップにおいて実施される、本開示による電力制御デバイス３００の内部ブロック図を示している。電力制御デバイス３００は、それぞれの１次電源の動作を制御するために制御信号を発生する１次電力コントローラ３０２ａ、３０２ｂ、３０２ｃを含み得る。いくつかの実施形態では、１次電源はバックコンバータを含む。１次電力コントローラ３０２ａ〜３０２ｃの各々のためのピン配列は以下を含み得る。
・ＢＳＴ＃−ブートストラップキャパシタへの接続のためのブートストラップ入力
・ＤＲＶＨ＃、ＤＲＶＬ＃−それぞれの高側および低側スイッチング出力
・ＳＷ＃−出力インダクタの高側への接続のためのスイッチノード
・ＣＳＨ＃、ＣＳＬ＃−それぞれの高側および低側電流感知入力
・ＦＢ＃−ＰＷＭコントローラへの電圧フィードバック入力
・ＣＯＭＰ＃−周波数補償入力
ただし、「＃」は、１次電力コントローラ３０２ａの場合は「０」であり、１次電力コントローラ３０２ｂの場合は「１」であり、１次電力コントローラ３０２ｃの場合は「２」である。
[0030]電力制御デバイス３００は、別の種類の１次電源として働き得る、ＬＤＯ調整器の動作を制御するために制御信号を発生する、１次電力コントローラ３０２ｄをさらに含み得る。１次電力コントローラ３０２ｄのためのピン配列は、ＬＤＯ調整器の電力段に制御信号を出力するＬＤＯＤＲＶと、ＬＤＯ調整器のＬＤＯコントローラ部分へのフィードバック電圧であるＬＤＯＦＢとを含む。
[0031]電力制御デバイス３００は、それぞれの負荷スイッチの動作を制御するためにそれぞれの負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３を生成する、２次電力コントローラ３０４ａ、３０４ｂ、３０４ｃ、３０４ｄを含み得る。２次電力コントローラ３０４ａ〜３０４ｄはモジュール３０４中に含まれ得る。
[0032]本開示の原理によれば、２次電力コントローラ３０４ａ〜３０４ｄは、負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３によって制御される負荷スイッチのスルーレート制御とシーケンシング制御とを行い得る。負荷スイッチのスルーレートを制御することによって、負荷スイッチからの電力は、ステップ様式ではなく漸進的方法でオンにされ得、したがって、１次電源と負荷スイッチによって駆動される負荷との両方において電流サージの影響を低減する。シーケンシング制御は、負荷スイッチが任意の所望の順序でオンにされることを可能にし、したがって電子システムの制御された電源投入を実現する。シーケンシング制御は、１次電力コントローラ３０２ａ〜３０２ｄの動作を２次電力コントローラ３０４ａ〜３０４ｄの動作と同期させることを含み得る。
[0033]電圧基準ブロック３０６は、１次電力コントローラ３０２ａ〜３０２ｄのために、それぞれ基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３を与え得る。したがって、たとえば、Ｖｒｅｆ０は、１次電力コントローラ３０２ａのための基準電圧として働き、Ｖｒｅｆ１は、１次電力コントローラ３０２ｂのための基準電圧として働き、以下同様である。電圧基準ブロック３０６は、各基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３について、ある範囲内の、異なる電圧レベルを与えるようにプログラムされ得る。特定の実施形態では、たとえば、電圧基準ブロック３０６は、Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、およびＶｒｅｆ３の各々について、９．８ｍＶステップで０．５Ｖから２．５Ｖまでの範囲内の電圧レベルを出力し得る。
[0034]いくつかの実施形態では、電力制御デバイス３００は、ダブルデータレート（ＤＤＲ）メモリ動作について外部から与えられた（たとえば、ＥＮ２／ＶＴＴＦＢピンを介して与えられた）ＶTT基準電圧を受け付けるためにＶＴＴ構成ブロック３０６ａを含み得る。
[0035]システム制御論理３２２は、電力制御デバイス３００の様々な動作を監視し、制御するために、制御論理（論理ゲート、ファームウェア、ソフトウェアなど）を含み得る。以下で説明するように、システム制御論理３２２は、電力制御デバイス３００の動作を協調させるために様々な制御信号をアサートし得る。
[0036]メモリ３２４は、電力制御デバイス３００を備える内部構成要素のためのトリミングデータを含む様々な構成パラメータを記憶し得る。メモリ３２４は、１次電力コントローラ３０２ａ〜３０２ｄと２次電力コントローラ３０４ａ〜３０４ｄとの構成を定義する、ユーザが与えた構成データを記憶し得る。たとえば、メモリ３２４は、各基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、およびＶｒｅｆ３について電圧レベルを設定するデータを記憶し得る。メモリ３２４は、各２次電力コントローラ３０４ａ〜３０４ｄを、その２次電力コントローラがそれに接続された１次電力コントローラ３０２ａ〜３０２ｄと関連付ける、データを含み得る。たとえば、少しの間図２を参照すると、負荷スイッチ２０４ａおよび２０４ｃは、電源２０２ａから電力をタップする。メモリ３２４は、したがって、負荷スイッチコントローラ１０４ａおよび１０４ｃがＤＣ−ＤＣ電力コントローラ１０２ａに関連付けられることを示すための、データを記憶し得る。メモリ３２４に記憶され得る他の構成データは、以下でさらに説明する、スルーレート情報、シーケンシング情報などを含み得る。
[0037]発振器３２６は、タイミングおよび制御信号を発生するためにシステム制御論理３２２によって必要とされる様々な周波数およびタイミング関係のクロック信号を発生し得る。いくつかの実施形態では、たとえば、発振器３２６は、それぞれの１次電力コントローラ３０２ａ〜３０２ｃにおける電流制御ループについて、ランプ電圧Θ０、Θ１、Θ２を発生し得る。
[0038]次に図４Ａを参照しながら、１次電力コントローラ３０２ａについての追加の詳細について説明する。１次電力コントローラ３０２ｂおよび３０２ｃが同様の設計を有することを理解されよう。１次電力コントローラ３０２ｄは図４Ｂに記載されている。さらに図４Ａを用いて続けると、上記で説明したように、いくつかの実施形態では、それぞれの１次電力コントローラ３０２ａ〜３０２ｃによって制御される１次電源はバックコンバータであり得る。したがって、図４Ａに示す１次電力コントローラ３０２ａは、バックコンバータのフィードバック制御段を構成する。図５に、１次電力コントローラ３０２ａがそれの動作を制御し得るバックコンバータの電力段５０２の一例を示す。電力段５０２は、スイッチャ回路５０２ａ、５０２ｂと、インダクタ５０２ｃと、出力キャパシタ５０２ｄとを含み得る。スイッチャ回路５０２ａ、５０２ｂのスイッチはＮチャネルＭＯＳＦＥＴであり得る。
[0039]１次電力コントローラ３０２ａは、スイッチャ制御信号ＤＲＶＨ０を出力する高側ドライバ４０２ａと、スイッチャ制御信号ＤＲＶＬ０を出力する低側ドライバ４０２ｂとを含み得る。「０」の指定は、１次電力コントローラ３０２ａを備える構成要素を指し、同様に、１次電力コントローラ３０２ｂおよび３０２ｃの構成要素は、それぞれ「１」および「２」を用いて指定されることになる。スイッチャ制御信号ＤＲＶＨ０、ＤＲＶＬ０は、図５に示すスイッチャ回路５０２ａ、５０２ｂを駆動するのに役立ち得る。電流感知アンプ４０４は、ＰＷＭ発生器４０６中にフィードするインダクタ電流を感知する。発振器３２６からのランプ電圧Θ０がＳＲフリップフロップ４０８中にフィードする。感知されたインダクタ電流は、ランプ電圧Θ０とともに、１次電力コントローラ３０２ａのための電流制御ループを構成する。
[0040]電力段５０２によって発生された出力電圧ＶＯＵＴは、ピンＦＢ０を介して誤差アンプ４１０にフィードバックし、電圧基準ブロック３０６によって与えられる基準電圧Ｖｒｅｆ０と比較される。これは、基準電圧Ｖｒｅｆ０に従って電力段５０２の出力電圧を設定する制御ループを作成する。
[0041]上記で説明したように、電圧基準ブロック３０６は、０．５Ｖから２．５Ｖまでの範囲内の電圧レベルを出力し得る。図５を参照すると、電圧分割器抵抗器５０４が電力段５０２から省略される場合、誤差アンプ４１０にフィードバックされる電圧はＶＯＵＴである。したがって、１次電力コントローラ３０２ａは、ＶＯＵＴ＝Ｖｒｅｆ０を維持し、したがって範囲０．５Ｖ〜２．５Ｖ内の電圧を生成するように、スイッチャ回路５０２ａ、５０２ｂを駆動することになる。この構成は「低電圧」モード動作と呼ばれることがある。
[0042]一方、電圧分割器抵抗器５０４が、１／２の電圧分割器比がＦＢ０において達成されるように与えられる場合、誤差アンプ４１０にフィードバックされる電圧は１／２ ＶＯＵＴである。したがって、１次電力コントローラ３０２ａは、１／２ ＶＯＵＴ＝Ｖｒｅｆ０、またはＶＯＵＴ＝２×Ｖｒｅｆ０を維持するようにスイッチャを駆動することになる。例示のために、たとえば、ＶＯＵＴは、１．０Ｖ〜２．０Ｖの範囲内のＶｒｅｆ０をプログラムすることと、１／２電圧分割器比とともに電圧分割器抵抗器５０４を採用することとによって、範囲２．０Ｖ〜４．０Ｖ内の電圧を生成するように制御され得る。この構成は「高電圧」モード動作と呼ばれることがある。メモリ３２６は、各１次電力コントローラ３０２ａ〜３０２ｃについて、その１次電力コントローラが低電圧動作のために構成されたのか高電圧動作のために構成されたのかを示すデータを含み得る。いくつかの実施形態では、高電圧モード動作は、２．５Ｖ〜５．０Ｖの範囲内でＶＯＵＴのための電圧レベルを発生するように１次電源を制御することとして定義され得、これは、１／２電圧分割器比を与える電圧分割器抵抗器５０４を使用して、および１．２５Ｖ〜２．５Ｖの範囲内でＶｒｅｆ＃のための電圧レベルを出力するように電圧基準ブロック３０６をプログラムして、達成され得る。
[0043]不感時間（deadtime）制御回路４１２は、ドライバ４０２ａおよび４０２ｂが両方のスイッチャＭＯＳＦＥＴを同時にオンにするのを防ぐことによって、スイッチャ回路５０２ａ、５０２ｂの両端間での「シュートスルー」から守る。
[0044]次に図４Ｂを参照すると、１次電力コントローラ３０２ｄは、ＬＤＯ調整器のＬＤＯコントローラセクションを構成する。１次電力コントローラ３０２ｄは、制御信号ＬＤＯＤＲＶを生成するために複合ＬＤＯ増幅器およびドライバ４２２を備え得る。ＬＤＯ増幅器４２２は、基準電圧Ｖｒｅｆ３を基準とする出力電圧レベルＶＯＵＴを維持するためにパス要素４２４を備える電力段を制御するために電圧基準ブロック３０６からＶｒｅｆ３を受け取る。いくつかの実施形態では、たとえば、パス要素４２４はＮチャネルＭＯＳＦＥＴであり得る。
[0045]図５は、１次電源から電力をタップすることによって２次電源として構成された負荷スイッチの典型的な構成を示している。この図は、電力段５０２の出力ＶＯＵＴに接続された２つの負荷スイッチ５１２、５１４を示している。図示の例では、負荷スイッチ５１２、５１４は、それぞれの負荷スイッチ制御信号ＥＸＴＳＥＱ２およびＥＸＴＳＥＱ３によって制御される。負荷スイッチ制御信号ＥＸＴＳＥＱ２およびＥＸＴＳＥＱ３が、それぞれの負荷スイッチ５１２および５１４をオンにするとき、電力が、バックコンバータ（１次電源）の電力段５０２からタップされ、負荷スイッチに接続された負荷（図示せず）に与えられる。議論は、次に、負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、およびＥＸＴＳＥＱ３を発生する２次電力コントローラ３０４ａ〜３０４ｄの説明に目を向ける。
[0046]図６を参照すると、モジュール３０４は、２つの出力レベル、すなわち、１×出力および２×出力を与える、スルーレートユニット６０２を備え得る。スルーレートユニット６０２の各出力は、それぞれの負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３を発生する、制御ユニット６０４ａ、６０４ｂ、６０４ｃ、６０４ｄ中にフィードする。各２次電力コントローラ３０４ａ〜３０４ｄは、したがって、それぞれの制御ユニット６０４ａ〜６０４ｄと組み合わせて動作するスルーレートユニット６０２を備え得る。
[0047]スルーレートユニット６０２は、システム制御論理３２２から様々な信号を受信する。たとえば、クロック信号ＣＬＫＳＲＣ＃が、スルーレートユニット６０２のためのタイムベースを与える。システム制御論理３２２は、各２次電力コントローラ３０４ａ〜３０４ｄについて別個のクロック信号ＣＬＫＳＲＣ＃がアクティブであることをアサートし得る。システム制御論理３２２はまた、アクティブである２次電力コントローラ３０４ａ〜３０４ｄに対応するイネーブル信号ＳＲＣＥＮ０、ＳＲＣＥＮ１、ＳＲＣＥＮ２、ＳＲＣＥＮ３をアサートする。
[0048]モードセレクタ６０６が、各１次電力コントローラ３０２ａ〜３０２ｃに対応するモードインジケータＨＶＯ０、ＨＶＯ１、ＨＶＯ２を選択する。モードインジケータは、対応する１次電力コントローラ３０２ａ〜３０２ｄが高電圧モード（たとえば、出力２．５Ｖ〜５．０Ｖ）で動作しているのか低電圧モード（たとえば、出力０．５Ｖ〜２．５Ｖ）で動作しているのかを示す。システム制御論理３２２は、１次電力コントローラ３０２ａ〜３０２ｃのうちの１つを識別するためにビットＩＣＨＩ００およびＩＣＨＩ０１をアサートする。たとえば、‘００’ｂは、１次電力コントローラ３０２ａに関連付けられ、したがってＨＶＯ０を選択し得、‘０１’ｂは、１次電力コントローラ３０２ｂに関連付けられ、したがってＨＶＯ１を選択し得、‘１０’ｂは、１次電力コントローラ３０２ｃに関連付けられ、したがってＨＶＯ２を選択し得る。いくつかの実施形態では、モードセレクタ６０６は、どの２次電力コントローラ３０４ａ〜３０４ｄがアクティブであるか、およびどの１次電力コントローラ３０２ａ〜３０２ｃが（１つまたは複数の）アクティブ２次電力コントローラに関連付けられるかに応じて、制御ユニット６０４ａ〜６０４ｄの各々にモードインジケータＨＶＯ０、ＨＶＯ１、またはＨＶＯ２のうちの１つを出力するマルチプレクサ（たとえば、４：１ ｍｕｘ）であり得る。
[0049]制御ユニット６０４ａ〜６０４ｄは、それぞれ、システム制御論理３２２が、スルーレートユニット６０２の動作と協調するためにアサートし得る、対応するイネーブル信号（たとえば、ＥＮＡ＿ＳＲＣ０）およびディセーブル信号（たとえば、ＥＯＳＲＣ０）を有する。
[0050]図６Ａに、一緒に２次電力コントローラ３０４ａとして動作する、スルーレートユニット６０２と制御ユニット６０４ａとの詳細を示す。制御ユニット６０４ｂ〜６０４ｄは同様に構築される。２次電力コントローラ３０４ｂは、スルーレートユニット６０２と制御ユニット６０４ｂの組合せを備え、２次電力コントローラ３０４ｃは、スルーレートユニット６０２と制御ユニット６０４ｃの組合せを備え、以下同様である。
[0051]スルーレートユニット６０２は、着信クロック信号ＣＬＫＳＲＣ０によって設定されたレートにおいてパルスを発生するためにワンショットを含む。ワンショットは、クロック信号ＣＬＫＳＲＣ０によって設定されたレートにおいてキャパシタＣsrcを充電するために非重複（ＮＯＬ：non-overlapping）スイッチを動作させる。キャパシタＣsrcの両端間に接続された接地スイッチが、システム制御論理３２２がイネーブル信号ＳＲＣＥＮ０をアサートするまで、キャパシタを放電された状態に維持する。キャパシタ電圧ＶCSRCはバッファ６１２中にフィードする。バッファ６１２は、２の利得係数を用いて非反転増幅器として構成されたオペアンプを備え得る。バッファ６１２の出力は、オペアンプの２×利得を反映するために「２×出力」と呼ばれることがある。「１×出力」と呼ばれる別の出力は、抵抗器分割器フィードバックネットワークから取られ、単位利得を有する。
[0052]制御ユニット６０４ａは、負荷スイッチ制御信号ＥＸＴＳＥＱ０を出力する出力ドライバ６２２を含み、これは、いくつかの実施形態ではＭＯＳＦＥＴデバイスであり得る。出力ドライバ６２２は、３つのスイッチ６２４、６２６、および６２８のうちのいずれかを閉じることによってオンにされ得る。スイッチ６２４は、出力ドライバ６２２のゲートにバッファ６１２の１×出力を接続することになる。スイッチ６２６は、出力ドライバ６２２のゲートにバッファ６１２の２×出力を接続することになる。スイッチ６２８は、出力ドライブ６２２のゲートにＶＤＤＨを接続することになり、これは、いくつかの実施形態では１０Ｖであり得る。信号ＥＮＡ＿ＳＲＣ０およびＥＯＳＲＣ０は、モードセレクタ６０６からのモードインジケータＨＶＯ０、ＨＶＯ１、またはＨＶＯ２とともに、論理６３２に従ってスイッチ６２４〜６２８の閉および開を制御する。
[0053]次に、図７のタイミングチャートに関連して、図６Ａに示す２次電力コントローラ３０４ａの動作について説明する。概して、本開示の原理によれば、スルーレートユニット６０４は、負荷スイッチ６１０のスルーレートを制御することができる負荷スイッチ制御信号ＥＸＴＳＥＱ０を発生する。これは、負荷スイッチ６１０が、その負荷スイッチがそれに接続された１次電源によって判断された最終出力電圧レベルまで漸進的方法でオンにされることを可能にする。負荷スイッチ６１０がそれの最終出力電圧レベルに達した後、２次電力コントローラ３０４ａは、その負荷スイッチを、（たとえば、電源切断動作中に）オフにされるべき時間になるまで、オン状態に維持することができる。
[0054]図７を参照すると、システム制御論理３２２が２次電力コントローラ３０２ａをイネーブルにする準備ができているとき、それはクロック信号ＣＬＫＳＲＣ０をアサートすることになり、これは、負荷スイッチ６１０のスルーレートを設定することになる。たとえば、メモリ３２４は、各２次電力コントローラ３０４ａ〜３０４ｄのためのスルーレートを表すデータを記憶し得る。そのデータは、好適なクロック信号ＣＬＫＳＲＣ＃を発生するためにシステム制御論理３２２によって使用され得る。
[0055]クロック信号ＣＬＫＳＲＣ０をアサートすることは、ワンショットの実行を開始することになる。ただし、システム制御論理３２２がＳＲＣＥＮ０をアサートするまで、キャパシタＣsrcは充電されないことになる。システム制御論理３２２は、２次電力コントローラ３０４ａに関連付けられた１次電力コントローラ３０２ａ〜３０２ｃに従って、モードセレクタ６０６上でＩＣＨＩ００およびＩＣＨＩ０１ビットを設定し得る。関連付けられた１次電力コントローラの高電圧モードインジケータＨＶＯ＃が、モードセレクタ６０６を通って論理６３２にフィードすることになる。
[0056]図７中の時点Ａにおいて、システム制御論理３２２は、ＥＮＡ＿ＳＲＣ０およびＳＲＣＥＮ０をアサートし得る（ＥＯＳＲＣ０はこの時点でアサート解除される）。高電圧モードインジケータＨＶＯ＃に応じて、出力ドライバ６２２は、スイッチ６２４を介して１×出力に接続されるか、またはスイッチ６２６を介して２×出力に接続されることになる。たとえば、ＨＶＯ＃インジケータが高電圧動作を示す場合、出力ドライバ６２２は２×出力に接続されることになる。本開示のこの態様について以下でより詳細に説明する。
[0057]ワンショットがキャパシタＣsrcを充電するにつれて、キャパシタ電圧ＶCSRCは、階段様式で増加し、出力ドライバ６２２を駆動し始め、開ループ制御によるレイテンシ期間があり得る。負荷スイッチ制御信号ＥＸＴＳＥＱ０は、漸進的に増加することになり、したがって負荷スイッチ６１０のスルーレート制御を行い、漸進的に負荷スイッチをオンにする。図７でわかるように、負荷スイッチ６１０の電圧出力ＶLSW0は、ＶCSRCの階段増加と協働してランプアップ（スルー）し始める。
[0058]本開示の特定の実施形態では、システム制御論理３２２は、クロック信号ＣＬＫＳＲＣ０の３５７チックを計数し、その時間期間においてＶCSRCを０Ｖから３．５Ｖまでランプする。これは、ワンショットＴONのパルス幅を適切に設計することによって達成され得る。もちろん、これらの設計パラメータが本開示の特定の実施形態に固有であることと、他の値が使用され得ることとを諒解されよう。図７中の時点Ｂにおいて、最後のチックが計数されたとき、システム制御論理３２２は、スルーレート制御の終了を指定するために信号ＥＯＳＲＣ０をアサートする。ＥＯＳＲＣ０がアサートされるとき、論理６３２は、スイッチ６２４および６２６を開いているようにし、スイッチ６２８を閉じることになる。スイッチ６２８は、出力ドライバ６２２を完全にオンにするのに十分な電圧レベル（たとえば、１０Ｖ）である、ＶＤＤＨまでドライバ６２２をプルし、出力ドライバ６２２は、今度は負荷スイッチ６１０を完全にオンにする。
[0059]時点Ｃにおいて、負荷スイッチ６１０をオフにするべき時間であるとき、システム制御論理３２２はＥＮＡ＿ＳＲＣ０をアサート解除し得る。これは、スイッチ６２８を開き、したがって出力ドライバ６２２をオフにすることになる。
[0060]次に、低電圧モード動作中のおよび高電圧モード動作中のスルーレートユニット６０２の動作について説明する。１次電力コントローラ３０２ａ〜３０２ｃが範囲０．５Ｖ〜２．５Ｖ内で低電圧モードで動作し得ることを想起されたい。したがって、図６Ａを参照すると、低電圧モードでは、負荷スイッチ６１０のドレインは、せいぜい、その負荷スイッチが低電圧モードでそれに接続された１次電源の最も高い出力電圧である、ＶＯＵＴ＝２．５Ｖに接続されることになる。上記で説明したように、システム制御論理３２２は、ＶCSRCを０Ｖから３．５Ｖまでランプするようにスルーレートユニット６０２を動作させる。上記で説明したように、低電圧モード動作では、出力ドライバ６２２は、０Ｖから３．５Ｖまで変動することになる、バッファ６１２の１×出力によって駆動される。同様に、負荷スイッチ６１０は、出力ドライバ６２２と負荷スイッチとの電圧しきい値Ｖthを考慮に入れて、ＥＸＴＳＥＱ０によって約３．５Ｖまで駆動されることになる。ＥＸＴＳＥＱ０を約３．５Ｖまでランプすることによって、スルーレートユニット６０４は、負荷スイッチ６１０が、システム制御論理が信号ＥＯＳＲＣ０をアサートする時間（たとえば、図７中の時点Ｂ）までに１次電源が低電圧モードで生成するどんな出力電圧までもスルーされることになることを保証することができる。
[0061]図７を参照すると、たとえば、タイミングチャートは、負荷スイッチ６１０が、１．２Ｖ（すなわち、低電圧モード）の電圧レベルを出力するように構成された１次電源に接続された例を示している。時点Ｄにおいて、負荷スイッチ６１０の出力電圧は、出力ドライバ６２２がスイッチ６２８によってＶＤＤＨまでプルアップされる時点Ｂの前に、１．２Ｖまでスルーしている。
[0062]一方、負荷スイッチ６１０がそれに接続された１次電源が、高電圧モード動作のために構成された場合、１次電源の出力電圧は２．５Ｖ〜５．０Ｖの範囲内で動作され得る。上記で説明したように、出力ドライバ６２２は、モードインジケータが高電圧モード動作を示すことになるので、高電圧モードでバッファ６１２の２×出力によって駆動されることになる。２×出力の出力電圧は０．０Ｖから７．０Ｖに及ぶことになる。したがって、負荷スイッチ制御信号ＥＸＴＳＥＱ０は約７．０Ｖまでランプすることになり、これは、負荷スイッチ６１０が、システム制御論理が信号ＥＯＳＲＣ０をアサートする時間（たとえば、図７中の時点Ｂ）までに１次電源が高電圧モードで生成するどんな出力電圧までもスルーされることになることを保証する。
[0063]本開示の一態様はシーケンス制御である。本開示によれば、システム制御論理３２２は、ここではより好都合にまとめて「チャネル」と呼ばれる、１次電力コントローラ３０２ａ〜３０２ｄと２次電力コントローラ３０４ａ〜３０４ｄとのシーケンシングを制御し得る。メモリ３２４は、それらのチャネルをイネーブルにすべき順序を示すためにシステム制御論理３２２によって使用され得るデータを記憶し得る。概して、それらのチャネルは、所与の設計に好適である任意の順序でイネーブルにされ得る。さらに、１つまたは複数のチャネルが同時にイネーブルにされ得る。もちろん、２次電力コントローラは、その２次電力コントローラによって制御される負荷スイッチがオンにされるとき、その負荷スイッチが出力するための電力を有することを保証するために、その２次電力コントローラの関連付けられた１次電力コントローラが先にイネーブルにされた後にのみイネーブルにされるべきであることを諒解されよう。
[0064]以下に、チャネルアクティブ化シーケンスの例示的な例を表し、ただし、Ｐｉは、ｉ番目の１次電力コントローラを表し、１次電力コントローラ３０２ａ〜３０２ｄのうちのいずれか１つであり得る。同様に、Ｓｉは、各シーケンスにおけるｉ番目の２次電力コントローラを表し、２次電力コントローラ３０４ａ〜３０４ｄのうちのいずれか１つであり得る。
・Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｓ１、Ｓ２、Ｓ３、Ｓ４−ここでは、１次電力コントローラがシーケンスにおいて最初にイネーブルにされ、次いで２次電力コントローラがシーケンスにおいてイネーブルにされる。
・Ｐ１、Ｓ１、Ｐ２、［Ｓ２、Ｓ３］、Ｐ３、Ｓ４、Ｐ４−ここでは、１次電力コントローラＰ１が最初にイネーブルにされ、その後に２次電力コントローラＳ１が続き、その後に別の１次電力コントローラＰ２が続き、以下同様である。括弧表記法は、２次電力コントローラＳ２と２次電力コントローラＳ３が同時にイネーブルにされることを示す。このシーケンス例は、Ｓ１がＰ１からの電力を使用し、Ｓ２およびＳ３がＰ２からの電力を使用し、Ｓ４がＰ３からの電力を使用する場合、適切であり得る。Ｐ４がいかなる２次電力コントローラにも関連付けられないことに留意されたい。
・Ｐ１、［Ｓ１、Ｓ２］、Ｐ２、Ｓ３−このシーケンスは、電力コントローラのすべてがイネーブルにされる必要があるとは限らないことを示し、１次電力コントローラのうちの２つと２次電力コントローラのうちの３つとのみのアクティブ化を示す。たとえば、その設計は、２つの１次電源と３つの２次電源とのみを使用し得る。
[0065]本開示の一態様は同期した動作である。本開示によれば、システム制御論理３２２は、チャネルのシーケンスにおける後続のチャネルをいつイネーブルにすべきかを制御するために、そのシーケンスのアクティブ化を同期させ得る。システム制御論理３２２は、いくつかの同期トリガのうちのいずれかを使用するように（たとえば、メモリ３２４に記憶された構成データを使用して）プログラムされ得る。いくつかの実施形態では、トリガは時間遅延であり得る。たとえば、システム制御論理３２２は、シーケンスにおける次のチャネルをアクティブにする前に１つのチャネルをアクティブにした後に何らかの時間期間の間遅延するようにプログラムされ得る。
[0066]他の実施形態では、システム制御論理３２２は、外部で発生された信号をトリガとして受信するために電力制御デバイス３００上の１つまたは複数のピンを使用し得る。以下で説明するように、電圧監視回路が、過電圧状態および不足電圧状態を検出するために与えられ得る。始動中に、システム論理３２２は、シーケンスにおける次のチャネルをいつイネーブルにすべきかを決定するためのトリガとして不足電圧信号を使用し得る。たとえば、システム制御論理３２２は、現在チャネルのための不足電圧状態がアサート解除されるとき、またはある時間期間が経過した後、後続のチャネルをイネーブルにし得る。
[0067]さらに他の実施形態では、トリガはＩ2Ｃバス（ＳＤＡピン、図３）上での通信であり得る。たとえば、電力制御デバイス３００の外部の論理が、Ｉ2Ｃバス上でシステム制御論理３２２にトリガリングメッセージを通信し得る。
[0068]本開示の一態様は、過電圧検出および不足電圧検出である。いくつかの実施形態では、電力制御デバイス３００は、それぞれの１次電力コントローラ３０２ａ〜３０２ｄおよび２次電力コントローラ３０４ａ〜３４０ｄによって制御される１次電源および第２の電源の各々に関して過電圧状態および不足電圧状態のための監視を行い得る。電力制御デバイス３００は、過電圧状態および不足電圧状態を監視するために監視回路を含み得る。いずれかの状態が発生するとき、ＰＧＯＯＤピン（図３）がアサート解除され得る。ＰＧＯＯＤピンは、過電圧状態または不足電圧状態が発生したと判断するために電力制御デバイス３００の外部の論理によって使用され得る。
[0069]図８に、１次電力コントローラ３０２ａ〜３０２ｄとともに使用され得る監視回路８００の一実施形態を示す。いくつかの実施形態では、監視回路８００の事例が各１次電力コントローラ３０２ａ〜３０２ｄについて与えられる。この図は、信号線ラベルにおいて「１」の指定によって示される、１次電力コントローラ３０２ｂのための監視回路８００を示している。同様の監視回路が他の１次電力コントローラの各々について与えられる。
[0070]入力ピンＣＳＬ１が、１次電力コントローラ３０２ｂによって制御される１次電源（たとえば、バックコンバータの電力段、図５参照）の出力ＶＯＵＴに接続される。比較器セクション８０２が、ＶＯＵＴを、１次電力コントローラ３０２ｂに関連付けられた（電圧基準ブロック３０６からの）基準電圧Ｖｒｅｆ１と比較する。
[0071]電圧基準ブロック３０６の出力電圧範囲は０．５Ｖ〜２．５Ｖである。したがって、Ｖｒｅｆ１は、０．５Ｖから２．５Ｖの間の何らかの値となる。各１次電源が高電圧モード（たとえば、２．５Ｖ〜５．０Ｖ）でまたは低電圧モード（たとえば、０．５Ｖ〜２．５Ｖ）で動作され得ることを想起されたい。したがって、本開示によれば、スイッチ８０４が、１次電源が、モードインジケータＨＶＯ１によって判断されるように高電圧モードで動作しているのか低電圧モードで動作しているのかに応じて、（電圧分割器８０６を介して）比較器セクション８０２にＣＳＬ１または１／２×ＣＳＬ１をフィードすることになる。
[0072]比較器セクション８０２は、過電圧（ＯＶ）比較器と不足電圧（ＵＶ）比較器とを備え得る。ＯＶ比較器およびＵＶ比較器は、それらのそれぞれの非反転入力および反転入力上で電圧基準ブロック３０６からＶｒｅｆ１を受け取る。ＶTHOV1は、過電圧判断のためのプログラマブルしきい値である。ＶTHUV1は、不足電圧判断のためのプログラマブルしきい値である。いくつかの実施形態では、メモリ３２４は、ＶTHOV1およびＶTHUV1を判断するために使用され得るしきい値データを記憶し得る。たとえば、メモリ３２４は、ＶTHOV1がＶｒｅｆ１の割合として判断され、ＶTHUV1がＶｒｅｆ１の割合として判断されるような、割合値を記憶し得る。
[0073]ＯＶ比較器は、モードインジケータＨＶＯ１に応じて、Ｖｒｅｆ１を量（ＶＯＵＴ−ＶTHOV1）または量（１／２ ＶＯＵＴ−ＶTHOV1）と比較し、Ｖｒｅｆ１が比較された量よりも小さい場合、過電圧状態を示すために信号ＯＶ＿ＣＨ１をアサートする。ＵＶ比較器は、モードインジケータＨＶＯ１に応じて、Ｖｒｅｆ１を量（ＶＯＵＴ＋ＶTHUV1）または量（１／２ ＶＯＵＴ＋ＶTHUV1）と比較し、Ｖｒｅｆ１が比較された量よりも大きい場合、不足電圧状態を示すために信号ＵＶ＿ＣＨ１をアサートする。
[0074]２００ｎＳおよび４００ｎＳの時間遅延は、小さい電圧変動があり得る、雑音の多い環境の場合、信号遅延を与える。同様の理由で、ＯＶ比較器およびＵＶ比較器は、ＯＶ＿ＣＨ１およびＵＶ＿ＣＨ１が変動することを引き起こし得る小さい電圧変動を可能にするためのヒステリシス（たとえば、２５ｍＶ）を含み得る。
[0075]ＯＶリセット比較器とＯＶ２５ｍＶ比較器との動作は、Ｖｒｅｆ１またはモードインジケータＨＶＯ１に依拠せず、したがってその動作については説明しない。
[0076]図９に、２次電力コントローラ３０４ａ〜３０４ｄとともに使用され得る監視回路９００の一実施形態を示す。いくつかの実施形態では、監視回路９００の事例が各２次電力コントローラ３０４ａ〜３０４ｄについて与えられる。この図は、信号線ラベルにおいて「０」の指定によって示される、２次電力コントローラ３０４ａのための監視回路９００を示している。同様の監視回路が他の２次電力コントローラの各々について与えられる。
[0077]入力ピンＳＥＱＦＢ０が、２次電力コントローラ３０４ｂによって制御される２次電源、たとえば、負荷スイッチ９１０の出力ＶＯＵＴに接続される。比較器セクション９０２が、ＶＯＵＴを、２次電力コントローラ３０４ａに関連付けられた（電圧基準ブロック３０６からの）基準電圧と比較する。基準電圧は、２次電力コントローラ３０４ａに関連付けられた１次電力コントローラによって制御される電源の出力電圧に基づく。
[0078]スイッチ９０４が、ＳＥＱＦＢ０または１／２×ＳＥＱＦＢ０を（電圧分割器９０６を介して）比較器セクション９０２にフィードすることになる。２次電力コントローラ３０４ａに関連付けられた１次電源は、高電圧モード（たとえば、２．５Ｖ〜５．０Ｖ）でまたは低電圧モード（たとえば、０．５Ｖ〜２．５Ｖ）で動作され得る。ただし、上記で説明したように、電圧基準ブロック３０６における各電圧（Ｖｒｅｆ［０〜２］）の出力電圧範囲は０．５Ｖ〜２．５Ｖである。したがって、関連付けられた１次電源が高電圧モードで動作している場合、スイッチ９０４は、比較器セクション９０４に１／２×ＳＥＱＦＢ０をフィードするように、その１次電源に対応するモードインジケータＨＶＯ＃によって動作される。
[0079]２次電力コントローラ３０４ａが、１次電力コントローラ３０２ａ〜３０２ｃのうちのいずれか１つに関連付けられ得るので、２次電力コントローラがそれに関連付けられた１次電力コントローラに対応する基準電圧を選択するために、電圧基準セレクタ９０８ａが与えられ得る。同様に、関連付けられた１次電力コントローラの対応するモードインジケータを選択するために、モードセレクタ９０８ｂが与えられ得る。
[0080]ＶTHOVLSW0は、過電圧判断のためのプログラマブルしきい値である。ＶTHUVLSW0は、不足電圧判断のためのプログラマブルしきい値である。いくつかの実施形態では、メモリ３２４は、ＶTHOVLSW0およびＶTHUVLSW0を判断するために使用され得るしきい値パラメータを記憶し得る。たとえば、メモリ３２４は、ＶTHOVLSW0が、電圧基準セレクタ９０８ａによって選択された基準電圧の割合として判断され、ＶTHUVLSW0が、選択された基準電圧の割合として判断されるような、割合値を記憶し得る。
[0081]図９中のＯＶ比較器とＵＶ比較器との動作は、図８で説明したのと同じである。
[0082]図１０に、１次電力コントローラ３０２ｄ（すなわち、低ドロップアウトコントローラ）とともに使用され得る監視回路１０００の一実施形態を示す。入力ピンＬＤＯＦＢが、１次電力コントローラ３０２ｄによって制御される電力段１０１０の出力ＶＯＵＴに接続される。比較器セクション１００２が、ＶＯＵＴを、電圧基準ブロック３０６からの基準電圧Ｖｒｅｆ３と比較する。図１０中のＯＶ比較器とＵＶ比較器との動作は、図８で説明したのと同じである。
[0083]上記の説明では、特定の実施形態の態様がどのように実装され得るかの例とともに、本開示の様々な実施形態を示した。上記の例は、上記実施形態のみであると見なされるべきではなく、以下の特許請求の範囲によって定義された特定の実施形態のフレキシビリティと利点とを示すために提示された。上記の開示と以下の特許請求の範囲とに基づいて、特許請求の範囲によって定義された本開示の範囲から逸脱することなく、他の構成、実施形態、実装形態、および等価物が採用され得る。
以下に本願出願当初の特許請求の範囲を付記する。
[Ｃ１] 複数の電圧基準出力を有する電圧基準発生器であって、各電圧基準出力が、選択可能な電圧レベルを有する、電圧基準発生器と、
複数の１次電力コントローラであって、各１次電力コントローラが、前記電圧基準発生器の前記電圧基準出力のうちの１つから電圧基準レベルを受信するように接続され、各１次電力コントローラが、前記電圧基準レベルを基準とする出力電圧を生成するためにスイッチャ回路の動作を制御することができるスイッチャ制御信号を発生するように動作可能である、複数の１次電力コントローラと、
複数の２次電力コントローラであって、各２次電力コントローラが、前記１次電力コントローラのうちの１つに関連付けられ、各２次電力コントローラが、前記各２次電力コントローラに関連付けられた前記１次電力コントローラの前記電圧基準レベルを基準とする出力電圧を選択可能なスルーレートにおいて生成するために負荷スイッチを制御することができる負荷スイッチ制御信号を発生するように動作可能である、複数の２次電力コントローラとを備える回路。
[Ｃ２] スルー信号を生成するように動作可能なスルーレートコントローラであって、各第２の電力コントローラが、前記負荷スイッチ制御信号を生成するために選択的に前記スルー信号に接続された、および前記スルー信号によって制御される、ドライバを備える、スルーレートコントローラをさらに備える、Ｃ１に記載の回路。
[Ｃ３] 前記ドライバが、さらに、前記負荷スイッチ制御信号を生成するために定電圧電位によって選択的に制御される、Ｃ２に記載の回路。
[Ｃ４] 前記スルーレートコントローラの動作周波数を制御するクロック信号であって、前記クロック信号が、前記スルーレートコントローラに接続された前記第２の電力コントローラに応じて選択可能である、クロック信号をさらに備える、Ｃ２に記載の回路。
[Ｃ５] 各２次電力コントローラと前記１次電力コントローラのうちの１つとの間の関連付けを記載する関連付けデータを記憶したメモリをさらに備える、Ｃ１に記載の回路。
[Ｃ６] 前記２次電力コントローラが、選択可能な順序に従って次々にイネーブルにされる、Ｃ１に記載の回路。
[Ｃ７] ２つ以上の２次電力コントローラが同時にイネーブルにされる、Ｃ１に記載の回路。
[Ｃ８] 負荷スイッチ制御信号を発生するために選択可能な順序に従って前記２次電力コントローラをイネーブルにするために制御信号を生成するように動作可能な制御論理をさらに備える、Ｃ１に記載の回路。
[Ｃ９] 前記制御論理が、イネーブルにされた２次電力コントローラに関連付けられた前記スルーレートを制御するクロック信号を生成するようにさらに動作可能である、Ｃ８に記載の回路。
[Ｃ１０] 前記制御論理に接続されたメモリであって、前記２次電力コントローラがイネーブルにされる順序を記載するシーケンスデータを記憶したメモリをさらに備える、Ｃ８に記載の回路。
[Ｃ１１] 前記２次電力コントローラのうちの１つによって制御される負荷スイッチが、前記２次電力コントローラのうちの前記１つに関連付けられた前記１次電力コントローラによって制御されるスイッチャ回路に接続される、Ｃ１に記載の回路。
[Ｃ１２] 複数のそれぞれの電源の動作を制御するために複数の１次電力制御信号を発生するための第１の回路手段と、
前記電源に接続された複数のそれぞれの負荷スイッチの動作を制御するために複数の負荷スイッチ制御信号を発生するための第２の回路手段と、
スルーレート制御信号を発生するための第３の回路手段であって、前記第２の回路手段が、前記スルーレート制御信号を使用して負荷スイッチ制御信号を発生するために前記第３の回路手段の出力に選択的に接続するための接続手段を含む、第３の回路手段と、
前記第１の回路手段が各電源を高電圧モードで動作させているのか低電圧モードで動作させているのかを示す、前記各電源に関連付けられたモードインジケータと、
電源と負荷スイッチとの間の関連付けを示す関連付け情報とを記憶するための第４の回路手段とを備え、
前記第３の回路手段が、第１の負荷スイッチに関連付けられた前記電源の前記モードインジケータに基づいて判断されたレートにおいて前記第１の負荷スイッチの出力をスルーするために前記第１の負荷スイッチのためのスルーレート制御信号を発生する、集積回路デバイス。
[Ｃ１３] 前記第１の回路手段が複数の１次電力コントローラ回路を備え、各１次電力コントローラ回路が、対応する１次電力制御信号を発生する、Ｃ１２に記載の集積回路。
[Ｃ１４] 前記第２の回路手段が複数の制御回路を備え、各制御回路が、対応する負荷スイッチ制御信号を発生する、Ｃ１２に記載の集積回路。
[Ｃ１５] 前記第１の回路手段によって使用される基準電圧に従って出力電圧を生成するために前記電源を制御するために前記基準電圧を発生するために電圧基準発生器をさらに備える、Ｃ１２に記載の集積回路。
[Ｃ１６] 前記負荷スイッチがそれに接続された前記電圧基準発生器からの前記基準電圧に基づいて不足電圧状態および過電圧状態を検出するために前記第２の回路手段によって制御される前記負荷スイッチの電圧レベルを監視するために監視回路をさらに備える、Ｃ１５に記載の集積回路。
[Ｃ１７] 前記第４の回路手段が、各負荷スイッチに対応するスルーレートパラメータを記憶し、前記第３の回路手段が、第１のスルーレート制御信号によって制御される前記負荷スイッチに対応する前記スルーレートパラメータを使用して前記第１のスルーレート制御信号を発生する、Ｃ１２に記載の集積回路。
[Ｃ１８] 回路における方法であって、
前記回路に、複数の電源に関連付けられた複数の基準電圧レベルを示す構成データを記憶することと、
前記回路内で、対応する電圧レベルを出力するために前記電源をそれらの対応する基準電圧レベルに従って動作させるために複数の１次制御信号を発生することと、
前記回路内で、１次電源に接続された負荷スイッチを動作させるために複数の２次制御信号を発生することであって、前記２次制御信号は、各負荷回路がそれに接続された前記１次電源に対応する、前記回路に記憶された前記基準電圧レベルに従って前記各負荷スイッチのスルーレートを制御する、発生することとを備える、方法。
[Ｃ１９] 前記１次制御信号を使用して、前記回路に接続された電源を制御することと、前記２次制御信号を使用して、前記回路に接続された負荷スイッチを制御することとをさらに備える、Ｃ１８に記載の方法。
[Ｃ２０] 前記回路に、前記１次制御信号および前記２次制御信号がそれによって発生されるシーケンスを示す構成データを記憶することをさらに備える、Ｃ１８に記載の方法。
[Ｃ２１] 前記負荷スイッチの出力電圧レベルと前記回路に記憶された前記基準電圧レベルとの比較に基づいて不足電圧信号または過電圧信号をトリガするために、前記負荷スイッチの前記出力電圧レベルを監視することと、前記記憶された基準電圧レベルを使用することとをさらに備える、Ｃ１８に記載の方法。

Claims (17)

  1. 複数の電圧基準出力を有する電圧基準発生器であって、各電圧基準出力が、選択可能な電圧レベルを有する、電圧基準発生器と、
    複数の１次電力コントローラであって、各１次電力コントローラが、前記電圧基準発生器の前記電圧基準出力のうちの１つから電圧基準レベルを受信するように接続され、各１次電力コントローラが、前記電圧基準レベルを基準とする出力電圧を生成するためにスイッチャ回路の動作を制御することができるスイッチャ制御信号を発生するように動作可能である、複数の１次電力コントローラと、
    複数の２次電力コントローラであって、各２次電力コントローラが、前記１次電力コントローラのうちの１つに関連付けられ、各２次電力コントローラが、前記各２次電力コントローラに関連付けられた前記１次電力コントローラの前記電圧基準レベルを基準とする出力電圧を選択可能なスルーレートにおいて生成するために負荷スイッチを制御することができる負荷スイッチ制御信号を発生するように動作可能である、複数の２次電力コントローラとを備え、
    スルー信号を生成するように動作可能なスルーレートコントローラであって、各第２の電力コントローラが、前記負荷スイッチ制御信号を生成するために選択的に前記スルー信号に接続された、および前記スルー信号によって制御される、ドライバを備える、スルーレートコントローラをさらに備える、回路。
  2. 前記ドライバが、さらに、前記負荷スイッチ制御信号を生成するために定電圧電位によって選択的に制御される、請求項１に記載の回路。
  3. 前記スルーレートコントローラの動作周波数を制御するクロック信号であって、前記クロック信号が、前記スルーレートコントローラに接続された前記第２の電力コントローラに応じて選択可能である、クロック信号をさらに備える、請求項１に記載の回路。
  4. 各２次電力コントローラと前記１次電力コントローラのうちの１つとの間の関連付けを記載する関連付けデータを記憶したメモリをさらに備える、請求項１に記載の回路。
  5. 前記２次電力コントローラが、選択可能な順序に従って次々にイネーブルにされる、請求項１に記載の回路。
  6. ２つ以上の２次電力コントローラが同時にイネーブルにされる、請求項１に記載の回路。
  7. 負荷スイッチ制御信号を発生するために選択可能な順序に従って前記２次電力コントローラをイネーブルにするために制御信号を生成するように動作可能な制御論理をさらに備え、
    前記制御論理が、イネーブルにされた２次電力コントローラに関連付けられた前記スルーレートを制御するクロック信号を生成するようにさらに動作可能であり、
    前記制御論理に接続されたメモリであって、前記２次電力コントローラがイネーブルにされる順序を記載するシーケンスデータを記憶したメモリをさらに備える、請求項１に記載の回路。
  8. 前記２次電力コントローラのうちの１つによって制御される負荷スイッチが、前記２次電力コントローラのうちの前記１つに関連付けられた前記１次電力コントローラによって制御されるスイッチャ回路に接続される、請求項１に記載の回路。
  9. 複数のそれぞれの電源を、それらの対応する基準電圧レベルに従って対応する電圧レベルを出力させるように動作させるための複数の１次電力制御信号を発生するための第１の回路手段と、
    前記電源に接続された複数のそれぞれの負荷スイッチの動作を制御するために複数の負荷スイッチ制御信号を発生するための第２の回路手段と、
    スルーレート制御信号を発生するための第３の回路手段であって、前記第２の回路手段が、前記スルーレート制御信号を使用して負荷スイッチ制御信号を発生するために前記第３の回路手段の出力に選択的に接続するための接続手段を含む、第３の回路手段と、
    前記第１の回路手段が各電源を高電圧モードで動作させているのか低電圧モードで動作させているのかを示す、前記各電源に関連付けられたモードインジケータと、
    電源と負荷スイッチとの間の関連付けを示す関連付け情報とを記憶するための第４の回路手段とを備え、
    前記第３の回路手段が、第１の負荷スイッチに関連付けられた前記電源の前記モードインジケータに基づいて判断されたレートにおいて前記第１の負荷スイッチの出力をスルーするために前記第１の負荷スイッチのためのスルーレート制御信号を発生する、集積回路。
  10. 前記第１の回路手段が複数の１次電力コントローラ回路を備え、各１次電力コントローラ回路が、対応する１次電力制御信号を発生する、請求項９に記載の集積回路。
  11. 前記第２の回路手段が複数の制御回路を備え、各制御回路が、対応する負荷スイッチ制御信号を発生する、請求項９に記載の集積回路。
  12. 前記第１の回路手段によって使用される基準電圧を生成して、前記基準電圧に従って出力電圧を生成するように前記電源を制御する電圧基準発生器をさらに備え、
    前記負荷スイッチがそれに接続された前記電圧基準発生器からの前記基準電圧に基づいて不足電圧状態および過電圧状態を検出するために前記第２の回路手段によって制御される前記負荷スイッチの電圧レベルを監視するために監視回路をさらに備える、請求項９に記載の集積回路。
  13. 前記第４の回路手段が、各負荷スイッチに対応するスルーレートパラメータを記憶し、前記第３の回路手段が、第１のスルーレート制御信号によって制御される前記負荷スイッチに対応する前記スルーレートパラメータを使用して前記第１のスルーレート制御信号を発生する、請求項１２に記載の集積回路。
  14. 回路における方法であって、
    前記回路に、複数の電源に関連付けられた複数の基準電圧レベルを示す構成データを記憶することと、
    前記電源を、それらの対応する基準電圧レベルに従って対応する電圧レベルを出力させるように動作させるための複数の１次制御信号を前記回路内で発生することと、
    前記回路内で、前記電源に接続された負荷スイッチを動作させるために複数の２次制御信号を発生することであって、前記２次制御信号は、各負荷回路が接続された前記負荷スイッチに接続された前記電源に対応する、前記回路に記憶された前記基準電圧レベルに従って各負荷スイッチのスルーレートを制御する、発生することとを備える、方法。
  15. 前記１次制御信号を使用して、前記回路に接続された電源を制御することと、前記２次制御信号を使用して、前記回路に接続された負荷スイッチを制御することとをさらに備える、請求項１４に記載の方法。
  16. 前記回路に、前記１次制御信号および前記２次制御信号がそれによって発生されるシーケンスを示す構成データを記憶することをさらに備える、請求項１４に記載の方法。
  17. 前記負荷スイッチの出力電圧レベルと前記回路に記憶された前記基準電圧レベルとの比較に基づいて不足電圧信号または過電圧信号をトリガするために、前記負荷スイッチの前記出力電圧レベルを監視することと、前記記憶された基準電圧レベルを使用することとをさらに備える、請求項１４に記載の方法。
JP2014558930A 2012-02-24 2013-02-25 負荷スイッチコントローラのための方法および装置 Active JP6189340B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261603135P 2012-02-24 2012-02-24
US61/603,135 2012-02-24
US201261611414P 2012-03-15 2012-03-15
US61/611,414 2012-03-15
US13/776,274 US9312835B2 (en) 2012-02-24 2013-02-25 Load switch controller with slew rate control
US13/776,274 2013-02-25
PCT/US2013/027678 WO2013126901A1 (en) 2012-02-24 2013-02-25 Method and apparatus for load switch controller

Publications (3)

Publication Number Publication Date
JP2015515172A JP2015515172A (ja) 2015-05-21
JP2015515172A5 JP2015515172A5 (ja) 2016-03-31
JP6189340B2 true JP6189340B2 (ja) 2017-08-30

Family

ID=49002174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014558930A Active JP6189340B2 (ja) 2012-02-24 2013-02-25 負荷スイッチコントローラのための方法および装置

Country Status (6)

Country Link
US (1) US9312835B2 (ja)
EP (1) EP2817690B1 (ja)
JP (1) JP6189340B2 (ja)
KR (1) KR102109220B1 (ja)
CN (1) CN104137021B (ja)
WO (1) WO2013126901A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6297536B2 (ja) 2012-03-15 2018-03-20 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｄｄｒターミネーションをサポートするための追跡を有する負荷スイッチコントローラのための方法および装置
JP6684745B2 (ja) 2017-03-29 2020-04-22 キオクシア株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469053A (ja) * 1990-06-29 1992-03-04 Matsushita Electric Ind Co Ltd Ａ／ｄコンバータ内蔵型ｄｃ―ｄｃコンバータ
JPH0795724A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 電源異常検出機能付き電源装置
JP3609206B2 (ja) * 1995-06-16 2005-01-12 富士通株式会社 電源制御装置、負荷試験方法及び電子機器
JP3480721B2 (ja) * 2001-02-22 2003-12-22 Ｎｅｃパーソナルプロダクツ株式会社 電源オン／オフシーケンス制御装置
US6879139B2 (en) * 2003-05-02 2005-04-12 Potentia Semiconductor, Inc. Sequencing power supplies
JP4607608B2 (ja) * 2005-02-04 2011-01-05 株式会社東芝 半導体集積回路
CN100538601C (zh) * 2005-02-14 2009-09-09 高通股份有限公司 用于启用各个电源域的分布式馈电电源开关电路
JP4835064B2 (ja) * 2005-08-04 2011-12-14 富士電機株式会社 Ｄｃ−ｄｃコンバータ
JP2008034667A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体集積回路装置
US20080059816A1 (en) * 2006-08-30 2008-03-06 Frank Patrick Paniagua Power supply capable of receiving digital communications from electronic devices
TWI321403B (en) * 2006-08-30 2010-03-01 Novatek Microelectronics Corp Overdrive digital-to-analog converter, source driver and method thereof
US7902800B2 (en) * 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
JP5263933B2 (ja) * 2008-03-19 2013-08-14 日本電気通信システム株式会社 マルチ電源装置、該装置に用いられる電力供給方法、及び電力供給制御プログラム
US8261102B2 (en) * 2008-04-28 2012-09-04 Delta Electronics, Inc. Power management system capable of saving power and optimizing operating efficiency of power supplies for providing power with back-up or redundancy to plural loads
EP2120123A1 (en) * 2008-05-12 2009-11-18 Stmicroelectronics SA Slew rate control
US7940101B2 (en) * 2008-08-28 2011-05-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Slew rate control for a load switch
US8901904B2 (en) * 2009-04-15 2014-12-02 Linear Technology Corporation Voltage and current regulators with switched output capacitors for multiple regulation states
US8307222B2 (en) * 2009-09-25 2012-11-06 Dell Products, Lp Flexible cell battery systems and methods for powering information handling systems
JP5486967B2 (ja) * 2010-03-12 2014-05-07 株式会社日立製作所 情報処理装置
JP5623175B2 (ja) * 2010-07-30 2014-11-12 キヤノン株式会社 高電圧発生装置並びに画像形成装置、高電圧発生装置の電圧制御方法
JP2012034496A (ja) * 2010-07-30 2012-02-16 Canon Inc 高電圧発生装置及び画像形成装置
KR20130071791A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 슬루율 제어가 가능한 게이트 라인 드라이버
JP6297536B2 (ja) * 2012-03-15 2018-03-20 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｄｄｒターミネーションをサポートするための追跡を有する負荷スイッチコントローラのための方法および装置

Also Published As

Publication number Publication date
KR102109220B1 (ko) 2020-05-11
CN104137021B (zh) 2017-12-01
JP2015515172A (ja) 2015-05-21
WO2013126901A9 (en) 2016-11-10
US9312835B2 (en) 2016-04-12
US20130222028A1 (en) 2013-08-29
KR20140133863A (ko) 2014-11-20
WO2013126901A1 (en) 2013-08-29
CN104137021A (zh) 2014-11-05
EP2817690B1 (en) 2021-07-14
EP2817690A1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
KR102105218B1 (ko) Ddr 터미네이션을 지원하도록 추적하는 로드 스위치 제어기에 대한 장치 및 방법
JP4870058B2 (ja) 定電流駆動回路
CN101924464B (zh) 供多相dc-dc转换器使用的组件故障检测
US10498243B2 (en) Comparator circuit, power supply control IC, and switching power supply device
US7427853B2 (en) Soft-start circuit for a DC-to-DC converter
CN103378734B (zh) 半导体集成电路器件、电源设备以及控制电源设备的方法
US20100219687A1 (en) Apparatus and method for supplying power to electronic device
JP5167665B2 (ja) 降圧ｄｃ−ｄｃコンバータの制御回路、降圧ｄｃ−ｄｃコンバータおよびその制御方法
US20070120544A1 (en) Single-pin tracking/soft-start function with timer control
JP2008054471A (ja) 昇圧回路および電圧供給回路
US20070024256A1 (en) Switch-mode multiple outputs dcdc converter
EP1715568A2 (en) Constant-voltage circuit capable of reducing time required for starting, semiconductor apparatus including constant-voltage circuit, and control method of constant-voltage circuit
JP2007288974A (ja) 電源装置及び電源供給方法
CN106787685B (zh) 使用软启动的负电荷泵
JP6189340B2 (ja) 負荷スイッチコントローラのための方法および装置
KR101477626B1 (ko) Dc-dc 컨버터용 소프트 스타트 장치
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
WO2022247472A1 (zh) 电压转换电路及其方法、电源管理装置和显示设备
CN115840499A (zh) 电源管理系统和芯片设备
JP2014072970A (ja) コントローラ及びコントローラを有するシステム
CN118525455A (zh) 在旁路模式下具有低静态电流的电源电路
JP2005078141A (ja) 電源装置
JP2011004468A (ja) メモリ書込用電源回路
JP2005295631A (ja) 電源装置及び電源制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170802

R150 Certificate of patent or registration of utility model

Ref document number: 6189340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250