JP6184185B2 - 試験装置 - Google Patents

Description

本発明は、例えば、自動車・バイク・電車・航空機・船舶などの運輸機器や、橋梁・ビル・住宅・建築物などの構造物や、これらの部品などの被試験構造物（以下、これらを総称して、単に「被試験構造物」と言う）に対して、外力を負荷して行う加振試験や、載荷試験や、シミュレーション試験などの各種の試験（以下、これらを総称して、単に「試験」と言う）を行うための試験装置に関する。

従来、この種の試験装置としては、「物理空間に実際に存在する被試験構造物に対して、実際に外力を負荷して、各種の試験を行う実モデル（試験機本体）の挙動データ」と、「コンピュータ上の仮想空間に存在する被試験構造物に対して、仮想的に外力を負荷した際の挙動データ」を相互に利用して、実モデル試験と仮想モデル試験の解析を連動して行うハイブリッド試験が行われている。

すなわち、特許文献１（特開２００４−０５３４５２号公報）や、特許文献２（特開２００７−３２７８３１号公報）に開示されるように、リアルタイムにコンピュータシミュレーション（仮想空間における仮想モデルによるシミュレーション）を実行し、実モデルと仮想モデルとを連動して動かすことで、実モデルの挙動をコンピュータシミュレーション内に取り込みながら行うリアルタイムシミュレーション：RTS（Real Time Simulation）試験が可能になってきた。このような試験は、HILS（Hardware In the Loop Simulation）とも呼ばれている。

特開２００４−０５３４５２号公報 特開２００７−３２７８３１号公報

このようなリアルタイムシミュレーション試験中は、実モデルの計測データを、制御装置のアナログモニタ出力機能を用いてリアルタイムシミュレータに取り込み、コンピュータシミュレーションを行う。また、コンピュータシミュレーションの結果は、ドライブ信号として制御装置の外部入力機能に入力され、実モデルを動かすように構成されている。
一般的にリアルタイムシミュレーション試験を行う際は、実モデル用の制御装置とコンピュータシミュレーション用のハードウェア（リアルタイムシミュレータ）はそれぞれ独立しており、個別に実行管理が行われているため、試験開始時には細心の注意が必要である。

例えば、図５（Ａ）のグラフに示したように、コンピュータシミュレーション開始時には、コンピュータシミュレーションへ取り込む計測信号が突然立ち上がるために、その微分値が過大なものになってしまったり、コンピュータシミュレーション内の積分要素の作用により、計算結果が過大なものになってしまったりする。このような過大な入力が、実モデルに入力されてしまうと、被試験構造物の破損などが生じてしまい好ましくない。

本発明は、このような現状に鑑み、コンピュータシミュレーション開始時に、過大な入力が実モデルに入力され、被試験構造物の破損などがなく、より実際の現象に近く、正確な解析ができる試験装置を提供することを目的とする。

本発明は、前述したような従来技術における課題及び目的を達成するために発明されたものであって、本発明の試験装置は、
被試験構造物に対して、外力を負荷して各種のＨＩＬＳ試験を行うための試験装置であって、
物理空間に実際に存在する試験対象物の一部を構成する被試験構造物に対して、実際に外力を負荷して各種の試験を行う実モデルと、
前記実モデルにおける試験条件を制御する制御装置と、
前記試験対象物のその他の部分を構成し、仮想空間における仮想モデルの挙動演算を行う仮想空間演算装置と、
を備え、
試験を開始した初期段階で、
前記制御装置において、仮想空間演算装置から制御装置へ入力される外部入力信号に追随するように、実モデルを制御する際に、前記制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを実行するように構成したことを特徴とする。

また、本発明の試験方法は、
被試験構造物に対して、外力を負荷して各種のＨＩＬＳ試験を行うための試験方法であって、
物理空間に実際に存在する試験対象物の一部を構成する被試験構造物に対して、実際に外力を負荷して各種の試験を行う実モデルと、
前記実モデルにおける試験条件を制御する制御装置と、
前記試験対象物のその他の部分を構成し、仮想空間における仮想モデルの挙動演算を行う仮想空間演算装置と、
を備え、
試験を開始した初期段階で、
前記制御装置において、仮想空間演算装置から制御装置へ入力される外部入力信号に追随するように、実モデルを制御する際に、前記制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを実行するように構成したことを特徴とする。

このように構成することによって、制御装置において、仮想空間演算装置から制御装置へ入力される外部入力信号に追随するように、実モデルを制御する際に、瞬時に仮想空間演算装置から制御装置へ入力される外部入力信号に追従しようとすると、オーバーシュートなどにより、実モデルが過大な応答をしてしまうことがある。その結果、被試験構造物の破損などが生じてしまい好ましくない。

これに対して、本発明では、制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを備えているので、オーバーシュートなどにより、実モデルが過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

また、本発明は、試験を開始する前の準備段階で、
前記制御装置の実モデルにおける試験条件と、前記仮想空間演算装置の試験条件とを整合させる試験条件整合ステップを実行するように構成したことを特徴とする。

このように、制御装置の実モデルにおける試験条件と、仮想空間演算装置の試験条件とを整合させる試験条件整合ステップを備えている。
すなわち、仮想空間における仮想モデル（シミュレーションモデル）上で扱うデータの符号と、制御装置の実モデル（試験機）上で扱うデータの符号が、必ずしも一致しないことがある。例えば、被試験構造物が、自動車のステアリング装置の場合、仮想空間における仮想モデル上でタイヤが右に向いた時に（＋）の符号であるのに対し、実モデル上では、左に向いた時が（＋）の符号である場合がある。

このような場合に、実モデルで計測したデータをそのまま、仮想空間における仮想モデルで使用すると動作がおかしくなる。
このために、このような場合に、制御装置の実モデルにおける計測データにマイナスを掛けたもの（符号を反転）を、仮想空間演算装置への入力として取り扱い、制御装置の実モデルにおける試験条件と、仮想空間演算装置の試験条件とを整合させる。

この他にも、例えば、実モデルのリンクの影響（機械的な機構による計測誤差）、単位の換算、微積分処理［変位データから速度データを求めたり（微分）、加速度データから速度データを求めたり（積分）する］などの処理によって、制御装置の実モデルにおける試験条件と、仮想空間演算装置の試験条件とを整合させる。
これによって、実際の現象に近く、正確な解析ができることになる。

また、本発明は、前記外部入力制御ステップにおいて、仮想空間演算装置から制御装置への外部入力信号が一定の外部入力信号となるように、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が無効となるように処理されていることを特徴とする。

このように構成することによって、仮想空間演算装置内の積分要素の作用により、計算結果が過大なものになってしまったり、このような過大な入力が、実モデルに入力されてしまうことがなく、被試験構造物の破損などが生じるおそれがない。
その結果、仮想空間演算装置から制御装置に入力される外部入力信号が安定した一定の信号となって、制御装置による実モデルの制御が安定したものとすることができる。
これにより、実際の現象に近く、正確な解析ができることになる。

また、本発明は、前記外部入力制御ステップの後に、前記実モデルで計測された計測データ信号を、前記制御装置から仮想空間演算装置に入力する際に、仮想空間演算装置に入力される計測データ信号の振幅を徐々に上昇させる仮想空間演算装置入力ステップを備えることを特徴とする。

このように構成することによって、オーバーシュートなどにより、仮想空間演算装置、実モデルが過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

また、本発明は、前記外部入力制御ステップの後に、前記仮想空間演算装置から制御装置へ入力される外部入力信号の振幅を徐々に上昇させる制御装置入力ステップを備えることを特徴とする。

このように外部入力制御ステップの後に、前記仮想空間演算装置から制御装置へ入力される外部入力信号の振幅を徐々に上昇させる制御装置入力ステップを備えるので、オーバーシュートなどにより、実モデルが過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

また、本発明は、前記制御装置入力ステップにおいて、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が有効となるように処理されていることを特徴とする。

このように制御装置入力ステップにおいて、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が有効となるように処理されているので、実際の現象に近く、正確な解析ができることになる。

本発明によれば、制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを備えているので、オーバーシュートなどにより、実モデルが過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。

また、本発明によれば、試験を開始する前の準備段階で、制御装置の実モデルにおける試験条件と、仮想空間演算装置の試験条件とを整合させる試験条件整合ステップを備えているので、例えば、仮想空間における仮想モデル（シミュレーションモデル）上で扱うデータの符号と、制御装置の実モデル（試験機）上で扱うデータの符号が一致しない場合、実モデルのリンクの影響（機械的な機構による計測誤差）、単位の換算、微積分処理［変位データから速度データを求めたり（微分）、加速度データから速度データを求めたり（積分）する］などの処理によって、制御装置の実モデルにおける試験条件と、仮想空間演算装置の試験条件とを整合させる。
これによって、実際の現象に近く、正確な解析ができることになる。

図１は、本発明の試験装置の全体を示す概略ブロック図である。 図２は、図１の試験装置の制御方法の詳細を説明するフローチャートである。 図３は、図１の試験装置の制御方法の概略を説明するフローチャートである。 図４は、図３のリアルタイムシミュレータの制御方法の概略を説明するフローチャートである。 図５は、入力信号の制御方法を説明するグラフである。 図６は、入力信号の制御方法を説明するグラフである。

以下、本発明の実施の形態（実施例）を図面に基づいてより詳細に説明する。

図１は、本発明の試験装置の全体を示す概略ブロック図、図２は、図１の試験装置の制御方法の詳細を説明するフローチャート、図３は、図１の試験装置の制御方法の概略を説明するフローチャート、図４は、図３のリアルタイムシミュレータの制御方法の概略を説明するフローチャート、図５は、入力信号の制御方法を説明するグラフ、図６は、入力信号の制御方法を説明するグラフである。

図１において、符号１０は、全体で本発明の試験装置を示している。

図１に示したように、本発明の試験装置１０は、例えば、ショックアブソーバ、ステアリング装置、ブレーキ装置などの物理空間に実際に存在する試験対象物の一部を構成する被試験構造物に対して、各種のＨＩＬＳ試験を行う試験機１２を備えている。

そして、試験機１２は、このような被試験構造物に対して、実際に外力を負荷して、各種の試験を行う実モデルを構成する試験機本体１４を備えている。

また、試験機１２は、試験機本体１４の試験条件を制御する指令を行うとともに、試験機本体１４で計測された、例えば、変位、荷重などの計測データを取り込む制御装置１６を備えている。

さらに、試験装置１０は、試験対象物のその他の部分を構成し、図１に示したように、コンピュータシミュレーション（仮想空間における仮想モデルによるシミュレーション）を実行するリアルタイムシミュレータ１８を備えている。

また、図１に示したように、リアルタイムシミュレータ１８は、仮想空間における仮想モデル（シミュレーションモデル）２０の挙動演算を行う、仮想空間演算装置を構成するモデル演算部２２を備えている。

そして、リアルタイムシミュレータ１８は、試験機１２の制御装置１６からの計測データを、モデル演算部２２に入力する際に、この入力データを制御するための入力制御部２４を備えている。

さらに、図１に示したように、リアルタイムシミュレータ１８は、モデル演算部２２で挙動演算された計算結果を制御して、試験機１２の制御装置１６へ命令信号として入力するための出力制御部２６を備えている。

また、図１に示したように、試験機１２は、制御装置１６、コンピュータ２８を備えている。なお、コンピュータ２８は、リアルタイムシミュレータ１８の入力制御部２４、出力制御部２６を、一括して統合的に制御している。

そして、図１の点線で囲んで示したように、試験機１２の制御装置１６と、コンピュータ２８とによって、試験機制御部３０が構成されている。

このように構成される本発明の試験装置１０の作動について、以下に、図２〜図４のフローチャートに基づいて詳細に説明する。

先ず、図２に示したように、準備段階を説明する。すなわち、ステップＳ１において、試験機１２において、ユーザが、試験機１２の制御装置１６、または、制御装置１６に付属のコンピュータ２８上でアプリケーションの指示を行う。

これにより、アプリケーションが起動し、ステップＳ２において、試験機１２において、試験準備が行われる。

そして、図２、図３に示したように、ステップＳ３において、試験機１２において、ユーザが、試験機１２の制御装置１６、または、制御装置１６に付属のコンピュータ２８上で、試験の開始の指示を行う。

これにより、リアルタイムシミュレータ１８は、試験機１２の試験開始の通知を受けて、リアルタイムシミュレータ１８を起動する。

なお、この場合、リアルタイムシミュレータ１８の起動は、図２に示したように、ユーザにより手動でリアルタイムシミュレータ１８を起動することもできるが、図示しないが、試験機１２の制御装置１６、制御装置１６に付属のコンピュータ２８によって自動で起動することも可能である。

次に、図２に示したように、ステップＳ４において、リアルタイムシミュレータ１８が起動されたことが、図１に示したように、リアルタイムシミュレータ１８の出力制御部２６を介して、試験機１２のコンピュータ２８に通知される。

さらに、図２に示したように、ステップＳ５において、試験機１２は、リアルタイムシミュレータ１８が起動されたことが通知されたことを受けて、試験機１２の制御装置１６の制御によって、試験に必要な試験機本体１４の試験条件の設定を行う。

そして、図１に示したように、試験条件が、試験機１２のコンピュータ２８を介して、リアルタイムシミュレータ１８の入力制御部２４に通知される。

次に、図２、図３に示したように、ステップＳ６において、リアルタイムシミュレータ１８の入力制御部２４では、この試験機１２の試験条件の通知を受けて、内部状態を適切に変化させる。

すなわち、制御装置１６の実モデルである試験機本体１４における試験条件と、仮想空間演算装置を構成するモデル演算部２２の試験条件とを整合させる試験条件整合ステップが行われる。

これは、仮想空間における仮想モデル（シミュレーションモデル）上で扱うデータの符号と、制御装置１６の実モデルである試験機本体１４上で扱うデータの符号が、必ずしも一致しないことがある。例えば、被試験構造物が、自動車のステアリング装置の場合、仮想空間における仮想モデル上でタイヤが右に向いた時に（＋）の符号であるのに対し、制御装置１６の試験機本体１４上では、左に向いた時が（＋）の符号である場合がある。

このような場合に、試験機本体１４で計測したデータをそのまま、仮想空間における仮想モデルであるリアルタイムシミュレータ１８のモデル演算部２２で使用すると動作がおかしくなる。

このために、制御装置１６の試験機本体１４における計測データにマイナスを掛けたもの（符号を反転）を、仮想空間演算装置を構成するモデル演算部２２への入力として取り扱い、制御装置１６の試験機本体１４における試験条件と、モデル演算部２２の試験条件とを整合させる。

この他にも、例えば、実モデルである試験機本体１４のリンクの影響（機械的な機構による計測誤差）、単位の換算、微積分処理［変位データから速度データを求めたり（微分）、加速度データから速度データを求めたり（積分）する］などの処理によって、制御装置１６の試験機本体１４における試験条件と、仮想空間演算装置を構成するモデル演算部２２の試験条件とを整合させている。
これによって、実際の現象に近く、正確な解析ができることになる。

以上で、準備段階が終了して試験段階に移行する。すなわち、次に、図２に示したように、ステップＳ７において、制御装置１６の実モデルである試験機本体１４における試験条件と、仮想空間演算装置を構成するモデル演算部２２の試験条件とを整合させる試験条件整合ステップが終了した時点で、試験機１２のコンピュータ２８を介して、リアルタイムシミュレータ１８の入力制御部２４に、試験準備完了が通知される。

そして、図２に示したように、ステップＳ８において、ユーザが、試験機１２の制御装置１６、または、制御装置１６に付属のコンピュータ２８上で、リアルタイムシミュレータ１８の入力制御部２４に対して、試験の開始の指示を行う。

なお、この場合、試験の開始の指示は、図２に示したように、ユーザにより手動でリアルタイムシミュレータ１８の入力制御部２４に対して行うこともできるが、図示しないが、試験機１２の制御装置１６、制御装置１６に付属のコンピュータ２８、リアルタイムシミュレータ１８の入力制御部２４によって自動で行うようにすることも可能である。

次に、図２に示したように、ステップＳ９において、ユーザによる試験開始の通知を受けて、リアルタイムシミュレータ１８の出力制御部２６から、試験機１２のコンピュータ２８を介して制御装置１６に対して、例えば、コマンドである「Span Open OK」の通知が行われる。

そして、図２、図３に示したように、ステップＳ１０において、外部入力の有効化が行われる。すなわち、リアルタイムシミュレータ１８の出力制御部２６からのコマンドである「Span Open OK」の通知を受けて、試験機１２側は、外部入力の機能を有効にし、外部入力信号の振幅を徐々に上げていく（外部入力制御ステップ）。

すなわち、制御装置１６において、リアルタイムシミュレータ１８の仮想空間演算装置を構成するモデル演算部２２から、出力制御部２６を介して、試験機１２の制御装置１６へ入力される外部入力信号に追随するように、実モデルである試験機本体１４を制御することが行われる。

この場合、図５（Ｂ）に示したように、試験機本体１４を制御する際に、瞬時にリアルタイムシミュレータ１８のモデル演算部２２から制御装置１６へ入力される外部入力信号に追従しようとすると、試験機本体１４が過大な応答をしてしまうことがある。その結果、被試験構造物の破損などが生じてしまい好ましくない。

これに対して、本発明では、図５（Ｃ）に示したように、０％〜１００％へ、試験機１２の制御装置１６から、実モデルである試験機本体１４に入力される外部入力信号の振幅を徐々に上昇させる外部入力制御ステップを備えている。

このように構成することによって、オーバーシュートなどにより、実モデルである試験機本体１４が過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

この場合、図５（Ａ）に示したように、この外部入力制御ステップにおいて、仮想空間演算装置を構成するモデル演算部２２から制御装置１６への外部入力信号が、一定の外部入力信号となるように処理されている。

すなわち、モデル演算部２２から制御装置１６に入力される外部入力信号の積分要素が無効となるように、リアルタイムシミュレータ１８の出力制御部２６において処理されている。

このように構成することによって、仮想空間演算装置を構成するモデル演算部２２内の積分要素の作用により、計算結果が過大なものになってしまったり、このような過大な入力が、実モデルである試験機本体１４に入力されてしまうことがなく、被試験構造物の破損などが生じるおそれがない。

その結果、モデル演算部２２から制御装置１６に入力される外部入力信号が安定した一定の信号となって、制御装置１６による試験機本体１４の制御が安定したものとすることができる。
これにより、実際の現象に近く、正確な解析ができることになる。

次に、図２、図４に示したように、ステップＳ１１において、外部入力制御ステップが終了した後、「Span Open」の完了、試験開始の通知が、制御装置１６に付属のコンピュータ２８によって、リアルタイムシミュレータ１８の入力制御部２４を介して、モデル演算部２２に通知される。

そして、図３、図４、図６（Ａ）のグラフに示したように、ステップＳ１２において、リアルタイムシミュレータ１８の入力制御部２４では、「Span Open」完了の通知を受けて、仮想空間演算装置を構成するモデル演算部２２への信号入力の出力を０％〜１００％へ徐々に上げていく（仮想空間演算装置入力ステップ）。

このように、外部入力制御ステップの後に、実モデルである試験機本体１４で計測された計測データ信号を、制御装置１６から仮想空間演算装置を構成するモデル演算部２２に入力する際に、モデル演算部２２に入力される計測データ信号の振幅を徐々に上昇させる仮想空間演算装置入力ステップを備えている。

このように構成することによって、オーバーシュートなどにより、仮想空間演算装置を構成するモデル演算部２２、実モデルである試験機本体１４が過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

また、図３、図４、図６（Ａ）のグラフに示したように、このステップＳ１２と同時に、ステップＳ１３において、リアルタイムシミュレータ１８の仮想空間演算装置を構成するモデル演算部２２から、出力制御部２６を介して、試験機１２の制御装置１６へ入力される外部入力信号（制御信号）の振幅を徐々に上昇させる（制御装置入力ステップ）。
なお、この場合、外部入力信号（制御信号）の出力は、図６（Ａ）に示したように、積分の時定数に比べて、十分にゆっくりと上げていくのが望ましい。

このように外部入力制御ステップの後に、仮想空間演算装置を構成するモデル演算部２２から制御装置１６へ入力される外部入力信号の振幅を徐々に上昇させる制御装置入力ステップを備えるので、オーバーシュートなどにより、実モデルである試験機本体１４が過大な応答をしてしまうことがなく、その結果、被試験構造物の破損などが生じるおそれがない。
これによって、実際の現象に近く、正確な解析ができることになる。

また、このように制御装置入力ステップにおいて、仮想空間演算装置を構成するモデル演算部２２から制御装置１６に入力される外部入力信号の積分要素が有効となるように処理されているので、実際の現象に近く、正確な解析ができることになる。

次に、図２〜図４に示したように、ステップＳ１４において、リアルタイムシミュレータ１８の出力制御部２６を介して、試験機１２の制御装置１６に付属のコンピュータ２８に、試験実行中の通知が行われ、実行フラグが送信される。

そして、図２に示したように、ステップＳ１５において、試験機１２の制御装置１６に付属のコンピュータ２８では、試験機１２の試験機本体１４の試験状態が常時監視される。

また、図２に示したように、ステップＳ１６において、異常が発生したことが検知された場合には、試験機１２の制御装置１６へ入力される外部入力信号を、ステップＳ１７において、例えば、タイマーなどを用いて一定の時間で閉じる（「Span Close」完了）ことにより、試験機１２の試験機本体１４の試験が安全に停止できるようになっている。

そして、図２に示したように、ステップＳ１８において、試験機１２の制御装置１６に付属のコンピュータ２８から、リアルタイムシミュレータ１８の入力制御部２４に、停止信号が入力される。
これにより、図２に示したように、ステップＳ１９において、リアルタイムシミュレータ１８のモデル演算部２２の挙動演算が停止される。

なお、図２に示したように、ステップＳ１７において、試験機１２の制御装置１６へ入力される外部入力信号を閉じる（「Span Close」完了）した後は、再び、ステップＳ８において、ユーザが、試験機１２の制御装置１６、または、制御装置１６に付属のコンピュータ２８上で、リアルタイムシミュレータ１８の入力制御部２４に対して、試験の開始の指示を行うようになっている。

なお、この停止操作は、図２に示したように、ステップＳ２０において、ユーザが手動にて、試験機１２の制御装置１６、または、制御装置１６に付属のコンピュータ２８上で、リアルタイムシミュレータ１８の入力制御部２４に対して停止指示を行うこともできる。

この場合には、図２に示したように、ステップＳ２１において、リアルタイムシミュレータ１８の出力制御部２６を介して、試験機１２の制御装置１６に付属のコンピュータ２８に、停止通知がなされ、ステップＳ１７において、試験機１２の試験機本体１４の試験が安全に停止できるようになっている。

以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、例えば、上記実施例では、試験機１２の制御装置１６を試験機本体１４と別体のものとしたが、試験機１２の制御装置１６を、試験機本体１４に組み込むことも可能である。

また、試験機１２の制御装置１６とコンピュータ２８を一体化することもでき、これら一体化した制御装置を、試験機本体１４と別体のものとしたが、試験機１２の制御装置１６を、試験機本体１４に組み込むことも可能である。

さらに、上記実施例では、リアルタイムシミュレータ１８に、入力制御部２４、出力制御部２６を設けたが、これらの入力制御部２４、出力制御部２６を試験機１２側に設けることも、また、これらの入力制御部２４、出力制御部２６の機能を、試験機１２の制御装置１６、コンピュータ２８に設けることも可能である。

さらに、本発明の試験装置１０は、試験装置として、例えば、自動車部品(駆動系や足回りの金属部品やゴム部品、ショックアブソーバなど)などの機械部品について、これらの自動車完成品などの完成品について、さらに、土木関係(橋桁、橋梁や建物用の免震ゴムなど)の構造物について、材料試験・振動試験・疲労試験・特性試験などを行うための材料試験装置、振動試験装置、疲労試験装置、運転シミュレーション試験など各種の試験装置に適用することが可能であるなど本発明の目的を逸脱しない範囲で種々の変更が可能である。

本発明は、例えば、自動車・バイク・電車・航空機・船舶などの運輸機器や、橋梁・ビル・住宅・建築物などの構造物や、これらの部品などの被試験構造物に対して、加振試験や、載荷試験や、シミュレーション試験などの各種の試験を行うための試験装置に適用することができる。

１０ 試験装置
１２ 試験機
１４ 試験機本体（実モデル）
１６ 制御装置
１８ リアルタイムシミュレータ
２２ モデル演算部（仮想空間演算装置）
２４ 入力制御部
２６ 出力制御部
２８ コンピュータ
３０ 試験機制御部

Claims (12)

1. 被試験構造物に対して、外力を負荷して各種のＨＩＬＳ試験を行うための試験装置であって、
   物理空間に実際に存在する試験対象物の一部を構成する被試験構造物に対して、実際に外力を負荷して各種の試験を行う実モデルと、
   前記実モデルにおける試験条件を制御する制御装置と、
   前記試験対象物のその他の部分を構成し、仮想空間における仮想モデルの挙動演算を行う仮想空間演算装置と、
   を備え、
   試験を開始した初期段階で、
   前記制御装置において、仮想空間演算装置から制御装置へ入力される外部入力信号に追随するように、実モデルを制御する際に、前記制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを実行するように構成したことを特徴とする試験装置。
2. 試験を開始する前の準備段階で、
   前記制御装置の実モデルにおける試験条件と、前記仮想空間演算装置の試験条件とを整合させる試験条件整合ステップを実行するように構成したことを特徴とする請求項１に記載の試験装置。
3. 前記外部入力制御ステップにおいて、仮想空間演算装置から制御装置への外部入力信号が一定の外部入力信号となるように、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が無効となるように処理されていることを特徴とする請求項１または２のいずれかに記載の試験装置。
4. 前記外部入力制御ステップの後に、前記実モデルで計測された計測データ信号を、前記制御装置から仮想空間演算装置に入力する際に、仮想空間演算装置に入力される計測データ信号の振幅を徐々に上昇させる仮想空間演算装置入力ステップを備えることを特徴とする請求項１から３のいずれかに記載の試験装置。
5. 前記外部入力制御ステップの後に、前記仮想空間演算装置から制御装置へ入力される外部入力信号の振幅を徐々に上昇させる制御装置入力ステップを備えることを特徴とする請求項１から４のいずれかに記載の試験装置。
6. 前記制御装置入力ステップにおいて、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が有効となるように処理されていることを特徴とする請求項５に記載の試験装置。
7. 被試験構造物に対して、外力を負荷して各種のＨＩＬＳ試験を行うための試験方法であって、
   物理空間に実際に存在する試験対象物の一部を構成する被試験構造物に対して、実際に外力を負荷して各種の試験を行う実モデルと、
   前記実モデルにおける試験条件を制御する制御装置と、
   前記試験対象物のその他の部分を構成し、仮想空間における仮想モデルの挙動演算を行う仮想空間演算装置と、
   を備え、
   試験を開始した初期段階で、
   前記制御装置において、仮想空間演算装置から制御装置へ入力される外部入力信号に追随するように、実モデルを制御する際に、前記制御装置から実モデルに入力される外部入力信号の振幅を０％〜１００％へ徐々に上昇させるように、実モデルを制御する外部入力制御ステップを実行するように構成したことを特徴とする試験方法。
8. 試験を開始する前の準備段階で、
   前記制御装置の実モデルにおける試験条件と、前記仮想空間演算装置の試験条件とを整合させる試験条件整合ステップを実行するように構成したことを特徴とする請求項７に記載の試験方法。
9. 前記外部入力制御ステップにおいて、仮想空間演算装置から制御装置への外部入力信号が一定の外部入力信号となるように、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が無効となるように処理されていることを特徴とする請求項７または８のいずれかに記載の試験方法。
10. 前記外部入力制御ステップの後に、前記実モデルで計測された計測データ信号を、前記制御装置から仮想空間演算装置に入力する際に、仮想空間演算装置に入力される計測データ信号の振幅を徐々に上昇させる仮想空間演算装置入力ステップを備えることを特徴とする請求項７から９のいずれかに記載の試験方法。
11. 前記外部入力制御ステップの後に、前記仮想空間演算装置から制御装置へ入力される外部入力信号の振幅を徐々に上昇させる制御装置入力ステップを備えることを特徴とする請求項７から１０のいずれかに記載の試験方法。
12. 前記制御装置入力ステップにおいて、仮想空間演算装置から制御装置に入力される外部入力信号の積分要素が有効となるように処理されていることを特徴とする請求項１１に記載の試験方法。

Images